KR20110045406A - 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치 - Google Patents

캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치 Download PDF

Info

Publication number
KR20110045406A
KR20110045406A KR1020090101970A KR20090101970A KR20110045406A KR 20110045406 A KR20110045406 A KR 20110045406A KR 1020090101970 A KR1020090101970 A KR 1020090101970A KR 20090101970 A KR20090101970 A KR 20090101970A KR 20110045406 A KR20110045406 A KR 20110045406A
Authority
KR
South Korea
Prior art keywords
plate
capacitor
negative electrode
semiconductor module
power semiconductor
Prior art date
Application number
KR1020090101970A
Other languages
English (en)
Inventor
장태은
김태완
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020090101970A priority Critical patent/KR20110045406A/ko
Publication of KR20110045406A publication Critical patent/KR20110045406A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes

Abstract

본 발명은 제 1 캐패시터의 양전극이 연결되는 제 1 판과, 상기 제 1 캐패시터의 음전극 및 제 2 캐패시터의 양전극이 연결되는 제 2 판과, 상기 제 2 캐패시터의 음전극과 연결되는 제 3 판을 포함하고, 상기 제 1 판, 상기 제 2 판 및 상기 제 3 판은 적층된, 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치에 관한 것이다.

Description

캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치{CAPACITOR BANK AND TEST APPARATUS FOR TESTING POWER SEMICONDUCTOR MODULE THEREOF}
본 발명은 전압을 충전 또는 방전하기 위한 캐패시터 뱅크 및 전력 반도체 모듈을 테스트하기 위한 전력 반도체 모듈 테스트 장치에 관한 것이다.
전력 반도체 모듈을 테스트함에 있어서, 전력 반도체 모듈의 스위칭 손실은 중요한 부분이다. 기생 임피던스 및 히트 플레이트(heat plate)와 전력 반도체 모듈 사이의 접촉면의 변화는 반도체 모듈의 고유 특성을 파악하기 어렵게 만든다.
따라서, 전력 반도체 모듈을 테스트함에 있어서, 기생 임피던스를 최소화하는 방법과, 히트 플레이트 및 전력 반도체 모듈을 최적으로 접합하는 방법에 대한 방안이 절실히 요구되고 있는 실정이다.
본 발명은 기생 임피던스를 최소화할 뿐만 아니라 히트 플레이트 및 전력 반도체 모듈을 최적으로 접합할 수 있는 캐패시터 뱅크 및 이를 적용한 전력용 반도체 모듈 테스트 장치를 제공하기 위한 것이다.
본 발명에 따른 캐패시터 뱅크는 제 1 캐패시터의 양전극이 연결되는 제 1 판과 상기 제 1 캐패시터의 음전극 및 제 2 캐패시터의 양전극이 연결되는 제 2 판및 상기 제 2 캐패시터의 음전극과 연결되는 제 3 판을 포함하고, 상기 제 1 판, 상기 제 2 판 및 상기 제 3 판은 적층된다.
여기서, 상기 제 1 판은 제 1 캐패시터의 양전극과 연결되는 제 1 양극 접점, 상기 제 1 양극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 음전극이 통과되는 제 1 관통공(hole) 및 제 2 캐패시터의 양전극과 음전극이 통과되는 제 2 관통공을 포함한다.
여기서, 상기 제 2 판은 상기 제 1 판의 하단에 위치하는 것으로, 상기 제 1 캐패시터의 음전극과 연결되고 제 1 음극 접점, 상기 제 1 음극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 양전극이 통과되는 제 3 관통공, 상기 제 2 캐패시터의 양전극이 연결되는 제 2 양극 접점 및 상기 제 2 캐패시터의 음전극이 통과되는 제 4 관통공을 포함한다.
여기서, 상기 제 3 판은 상기 제 2 판의 하단에 위치하는 것으로, 상기 제 2 캐패시터의 음전극이 연결되는 제 2 음극 접점, 상기 제 2 캐패시터의 양전극이 통과되는 제 5 관통공 및 상기 제 1 캐패시터의 양전극과 음전극이 통과되는 제 6 관통공을 포함하는 제 3 판을 포함한다.
여기서, 상기 캐패시터 뱅크는 상기 제 1 판의 상단, 상기 제 1 판과 상기 제 2 판 사이, 상기 제 2 판과 상기 제 3판 사이 및 상기 제 3 판의 하단에 위치하며, 상기 각판들을 절연시키기 위해 구성된 절연판을 포함한다.
여기서, 상기 절연판은 상기 제 1 및 제 2 캐패시터의 양전극과 음전극이 통과하도록 구성된 제 7 관통공들을 포함한다.
본 발명에 따른 전력 반도체 모듈 테스트 장치는, 테스트 대상물이 되는 전력 반도체 모듈과 상기 전력 반도체 모듈의 테스트시 상기 전력 반도체 모듈에 접촉되는 복수의 프로브를 구비하는 프로브 지그와 상기 전력 반도체 모듈 및 상기 프로브 사이에 위치하는 제1부스바 및 제2 부스바가 돌출된 캐패시터 뱅크; 를 포함하고, 상기 전력 반도체 모듈 및 상기 프로브 지그가 접근되면, 상기 제1부스바 및 상기 제2부스바가 상기 프로브에 눌려짐으로써 상기 제1부스바 및 상기 제2부스바가 상기 전력 반도체 모듈에 접촉되며, 상기 제1부스바 및 상기 제2 부스바가 상기 전력 반도체 모듈에 접촉됨으로써 상기 전력 반도체 모듈 및 상기 캐패시터 뱅크가 전기적으로 연결된다.
여기서, 상기 캐패시터 뱅크는 제 1 캐패시터의 양전극과 연결되는 제 1 양 극 접점, 상기 제 1 양극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 음전극이 통과되는 제 1 관통공(hole), 제 2 캐패시터의 양전극과 음전극이 통과되는 제 2 관통공 및 상기 제 1 부스바를 포함하는 제 1 판과, 상기 제 1 판의 하단에 위치하는 것으로, 상기 제 1 캐패시터의 음전극과 연결되고 제 1 음극 접점, 상기 제 1 음극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 양전극이 통과되는 제 3 관통공, 상기 제 2 캐패시터의 양전극이 연결되는 제 2 양극 접점 및 상기 제 2 캐패시터의 음전극이 통과되는 제 4 관통공을 포함하는 제 2 판 및 상기 제 2 판의 하단에 위치하는 것으로, 상기 제 2 캐패시터의 음전극이 연결되는 제 2 음극 접점, 상기 제 2 캐패시터의 양전극이 통과되는 제 5 관통공, 상기 제 1 캐패시터의 양전극과 음전극이 통과되는 제 6 관통공 및 상기 제 2 부스바를 포함하는 제 3 판을 포함한다.
여기서, 상기 캐패시터 뱅크는 상기 제 1 판의 상단, 상기 제 1 판과 상기 제 2 판 사이, 상기 제 2 판과 상기 제 3판 사이 및 상기 제 3 판의 하단에 위치하며, 상기 각판들을 절연시키기 위해 구성된 절연판을 포함한다.
여기서, 상기 전력 반도체 모듈 테스트 장치는, 상기 전력 반도체 모듈의 온도를 측정하기 위해 구성된 온도 센서를 더 포함한다.
여기서, 상기 전력 반도체 모듈 테스트 장치는, 상기 전력 반도체 모듈 및 상기 프로브 지그를 서로 접근시키는 이동 수단을 더 포함한다.
본 발명에 따른 전력 반도체 모듈 테스트 장치는, 테스트 대상물이 되는 전 력 반도체 모듈과, 상기 전력 반도체 모듈의 테스트시 상기 전력 반도체 모듈에 접촉되는 복수의 프로브를 구비하는 프로브 지그와, 상기 프로브에 연결되는 제1부스바 및 제2 부스바가 마련되는 캐패시터 뱅크를 포함하고, 상기 전력 반도체 모듈 및 상기 프로브 지그가 접근시 상기 전력 반도체 모듈 및 상기 프로브가 접촉됨으로써 상기 전력 반도체 모듈 및 상기 캐패시터 뱅크가 전기적으로 연결되고, 상기 캐패시터 뱅크는 제 1 캐패시터의 양전극과 연결되는 제 1 양극 접점, 상기 제 1 양극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 음전극이 통과되는 제 1 관통공(hole), 제 2 캐패시터의 양전극과 음전극이 통과되는 제 2 관통공 및 상기 제 1 부스바를 포함하는 제 1 판과, 상기 제 1 판의 하단에 위치하는 것으로, 상기 제 1 캐패시터의 음전극과 연결되고 제 1 음극 접점, 상기 제 1 음극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 양전극이 통과되는 제 3 관통공, 상기 제 2 캐패시터의 양전극이 연결되는 제 2 양극 접점 및 상기 제 2 캐패시터의 음전극이 통과되는 제 4 관통공을 포함하는 제 2 판과 상기 제 2 판의 하단에 위치하는 것으로, 상기 제 2 캐패시터의 음전극이 연결되는 제 2 음극 접점, 상기 제 2 캐패시터의 양전극이 통과되는 제 5 관통공, 상기 제 1 캐패시터의 양전극과 음전극이 통과되는 제 6 관통공 및 상기 제 2 부스바를 포함하는 제 3 판 및 상기 제 1 판의 상단, 상기 제 1 판과 상기 제 2 판 사이, 상기 제 2 판과 상기 제 3판 사이 및 상기 제 3 판의 하단에 위치하며, 상기 각판들을 절연시키기 위해 구성된 절연판을 포함한다.
본 발명에 따르면, 더욱 정확하게 전력 반도체 모듈의 특성을 파악할 수 있다.
구체적으로, 본 발명에 따르면, 기생 임피던스를 줄일 수 있다.
또한, 본 발명에 따르면, 히트 플레이트와 전력 반도체 모듈의 들뜸을 방지함으로써 전력 반도체 모듈의 고온 특성을 정확하게 파악할 수 있다.
도 1 내지 도 5는 본 발명에 따른 캐패시터 뱅크의 구조를 설명하기 위한 도면이다.
도 1은 본 발명에 따른 캐패시터 뱅크의 구조에 대한 조립도이다.
도 1을 참조하면, 상기 캐패시터 뱅크는 제 1 판(10), 제 2 판(20), 제 3 판(30), 절연판(40) 및 다수의 캐패시터(50)를 포함한다. 이하에서는 캐패시터(50)들이 5병렬 2직렬로 구현된 경우를 기준으로 설명하겠다. 다만, 상기 5병렬 2직렬은 본 실시예를 설명하기 위함이고, 캐패시터의 개수 및 연결되는 방식(직렬 또는 병렬)은 다양하게 변경가능하다. 상기 제 1 판(10), 상기 제 2 판(20), 상기 제 3 판(30) 및 상기 절연판(40)은 접착제 또는 볼트/너트 등에 의해서 하나로 결합될 수 있다. 상기 제 1 판(10), 제 2 판(20), 제 3 판(30)은 상기 캐패시터(50)들을 연결하기 위해 사용된다. 예를 들면, 상기 제 1 판(10)에는 양극(+)이 연결되고, 상기 제 3 판(30)에는 음극(-)이 연결될 수 있다. 이때, 제 1 캐패시터(51)의 양전극(+)은 상기 제 1 판(10)에 연결되고, 상기 제 1 캐패시터(51)의 음전극(-)은 상 기 제 2 판(20)에 연결된다. 제 2 캐패시터(52)의 양전극(+)은 상기 제 2 판(20)에 연결되고, 상기 제 2 캐패시터(52)의 음전극(-)은 상기 제 3 판(30)에 연결된다. 따라서, 상기 제 1 캐패시터(51) 및 상기 제 2 캐패시터(52)는 직렬로 연결된다. 이와 같은, 상기 캐패시터들(50)은 상기 제 1 판(10), 상기 제 2 판(20) 및 상기 제 3 판(30)에 의해 결합된다. 결과적으로, 상기 캐패시터들(50)은 5병렬 2직렬로 연결된다. 상기 절연판(40)은 상기 제 1 판(10)의 상단, 상기 제 1 판(10)과 상기 제 2 판(20) 사이, 상기 제 2 판(20)과 상기 제 3판(30) 사이 및 상기 제 3 판(30)의 하단에 위치한다. 이에 따라, 상기 각판들(10, 20, 30)은 절연된다. 여기서, 상기 제 1 판(10)에는 음극(-)이 연결되고, 상기 제 3 판(30)에는 양극(+)을 연결할 수도 있다.
이와 같이, 부스바 또는 도선을 이용하지 않고, 판(plate)를 이용하여 캐패시터들을 연결함으로써, 캐패시터들 사이의 거리를 최소화할 수 있다. 따라서, 발생할 수 있는 기생 임피던스를 최소화할 수 있다.
도 2는 본 발명에 따른 캐패시터 뱅크의 구조에 대한 분해 사시도이다.
도 2를 참조하면, 캐패시터 뱅크의 조립체는 최상단부터 절연판(40), 제 1 판(10), 절연판(40), 제 2 판(20), 절연판(40), 제 3 판(30), 상기 절연판(40)의 순서대로 적층된다. 상기 판들에 포함되어 있는 관통공들은 캐패시터들(50)의 양전극 및 음전극들이 접촉될 수 있도록 위치한다.
이하에서는, 상기 제 1 판(10), 상기 제 2 판(20), 제 3 판(30) 및 상기 절 연판(40)들의 구체적인 구성은 이하의 도 3 내지 도 6를 참조하여 설명하겠다.
도 3은 본 발명에 따른 캐패시터 뱅크의 제 1 판을 설명하기 위한 평면도이다.
상기 제 1 판(10)은 제 1 캐패시터(51)의 양전극(+)과 연결되는 제 1 양극 접점들(11), 상기 제 1 양극 접점(11)에 이격되어 위치하며 상기 제 1 캐패시터의 음전극(-)이 통과하도록 구성된 제 1 관통공(hole)들(12) 및 제 2 캐패시터(52)의 양전극 및 음전극이 통과하도록 구성된 제 2 관통공(13)을 포함한다. 상기 제 1 판(10)은 제 1 부스바(14)를 포함한다. 상기 제 1 부스바(14)는 상기 제 1 판(10)의 일측면에 돌출되어 구성된다. 상기 제 1 부스바(14)는 후술될 전력 반도체 모듈과 용이하게 결합할 수 있도록 구성된 것이다.
도 4는 본 발명에 따른 캐패시터 뱅크의 제 2 판을 설명하기 위한 평면도이다.
상기 제 2 판은 상기 제 1 캐패시터(51)의 음전극(-)과 연결되는 제 1 음극 접점(21), 상기 제 1 음극 접점(21)에 이격되어 위치하며 상기 제 1 캐패시터(51)의 양전극(+)이 통과하도록 구성된 제 3 관통공(22), 상기 제 2 캐패시터(52)의 양전극(+)이 연결되는 제 2 양극 접점(24) 및 상기 제 2 캐패시터(52)의 음전극(-)이 통과하도록 구성된 제 4 관통공(23)을 포함한다. 상기 제 1 음극 접점(21)의 위치는 제 1 판의 상기 제 1 관통공(hole)들(12)의 위치와 일치되고, 상기 제 3 관통 공(22)의 위치는 상기 제 1 양극 접점들(11)의 위치와 일치된다. 또한, 상기 제 2 양극 접점들(24) 및 상기 제 4 관통공들(23)의 위치는 상기 제 2 관통공(13)의 위치와 일치된다.
도 5는 본 발명에 따른 캐패시터 뱅크의 제 3 판을 설명하기 위한 평면도이다.
상기 제 3 판(30)은 상기 제 2 캐패시터(52)의 음전극이 연결되는 제 2 음극 접점들(31), 상기 제 2 캐패시터(52)의 양전극(+)이 통과하도록 구성된 제 5 관통공(32) 및 상기 제 1 캐패시터(51)의 양전극 및 음전극이 통과하도록 구성된 제 6 관통공(33)을 포함한다. 상기 제 2 음극 접점들(31)의 위치는 상기 제 4 관통공들(23)의 위치와 일치되고, 상기 제 5 관통공(32)의 위치는 상기 제 2 양극 접점들(24)의 위치와 일치하다. 또한, 상기 제 6 관통공(33)의 위치는 제 1 음극 접점(21) 및 제 3 관통공(22)의 위치와 일치된다. 상기 제 3 판(30)은 제 2 부스바(34)를 포함한다. 상기 제 3 부스바(34)는 상기 제 3 판(30)의 일측면에 돌출되어 구성된다. 상기 제 3 부스바(34)는 후술될 전력 반도체 모듈과 용이하게 결합할 수 있도록 구성된 것이다.
도 6은 본 발명에 따른 캐패시터 뱅크의 절연판을 설명하기 위한 평면도이다.
상기 절연판(40)은 관통공들(41)을 포함한다. 상기 관통공들(41)은 10개의 캐패시터(50)들의 전극들이 통과할 수 있도록 구성되어 있다.
도 7 및 도 8은 본 발명에 따른 일실시예에 따른 전력 반도체 모듈 테스트 장치에 대한 구성도이다.
도 7을 참조하면, 상기 전력 반도체 모듈 테스트 장치는 프로브(100), 프로브 지그(110), 전력 반도체 모듈(200), 히트 플레이트(300), 캐패시터 뱅크(400), 인덕터(410), 바(500), 고정부(510) 및 공압 작동부(520)를 포함한다. 도 7은 상기 전력 반도체 모듈(200) 및 상기 히트 플레이트(300)가 상기 프로브(100)와 접촉되지 않은 상태를 도시한 도면이다.
상기 프로브(100)는 통상의 스프링일 수도 있다. 상기 프로브는 스프링 부재 가 더 포함될 수 있다.
상기 프로브 지그(110)는 상기 프로브(100)를 고정하기 위해 구성된다. 도 7에 도시된 바와 같이, 상기 프로브 지그(110)는 상기 프로브(100)를 관통시켜 고정시킬 수 있다. 다만, 이는 일 실시예에 불과하고, 상기 프로브 지그(110)는 상기 프로브(100)를 고정시킬 수 있으면 족하다.
상기 전력 반도체 모듈(200)은 제 1 접속 단자(201), 제 2 접속 단자(202), 제 3 접속 단자(203) 및 제 4 접속 단자(204)를 포함한다. 상기 접속 단자들(201, 202, 203, 204)에 대해서는 이하의 도 9를 참조하여 설명하겠다.
상기 히트 플레이트(300)는 상기 전력 반도체 모듈(200)의 하단에 접촉되고, 테스트를 하기 위해 상기 전력 반도체 모듈(200)에 열을 가한다.
상기 캐패시터 뱅크(400)는 상기 프로브(100)에 연결되어 결과적으로는 상기 전력 반도체 모듈(200)과 연결된다. 상기 캐패시터 뱅크(400)는 다수의 캐패시터를 포함하여 전압을 충전하고 있다가 제어 신호에 따라 전압을 방출하기 위해 구성된 것이다.
또한, 상기 캐패시터 뱅크(400)는 제 1 판, 제 2 판, 제 3 판 및 절연판을 포함한다. 상기 제 1 판은 일측면에 돌출된 제 1 부스바를 포함하고, 상기 제 3 판은 일측면에 돌출된 제 2 부스바를 포함한다. 상기 제 1 부스바 및 상기 제 2 부스바는 선(401)에 의해 상기 프로브(100)와 연결된다. 상기 캐패시터 뱅크(400)는 도 1 내지 도 6에서 설명한 캐패시터 뱅크가 사용될 수 있다.
상기 인덕터(410)는 본 발명에서는 로드로 사용된다.
도 8을 참조하면, 상기 바(500)는 상기 히트 플레이트(300)의 하단에 결합되고, 상기 고정 베이스(510)의 상단에 결합된다. 또는, 상기 고정 베이스(510)는 상기 바(500)가 상하 운동을 할 수 있는 관통공을 더 포함하고, 상기 바(500)는 상기 고정 베이스(510)의 관통공을 통해 상하 운동을 할 수 있다. 이때, 상기 바(500)의 하부에는 상기 바(500)를 상하 운동시킬 수 있는 실린더가 더 포함될 수 있다.
상기 고정 베이스(510)는 상기 바(500)를 상하 운동시키기 위한 공압 작동기를 포함할 수 있다. 상기 공압 작동기로 공기를 공급하기 위한 공기 압축 호스(520)가 더 포함될 수 있다. 또는, 상기 고정 베이스(510)는 상기 바(500)를 상하 운동시키기 위한 모터를 포함할 수 있다. 상기 바(500)는 상기 고정 베이스(510)의 구현에 따라 다르게 상기 고정 베이스(510)와 연결된다.
제어부(미도시)는 상기 전력 반도체 모듈 테스트 장치를 전반적으로 제어한다. 예를 들면, 상기 전력 반도체 모듈을 테스트하기 위해, 상기 제어부는 상기 히트 플레이트(300)가 상기 전력 반도체 모듈(200)로 열을 가하도록 제어하거나 상기 전력 반도체 모듈(200)을 제어하기 위한 신호를 입력하도록 제어할 수 있다.
전력 공급부(미도시)는 상기 전력 반도체 모듈 테스트 장치에 필요한 전원을 공급한다. 상기 전력 공급부로부터 공급된 전원은 상기 캐패시터 뱅크 및 전력 반도체 모듈에 공급될 수 있다.
구동 방법을 살펴보면, 상기 고정 베이스(510)가 상기 바(500)를 위쪽으로 움직이면, 상기 프로브(100), 상기 전력 반도체 모듈(200) 및 상기 히트 플레이트(300)가 접촉되면서 전기적으로 연결된다. 그 다음, 상기 제어부는 상기 전력 반도체 모듈의 특성을 파악하기 위한 제어신호들은 상기 전력 반도체 모듈 테스트 장치의 구성요소들로 전송한다.
이에 따라, 본 발명에 따르면, 상기 전력 반도체 모듈 및 상기 히트 플레이트 사이의 공간이 작아짐에 따라 더욱 정확하게 전력 반도체 모듈의 특성을 파악할 수 있다. 즉, 상기 전력 반도체 모듈 및 상기 히트 플레이트 사이의 접촉면에 따라 열저항 계수가 달라지는데, 이를 방지함으로써 더욱 정확하게 전력 반도체 모듈의 특성을 파악할 수 있다.
또한, 캐패시터 뱅크의 캐패시터간을 판(PLATE)를 이용하여 연결함으로써, 기생 인덕턴스의 발생을 줄일 수 있다.
도 9는 도 7에 도시된 전력 반도체 모듈 테스트 장치에 대한 회로도를 도시한 도면이다.
전원 공급부(700)는 캐패시터 뱅크(400)와 병렬로 연결되며 상기 캐패시터 뱅크(400)로 전원을 공급한다. 전력 반도체 모듈(200)은 상기 캐패시터 뱅크(400)와 병렬로 연결된다. 상기 전력 반도체 모듈(200)은 제 1 IGBT(210) 및 제 2 IGBT(220)를 포함한다. 인덕터(410)는 상기 제 1 IGBT(210)와 직렬로 연결된다. 기생 인덕턴스(600)는 상기 각 구성요소간 연결된 거리 등에 따라 생성된다.
상기 회로도와 상기 전력 반도체 모듈(200)을 매칭시키면, 상기 제 1 접속 단자(201)는 상기 제 1 IGBT(210)와 상기 전원 공급부(700) 사이에 존재하는 노드에 해당되고, 상기 제 2 접속 단자(202)는 상기 제 1 IGBT(210) 및 상기 제 2 IGBT(220) 사이에 존재하는 노드에 해당된다. 또한, 상기 제 3 접속 단자(203)는 상기 제 2 IGBT(220)와 그라운드 사이에 존재하는 노드에 해당되고, 상기 제 4 접속 단자(204)는 상기 제 1 IGBT(210) 및 상기 제 2 IGBT(220)의 게이트와 연결된 노드에 해당된다.
도 10은 본 발명에 따른 또 다른 전력 반도체 모듈 테스트 장치에 대한 구성도이다.
본 실시예에 따른 전력 반도체 모듈 테스트 장치는 도 7과 거의 동일하므로 차이가 있는 구성요소만을 설명하겠다.
상기 전력 반도체 모듈 테스트 장치의 캐패시터 뱅크(400)의 제 1 부스바(14) 및 제 2 부스바(34)는 상기 프로브(100)의 하측에 위치한다. 따라서, 상기 고정 베이스(510)가 상기 바(500)를 위쪽으로 움직이면, 상기 프로브(100), 상기 부스바들(14, 34), 상기 전력 반도체 모듈(200) 및 상기 히트 플레이트(300)가 접촉되게 된다. 상기 부스바들(14, 34) 및 상기 프로브(100)를 연결하는 선(401)이 불필요하기 때문에, 상기 선(401)에 의해서 발생되는 기생 인덕턴스를 줄일 수 있다.
이에 따라, 본 발명에 따르면, 기생 인덕턴스의 발생을 더욱 줄일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 캐패시터 뱅크의 구조에 대한 조립도.
도 2는 본 발명에 따른 캐패시터 뱅크의 구조에 대한 분해 사시도.
도 3은 본 발명에 따른 캐패시터 뱅크의 제 1 판을 설명하기 위한 평면도.
도 4는 본 발명에 따른 캐패시터 뱅크의 제 2 판을 설명하기 위한 평면도.
도 5는 본 발명에 따른 캐패시터 뱅크의 제 3 판을 설명하기 위한 평면도.
도 6은 본 발명에 따른 캐패시터 뱅크의 절연판을 설명하기 위한 평면도.
도 7 및 도 8은 본 발명에 따른 일실시예에 따른 전력 반도체 모듈 테스트 장치에 대한 구성도.
도 9는 도 7에 도시된 전력 반도체 모듈 테스트 장치에 대한 회로도를 도시한 도면.
도 10 및 도 11은 본 발명에 따른 또 다른 전력 반도체 모듈 테스트 장치에 대한 구성도.

Claims (8)

  1. 전력 반도체 모듈 테스트 장치의 캐패시터 뱅크에 있어서,
    제 1 캐패시터의 양전극이 연결되는 제 1 판;
    상기 제 1 캐패시터의 음전극 및 제 2 캐패시터의 양전극이 연결되는 제 2 판;
    상기 제 2 캐패시터의 음전극과 연결되는 제 3 판을 포함하고,
    상기 제 1 판, 상기 제 2 판 및 상기 제 3 판은 적층된, 캐패시터 뱅크.
  2. 제 1 항에 있어서,
    상기 제 1 판은,
    제 1 캐패시터의 양전극과 연결되는 제 1 양극 접점, 상기 제 1 양극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 음전극이 통과되는 제 1 관통공(hole) 및 제 2 캐패시터의 양전극과 음전극이 통과되는 제 2 관통공을 포함하는, 캐패시터 뱅크.
  3. 제 1 항에 있어서,
    상기 제 2 판은,
    상기 제 1 판의 하단에 위치하는 것으로, 상기 제 1 캐패시터의 음전극과 연결되고 제 1 음극 접점, 상기 제 1 음극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 양전극이 통과되는 제 3 관통공, 상기 제 2 캐패시터의 양전극이 연결되는 제 2 양극 접점 및 상기 제 2 캐패시터의 음전극이 통과되는 제 4 관통공을 포함하는, 캐패시터 뱅크.
  4. 제 1 항에 있어서,
    상기 제 3 판은,
    상기 제 2 판의 하단에 위치하는 것으로, 상기 제 2 캐패시터의 음전극이 연결되는 제 2 음극 접점, 상기 제 2 캐패시터의 양전극이 통과되는 제 5 관통공 및 상기 제 1 캐패시터의 양전극과 음전극이 통과되는 제 6 관통공을 포함하는 제 3 판을 포함하는 캐패시터 뱅크.
  5. 제 1 항에 있어서,
    상기 제 1 판의 상단, 상기 제 1 판과 상기 제 2 판 사이, 상기 제 2 판과 상기 제 3판 사이 및 상기 제 3 판의 하단에 위치하며, 상기 각판들을 절연시키기 위해 구성된 절연판을 더 포함하는, 캐패시터 뱅크.
  6. 제 5 항에 있어서,
    상기 절연판은,
    상기 제 1 및 제 2 캐패시터의 양전극과 음전극이 통과하도록 구성된 제 7 관통공들을 포함하는, 캐패시터 뱅크.
  7. 테스트 대상물이 되는 전력 반도체 모듈;
    상기 전력 반도체 모듈의 테스트시 상기 전력 반도체 모듈에 접촉되는 복수의 프로브를 구비하는 프로브 지그;
    상기 전력 반도체 모듈 및 상기 프로브 사이에 위치하는 제1부스바 및 제2 부스바가 돌출된 캐패시터 뱅크; 를 포함하고,
    상기 전력 반도체 모듈 및 상기 프로브 지그가 접근되면, 상기 제1부스바 및 상기 제2부스바가 상기 프로브에 눌려짐으로써 상기 제1부스바 및 상기 제2부스바가 상기 전력 반도체 모듈에 접촉되며,
    상기 제1부스바 및 상기 제2 부스바가 상기 전력 반도체 모듈에 접촉됨으로써 상기 전력 반도체 모듈 및 상기 캐패시터 뱅크가 전기적으로 연결되는, 전력 반도체 모듈 테스트 장치.
  8. 제 7 항에 있어서,
    상기 캐패시터 뱅크는,
    제 1 캐패시터의 양전극과 연결되는 제 1 양극 접점, 상기 제 1 양극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 음전극이 통과되는 제 1 관통공(hole), 제 2 캐패시터의 양전극과 음전극이 통과되는 제 2 관통공 및 상기 제 1 부스바를 포함하는 제 1 판;
    상기 제 1 판의 하단에 위치하는 것으로, 상기 제 1 캐패시터의 음전극과 연결되고 제 1 음극 접점, 상기 제 1 음극 접점에 이격되어 위치하며 상기 제 1 캐패시터의 양전극이 통과되는 제 3 관통공, 상기 제 2 캐패시터의 양전극이 연결되는 제 2 양극 접점 및 상기 제 2 캐패시터의 음전극이 통과되는 제 4 관통공을 포함하는 제 2 판;
    상기 제 2 판의 하단에 위치하는 것으로, 상기 제 2 캐패시터의 음전극이 연결되는 제 2 음극 접점, 상기 제 2 캐패시터의 양전극이 통과되는 제 5 관통공, 상기 제 1 캐패시터의 양전극과 음전극이 통과되는 제 6 관통공 및 상기 제 2 부스바를 포함하는 제 3 판; 및
    상기 제 1 판의 상단, 상기 제 1 판과 상기 제 2 판 사이, 상기 제 2 판과 상기 제 3판 사이 및 상기 제 3 판의 하단에 위치하며, 상기 각판들을 절연시키기 위해 구성된 절연판을 포함하는, 전력 반도체 모듈 테스트 장치.
KR1020090101970A 2009-10-26 2009-10-26 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치 KR20110045406A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101970A KR20110045406A (ko) 2009-10-26 2009-10-26 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101970A KR20110045406A (ko) 2009-10-26 2009-10-26 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치

Publications (1)

Publication Number Publication Date
KR20110045406A true KR20110045406A (ko) 2011-05-04

Family

ID=44240455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101970A KR20110045406A (ko) 2009-10-26 2009-10-26 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치

Country Status (1)

Country Link
KR (1) KR20110045406A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103852707A (zh) * 2014-03-04 2014-06-11 中国科学院电工研究所 一种功率半导体芯片测试工装
CN105137318A (zh) * 2015-09-21 2015-12-09 中国科学院电工研究所 一种压接式电力半导体模块测试工装
WO2017035067A1 (en) * 2015-08-24 2017-03-02 Cooper Technologies Company Monitoring system for a capacitor bank

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103852707A (zh) * 2014-03-04 2014-06-11 中国科学院电工研究所 一种功率半导体芯片测试工装
CN103852707B (zh) * 2014-03-04 2016-08-24 中国科学院电工研究所 一种功率半导体芯片测试工装
WO2017035067A1 (en) * 2015-08-24 2017-03-02 Cooper Technologies Company Monitoring system for a capacitor bank
US10184969B2 (en) 2015-08-24 2019-01-22 Eaton Intelligent Power Limited Monitoring system for a capacitor bank
CN105137318A (zh) * 2015-09-21 2015-12-09 中国科学院电工研究所 一种压接式电力半导体模块测试工装
CN105137318B (zh) * 2015-09-21 2018-01-09 中国科学院电工研究所 一种压接式电力半导体模块测试工装

Similar Documents

Publication Publication Date Title
JP5413349B2 (ja) 半導体試験装置および半導体試験回路の接続装置
JP5296117B2 (ja) プローブ装置
CN112630615B (zh) 一种压接型igbt芯片动态特性实验平台及测量方法
CN107728032B (zh) 一种压接型功率半导体器件的测试装置
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
CN104851879A (zh) 具低电感配置内部负载和辅助连接装置的功率半导体模块
JP2014503943A (ja) エネルギー貯蔵装置の温度を検出するための装置
CN103852707B (zh) 一种功率半导体芯片测试工装
KR20110045406A (ko) 캐패시터 뱅크 및 이를 적용한 전력 반도체 모듈 테스트 장치
US7586317B2 (en) Inspection apparatus, probe card and inspection method
CN1917203B (zh) 具有线路元件的功率半导体模块
CN115561601A (zh) 一种压接型igbt子模组测试适配器及测试设备
CN111736058B (zh) 适用于芯片测试系统的测试平台
JP6369151B2 (ja) 半導体チップの試験装置、試験方法および試験回路
CN101809741B (zh) 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
JP6069831B2 (ja) 半導体試験装置
CN212965280U (zh) 适用于芯片测试系统的测试平台
US10151789B2 (en) Method and device for testing the connections of batteries
CN112394237A (zh) 一种测试电感元件恒定电流装置及其方法
CN113655242B (zh) Igbt器件动态测试用夹具及方法
CN111562479B (zh) 一种功率半导体器件的高低温动态特性远程测试系统
CN115656561A (zh) 一种压接型igbt子模组测试适配器及测试设备
CN101839947B (zh) 一种电容器寄生电感的测量方法
CN216870726U (zh) 功率半导体器件用老化板装置
CN116047125A (zh) 一种igbt器件母排连接结构及方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination