KR20110033762A - 전계 방출 장치 및 그 구동 방법 - Google Patents

전계 방출 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20110033762A
KR20110033762A KR1020100041309A KR20100041309A KR20110033762A KR 20110033762 A KR20110033762 A KR 20110033762A KR 1020100041309 A KR1020100041309 A KR 1020100041309A KR 20100041309 A KR20100041309 A KR 20100041309A KR 20110033762 A KR20110033762 A KR 20110033762A
Authority
KR
South Korea
Prior art keywords
field emission
voltage
cathode electrode
electrode
cathode
Prior art date
Application number
KR1020100041309A
Other languages
English (en)
Other versions
KR101273513B1 (ko
Inventor
정진우
송윤호
김재우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/841,570 priority Critical patent/US8212487B2/en
Publication of KR20110033762A publication Critical patent/KR20110033762A/ko
Application granted granted Critical
Publication of KR101273513B1 publication Critical patent/KR101273513B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 급격한 펄스 구동이 가능한 전계 방출 장치 및 그 구동 방법에 관한 것이다. 본 발명은 전계 방출 장치에 있어서, 전계 방출원을 포함하는 캐소드 전극; 상기 캐소드 전극에 대향되어 배치되며, 상기 전계 방출원으로부터 방출된 전자를 가속시키는 아노드 전극; 상기 캐소드 전극에 흐르는 전계 방출 전류를 제어하는 전류 제어부; 및 상기 전류 제어부의 비활성화시, 상기 캐소드 전극에 풀업 전압을 인가하는 전계 방출 제어부를 포함한다. 본 발명에 따르면, 급격한 펄스 구동이 가능한 전류 구동 방식의 전계 방출 장치 및 그 구동 방법을 제공할 수 있다.

Description

전계 방출 장치 및 그 구동 방법{FIELD EMISSION DEVICE AND METHOD FOR OPERATING THE SAME}
본 발명은 전계 방출 장치 및 그 구동 방법에 관한 것으로, 특히, 급격한 펄스 구동이 가능한 전계 방출 장치 및 그 구동 방법에 관한 것이다.
전계 방출 장치는 진공 분위기에서 전계(electric field)를 인가하여 캐소드 전극으로부터 전자를 방출시키는 소자로서, 전계 방출 디스플레이(Field Emission Display;FED), 전계 방출 램프(Field Emission Lamp;FEL), 전계 방출 X-ray 등으로 이용된다.
전계 방출 장치는 구조에 따라 캐소드 전극 및 아노드 전극으로 구성되는 2극형(diode) 전계 방출 장치와 캐소드 전극, 아노드 전극 및 게이트 전극으로 구성되는 3극형(triode) 전계 방출장치로 나누어진다. 여기서, 2극형 전계 방출 장치는 캐소드 전극과 아노드 전극 간의 전압 차에 의해 전자가 방출되는 반면, 3극형 전계 방출 장치는 게이트 전극의 유도에 의해 전자가 방출된다.
이하, 도면을 참조하여 종래기술에 따른 전계 방출 장치의 구조 및 구동 방법을 살펴보도록 한다.
도 1은 종래기술에 따른 전계 방출 장치의 구조를 나타내는 구성도로서, 특히, 3극형 전계 방출 장치의 구조를 나타내는 도면이다.
도시된 바와 같이, 종래의 3극형 전계 방출 장치는 하부 기판(100) 및 하부 기판(100) 상에 형성되며 복수의 전계 방출원(120)를 포함하는 캐소드 전극(110)을 구비한다. 여기서, 캐소드 전극(110)은 각 픽셀 또는 각 블록이 상호 절연되도록 간극(111)을 갖는다. 캐소드 전극(100) 상에는 전계 방출을 유도하기 위한 게이트 전극(130)이 구비되며, 캐소드 전극(100)과 게이트 전극(130) 사이에는 절연막이나 스페이서(미도시됨) 등이 개재된다.
또한, 하부 기판(100)과 평행하게 배치된 상부 기판(140) 및 캐소드 전극(110)에 대향되도록 상부 기판(140)의 저면 상에 형성된 아노드 전극(150)이 구비된다.
또한, 아노드 전극(150)에 DC 전압을 공급하는 아노드 전원부(160) 및 게이트 전극(130)에 DC 전압을 공급하는 게이트 전원부(170)가 구비된다.
또한, 캐소드 전극(110)에 흐르는 전계 방출 전류를 제어하는 전류 제어부(180)가 구비되는데, 전류 제어부(180)는 MOSFET 등으로 구현될 수 있다.
이와 같은 구조를 갖는 전계 방출 장치는 게이트 전극(130)에 의해 전계 방출원(120)로부터 전자 방출이 유도되고, 방출된 전자는 아노드 전극(150) 방향으로 가속된다. 특히, 전계 방출 장치는 전류 구동 방식에 의해 구동되는데, 이를 구체적으로 살펴보면 다음과 같다.
전계 방출 장치는 아노드 전원부(160) 및 게이트 전원부(170)에 의해 아노드 전극(150) 및 게이트(130) 전극에 시간에 따라 일정한 DC 전압이 인가된 상태에서, 전류 제어부(180)에 의해 캐소드 전극(110)에 흐르는 전계 방출 전류를 제어함으로써 특정 픽셀 또는 블록에서만 전계방출이 일어나도록 하는 전류 구동 방식에 의해 구동된다.
구체적으로, 전류 제어부(180)가 활성화(ON)되면, 캐소드 전극(110)이 접지(0V)되고, 게이트 전극(130)과 캐소드 전극(110) 양단에 전계방출이 일어날 수 있는 충분한 전압이 인가됨으로써 해당 픽셀 또는 블록에서 전계방출이 일어난다.
또한, 전류 제어부(180)가 비활성화(OFF)되면, 캐소드 전극(110)이 접지 전극과 전기적으로 분리되어 캐소드 전극(110)에 남아있던 전자가 방출된다. 따라서, 캐소드 전극(110)의 양(+) 전위가 증가하게 되며, 그에 따라, 게이트 전극(130)과 캐소드 전극(110) 간의 전압 차가 감소하여 전계방출이 중단되며, 캐소드 전극(110)의 전위 상승도 멈추게 된다.
이러한 전류 구동방법은 전류 제어부(180)의 소자로 사용되는 MOSFET 등을 턴온/턴오프 할 수 있는 5V 이하의 낮은 신호원으로도 전계방출을 제어할 수 있다는 장점이 있다.
도 2는 종래기술에 따른 전계 방출 장치의 구동시 각 전극의 전압 변화를 나타내는 타이밍 도이다. 상단의 그래프는 시간에 따른 게이트 전극의 전압(VG) 및 캐소드 전극의 전압(Vc)의 준위 변화를 나타내고, 하단의 그래프는 전류 제어부, 즉, MOSFET의 게이트 단자에 인가되는 신호 펄스(Vs)를 나타낸다. 또한, 각 그래프의 X축은 시간을 나타내며, Y축은 전압을 나타낸다.
그래프에 도시된 바와 같이, 게이트 전극(130)에 DC 전압(VG)이 인가된 상태에서, 전류 제어부(180)에 인가되는 신호 펄스에 따라 전류 제어부(180)가 활성화/비활성화된다.
하이 레벨의 펄스가 인가되어 전류 제어부(180)가 활성화되면, 캐소드 전극(110)은 접지되어 전계 방출원(120)로부터 전자가 방출된다. 또한, 로우 레벨의 펄스가 인가되어 전류 제어부(180)가 비활성화되면, 캐소드 전극(110)이 접지 전극과 분리되어 전압이 상승되며, 그에 따라 전계 방출이 중단된다.
그러나, 전류 제어부(180)가 활성화되는 시점 즉, 신호 펄스(Vs)의 라이징 엣지에서는 캐소드 전극의 전압(Vc)이 수직으로 하강하는 반면, 비활성화되는 시점 즉, 신호 펄스(Vs)의 폴링 엣지에서는 캐소드 전극(110)의 전압이 수직으로 증가하지 않고 포물선 형태로 서서히 상승되는 문제점이 있다. 즉, 전류 제어부(180)가 비활성화되더라도 전계 방출 전류를 즉시 차단하지 못하기 때문에, 급격한 펄스 구동에 어려움이 있다.
본 발명은 상기 문제점을 해결하기 위해 제안된 것으로, 급격한 펄스 구동이 가능한 전류 구동 방식의 전계 방출 장치를 제공하는 것을 제1 목적으로 한다.
또한, 본 발명은 전류 구동 방식의 전계 방출 장치에 있어서 급격한 펄스 구동이 가능한 구동 방법을 제공하는 것을 제2 목적으로 한다.
상기 목적을 달성하기 위해 제안된 본 발명은 전계 방출 장치에 있어서, 전계 방출원을 포함하는 캐소드 전극; 상기 캐소드 전극에 대향되어 배치되며, 상기 전계 방출원으로부터 방출된 전자를 가속시키는 아노드 전극; 상기 캐소드 전극에 흐르는 전계 방출 전류를 제어하는 전류 제어부; 및 상기 전류 제어부의 비활성화시, 상기 캐소드 전극에 풀업 전압을 인가하는 전계 방출 제어부를 포함하는 것을 일 특징으로 한다.
또한, 본 발명은 전계 방출 장치의 구동 방법에 있어서, 아노드 전극에 DC 전압을 인가하는 단계; 상기 아노드 전극에 대향되어 배치되며 전계 방출원을 포함하는 캐소드 전극을 접지시켜 상기 전계 방출원으로부터 전자를 방출시키는 단계; 상기 캐소드 전극을 접지 전극으로부터 분리시키는 단계; 및 상기 접지 전극으로부터 분리된 상기 캐소드 전극에 풀업 전압을 인가하는 단계를 포함하는 것을 다른 특징으로 한다.
본 발명에 따르면, 전류 제어부의 비활성화시 캐소드 전극에 풀업 전압을 인가함으로써, 캐소드 전극의 전위를 신속히 증가시킬 수 있다. 따라서, 급격한 펄스 구동이 가능한 전류 구동 방식의 전계 방출 장치 및 그 구동 방법을 제공할 수 있다.
특히, 이러한 전계 방출 장치를 이용하여 구현된 전계 방출 램프를 LCD(Liquid Crystal Display)의 BLU(Back Light Unit)에 적용함으로써, 동영상의 잔상 제거가 가능해진다. 또한, 이러한 전계 방출 장치를 컬러 시퀀셜(Color Sequential) LCD 또는 LED의 BLU에 적용함으로써, LCD 또는 LED BLU에서 나타나는 컬러 브레이킹(Color breaking) 현상을 제거하여 품질을 향상시킬 수 있다. 또한, 이러한 전계 방출 장치를 X-선 전자원으로 적용함으로써, 기존의 열전자원에서 불가능했던 급격한 X-선 펄스 발생이 가능하다.
도 1은 종래기술에 따른 전계 방출 장치의 구조를 나타내는 구성도
도 2는 종래기술에 따른 전계 방출 장치의 구동시 각 전극의 전압 변화를 나타내는 타이밍 도
도 3은 본 발명의 일 실시예에 따른 전계 방출 장치의 구성을 나타내는 구성도
도 4는 본 발명의 일 실시예에 따른 전계 방출 장치의 구동시 각 전극의 전압 변화를 나타내는 타이밍 도
도 5a는 본 발명의 제1 실시예에 따른 전계 방출 제어부 및 전류 제어부의 구성을 나타내는 구성도
도 5b는 본 발명의 제2 실시예에 따른 전계 방출 제어부의 구성을 나타내는 구성도
도 6은 본 발명의 일 실시예에 따른 전계 방출 제어부의 전원부의 구성을 나타내는 구성도
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 전계 방출 장치의 구성을 나타내는 구성도로서, 특히, 3극형 전계 방출 장치의 구조를 나타내는 도면이다. 단, 설명의 편의를 위해 절연막 등은 생략하고 전극을 중심으로 도시하였다.
도시된 바와 같이, 본 발명의 일 실시예에 따른 전계 방출 장치는 전계 방출원(220)을 포함하는 캐소드 전극(210), 캐소드 전극(210)에 대향되어 배치되며 전계 방출원(220)으로부터 방출된 전자를 가속시키는 아노드 전극(250), 전계 방출원(220)으로부터 전자 방출을 유도하는 게이트 전극(230), 캐소드 전극(210)에 흐르는 전계 방출 전류를 제어하는 전류 제어부(280) 및 전류 제어부(280)의 비활성화시 캐소드 전극(210)에 풀업 전압을 인가하는 전계 방출 제어부(290)를 포함한다.
또한, 전계 방출 장치는 아노드 전극(250)에 고전압의 DC 전압을 공급하는 제1 전원부(260) 및 게이트 전극(230)에 고전압의 DC 전압을 공급하는 제2 전원부(270)를 더 포함하는 것이 바람직하다.
캐소드 전극(210)은 하부 기판(200) 상에 형성된다. 또한, 캐소드 전극(210)은 복수의 전계 방출원(220)를 포함하는데, 각 픽셀 또는 각 블록이 상호 절연되도록 간극(211)을 갖는 것이 바람직하다.
전계 방출원(220)는 전자를 방출하기 위한 것으로서 캐소드 전극(210)의 표면으로부터 돌출되어 형성된다. 전계 방출원(220)는 캐소드 전극(210)과 게이트 전극(230) 간의 전압 차가 문턱 전압보다 큰 값을 가지면 전자를 방출한다.
아노드 전극(250)은 하부 기판(200)과 평행하게 배치된 상부 기판(240)의 저면 상에 형성된다.
게이트 전극(230)은 캐소드 전극(210) 상에 형성되는데, 캐소드 전극(210)과 게이트 전극(230) 사이에 절연막이나 스페이서(미도시됨) 등이 개재된다.
전류 제어부(180)는 캐소드 전극(210)과 접지 전압 사이에 연결되며, MOSFET 등으로 구현될 수 있다. 전류 제어부(180)는 활성화되어 캐소드 전극(210)과 접지 전극을 연결시키거나, 비활성화되어 캐소드 전극(210)과 접지 전극을 분리시킨다.
전계 방출 제어부(290)는 전류 제어부(180)의 비활성화시 캐소드 전극(210)의 전압을 신속하게 상승시켜 급격한 펄스 구동을 가능하게 하기 위한 것이다. 전계 방출 제어부(290)는 캐소드 전극(210)에 연결되는데, 캐소드 전극(210)과 전류 제어부(280) 사이에 연결되는 것이 바람직하다.
여기서, 전계 방출 제어부(290)는 전류 제어부(280)의 비활성화시 캐소드 전극의 전위를 급격히 상승시키기 위한 풀업 전압을 인가한다. 이와 같이, 풀업 전압을 인가시킴으로써, 캐소드 전극(210)과 게이트 전극(230) 간의 전압 차가 문턱 전압 이하의 값을 갖도록 캐소드 전극(210)의 전위를 상승시킬 수 있다.
여기서, 풀업 전압은 소정 레벨의 DC 전압일 수 있다. 물론, 캐소드 전극(210)에 인가되는 풀업 전압은 아노드 전극(250) 및 게이트 전극(230)에 인가되는 DC 전압과 동일한 값을 가질 수 있으나, 필요에 따라 상이한 값을 가질 수 있다.
이 밖에도 펄스 형태의 풀업 전압을 캐소드 전극(210)에 인가하는 것 또한 가능하다.
도 4는 본 발명의 일 실시예에 따른 전계 방출 장치의 구동시 각 전극의 전압 변화를 나타내는 타이밍 도이다. 상단의 그래프는 시간에 따른 게이트 전극의 전압(VG) 및 캐소드 전극의 전압(Vc)의 준위 변화를 나타내고, 하단의 그래프는 전류 제어부에 인가되는 신호 펄스(Vs)를 나타낸다. 또한, 각 그래프의 X축은 시간을 나타내며, Y축은 전압을 나타낸다.
그래프에 도시된 바와 같이, 게이트 전극(230)에 DC 전압(VG)이 인가된 상태에서, 전류 제어부(280)에 인가되는 신호 펄스(Vs)에 따라 전류 제어부(280)가 활성화/비활성화된다.
하이 레벨의 신호 펄스(Vs)가 인가되어 전류 제어부(280)가 활성화되면, 캐소드 전극(210)은 접지되어 전계 방출원(220)로부터 전자가 방출된다. 또한, 로우 레벨의 신호 펄스(Vs)가 인가되어 전류 제어부(280)가 비활성화되면, 캐소드 전극(210)이 접지 전극과 분리되며 전계 방출 제어부(290)에 의해 캐소드 전극(210)에 풀업 전압이 인가된다. 이때, 신호 펄스(Vs)의 폴링 엣지에서 캐소드 전극(210)에 풀업 전압이 인가되므로, 신호 펄스(Vs)의 폴링 엣지에서 캐소드 전극(210)의 전압이 수직으로 상승하게 된다. 따라서, 캐소드 전극(210)의 전압이 신속하게 상승되어 전계 방출이 즉시 중단된다.
즉, 본 발명에 따르면, 전류 제어부(280)의 비활성화시 캐소드 전극(210)의 전압을 신속히 상승시킴으로써, 캐소드 전극(210)의 전계 방출을 급격히 상승시켜 전류 구동에 의한 급격한 구동을 가능하게 할 수 있다.
도 5a는 본 발명의 제1 실시예에 따른 전계 방출 제어부 및 전류 제어부의 구성을 나타내는 구성도이다.
도시된 바와 같이, 전계 방출 제어부(290)는 캐소드 전극(210)에 공급하기 위한 풀업 전압을 생성하는 제3 전원부(291) 및 제3 전원부(291)와 캐소드 전극(210) 사이에 연결된 저항부(292)를 포함한다. 또한, 전류 제어부(280)는 반도체 스위칭 소자(281)를 포함하며, 일측 단자(282)를 통해 인가되는 신호 펄스(283)에 의해 전류가 스위칭된다.
여기서, 제3 전원부(291)은 풀업 전압으로서 시간에 따라 일정한 DC 전압을 생성하는 것이 바람직하다. 또한, 반도체 스위칭 소자(281)는 MOSFET 소자인 것이 바람직하다.
이와 같은 구조를 갖는 전계 방출 제어부(290) 및 전류 제어부(280)를 구비하는 전계 방출 장치의 동작을 살펴보면 다음과 같다.
반도체 스위칭 소자(281)가 턴온되면, 캐소드 전극(210)이 접지 전극과 연결되고, 캐소드 전극(210)과 게이트 전극(230) 간의 전압 차이가 전계 방출원(220)의 문턱 전압보다 큰 값을 갖게 되어 전계 방출원(220)으로부터 전자가 방출된다. 이때, 제3 전원부(291)에 의해 생성된 풀업 전압 즉, DC 전압이 저항부(292)에 인가된다.
반도체 스위칭 소자(281)가 턴오프되면, 캐소드 전극(210)이 접지 전극과 분리되고, 제3 전원부(291)에 의해 생성된 DC 전압이 캐소드 전극(210)에 인가된다. 이때, 저항부(292)에 의한 전압 강하는 무시할 수 있을 정도의 수준이므로, 캐소드 전극(210)은 제3 전원부(291)에 의해 생성된 DC 전압의 레벨까지 신속히 상승하게 된다. 즉, 도 4의 전계 방출 차단 전압은 전계 방출 제어부(290)의 제3 전원부(291)에 의해 생성되는 DC 전압과 실질적으로 동일한 값을 갖게 된다. 따라서, 제3 전원부(291)는 캐소드 전극(210)의 전압을 충분히 상승시켜 게이트 전극(230)과 캐소드 전극(210) 간의 전압 차를 감소시킴으로써 전계 방출이 일어나지 않을 정도로 풀업 전압의 전위 레벨을 결정하는 것이 바람직하다. 다시 말해, 캐소드 전극(210)에 흐르는 전계 방출 전류를 완전히 차단하기 위해, 캐소드 전극(210)과 게이트 전극(230) 간의 전압 차가 전계 방출원(220)의 문턱 전압 이하의 값을 갖도록 제3 전원부(291)로부터 생성되는 DC 전압의 레벨이 결정되어야 한다. 이 때, 제3 전원부(291)는 게이트 전압원인 제2 전원부(270)일 수 있다.
도 5b는 본 발명의 제2 실시예에 따른 전계 방출 제어부의 구성을 나타내는 구성도이다.
도시된 바와 같이, 전계 방출 제어부(290)는 캐소드 전극(210)에 공급하기 위한 풀업 전압을 생성하는 제3 전원부(291) 및 제3 전원부(291)와 캐소드 전극(210) 사이에 연결된 반도체 스위칭 소자(293)를 포함한다.
여기서, 제3 전원부(291)은 풀업 전압으로서 시간에 따라 일정한 DC 전압을 생성하는 것이 바람직하다. 또한, 반도체 스위칭 소자(293)는 MOSFET 소자인 것이 바람직하며, 인가되는 신호 펄스(294)에 의해 턴온/턴오프된다. 여기서, 전계 방출 제어부(290)의 반도체 스위칭 소자(293)에 인가되는 신호 펄스(294)는 전류 제어부(280)의 반도체 스위칭 소자(281)에 인가되는 신호 펄스(283)가 반전된 펄스인 것이 바람직하다. 이는 반전회로 등으로 구현할 수 있다.
따라서, 전계 방출 제어부(290)는 전류 제어부(280)의 활성화시 제3 전원부(291)와 캐소드 전극(210)의 연결을 차단하고, 전류 제어부(280)의 비활성화시 제3 전원부(291)와 캐소드 전극(210)을 연결시킨다.
이와 같은 구조를 갖는 전계 방출 제어부(290) 및 전류 제어부(280)를 구비하는 전계 방출 장치의 동작을 살펴보면 다음과 같다.
전류 제어부(280)의 반도체 스위칭 소자(281)가 턴온되면, 전계 방출 제어부(290)의 반도체 스위칭 소자(293)가 턴오프되어 제3 전원부(291)와 캐소드 전극(210) 간의 연결을 차단한다.
전류 제어부(280)의 반도체 스위칭 소자(281)가 턴오프되면, 전계 방출 제어부(290)의 반도체 스위칭 소자(293)가 턴온되어 제3 전원부(291)와 캐소드 전극(210)을 연결시킨다.
이와 같이, 제1 실시예의 저항부(292)를 반도체 스위칭 소자(293)로 대체함으로써, 전류 제어부(280)의 활성화시 제3 전원부(291)로부터 저항부(292)를 통해 전류가 흐르는 것을 방지할 수 있다. 즉, 누설 전류를 차단함으로써, 불필요한 전력 손실을 방지할 수 있다. 여기서, 반도체 스위칭 소자(293)가 활성화될 때 캐소드(210)와 연결된 MOSFET의 단자가 제3 전원부(291)에 의해 상승되므로 MOSFET 활성화가 유지되기 위해서는 MOSFET의 게이트-소스 단자 간 전압이 특정 전압 이상 유지되도록 하여야 한다.
도 6은 본 발명의 일 실시예에 따른 전계 방출 제어부의 전원부의 구성을 나타내는 구성도이다.
앞서, 도 5a 및 도 5b에서는 전계 방출 제어부(290) 내에 별도의 제3 전원부(291)를 구비하는 경우에 대해 도시하였으나, 본 실시예에서는 별도의 제3 전원부(291)를 구비할 필요없이 기존의 전원부를 이용하여 전계 방출 제어부(290)를 구성하는 경우에 대해 설명하도록 한다.
도시된 바와 같이, 전계 방출 제어부(290)는 기존의 전원부로부터 생성되는 전압을 분압하기 위한 분압부(294)를 포함하는데, 분압부(294)는 저항(295,296)을 병렬 연결하여 구성할 수 있다. 본 도면에서는 제2 전원부(270)로부터 생성되는 전압을 분압하는 경우에 대해 도시하였는데, 이 밖에도 제1전원부(260) 등 기존에 사용되던 전원부를 이용하는 것이 가능하다.
이와 같이, 전계 방출 제어부(290)는 분압부(294)에 의해 제2 전원부(270)로부터 생성된 전압을 분압함으로써, 전계 방출 제어부(290)에서 요구되는 풀업 전압을 생성할 수 있다.
본 실시예는 앞서 설명한 제1, 제2 실시예의 전원부(291)에 적용될 수 있다. 단, 반도체 스위칭 소자(293)를 이용하여 누설 전류를 차단하는 제2 실시예와 달리, 제1 실시예에 적용하는 경우에는 불필요한 전류 손실을 최소화하기 위해 분압부(294)를 충분히 큰 저항(295,296)으로 구성하는 것이 바람직하다. 단, 저항값이 너무 클 경우에는 응답속도가 떨어질 수 있으므로, 장치 특성에 따라 저항값을 적절히 선택하는 것이 바람직하다.
이와 같이, 분압부(294)를 이용하는 경우, 별도의 전원부를 구비할 필요가 없으므로 장치의 면적을 감소시키고, 제조 원가를 감소시킬 수 있다.
도 5a 내지 도 6에서는 본 발명의 일 실시예로서 DC 전압을 풀업 전압으로 이용하는 경우에 대해 설명하고 있으나, 이는 설명의 편의를 위한 것일 뿐 본 발명이 이에 한정되는 것은 아니다. 이 밖에도 본 발명은 펄스 형태의 풀업 전압을 이용하여 캐소드 전극의 전압을 급격히 상승시킬 수 있으며, 이러한 경우, 전계 방출 제어부는 펄스 발생기를 포함하여 구성될 수 있다.
또한, 본 명세서에서는 3극형 전계 방출 장치의 구조 및 그 구동 방법에 대해 설명하였으나, 이는 설명의 편의를 위한 것일 뿐 본 발명이 이에 한정되는 것은 아니다. 본 발명은 이 밖에도 다른 형태의 3극형 또는 2극형 전계 방출 장치 및 그 구동 방법에 동일하게 적용될 수 있다.
2극형 전계 방출 장치는 전계 방출원을 포함하는 캐소드 전극 및 캐소드 전극과 대향되어 배치되어 전계 방출원으로부터 방출된 전자를 유도 및 가속하는 아노드 전극을 구비한다. 또한, 캐소드 전극과 아노드 전극 간의 전압 차가 전계 방출원의 문턱 전압보다 큰 값을 가지면 전계 방출원으로부터 전자가 방출된다.
구체적으로, 전류 제어부의 활성화시 캐소드 전극이 접지 전극과 연결되어 캐소드 전극과 아노드 전극 간의 전압 차에 의해 전자가 방출된다.
전류 제어부의 비활성화시 캐소드 전극이 접지 전극으로부터 분리되고, 전계 방출 제어부는 캐소드 전극에 풀업 전압을 인가시킨다. 즉, 전계 방출 제어부는 캐소드 전극과 아노드 전극 간의 전압 차가 전계 방출원의 문턱 전압 이하의 값을 갖도록 캐소드 전극의 전압을 신속히 증가시켜 전계 방출을 차단한다.
본 발명의 일 실시예에 따른 전계 방출 장치는 LCD의 BLU에 적용되는 전계 방출 램프, 컬러 시퀀셜 LCD 또는 LED의 BLU, X-선 전자원 등으로 이용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 하부 기판 110: 캐소드 전극
120: 전계 방출원 130: 게이트 전극
140: 상부 기판 150: 아노드 전극
160: 아노드 전원부 170: 게이트 전원부
180: 전류 제어부
200: 하부 기판 210: 캐소드 전극
220: 전계 방출원 230: 게이트 전극
240: 상부 기판 250: 아노드 전극
260: 제1 전원부 270: 제2 전원부
280: 전류 제어부 281: 반도체 스위칭 소자
282: 일측 단자 283: 신호 펄스
290: 전계 방출 제어부 291: 제3 전원부
292: 저항부 293: 반도체 스위칭 소자
294: 분압부 295, 296: 저항

Claims (11)

  1. 전계 방출원을 포함하는 캐소드 전극;
    상기 캐소드 전극에 대향되어 배치되며, 상기 전계 방출원으로부터 방출된 전자를 가속시키는 아노드 전극;
    상기 캐소드 전극에 흐르는 전계 방출 전류를 제어하는 전류 제어부; 및
    상기 전류 제어부의 비활성화시, 상기 캐소드 전극에 풀업 전압을 인가하는 전계 방출 제어부
    를 포함하는 전계 방출 장치.
  2. 제1항에 있어서,
    상기 전계 방출 제어부는,
    상기 캐소드 전극과 상기 아노드 전극 간의 전압 차가 상기 전계 방출원의 문턱 전압 이하의 값을 갖도록 상기 캐소드 전극의 전압을 상승시키는
    전계 방출 장치.
  3. 제1항에 있어서,
    상기 전계 방출원으로부터 전자 방출을 유도하는 게이트 전극을 더 포함하고,
    상기 전계 방출 제어부는,
    상기 게이트 전극과 상기 캐소드 전극 간의 전압 차가 상기 전계 방출원의 문턱 전압 이하의 값을 갖도록 상기 캐소드 전극의 전압을 상승시키는
    전계 방출 장치.
  4. 제1항에 있어서,
    상기 전계 방출 제어부는,
    상기 캐소드 전극과 상기 전류 제어부 사이에 연결된
    전계 방출 장치.
  5. 제1항에 있어서,
    상기 캐소드 전극은,
    상기 전류 제어부의 활성화시 접지 전극과 연결되고, 상기 전류 제어부의 비활성화시 상기 접지 전극으로부터 분리되는
    전계 방출 장치.
  6. 제1항에 있어서,
    상기 전계 방출 제어부는,
    상기 캐소드 전극에 공급하기 위한 풀업 전압을 생성하는 전원부; 및
    상기 전원부와 상기 캐소드 전극 사이에 연결된 저항부
    를 포함하는 전계 방출 장치.
  7. 제1항에 있어서,
    상기 전계 방출 제어부는,
    상기 캐소드 전극에 공급하기 위한 풀업 전압을 생성하는 전원부; 및
    상기 전류 제어부가 활성화되면 상기 전원부와 상기 캐소드 전극의 연결을 차단하고, 상기 전류 제어부가 비활성화되면 상기 전원부와 상기 캐소드 전극을 연결시키는 스위칭부
    를 포함하는 전계 방출 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 전계 방출원으로부터 전자 방출을 유도하는 게이트 전극을 더 포함하고,
    상기 전원부는,
    상기 게이트 전극 및 상기 캐소드 전극에 DC 전압을 공급하되, 상기 게이트 전극에 인가되는 DC 전압을 분압하여 상기 캐소드 전극에 공급하는
    전계 방출 장치.
  9. 아노드 전극에 DC 전압을 인가하는 단계;
    상기 아노드 전극에 대향되어 배치되며 전계 방출원을 포함하는 캐소드 전극을 접지시켜 상기 전계 방출원으로부터 전자를 방출시키는 단계;
    상기 캐소드 전극을 접지 전극으로부터 분리시키는 단계; 및
    상기 접지 전극으로부터 분리된 상기 캐소드 전극에 풀업 전압을 인가하는 단계
    를 포함하는 전계 방출 장치 구동 방법.
  10. 제9항에 있어서,
    상기 캐소드 전극에 풀업 전압을 인가하는 단계는,
    상기 캐소드 전극과 상기 아노드 전극 간의 전압 차가 상기 전계 방출원의 문턱 전압 이하의 값을 갖도록 상기 캐소드 전극의 전압을 상승시키는
    전계 방출 장치 구동 방법.
  11. 제9항에 있어서,
    상기 전자 방출 단계 이전에, 상기 전계 방출원으로부터 전자 방출을 유도하는 게이트 전극에 DC 전압을 인가하는 단계을 더 포함하고,
    상기 캐소드 전극에 풀업 전압을 인가하는 단계는,
    상기 게이트 전극과 상기 캐소드 전극 간의 전압 차가 상기 전계 방출원의 문턱 전압 이하의 값을 갖도록 상기 캐소드 전극의 전압을 상승시키는
    전계 방출 장치 구동 방법.
KR1020100041309A 2009-09-25 2010-05-03 전계 방출 장치 및 그 구동 방법 KR101273513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/841,570 US8212487B2 (en) 2009-09-25 2010-07-22 Field emission device and method of operating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090090793 2009-09-25
KR20090090793 2009-09-25

Publications (2)

Publication Number Publication Date
KR20110033762A true KR20110033762A (ko) 2011-03-31
KR101273513B1 KR101273513B1 (ko) 2013-06-14

Family

ID=43938113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041309A KR101273513B1 (ko) 2009-09-25 2010-05-03 전계 방출 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101273513B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351350B2 (en) 2013-05-24 2016-05-24 Electronics And Telecommunications Research Institute Multi-electrode field emission device having single power source and method of driving same
WO2017003236A1 (ko) * 2015-06-30 2017-01-05 주식회사바텍 전계방출 엑스선 소스를 갖는 포터블 엑스선 발생 장치
US10334712B2 (en) 2015-11-11 2019-06-25 Electronics And Telecommunications Research Institute Radiography apparatus
KR102464225B1 (ko) * 2022-01-14 2022-11-04 오준용 전계 방출 장치 및 전계 방출 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031336A (en) * 1998-06-17 2000-02-29 Motorola, Inc. Field emission display and method for the operation thereof
JP4347252B2 (ja) * 2005-04-05 2009-10-21 富士重工業株式会社 発光装置
KR100885188B1 (ko) * 2006-08-21 2009-02-23 한국전자통신연구원 전계 방출 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351350B2 (en) 2013-05-24 2016-05-24 Electronics And Telecommunications Research Institute Multi-electrode field emission device having single power source and method of driving same
WO2017003236A1 (ko) * 2015-06-30 2017-01-05 주식회사바텍 전계방출 엑스선 소스를 갖는 포터블 엑스선 발생 장치
KR20190072696A (ko) * 2015-06-30 2019-06-25 주식회사바텍 전계방출 엑스선 소스를 갖는 포터블 엑스선 발생 장치
US10932734B2 (en) 2015-06-30 2021-03-02 Vatech Co., Ltd. Portable x-ray generation device having electric field emission x-ray source
US10993679B2 (en) 2015-06-30 2021-05-04 Vatech Co., Ltd. Portable x-ray generation device having electric field emission x-ray source
US10334712B2 (en) 2015-11-11 2019-06-25 Electronics And Telecommunications Research Institute Radiography apparatus
KR102464225B1 (ko) * 2022-01-14 2022-11-04 오준용 전계 방출 장치 및 전계 방출 방법

Also Published As

Publication number Publication date
KR101273513B1 (ko) 2013-06-14

Similar Documents

Publication Publication Date Title
KR101273513B1 (ko) 전계 방출 장치 및 그 구동 방법
KR100801387B1 (ko) 전계방출 디바이스의 구동방법 및 구동장치
US8212487B2 (en) Field emission device and method of operating the same
KR100885188B1 (ko) 전계 방출 장치
JP2007013141A (ja) ディスプレイ装置
KR101021083B1 (ko) 유기 ｌｅｄ 디스플레이 디바이스와 그러한 디바이스를 구동하는 방법
CN110930937A (zh) 显示面板及驱动方法
KR101104073B1 (ko) 전계 방출 장치
KR20080045464A (ko) 발광 장치 및 표시 장치
KR20060054489A (ko) 전계 방출 디스플레이 장치의 조절을 위한 방법 및 장치
KR101138423B1 (ko) 전계방출장치 및 그의 구동 방법
KR20040066273A (ko) 전계 방출 표시 장치 및 그 구동 장치
WO2013163839A1 (zh) 液晶显示器的背光模块驱动方法及其系统
KR20020088520A (ko) 디스플레이 패널의 에이징 회로 및 그의 방법
JP2007256530A (ja) 電子放出装置
CN220528258U (zh) 光源驱动电路以及投影设备
JP2550303B2 (ja) 情報表示装置
KR100517960B1 (ko) 전계방출 소자 스페이서 방전 장치 및 방법
JP4639612B2 (ja) Ｆｅｄ制御回路
JP4742505B2 (ja) 単純マトリクス型表示パネルの駆動装置及び駆動方法
KR101016672B1 (ko) 서지 제어 회로 및 이를 이용한 전자 방출 표시 장치
JP2006018214A (ja) 電子放出表示装置の駆動方法及び電子放出表示装置
JP4395918B2 (ja) 電界放出型電子放出装置および電界放出型表示装置
JPH0479193A (ja) エレクトロルミネッセンス表示パネルのエージング方法
KR100302182B1 (ko) 전계 방출 표시기의 에미터 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 7