KR100517960B1 - 전계방출 소자 스페이서 방전 장치 및 방법 - Google Patents

Abstract

본 발명은 전계방출 소자 스페이서 방전 장치 및 방법에 관한 것으로, 특히 스페이서에 축적된 전하로 인한 노이즈 발생을 방지하기 위하여 부가적인 방전 경로를 형성하고 이를 제어하는 것에 의해 스페이서에 축적된 전하를 빠르게 방전시키도록 한 전계방출 소자 스페이서 방전 장치 및 방법에 관한 것이다. 종래 전계방출 소자는 에미터에 의해 방출된 전자가 스페이서에 충돌하여 전하가 충전되며, 이차방출에 의해 필드가 왜곡되어 화질이 저하될 뿐만 아니라 스페이서가 이상 발광하고 스페이서 내부의 높은 저항과 커패시턴스 성분에 의해 외부에서 가시적으로 확인할 수 있을 정도로 방전 시간이 긴 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 스페이서 하부에 형성된 스페이서 접지전극과; 고전압 전원과 애노드 전극 사이에 연결되어 방전 충격으로부터 고전압 전원을 보호하는 보호 저항과; 소정의 블랭킹 신호에 따른 주기적인 제어 신호로 상기 애노드 전극과 상기 스페이서 접지전극을 블랭킹 시간 내에서 선택적으로 연결하는 스위치를 포함하는 전계방출 소자 스페이서 방전 장치 및 이를 이용한 방전 방법을 제공함으로써 노이즈 발생이나 고전압에 의한 아킹 발생을 방지할 수 있으며, 제품의 신뢰성 및 품질을 개선할 수 있는 효과가 있다.

Description

전계방출 소자 스페이서 방전 장치 및 방법{SPACER DISCHARGING APPARATUS FOR FIELD EMISSION DISPLAY AND METHOD THEREOF}

본 발명은 전계방출 소자 스페이서 방전 장치 및 방법에 관한 것으로, 특히 스페이서에 축적된 전하로 인한 노이즈 발생을 방지하기 위하여 부가적인 방전 경로를 형성하고 이를 제어하는 것에 의해 스페이서에 축적된 전하를 빠르게 방전시키도록 한 전계방출 소자 스페이서 방전 장치 및 방법에 관한 것이다.

일반적으로 전계방출 디스플레이는 형광체 및 애노드 전극을 가지는 애노드 상판과 전계방출 구조물을 구비한 캐소드 하판이 접합되는 구조를 가지며, 상기 애노드 전극이 모두 연결된 공통 패드를 통해 고전압을 인가하는데, 전계방출 디스플레이 패널의 구조상 상판과 하판 사이의 이격 거리가 1~2mm 정도로 짧기 때문에 고전압에 의해 높은 전계가 형성된다.

상기 애노드 전극에 인가되는 고전압은 고전계 및 내부의 오염상태나 기구적인 구성에 의해 아킹(arcing)이 발생하기 쉬우며, 스페이서 전하축적에 의한 오발광이나 지속적인 이상발광 현상이 나타나기 쉽다.

즉, 에미터에 의해 전자가 방출되면 방출된 전자가 형광체를 여기시키는 것과 동시에 스페이서와 충돌하여 이차전자를 방출시키므로, 스페이서에 의한 이상 발광을 하거나 방출계수가 1보다 크게되어 빔이 왜곡될 수 있으며, 스페이서 표면에 충전되어 전계가 달라지게 된다. 그리고, 심한 경우에는 애노드 전극에 인가되는 전원을 차단하더라도 스페이서 내부의 높은 저항과 커패시턴스 때문에 충전된 전하가 빠르게 방전하지 못하여 스페이서에 의한 이상 발광이, 방전이 이루어지는 시점까지 지속되는 경우가 발생한다. 다시 말해서, 전원을 차단하더라도 스페이서에 의한 노이즈가 발생하여 이상 발광할 수 있다.

다음의 도면들을 참조하여 전계발광 소자의 구조 및 동작에 관해 좀더 상세히 설명하도록 한다.

도1은 일반적인 전계방출 디스플레이의 단면도로서, 이에 도시한 바와 같이 하판유리(1)의 상부 일부에 각각 이격되어 위치하는 절연층(3)에 의해 픽셀영역이 정의되며, 그 픽셀영역에 위치하는 캐소드 전극(2), 그 캐소드 전극(2)과 절연층(3) 상에 위치하는 게이트전극(4)을 포함하여 하판이 구성되며, 상기 캐소드 전극(2)으로 부터 방출된 전자가 인가되는 형광체층(6), 그 형광체층(6)의 상부에 위치하는 애노드전극(7) 및 상판유리(8)를 포함하여 상판이 구성되며, 상기 상판유리(8)와 하판유리(1)의 사이에는 스페이서(5)가 위치하여 그 상판과 하판의 이격거리를 유지하며, 상하판을 지지하게 된다.

상기 스페이서(5)는 전계발광 디스플레이의 측면 뿐만 아니라 중앙부에도 다수개로 위치하여 상하판의 간격이 유지될 수 있도록 한다.

이와 같은 구성에서 캐소드전극(2)과 게이트전극(4) 사이에 전계를 형성시키면 그 전압차에 의해 방출되는 전자가 고전압이 인가되는 애노드전극(7)에 의해 형성된 전계에 끌려 형광체층(6)을 여기시킴으로써, 발광하게 된다.

상기 캐소드전극(2)은 스캔전극이라고도 하며, 상기 스페이서(5)와는 평행하게 위치한다.

상기 스페이서(5)는 캐소드전극(2)과 애노드전극(7)의 사이거리를 일정하게 유지시켜 주는 역할을 한다.

또한, 상기 캐소드전극(2)에서 방출된 전자의 일부는 상기 형광체층(6)에 도달하지 않고, 스페이서(5)에 충전되며, 다시 스페이서(5)를 구성하는 물질에 의해 이차로 전자를 방출시켜 전자빔이 왜곡되거나 아킹현상의 원인이된다. 즉, 상기 스페이서(5)에 전자가 충돌하면 전자의 방출 계수가 1보다 크기 때문에 더 많은 이차전자가 방출되어 스페이서(5) 표면이 양전하를 띄게되고, 그 결과 내부적으로 형성되는 전계가 더 크게 걸리거나 위치별 전계가 왜곡된다.

이처럼, 스페이서(5)에 충전된 전자는 전계를 왜곡시켜 화면상에 노이즈가 표시되는 원인이 되며, 상기 캐소드전극(2)에서 방출된 전자의 방향을 스페이서 쪽으로 바꾸는 역할을 하기 때문에 화면상에서 스페이서(5)의 위치가 눈으로 확인 되는 등 표시상태를 열화시키는 원인이된다.

도2는 일반적인 전계방출 디스플레이의 구조도로서, 이에 도시한 바와 같이 상기 캐소드전극(2)에 스캔전압을 인가하는 스캔전극(SCAN)과, 게이트전극(4)에 데이터전압을 인가하는 데이터전극(DATA)과, 애노드전극(7)에 고전압을 인가하는 고전압단자(9)를 포함하여 구성된다.

상기 구성에서 스캔전극(SCAN)과 데이터전극(DATA)에 인가되는 전압에 의해 각 픽셀의 구동순서가 정해진다.

종래 전계방출 디스플레이에서는 애노드 전극 패드와 공통적으로 연결되는 고전압단자(9)에 고전압을 인가하고, 상기 스캔전극(SCAN)에 순차적인 신호를 제공하면서 데이터전극(DATA)에 인가되는 신호에 따라 스캔전극(SCAN) 신호에 의해 선택된 스캔전극라인과 연결된 전계발광 소자를 구동하여 화면을 표시하게 된다.

이러한 구조에서 스페이서(5)는 별도의 방전 경로가 없기 때문에 노이즈가 심하며, 방전을 위해 스페이서(5) 하부에 접지전극을 형성하더라도 커패시턴스 성분 및 내부저항에 의해 방전 시간이 길다.

도 3은 상기 종래 구조에서 전계방출 소자에 대한 전원 차단 시 애노드 전극에 가해지는 전압의 분포를 시간에 따라 나타낸 것으로, 도시한 바와 같이 전원 차단과는 상관 없이 애노드 전극에는 직접 연결된 고전압 전원의 전압이 그대로 제공된다. 즉, 고전압 전원의 입력단과 애노드 전극 고전압 단자는 직접 연결되어 있다.

도 4는 상기 도 3과 같이 애노드 전극에 대한 전원이 지속적으로 유지되는 경우 스페이서(5)에 축적된 전하로 인해 스페이서(5)가 이상발광하는 경우를 나타낸 패널의 평면도이다. 도 3과 같이 전계방출소자에 대한 전원을 차단한 후에도 전하가 축적된 스페이서(5)가 소정 시간 발광한다. 상기 스페이서(5)에 접지전극(10)을 형성하여 접지한다 할지라도 양전하가 축적된 스페이서(5)의 방전은 쉽게 이루어 지지 않는다.

상기한 바와 같이 종래 전계방출 소자는 에미터에 의해 방출된 전자가 스페이서에 충돌하여 전하가 충전되며, 이차방출에 의해 필드가 왜곡되어 화질이 저하될 뿐만 아니라 스페이서가 이상 발광하고 스페이서 내부의 높은 저항과 커패시턴스 성분에 의해 외부에서 가시적으로 확인할 수 있을 정도로 방전 시간이 긴 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 스페이서 하부에 접지전극을 형성하고, 애노드 전극과 선택적으로 연결되는 방전경로를 별도로 구성하도록 한 후, 화면이 표시되지 않는 블랭킹 시간(blanking time) 동안 방전경로를 형성하는 것에 의해 스페이서에 축적된 전하를 빠르게 방전시켜 노이즈 발생을 방지하도록 한 전계방출 소자 스페이서 방전 장치 및 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 스페이서 하부에 형성된 스페이서 접지전극과; 고전압 전원과 애노드 전극 사이에 연결되어 방전 충격으로부터 고전압 전원을 보호하는 보호 저항과; 소정의 블랭킹 신호에 따른 주기적인 제어 신호로 상기 애노드 전극과 상기 스페이서 접지전극을 블랭킹 시간 내에서 선택적으로 연결하는 스위치를 포함하는 것을 특징으로 한다.

상기 스위치를 제어하기 위해서 수직 동기 신호를 수신하여 상기 수직 동기 신호 펄스 이하의 펄스를 소정 수의 수직 동기 신호들이 발생하는 경우에 한번씩 주기적으로 상기 스위치에 제공하는 버퍼 및 인터터 신호부를 더 포함하는 것을 특징으로 한다.

또한, 본 발명은 스페이서 하부에 스페이서 접지전극을 더 포함하고, 제어 신호에 의해 상기 스페이서 접지전극과 고전압 전원을 저항으로 보호한 애노드 전극을 연결하여 방전경로를 형성하도록 한 스위치를 구비한 전계방출 소자의 스페이서 방전 방법에 있어서, 블랭킹 신호를 획득하여 소정의 블랭킹 신호들이 발생할때 한번씩 상기 블랭킹 신호의 발생 시간 내에서 상기 스위치를 구동시키는 제어 신호를 생성하는 단계와; 상기 스위치 제어신호에 의해 동작하는 스위치는 상기 스페이서 접지전극과 애노드 전극을 연결하여 상기 스페이서에 충전된 전하를 방전하는 단계를 포함하는 것을 특징으로 한다.

이하, 상기와 같이 구성되는 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.

도 5는 본 발명의 구체적인 구조를 보이는 일 실시예로서, 도시한 바와 같이, 스페이서 접지전극(10)을 형성하고, 상기 애노드 전극(7)과 고전압 입력단 사이에 보호저항(R1)을 삽입한 형태를 보이고 있으며, 상기 애노드 전극(7)과 스페이저 접지전극(10) 사이에 방전 경로를 형성하기위해 고전압 릴레이/스위치(20)와 방전 시간 및 잔류 전위를 조절하는 방전 조절 저항(R2)이 직렬로 연결되어 있다.

상기 스페이서(5)에는 양전하가 충전되고, 이를 스페이서 접지전극(10)을 접지하는 것 만으로는 빠른 방전을 기대할 수 없기 때문에, 본 발명에서는 전원이 차단되는 경우 상기 스페이서 접지전극(10)과 애노드 전극(7)을 선택적으로 쇼트(Short)시켜 스페이서(5)에 충전된 전하를 빠르게 방전시키도록 한다. 상기 스페이서(5)에서 발생하는 커패시턴스 성분은 상기 애노드 전극(7)과 스페이서 접지전극(10) 사이에서 발생하므로 이들을 쇼트시키는 경우 충전된 전하가 상기 애노드 전극(7)과 연결된 고전압 전원부에 충격을 줄 수 있다. 따라서, 이를 방지하기 위해서 상기 애노드 전극(7)과 고전압 전원 사이에 충분한 크기를 가지는 보호 저항(R1)을 삽입한다. 이를 통해서 방전에 의한 충격으로 부터 상기 고전압 전원을 보호하며, 애노드 전극(7)에 흐르는 인러쉬 전류(inrush current)를 줄일 수 있다.

상기와 같은 동작을 위해서, 상기 애노드 전극(7)과 스페이서 접지 전극(10)을 선택적으로 연결할 수 있는 스위칭 소자가 필요한데, 본 실시예에서는 고전압 릴레이/스위치(20)를 이용하며, 릴레이 구동을 위해서 구동 전류를 흘려주는 트랜지스터(Q1)를 적용한다. 상기 고전압 릴레이/스위치(20) 및 구동 트랜지스터(Q1)는 유사한 동작을 하는 사이리스터 등의 스위칭 소자로 대체될 수 있다는 것에 유의한다.

상기 버퍼 및 인버터 신호부(30)는 상기 고전압 릴레이/스위치(20)를 제어하는 제어 신호를 발생시키는데, 본 발명에서는 블랭킹 시간(Blanking Time)에 애노드 전극(7)과 상기 스페이서 접지전극(10) 사이에 방전 경로를 연결하는 것으로 블랭킹 시간 내에서 스페이서(5)에 충전된 전하를 방전 시키도록 한다. 상기 블랭킹 시간이란 화면이 표시되지 않는 시간을 의미하며, 하나의 화면을 표시하는 프레임 시간을 지정하는 수직동기신호(V sync)의 펄스 지속 시간을 나타내기도 한다. 따라서, 상기 실시예에서는 상기 버퍼 및 인버터 신호부(30)가 수직 동기신호를 수신하여 수직 동기 신호가 발생되는 경우 상기 고전압 릴레이/스위치(20)를 구동시켜 상기 애노드 전극(7)과 스페이서 접지전극(10) 사이에 방전 경로를 형성한다.

상기 버퍼 및 인버터 신호부(30)는 블랭킹 신호(수직 동기신호)를 수신하여 매번 블랭킹 신호 펄스가 입력될때 마다 상기 고전압 릴레이/스위치(20)를 구동시키는 제어 신호를 발생시킬 수도 있고, 소정의 블랭킹 신호들이 발생할 경우에 한번씩 제어 신호를 발생시킬 수도 있다. 상기 블랭킹 신호 펄스 내에서 방전을 마쳐야 한다는 것에 유의한다.

또한, 상기 방전 경로 상에 위치하는 방전 조절 저항(R2)은 상기 스페이서(5)가 완전히 방전하지 않고 이상 발광 현상이 발생하지 않을 정도의 낮은 전압을 유지할 수 있도록 하여 소비 전류를 줄이면서 상기 고전압 전원부로의 방전 전압 역류를 방지하는 보호 저항(R1)의 부담을 덜어줄 수 있다.

도 6은 상기 도 5에 도시한 구조를 좀더 간략히 도시한 구조도로서, 패널 부분을 등가회로로 나타낸 것이다. 패널에서의 스페이서는 저항성분(Rs)과 커패시턴스 성분(Cs)이 애노드 전극(7)과 스페이서 접지 전극(10)에 병렬로 연결된 것으로 나타낼 수 있다. 본 구조에서는 애노드 전극(7)과 스페이서 접지 전극(10) 간 연결되는 방전 경로를 제어하기위한 스위치(SW1)와, 상기 스위치(SW1)와 스페이서 접지전극(10) 사이에 방전 조절 저항(R2)을 구성한 것이다. 상기 방전 조절 저항(R2)은 상기 애노드 전극(7)과 스페이서 접지 전극(10) 사이에 위치하면 되므로 스위치와 애노드 전극(7) 사이에 위치할 수도 있다.

상기 방전 조절 저항(R2)은 방전 경로 상에 위치하여 전술한 바와 같이 방전 속도를 조절할 수 있고, 상기 보호저항(R1)과의 분압비에 따라 방전 후 잔류하는 전압을 설정할 수 있으며, 방전 충격으로 인한 상기 보호 저항(R1)의 부담을 덜어줄 수 있다. 즉, 상기 방전후 잔류하는 전압을 소정전위 이하가 되도록 하면, 스페이서 이상 발광을 방지하면서 소정의 전압을 유지하므로 재충전을 위한 전력 소모를 줄일 수 있고 보호저항(R1)의 부담을 덜어주기 때문에 본 발명의 바람직한 구성이라 할 수 있다.

도 7은 상기 도 6의 구성을 변형한 것으로, 상기 도 6의 방전 조절 저항(R2)을 제거한 형태이다. 이는 보다 빠른 방전을 가능하게 하지만, 상기 방전으로 인한 충격이 고스란히 보호저항(R1)에 가해지기 때문에 상기 보호저항(R1)의 값을 충분히 고려해야 한다. 즉, 스페이서 전하충전에 따르는 문제점들을 완벽하게 해소할 수 있으나, 보호저항(R1)이 발열하며 소비 전력이 크다는 단점이 있다. 따라서, 도 7과 같은 방법도 가능하지만, 도 6과 같이 방전 조절 저항(R2)을 애노드 전극(7)과 스페이서 접지 전극(10) 사이에 연결하는 것이 바람직하다.

도 8과 9는 도 6의 구성으로 스페이서 전하를 빠르게 방전시킬 수 있도록한 경우 방전에 따른 애노드 전극의 전압을 도시한다. 방전 조절 저항(R2)을 이용하는 구성임에 유의한다.

도 8은 도 6의 구성에 따른 본 발명 일 실시예의 애노드 전극 전압 분포도 및 수직 동기신호와의 관계를 나타낸 것으로, 도시한 바와 같이, 고전압 전원은 소자에 대한 전원이 차단되는 시점에 관계없이 항상 동일한 전압을 출력하고 있지만, 애노드 전극의 전압은 전원이 차단되는 시점에서 낮은 전압으로 빠르게 감소한다. 이는 전원이 차단되는 시점인 수직 동기신호마다 반복적으로 실시될 수 있으며, 도시한 바와 같이 다수(3개)의 수직 동기신호마다 상기 수직 동기신호 펄스 내에서 1번씩 실시될 수도 있다.

도 9는 도 6의 구성에 따른 본 발명 일 실시예의 애노드 전극 전압 분포도 및 수직 동기신호와의 관계를 나타낸 것으로, 도시한 바와 같이, 많은 수의 수직 동기신호가 발생할때 한번씩 스페이서 방전을 실시하도록 할 수 있다. 이러한 스페이서 방전의 주기는 스페이서 이상발광을 관찰하면서 실험적으로 결정할 수 있다.

도 10 및 도 11은 상기 도 8및 도 9와 유사한 애노드 전극 전압 분포도 및 수직 동기신호와의 관계를 나타낸 것으로, 방전 조절 저항(R2)을 제거한 도 7의 구성을 이용하는 경우이다.

도 10은 도시한 바와 같이, 다수(3개)의 수직 동기신호가 발생할때 한번씩 스페이서 방전을 실시하도록 한 것이다. 방전 조절 저항(R2) 없이 스페이서가 완전히 방전되도록 한 것이므로 이를 통해 방전 시점에서의 스페이서 이상발광 현상을 완전히 제거할 수 있다.

도 11은 도시한 바와 같이, 많은 수(6개)의 수직 동기신호가 발생할때 한번씩 스페이서 방전을 실시하도록 한 것이므로 도 10에 비해 전력 소모가 작고 소자(보호저항)의 발열이 줄어든다.

따라서, 본 발명의 구조와 이를 통한 방전 방법을 적용하면 스페이서에 충전된 전하를 빠르게 방전할 수 있고, 이를 통해 고전압으로 인한 아킹의 발생이나 이상 발광을 방지할 수 있다.

상기한 바와 같이 본 발명 전계방출 소자의 스페이서 방전 장치 및 방법은 스페이서 하부에 접지전극을 형성하고, 애노드 전극과 선택적으로 연결되는 방전경로를 별도로 구성하도록 한 후, 화면이 표시되지 않는 블랭킹 시간(blanking time) 동안 방전경로를 형성하는 것에 의해 스페이서에 축적된 전하를 빠르게 방전시킴으로써 노이즈 발생이나 고전압에 의한 아킹 발생을 방지할 수 있으며, 이를 통해 제품의 신뢰성 및 품질을 개선할 수 있는 효과가 있다.

도1은 일반적인 전계방출 디스플레이의 단면도.

도2는 일반적인 전계방출 디스플레이의 평면도.

도3은 종래 전원 차단 시 애노드 전극에 가해지는 전압 분포도.

도4는 도 3의 결과 발생하는 패널의 이상발광을 보이는 평면도.

도5은 본 발명의 상세한 구조를 보이는 실시예 구성도.

도6은 본 발명의 간략한 구성을 보이는 일 실시예 구성도.

도7는 본 발명의 간략한 구성을 보이는 다른 실시예 구성도.

도8은 도 6의 구성을 적용한 경우 애노드 전극에 가하는 전압 분포도.

도9는 도 6의 구성을 적용한 경우 애노드 전극에 가하는 다른 전압 분포도.

도10은 도 7의 구성을 적용한 경우 애노드 전극에 가하는 전압 분포도.

도11은 도 7의 구성을 적용한 경우 애노드 전극에 가하는 다른 전압 분포도.

*도면의 주요 부분에 대한 부호의 설명*

1:하판유리 2:캐소드전극

3:절연층 4:게이트전극

5:스페이서 6:형광체

7:애노드전극 8:상판유리

9:고전압단자 10:스페이서접지전극

20:고전압 릴레이/스위치 30:버퍼 및 인버터 신호부

Claims (5)

1. 스페이서 하부에 형성된 스페이서 접지전극과; 고전압 전원과 애노드 전극 사이에 연결되어 방전 충격으로부터 상기 고전압 전원을 보호하는 보호 저항과; 상기 애노드 전극과 상기 스페이서 접지전극 사이에 위치하여 방전경로를 형성하는 스위치와; 소정의 블랭킹 신호에 따른 주기적인 제어 신호로 블랭킹 시간 내에서 상기 스위치를 선택적으로 온(ON)하는 제어수단을 포함하여 구성된 것을 특징으로 하는 전계방출 소자 스페이서 방전 장치.
2. 제 1항에 있어서, 상기 제어수단은 수직 동기 신호를 수신하여 상기 수직 동기 신호 펄스 이하의 펄스를 소정 수의 수직 동기 신호들이 발생하는 경우에 한번씩 주기적으로 상기 스위치에 제어신호로 제공하는 버퍼 및 인터터 신호부로 구성된 것을 특징으로 하는 전계방출 소자 스페이서 방전 장치.
3. 제 1항에 있어서, 상기 스위치에 직렬 접속되어 방전 시간 및 잔류 전압을 조절할 수 있는 방전조절 저항을 더 포함하여 구성된 것을 특징으로 하는 전계방출 소자 스페이서 방전 장치.
4. 스페이서 하부에 스페이서 접지전극을 더 포함하고, 제어 신호에 의해 상기 스페이서 접지전극과 고전압 전원을 저항으로 보호한 애노드 전극을 연결하여 방전경로를 형성하도록 한 스위치를 구비한 전계방출 소자의 스페이서 방전 방법에 있어서, 블랭킹 신호를 획득하여 소정의 블랭킹 신호들이 발생할때 한번씩 상기 블랭킹 신호의 발생 시간 내에서 상기 스위치를 구동시키는 제어 신호를 생성하는 단계와; 상기 스위치 제어신호에 의해 동작하는 스위치는 상기 스페이서 접지전극과 애노드 전극을 연결하여 상기 스페이서에 충전된 전하를 방전하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자 스페이서 방전 방법.
5. 제 4항에 있어서, 상기 스페이서에 충전된 전하를 방전하는 단계는 상기 스위치와 스페이서 접지전극 사이에 저항을 더 형성하고 그 크기를 조절하여 방전 속도 및 방전 시 잔류 전압의 크기를 조절하는 것을 특징으로 하는 전계방출 소자 스페이서 방전 방법.