JPH0916119A - フラットディスプレイスクリーンのアノード切換用装置 - Google Patents

フラットディスプレイスクリーンのアノード切換用装置

Info

Publication number
JPH0916119A
JPH0916119A JP8166684A JP16668496A JPH0916119A JP H0916119 A JPH0916119 A JP H0916119A JP 8166684 A JP8166684 A JP 8166684A JP 16668496 A JP16668496 A JP 16668496A JP H0916119 A JPH0916119 A JP H0916119A
Authority
JP
Japan
Prior art keywords
voltage
transistor
display screen
group
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166684A
Other languages
English (en)
Inventor
Bernard Bancal
バンカル ベルナール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixtech SA
Original Assignee
Pixtech SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtech SA filed Critical Pixtech SA
Publication of JPH0916119A publication Critical patent/JPH0916119A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(57)【要約】 【課題】 マイクロチップによって放射される全ての電
子が所望の色の蛍光ストリップに効果的に引きつけられ
るように、アノードの導体ストリップを支持する蛍光素
子を切換えられるマイクロチップを備えたフラットディ
スプレイスクリーンを提供する。 【解決手段】 フラットディスプレイスクリーンは、蛍
光ストリップを有する互い違いの導体ストリップの少な
くとも２つの群を含むアノードを電子的に衝撃するため
のマイクロチップカソードと、各群を逐次にアドレスす
るために適合させる制御回路を備える。制御回路は、導
体ストリップの各群へカソードのマイクロチップの最小
のバイアス電圧よりも低い電圧を、少なくとも一時的に
印加するための手段を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、蛍光素子を含むア
ノードを電気的に衝撃するためのマイクロチップカソー
ドを備えるフラットディスプレイスクリーンに関する。
【０００２】本発明は、より詳細には、アノードが、電
気的な衝撃によって励起されることができ、絶縁ストリ
ップによって互いに離隔される蛍光素子を支持するカソ
ード発光スクリーンと称されるフラットディスプレイス
クリーンに関する。電気的な衝撃は、バイアスすべき蛍
光素子を必要とし、かつマイクロチップ、低い注出電位
層又は熱イオン源によって発生させることができる。本
発明は、より詳細には、フラットディスプレイスクリー
ンのアノードの切換えに適用する。
【０００３】簡単にするために、以下はカラーマイクロ
チップスクリーンについてだけ記述しているが、本発明
は、一般に種々の前述のスクリーン及び類似に適用す
る。
【０００４】
【従来の技術】図１は、フラットマイクロチップスクリ
ーンの機能的な構造を表している。
【０００５】このようなマイクロチップスクリーンは、
主に、マイクロチップ２を含むカソード１と、マイクロ
チップ２の位置に相当するホール４を有するゲート３と
によって形成される。カソード１は、スクリーン表面を
構成するガラス基板６上に形成されたカソード発光アノ
ード５に対向するように配置される。
【０００６】このようなマイクロチップスクリーンの動
作と模範的な構造は、コミッサリア・タ・レネルジー・
アトミークに譲渡された米国特許第４，９４０，９１６
号に記述されている。
【０００７】カソード１は、行に配置され、ガラス基板
１０上に、導電層を網状に配列したカソード導体から構
成される。マイクロチップ２は、カソード導体上にデポ
ジットされている抵抗層１１上に配置されており、カソ
ード導体で規定された網の内側に配置されている。図１
は、カソード導体を除く、網の内側を部分的に表してい
る。カソード１は、列に配列されているゲート３と係合
する。絶縁層（表されていない）は、カソード導体とゲ
ート３との間に挿入される。カソード１の１つの行とゲ
ート３の１つの列の交点は、画素と規定する。
【０００８】この装置は、電子がマイクロチップ２から
アノード５の蛍光素子７に向かって飛ばされるように、
カソード１とゲート３との間で発生された電場を用い
る。カラースクリーンにおいて、アノード５は、各々が
色（赤、緑、青）に対応する互い違いの蛍光ストリップ
７を有する。これらのストリップは、絶縁体８で互いに
離隔されている。蛍光素子７は、酸化インジウム・スズ
（ＩＴＯ）のような、対応する透明導電層のストリップ
によって構成された電極９上にデポジットされている。
赤、緑及び青のストリップ群は、１つの画素のカソード
／ゲートのマイクロチップ２から抽出された電子が、対
向している各色の蛍光素子７の方向へ交互に向けられる
ように、カソード１に対して互い違いにバイアスされ
る。
【０００９】一般に、励起されなければならない蛍光ス
トリップ（例えば図１の７ｇ）がおよそ４００Ｖの電圧
にバイアスされ、他のストリップ（例えば図１の７ｒ及
び７ｂ）が零電圧であるのに対して、ゲート３の行は、
およそ８０Ｖの電圧に逐次にバイアスされる。その電位
が、ゲート３の各行に対して、注目されている色のカソ
ード列及びゲート行の交点で規定される画素の明るさを
決めるカソード１の列は、最大放射電位と零放射電位と
の間の範囲のそれぞれの電圧（例えば０及び３０Ｖのそ
れぞれ）に導かれる。
【００１０】バイアス電圧の値は、蛍光素子７及びマイ
クロチップ２の特性によって決められる。従来、カソー
ドとゲートとの間の電圧差が５０Ｖよりも低いと電子放
射が発生せず、かつ使用される最大放射は８０Ｖの電圧
差に対応する。
【００１１】図２は、蛍光素子を支持する導電ストリッ
プ９の１つの群に属する、模範となる従来のバイアス又
は切換えを行う装置を表している。このような装置は、
スクリーンの制御回路（表されていない）の中に一体化
される。カラースクリーン用に、制御回路は３つのこれ
らの装置を（各色ごとに）含む。
【００１２】従来の切換えを行う装置は、Ｐチャネル及
びＮチャネルを有するそれぞれ２つのＭＯＳパワートラ
ンジスタＭＰ及びＭＮを含む。トランジスタＭＰのソー
スは、正のアドレス電圧ＶAh（例えばおよそ４００Ｖ）
へ接続されており、そのドレインは、ソースが零電圧
（グランドＭ）へ接続されるトランジスタＭＮのドレイ
ンへ接続される。トランジスタＭＰ及びＭＮのドレイン
は、抵抗Ｒ1 の第１の端子へ接続されており、他方の端
子は、装置の出力端子２０を形成する。端子２０は、ス
トリップを支持する蛍光素子の関連する群へ接続され
る。
【００１３】トランジスタＭＰ及びＭＮのゲートは、電
圧ＶAhとグランドレベルとの間の装置出力２０を切換え
る時間まで遅延される制御信号ＣP 及びＣN をそれぞれ
受け取る。制御信号ＣP 及びＣN は、二状態信号であ
る。信号ＣP 及びＣN は、装置が係合する色のフレーム
時間中に低レベル状態に、及び他の２つの色のフレーム
時間中に高レベル状態になる。制御信号ＣP 及びＣN の
高レベル及び低レベル状態は、例えば０Ｖ及び５Ｖにそ
れぞれなる。
【００１４】信号ＣP 及びＣN は、端子２１及び２２を
制御するためにそれぞれ設けられる。トランジスタＭＰ
のゲートは、キャパシタＣ1 と直列に接続される抵抗Ｒ
3 を介して、端子２１へ接続される。トランジスタＭＮ
のゲートは、抵抗Ｒ4 を介して端子２２へ接続される。
トランジスタＭＰのゲートはまた、並列に接続されるツ
ェナーダイオードＤZ1及び抵抗Ｒ2 を介して、電圧ＶAh
へ接続される。
【００１５】装置出力２０は、制御信号ＣP 及びＣN の
エッジで電圧ＶAh及びグランドレベルの間で切換えられ
る。キャパシタＣ1 は、電位が電圧ＶAhでなくグランド
レベルを基準にする制御信号ＣP からトランジスタＭＰ
の切換えを行うことができるように設計される。
【００１６】トランジスタＭＰをオンするために、その
ゲートの電圧は電圧ＶAhよりも低い値にセットされるべ
きである。トランジスタＭＰがオフであると仮定する
と、信号ＣP の立ち下がりのエッジが、キャパシタＣ1
からトランジスタＭＰのゲートへパルスとして提供さ
れ、トランジスタＭＰがオンにされる。対照して、信号
ＣP の次（立ち上がり）のエッジの発生は、トランジス
タＭＰのゲートを電圧ＶAhと等しい電圧にセットするこ
とによって、トランジスタＭＰをオフする。ツェナーダ
イオードＤZ1は、トランジスタＭＰのゲートとソースと
の間で、例えば４．７Ｖのツェナー電圧に対応する値に
電圧差を制限することによって、トランジスタＭＰを保
護するように設計される。ツェナーダイオードＤZ1はま
た、実質的に電圧ＶAhを越えるゲート電圧を防ぐように
設計される。
【００１７】しかしながら、トランジスタＭＰの切換え
を起こすための信号ＣP のエッジについて、ある条件が
満足されなければならない。抵抗Ｒ2 に係合するトラン
ジスタＭＰのゲートキャパシタンスから生じる時定数
は、キャパシタＣ1 と抵抗Ｒ3の組合せ、及びトランジ
スタＭＰのゲートキャパシタンスから生じる時定数より
も高くすべきである。言い換えれば、抵抗Ｒ2 及びＲ3
並びにキャパシタＣ1 の値は、Ｒ2 Ｃg ＞Ｒ3 （Ｃ1 ＋
Ｃg ）のように選択され、ここでのＣg は、トランジス
タＭＰのゲートキャパシタンスである。
【００１８】トランジスタＭＮは、信号ＣN から制御さ
れる。トランジスタＭＮがＮチャネルトランジスタであ
り、かつそのソースがグランドレベルに接続されるた
め、信号ＣN を、キャパシタを用いることなくゲートへ
印加することができる。信号ＣN が高レベル状態（例え
ば５Ｖ）にあるとき、トランジスタＭＮは、ゲート電圧
がそのソース電圧よりも高いために、オンになる。対照
して、信号ＣN がグランドレベルにされるとき、トラン
ジスタＭＮはオフする。
【００１９】従来のカラースクリーンの欠点は、所定の
色の１つのストリップの群がバイアスされるとき、他の
２つの色のスプリアス放射が発生することである。
【００２０】この現象は、スクリーン画素のゲート３の
行に沿った概略的な断面図である図３に説明されてい
る。明確にするために、実際に、スクリーン画素当たり
数千マイクロチップが存在するけれども、２、３のマイ
クロチップ２だけが図３に表されている。
【００２１】緑のフレームの場合、赤７ｒ及び青７ｂの
蛍光素子をそれぞれ支持する導電ストリップ９ｒ及び９
ｂが、零電圧の静止状態にあるのに対して、緑の蛍光素
子７ｇを支持する導電ストリップ９は、例えば４００Ｖ
の正の電圧にアドレスされバイアスされる。
【００２２】
【発明が解決しようとする課題】所定の画素のマイクロ
チップ２が電子を放射するとき、いくつかのスプリアス
電子は、この画素又はゲート３の行に対向する隣接する
画素の赤７ｒ又は青７ｂの蛍光ストリップほど、緑の蛍
光ストリップ７ｇに引きつけられない。対応する導体ス
トリップ９ｒ及び９ｂは零電圧であるけれども、このス
プリアス衝撃は、赤及び青の蛍光ストリップの残留電荷
によってしばしば生じる。スプリアスキャパシタンス
は、蛍光ストリップと支持する導体ストリップとの間に
存在する。このように、導体ストリップがグランドレベ
ルに接続されるときでさえ、いくつかの蛍光ストリップ
は、これらのスプリアスキャパシタンス及び高レベルの
アドレス電圧（およそ４００Ｖ）ゆえに、マイクロチッ
プの最小のバイアス電圧（０Ｖ）よりも高い電圧でバイ
アスされて残るかもしれない。スプリアス衝撃を弾道効
果によって増加でき、赤又は青のストリップに対向する
マイクロチップから放射された複数の電子が、緑の蛍光
ストリップによって常軌からはずされ及び引きつけられ
るべき十分な時間を有しないことが生じる。図３におい
て、電子パスが矢印で記号的に表され、スプリアス電子
のパスが破線で表されている。
【００２３】本発明の目的は、マイクロチップによって
放射される全ての電子が所望の色の蛍光ストリップによ
って効果的に引きつけられるように、アノードの導体ス
トリップを支持する蛍光素子が切換えられるマイクロチ
ップを備えたフラットディスプレイスクリーンを設ける
ことによって、この欠点を避けることである。
【００２４】本発明の更なる目的は、スクリーンの制御
回路の中で従来得られる供給電圧を用いることによる、
このような切換えを提供することである。
【００２５】
【課題を解決するための手段】これらの目的を達成する
ために、本発明は、蛍光ストリップを支持する互い違い
の導体ストリップの少なくとも２つの群を含むアノード
を電気的に衝撃するためのカソードと、各々の群を逐次
にアドレスするように適合された制御回路とを含むフラ
ットディスプレイスクリーンを提供する。制御回路は、
最小のカソード電圧よりも低い電圧を少なくとも一時的
に印加するための回路を含む。
【００２６】本発明の１つの実施形態によれば、回路
は、導体ストリップの各群に対して、正のアノード電圧
と最小のカソード電圧よりも低い静止電圧との間の切換
えを行う装置を含む。
【００２７】本発明の１つの実施形態によれば、最小の
カソード電圧はグランドレベルに対応し、導体ストリッ
プの１つの群の静止電圧は負となる。
【００２８】本発明の１つの実施形態によれば、回路
は、導体ストリップの各群に対して、正のアノード電圧
と最小のカソード電圧に等しい静止電圧との間の切換え
を行う装置を含む。この装置は、他の導体ストリップの
群において、最小のカソード電圧よりも低い電圧でパル
スを発生するために、アドレス電圧と導体ストリップの
１つの群の静止電圧との間の遷移を使用する手段を含
む。
【００２９】本発明の１つの実施形態によれば、切換え
を行う装置は、それぞれのゲートが適切な制御信号を受
け取る２つのＭＯＳトランジスタを含んでおり、第１の
Ｐチャネルトランジスタのドレインは、第１の抵抗を介
して、ストリップを支持する蛍光素子の１つの群に接続
するべく設計された出力端子を形成しており、第１のト
ランジスタのソースは、正のアノード電圧へ接続され、
そのゲートは、第２の抵抗と並列に接続された第１のツ
ェナーダイオードを介して、正のアノード電圧へ接続さ
れており、かつ第１のキャパシタと直列に接続された第
３の抵抗を介して、第１の二状態信号を受け取る第１の
制御端子へ接続される。
【００３０】本発明の１つの実施形態によれば、第２の
Ｎチャネルトランジスタのドレインは、第１のトランジ
スタのドレインへ接続されており、第２のトランジスタ
のソースは、静止電圧へ接続されており、そのゲートは
第２のキャパシタと直列に接続された第４の抵抗を介し
て、第２の二状態信号を受け取る第２の制御端子へ接続
されており、かつ第５の抵抗と並列に接続された第２の
ツェナーダイオードを介して、静止電圧へ接続される。
【００３１】第２のＮチャネルトランジスタのドレイン
は、第２のツェナーダイオードを介して、装置の出力端
子へ接続されており、第２のトランジスタのソースは、
グランドレベルへ接続されており、そのゲートは、第４
の抵抗を介して、第２の二状態信号を受け取る第２の制
御端子へ接続されており、前記負のパルスの最大振幅
は、第２のツェナーダイオードの値によって決められ
る。
【００３２】本発明の１つの実施形態によれば、高い値
の第５の抵抗は、第２のツェナーダイオードと並列に接
続される。
【００３３】本発明の１つの実施形態によれば、本フラ
ットディスプレイスクリーンは、各々が１つの色に対応
する蛍光ストリップを含む互い違いの導電ストリップの
３つの群及び３つの切換えを行う装置を備える。装置に
それぞれ係合する第１の制御信号は、連続的に、係合す
る色のフレーム期間中は連続的に高レベル状態であり、
２つの色のフレーム間の所定の持続期間中は同時にグラ
ンドレベルとなる。
【００３４】本発明の１つの実施形態によれば、カソー
ドは、マイクロチップ型である。
【００３５】本発明の前述した及び他の目的、特徴、態
様並びに効果は、添付図面に関連した本発明の以下の詳
細な説明から明らかとなるであろう。
【００３６】明確にするために、種々の図は実尺で描か
れてなく、かつ同じ要素は同じ参照記号で参照される。
【００３７】
【発明の実施の形態】本発明の特有な特徴は、最小のマ
イクロチップバイアス電圧よりも低い電圧を、少なくと
も一時的にこれらストリップに印加することによって、
アドレスされていない導体ストリップ（図１の９）によ
り支持される蛍光ストリップの引きつけ効果を抑制する
ことであり、それによってアドレスされていない蛍光ス
トリップの残留電荷を除去する。
【００３８】図４は、本発明によるアノード切換用装置
の第１の実施形態を説明している。蛍光ストリップの静
止電圧は、カソードマイクロチップの最小のバイアス電
圧よりも低い電圧ＶAlである。注目されている色の画素
の所望の明るさの関数として、カソード列が０〜３０Ｖ
の間でバイアスされている注目例において、負の電圧Ｖ
Alが選択される。従って、導体ストリップがアドレスさ
れる、即ち正のアドレス電圧ＶAhにセットされる蛍光ス
トリップだけが、マイクロチップから放射された電子を
受け取ることができる。
【００３９】この第１の実施形態による切換えを行う装
置は２つのパワーＭＯＳトランジスタＭＰ及びＭＮを含
み、このドレインは第１の抵抗Ｒ1 の第１の端子へ接続
され、他方の端子は、蛍光ストリップを支持する導体ス
トリップの１つの群へ接続される装置の出力２０を形成
する。前述のように、第１のＰチャネルＭＯＳトランジ
スタＭＰは、アドレス電圧ＶAhへ接続されるソースを有
する。トランジスタＭＰのゲートは、第２の抵抗Ｒ2 と
並列に接続される第１のツェナーダイオードＤZ1を介し
て、アドレス電圧ＶAhへ接続され、かつ第１のキャパシ
タＣ1 と直列に接続される第３の抵抗Ｒ3 を介して、第
１の制御信号ＣP を受け取る第１の端子２１へ接続され
る。
【００４０】本発明によれば、同様の回路が、第２のＮ
チャネルトランジスタＭＮについて再現され、そのソー
スが静止電圧ＶA1へ接続される。言い換えれば、トラン
ジスタＭＮのゲートは、第２のキャパシタＣ2 と直列に
接続される第４の抵抗Ｒ4 を介して、第２の制御信号Ｃ
N を受け取る第２の制御端子２２へ接続される。更に、
トランジスタＭＮのゲートは、第５の抵抗Ｒ5 と並列に
接続される第２のツェナーダイオードＤZ2を介して、静
止電圧ＶA1へ接続される。
【００４１】制御信号ＣP 及びＣN は、従来の装置を切
換えるために使用される信号に対応し、かつ互いに反転
された二状態信号（例えば０及び５Ｖ）である。低レベ
ル状態がグランドレベルである信号ＣN によって、キャ
パシタＣ2 が、トランジスタＭＮの切換えを起こすよう
に設計され、そのソースは負の電圧になる。
【００４２】トランジスタＭＮをオンするために、その
ゲートの電圧は電圧ＶA1よりも高い電圧にセットされ
る。トランジスタＭＮがオフであるとすると、信号ＣN
の立ち上がりのエッジは、キャパシタＣ2 によりトラン
ジスタＭＮのゲートへパルスとして提供され、オンされ
る。ツェナーダイオードＤZ2は、トランジスタＭＮのゲ
ートとソースとの間の電圧差を、例えば４．７Ｖのツェ
ナー電圧に対応する値に制限することによって、トラン
ジスタＭＮを保護する。対照して、信号ＣN の次（立ち
下がり）のエッジの発生が、トランジスタＭＮのゲート
を少なくとも電圧ＶA1と等しいか又はわずかに低い電圧
にセットすることによって、トランジスタＭＮをオフさ
せる。
【００４３】しかしながら、トランジスタＭＰはどうか
というと、ある条件が、トランジスタＭＮを切換える信
号ＣN のエッジに対して満足されなければならない。抵
抗Ｒ5 に係合するトランジスタＭＮのゲートキャパシタ
ンスによって生じる時定数が、キャパシタＣ2 と抵抗Ｒ
4 の組合せと、トランジスタＭＮのゲートキャパシタン
スとから生じる時定数よりも高いことに注意すべきであ
る。言い換えれば、抵抗Ｒ4 及びＲ5 並びにキャパシタ
Ｃ2 の値は、 Ｒ5 Ｃg ＞ Ｒ4 （Ｃ2 ＋Ｃg ） のように選択され、ここでのＣg は、トランジスタＭＮ
のゲートキャパシタンスである。
【００４４】図４に表されているような装置は、アノー
ドの蛍光ストリップの各群に対して再現される。
【００４５】従って１つの群が、もはやアドレスされて
いないとき、対応するトランジスタＭＮが導通し、この
群の導電ストリップは、負の電圧ＶA1になる。これによ
りマイクロチップから放射された電子を引つけるための
蛍光ストリップの能力が、蛍光素子と蛍光素子を支持す
るストリップとの間で、スプリアスキャパシタの放電を
早めることにより抑制される。
【００４６】本発明によれば、電圧ＶA1は、マイクロチ
ップの最小のバイアス電圧よりも実質的に低く選択され
る。電圧ＶA1の値は、例えば−１００〜−２００Ｖの範
囲である。
【００４７】特別の模範的な実施形態として、図４に表
されているような切換えを行う装置は、およそ４００Ｖ
のアドレス電圧ＶAh及びおよそ−２００Ｖの静止電圧の
ために、以下の値を有する部品を組み合わせて作ること
ができる。 Ｒ1 ，Ｒ3 ，Ｒ4 ： １ｋΩ Ｒ2 ，Ｒ5 ： ４７０ｋΩ Ｃ1 ，Ｃ2 ： １０ｎＦ ＤZ1，ＤZ2 ： ４．７Ｖ
【００４８】図５は、本発明によるアノードの切換えを
行う装置の第２の実施形態を説明している。この装置
は、アドレスされていない導体ストリップのための静止
電圧として、高い負の供給電圧を必要としない点におい
て、図４に表されたものと異なる。
【００４９】この第２の実施形態によれば、２つの隣接
する導体ストリップの間の容量結合が、切換えで負のパ
ルスを得るために用いられる。
【００５０】カラースクリーンの２つの隣接する導体ス
トリップは、１つのキャパシタからなる。制御回路につ
いて、同じ色の蛍光素子を支持する導体ストリップの内
部接続は、全体的に生じるキャパシタに対応する。
【００５１】容量特性に関して、図６は、カラースクリ
ーンのアノードの等価的で簡単な電気的ダイアグラムを
表している。結果的にキャパシタＣGB、ＣBR及びＣRGは
それぞれ、アノードの導電ストリップの群の間でデルタ
網を形成し、この頂点が、各色Ｇ、Ｂ及びＲのそれぞれ
の接続端子に対応する。各端子Ｇ、Ｂ及びＲは、本発明
による切換えを行う装置の出力端子２０に接続される。
【００５２】デルタ結合ゆえに、アドレスする群の端に
おいて、導電ストリップの１つの群の静止電圧への切換
えは、他の２つのストリップの群において、容量結合を
介して、負のパルスを発生する。従来の切換えを行う装
置は、グランドレベルにされたＮチャネルトランジスタ
（図２のＭＮ）を介して、これら負のパルスを最小にす
る狙いがある。
【００５３】対照して、第２の実施形態によれば、本発
明は、今アドレスした蛍光素子の最適な放電を引き起こ
し、従ってアドレスされていないストリップの蛍光素子
が電子を引きつけることを妨げるために、これら負のパ
ルスを増加する狙いがある。
【００５４】図５に表されているように、この第２の実
施形態による切換えを行う装置は、２つのパワーＭＯＳ
トランジスタＭＮ及びＭＰを含む。前述のように、切換
えを行う装置が、蛍光ストリップの各群に係合する。即
ち図６の各端子Ｒ、Ｇ及びＢが、図５に表されているよ
うな装置の端子２０へ接続される。
【００５５】第１のＰチャネルトランジスタＭＰに係合
する回路は、第１の実施形態の回路と同じようになる。
【００５６】本発明によれば、第２のＮチャネルトラン
ジスタＭＮのゲートは、第４の抵抗Ｒ4 を介して、第２
の二状態制御信号ＣN を受け取る第２の制御端子２２へ
接続される。制御信号ＣN は、制御信号ＣP に対して時
間までをシフトされる。トランジスタＭＮのソースは、
グランドＭへ接続されており、カソードマイクロチップ
の最小のバイアス電圧が存在する。トランジスタＭＮの
ドレインは、第２のツェナーダイオードＤZ2と並列な第
５の高い値の抵抗Ｒ5 を介して、出力端子２０へ接続さ
れる。
【００５７】ダイオードＤZ2は、導体ストリップの１つ
の群を装置に係合する導体ストリップのアドレスする群
の端において、電圧ＶAhとグランドＭとの間で端子２０
を切換える。ダイオードＤZ2はまた、容量的に結合する
ために、アドレスされてはいけない導体ストリップの１
つの群が、更に他の２つの群の立ち上がりのエッジによ
って正の電圧にセットされることから妨げる。
【００５８】高い値の抵抗Ｒ5 は、アドレスするストリ
ップの１つの群の端における容量結合のために、負の電
流の吸収を制限し、これにより他の２つのストリップの
群において負のパルスの減衰を減らす。
【００５９】切換えを行う装置の動作は、図７の以下の
記述に関連して、より理解できるであろう。
【００６０】種々の装置に係合する制御信号は、全ての
トランジスタＭＰがオフの期間を各色のフレーム時間の
間に残留するように実行される。言い換えると、２つの
連続する色のフレームの制御信号は、負のパルスが与え
られる時間間隔によって分けられる。
【００６１】この第２の実施形態の効果は、追加の電圧
供給源を必要としないことである。
【００６２】図７は、図６に表されている切換えを行う
装置によって制御されるカラースクリーンのアノードの
動作のタイムチャートを表している。図７は、２つの画
像の表示時間に対応する２つの時間間隔Ｉｍ（ｉ）及び
Ｉｍ（ｉ＋１）の間で、赤、緑及び青の蛍光ストリップ
の群をそれぞれ内部接続するＲ、Ｇ及びＢの端子間で提
供する信号の波形、及びこれらの群の切換えを行う装置
に係合する制御信号ＣPR、ＣPG及びＣPBのそれぞれの波
形を表している。装置の制御信号ＣN （表されていな
い）は、時間シフトの信号ＣP に対応する。各画像時間
内で、ゲート行及びカソード列の切換えが、従来から実
行されている。
【００６３】各画像時間中で、蛍光ストリップの群は、
制御信号によって逐次にアドレスされかつ電圧ＶAhに導
かれる。従って各信号ＣP は、各画像時間内で、画像時
間に対応する持続期間を有するグランドレベルにされた
フラット部分を含む。
【００６４】次に信号ＣPRのフラット部分の場合、即ち
赤のフレーム時間を考える。端子Ｒに係合する装置のト
ランジスタＭＰがオンになり、かつ対応するトランジス
タＭＮがオフする。それに対して端子Ｂ及びＧにそれぞ
れ係合する装置のトランジスタＭＰがオフになり、かつ
これら装置のトランジスタＭＮがオンになることが仮定
される。
【００６５】信号ＣPRのフラット部分の立ち下がりのエ
ッジにおいて、信号ＣN の立ち上がりのエッジがトラン
ジスタＭＮをオンするのに対して、端子Ｒに係合するト
ランジスタＭＰはオフされる。ツェナーダイオードＤZ2
のために、端子Ｒの電圧は、すぐにグランドへ戻り、抵
抗Ｒ5 が短絡する。容量結合のために、端子Ｒの電圧の
立ち下がりのエッジは、端子Ｇ及びＢにおいて、即ちそ
れらと係合する導体ストリップ上で負のパルスを生じ
る。それにより端子Ｇ及びＢに係合するダイオードＤZ2
は、反転してバイアスされる。しかしながら、これらの
サイズのために、それらは負のパルスの振幅ＶA1を制限
する。端子Ｇ及びＢに係合する抵抗Ｒ5 は、スプリアス
キャパシタンスＣRG及びＣBRのそれぞれを伴って、装置
のトランジスタＭＮがオンになる負のパルスの減衰を遅
延する時定数を発生する。負の電流に限定しているダイ
オードＤZ2の漏れ抵抗をである抵抗Ｒ5 は、省かれても
よい。
【００６６】負のパルスは、端子Ｇ及びＢに提供し、次
の信号ＣPGの立ち上がりのエッジの発生で消滅する。そ
れにより緑のストリップの群をアドレスするために、端
子Ｇを電圧ＶAhにする。
【００６７】信号ＣPGの立ち上がりのエッジの発生にお
いて、端子Ｇの電圧は、この装置のトランジスタＭＮの
オフの後で、それらに係合する切換えを行う装置のトラ
ンジスタＭＰの導通によって、すぐにアドレス電圧ＶAh
にセットされる。以前にバイアスされた（装置のトラン
ジスタＭＮがオンである）端子Ｂ及びＲに係合する切換
えを行う装置のツェナーダイオードＤZ2はそれぞれ、ス
プリアスキャパシタンスＣGB及びＣRGから生じる端子Ｂ
及びＲでの発生から、正のパルスを妨げる。ツェナーダ
イオードＤZ2がないと、正のパルスは、キャパシタＣGB
及びＣRGとこれら装置の抵抗Ｒ5 の組合わせから生じる
時定数によって減衰される。
【００６８】これによって、緑のフレーム時間は、信号
ＣPGの正のフラット部分の全持続時間、持続する。
【００６９】前述の動作は、信号ＣPR、ＣPG又はＣPBの
１つの各フラット部分に適用する。
【００７０】各フラット部分の間の持続期間ｔは、所望
のフレーム時間の負のパルスに対する所望の持続時間の
機能として固定される。全てのトランジスタＭＰが封鎖
された間の間隔ｔの存在は、ストリップの群をアドレス
するために得られる画像時間を減少する。特別な例とし
て、１００Ｈｚの周波数に対応する１０ｍｓの画像時間
に対して、１０μｓ〜１ｍｓの範囲の持続時間を有する
間隔ｔを選択できる。得られる残るフレーム時間は、少
なくとも７ｍｓであり、これは各フレーム時間の間でゲ
ートの全ての行の逐次にアドレスすることを可能とする
ために、高く十分である。
【００７１】負のパルスの最大振幅ＶAlは、ツェナーダ
イオードの値によって決められる。十分に高い値（例え
ば１００〜２００Ｖの範囲）は、十分な負のパルスを提
供するように選択されるべきである。
【００７２】この実施形態によれば、ストリップを支持
するアドレスされていない蛍光素子は、カソードマイク
ロチップの最小のバイアス電圧よりも低い電圧で常に存
在しないけれども、これらストリップは、各静止期間の
間で２回、一時的に低い電圧になる。これは、蛍光素子
を完全に放電するに十分であり、アドレスされていない
ストリップの蛍光素子によってスプリアス電子が引きつ
けられることを妨げる。
【００７３】０．３ｍｍの画素ピッチと１５ｃｍの対角
線を有するスクリーンについて、キャパシタＣGB、ＣBR
及びＣRFが、およそ５ｎＦの値と、およそ４００Ｖのア
ドレス電圧ＶAhとを有した模範的な実現において、図５
に表されているような切換装置は、以下の値を有する部
品を伴って達成することができる。 Ｒ1 ，Ｒ3 ，Ｒ4 ： １ｋΩ Ｒ2 ： ４７０ｋΩ Ｒ5 ： １００ｋΩ〜１ＭΩ Ｃ1 ： １０ｎＦ ＤZ1 ： ４．７Ｖ ＤZ2 ： ２００Ｖ
【００７４】当業者によれば明らかなように、種々の修
正は、前述された好ましい実施形態になることができ
る。より詳細に、記述された部品の各々は、同じ機能を
有する１つ以上の要素と置き換えることができる。更
に、例として与えられたそれら値を、スクリーン及びそ
の制御回路の特徴の機能として修正できる。前述は、カ
ラースクリーンだけに参照されるけれども、本発明はま
た、同じ色の２つの群を含むモノカラースクリーンにも
適用する。
【図面の簡単な説明】
【図１】従来技術及びその問題点を説明するスクリーン
構造の斜視図である。
【図２】従来技術及びその問題点を説明する切換装置の
回路図である。
【図３】従来技術及びその問題点を説明する電子のパス
の概略図である。
【図４】本発明によるフラットディスプレイスクリーン
のアノード切換用装置の第１の実施形態の回路図であ
る。
【図５】本発明によるフラットディスプレイスクリーン
のアノード切換用装置の第２の実施形態の回路図であ
る。
【図６】容量特性を説明しているフラットディスプレイ
スクリーンのアノードの電気的な等価回路図である。
【図７】図５に表されている装置によって切換えられる
カラースクリーンのアノードの種々の信号のタイムチャ
ートである。
【符号の説明】
１ カソード ２ マイクロチップ ３ ゲート ４ ホール ５ アノード ６ 基板 ７、７ｒ、７ｇ、７ｂ 蛍光素子 ８ 絶縁体 ９、９ｒ、９ｇ、９ｂ 導体ストリップ １０ ガラス基板 １１ 抵抗層 １２ 電極間ギャップ ２０ 出力端子 ２１、２２ 制御端子

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 カソード（１）と、 蛍光素子（７）を支持する互い違いの導体ストリップ
    （９）の少なくとも２つの群を含むアノード（５）と、 該導体ストリップ（９）の各群へ最小のカソード電圧よ
    りも低い電圧（ＶAl）を少なくとも一時的に印加するた
    めの手段を含み、かつ該群の各々を逐次にアドレスする
    ように適合された制御回路とを含むことを特徴とするフ
    ラットディスプレイスクリーン。
  2. 【請求項２】 前記手段は、前記ストリップ（９）の各
    群に対して、正のアノード電圧（ＶAh）と前記最小のカ
    ソード電圧よりも低い静止電圧（ＶAl）との間の切換え
    を行う装置を含むことを特徴とする請求項１に記載のフ
    ラットディスプレイスクリーン。
  3. 【請求項３】 前記最小のカソード電圧はグランドレベ
    ル（Ｍ）に対応し、導体ストリップ（９）の１つの群の
    前記静止電圧（ＶAl）は負となることを特徴とする請求
    項２に記載のフラットディスプレイスクリーン。
  4. 【請求項４】 前記手段は、前記ストリップ（９）の各
    群に対して、正のアノード電圧（ＶAh）と前記最小のカ
    ソード電圧に等しい静止電圧（Ｍ）との間の切換えを行
    う装置を含み、該装置は、他のストリップ（９）の群に
    おいて、前記最小のカソード電圧よりも低い電圧
    （ＶAl）でパルスを発生するために、前記アドレス電圧
    （ＶAh）と導体ストリップ（９）の１つの群の前記静止
    電圧（Ｍ）との間の遷移を使用する手段を含むことを特
    徴とする請求項１に記載のフラットディスプレイスクリ
    ーン。
  5. 【請求項５】 前記切換えを行う装置は、それぞれのゲ
    ートが適切な制御信号（ＣP 、ＣN ）を受け取る２つの
    ＭＯＳトランジスタ（ＭＰ、ＭＮ）を含んでおり、第１
    のＰチャネルトランジスタ（ＭＰ）のドレインは、第１
    の抵抗（Ｒ1）を介して、ストリップを支持する蛍光素
    子の１つの群に接続するべく設計された出力端子（２
    ０）を形成しており、該第１のトランジスタ（ＭＰ）の
    ソースは、前記正のアノード電圧（ＶAh）へ接続され、
    そのゲートは、第２の抵抗（Ｒ2）と並列に接続された
    第１のツェナーダイオード（ＤZ1）を介して、前記正の
    アドレス電圧（ＶAh）へ接続されており、かつ第１のキ
    ャパシタ（Ｃ1 ）と直列に接続された第３の抵抗（Ｒ
    3 ）を介して、第１の二状態信号（ＣP ）を受け取る第
    １の制御端子（２１）へ接続されることを特徴とする請
    求項２に記載のフラットディスプレイスクリーン。
  6. 【請求項６】 第２のＮチャネルトランジスタ（ＭＮ）
    のドレインは、前記第１のトランジスタ（ＭＰ）のドレ
    インへ接続されており、該第２のトランジスタ（ＭＮ）
    のソースは、静止電圧（ＶAl）へ接続されており、その
    ゲートは第２のキャパシタ（Ｃ2 ）と直列に接続された
    第４の抵抗（Ｒ4 ）を介して、第２の二状態信号（Ｃ
    N ）を受け取る第２の制御端子（２２）へ接続されてお
    り、かつ第５の抵抗（Ｒ5 ）と並列に接続された第２の
    ツェナーダイオード（ＤZ2）を介して、前記静止電圧
    （ＶAl）へ接続されることを特徴とする請求項５に記載
    のフラットディスプレイスクリーン。
  7. 【請求項７】 第２のＮチャネルトランジスタ（ＭＮ）
    のドレインは、第２のツェナーダイオード（ＤZ2）を介
    して、前記装置の出力端子（２０）へ接続されており、
    該第２のトランジスタ（ＭＮ）のソースは、グランド
    （Ｍ）へ接続されており、そのゲートは、第４の抵抗
    （Ｒ4 ）を介して、第２の二状態信号（ＣN ）を受け取
    る第２の制御端子（２２）へ接続されており、前記負の
    パルスの最大振幅（ＶAl）は、該第２のツェナーダイオ
    ード（ＤZ2）の値によって決められることを特徴とする
    請求項４及び５に記載のフラットディスプレイスクリー
    ン。
  8. 【請求項８】 高い値の第５の抵抗（Ｒ5 ）は、前記第
    ２のツェナーダイオード（ＤZ2）と並列に接続されるこ
    とを特徴とする請求項７に記載のフラットディスプレイ
    スクリーン。
  9. 【請求項９】 各々が１つの色に対応するストリップを
    支持する互い違いの導電蛍光素子の３つの群及び３つの
    切換装置を含み、かつ該装置にそれぞれ係合する前記第
    １の制御信号（ＣP ）は、それぞれ係合する色のフレー
    ム期間中は連続的に高レベル状態であり、２つの色のフ
    レーム間の所定の持続期間（ｔ）中は同時にグランドレ
    ベル（Ｍ）となることを特徴とする請求項７に記載のフ
    ラットディスプレイスクリーン。
  10. 【請求項１０】 前記カソードは、マイクロチップ型で
    あることを特徴とする請求項１に記載のフラットディス
    プレイスクリーン。
JP8166684A 1995-06-08 1996-06-07 フラットディスプレイスクリーンのアノード切換用装置 Pending JPH0916119A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9507016 1995-06-08
FR9507016A FR2735265B1 (fr) 1995-06-08 1995-06-08 Commutation d'une anode d'ecran plat de visualisation

Publications (1)

Publication Number Publication Date
JPH0916119A true JPH0916119A (ja) 1997-01-17

Family

ID=9479936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166684A Pending JPH0916119A (ja) 1995-06-08 1996-06-07 フラットディスプレイスクリーンのアノード切換用装置

Country Status (4)

Country Link
US (1) US6028574A (ja)
EP (1) EP0747874A1 (ja)
JP (1) JPH0916119A (ja)
FR (1) FR2735265B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913927B1 (en) * 1997-10-31 2004-10-06 STMicroelectronics S.r.l. High voltage level shifter for driving an output stage
JP2000221936A (ja) * 1999-01-29 2000-08-11 Futaba Corp 電界放出型発光素子の駆動装置
US6380914B1 (en) * 1999-08-02 2002-04-30 Motorola, Inc. Method for improving life of a field emission display
FR2821982B1 (fr) 2001-03-09 2004-05-07 Commissariat Energie Atomique Ecran plat a emission electronique et a dispositif integre de commande d'anode
US6856083B2 (en) * 2002-10-08 2005-02-15 Pioneer Corporation Display panel driving device
US20040263218A1 (en) * 2003-06-24 2004-12-30 Hinterscher Eugene B. Speed enhanced damping output circuit
US10084448B2 (en) * 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
US4495445A (en) * 1983-06-06 1985-01-22 General Electric Company Brightness control for a vacuum fluorescent display
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
FR2633765B1 (fr) * 1988-06-29 1991-09-06 Commissariat Energie Atomique Ecran fluorescent a micropointes ayant un nombre reduit de circuits d'adressage et procede d'adressage de cet ecran
JP2820491B2 (ja) * 1990-03-30 1998-11-05 松下電子工業株式会社 気体放電型表示装置
US5449970A (en) * 1992-03-16 1995-09-12 Microelectronics And Computer Technology Corporation Diode structure flat panel display
US5721472A (en) * 1992-04-07 1998-02-24 Micron Display Technology, Inc. Identifying and disabling shorted electrodes in field emission display
US5442259A (en) * 1994-05-02 1995-08-15 Premark Feg Corporation Power supply for vacuum fluorescent displays
JP2755201B2 (ja) * 1994-09-28 1998-05-20 日本電気株式会社 プラズマディスプレイパネルの駆動回路

Also Published As

Publication number Publication date
FR2735265A1 (fr) 1996-12-13
US6028574A (en) 2000-02-22
EP0747874A1 (fr) 1996-12-11
FR2735265B1 (fr) 1997-08-22

Similar Documents

Publication Publication Date Title
US4833463A (en) Gas plasma display
US5075597A (en) Method for the row-by-row control of a coplanar sustaining ac type of plasma panel
US4728864A (en) AC plasma display
US5773927A (en) Field emission display device with focusing electrodes at the anode and method for constructing same
US7535437B2 (en) Structure and driving method of plasma display panel
KR20020070159A (ko) 플러즈마 디스플레이패널의 구동방법
KR20020073512A (ko) 스페이서 가시도를 제어하는 방법
US6020864A (en) Addressing device for microtip flat display screens
JPH0916119A (ja) フラットディスプレイスクリーンのアノード切換用装置
US6285135B2 (en) Field emission display having circuit for preventing emission to grid
US20030038757A1 (en) Plasma display apparatus and driving method thereof
Weston Plasma panel displays
US5739642A (en) Low power consumption driving method for field emitter displays
US6118417A (en) Field emission display with binary address line supplying emission current
US6081247A (en) Method for regenerating microtips of a flat display screen
US6172455B1 (en) Flat display screen including a cathode having electron emission microtips associated with a grid for extracting electrons from the microtips
US6107733A (en) Anode for a flat display screen
US5654729A (en) Microtip flat panel display with a switched anode
KR100397429B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US6600464B1 (en) Method for reducing cross-talk in a field emission display
US6713970B2 (en) Flat display screen with an addressing memory
US6542136B1 (en) Means for reducing crosstalk in a field emission display and structure therefor
KR19990016068A (ko) 피디피(ｐｄｐ)의 4전극 구동장치
JP2003272528A (ja) プラズマ表示装置およびその駆動方法
US6147445A (en) Uniformization of the electron emission of a flat screen microtip cathode

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619