KR20110025198A - ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법 - Google Patents

ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법 Download PDF

Info

Publication number
KR20110025198A
KR20110025198A KR1020110014950A KR20110014950A KR20110025198A KR 20110025198 A KR20110025198 A KR 20110025198A KR 1020110014950 A KR1020110014950 A KR 1020110014950A KR 20110014950 A KR20110014950 A KR 20110014950A KR 20110025198 A KR20110025198 A KR 20110025198A
Authority
KR
South Korea
Prior art keywords
intermediate layer
layer
substrate
gan
epitaxial
Prior art date
Application number
KR1020110014950A
Other languages
English (en)
Other versions
KR101188501B1 (ko
Inventor
가쯔시 아키타
에이료 타카수카
마사히로 나카야마
마사키 우에노
고우헤이 미우라
타카시 교노
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110025198A publication Critical patent/KR20110025198A/ko
Application granted granted Critical
Publication of KR101188501B1 publication Critical patent/KR101188501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 표면의 평탄화가 도모된 GaN기판 및 그 제조방법, 및 질화물반도체소자 및 그 제조방법을 제공하는 것을 특징으로 한 것이다. 본 발명에 관한 GaN에피택셜기판(28)은, GaN단결정으로 이루어진 기판(14)과, 기판(14) 위에 에피택셜 성장된, AlxGa1 -xN(0＜x≤1)으로 이루어진 중간층(24)과, AlxGa1 - xN 중간층(24) 위에 에피택셜 성장되어 GaN으로 이루어진 상부층(26)을 구비한다. AlxGa1 - xN 중간층(24)에 이용하는 AlGaN은, 오염물질이 부착되어 있는 영역을 포함한 주요면(14a)의 전역에서 성장한다. 그 때문에, AlxGa1 - xN 중간층(24)은 기판(14) 위에 정상적으로 성장되어 있으며, 이 성장면(24a)은 평탄하다. 이와 같이 중간층(24)의 성장면(24a)이 평탄하기 때문에, 중간층(24) 위에 에피택셜 성장되는 상부층(26)의 성장면(26a)도 평탄하게 되어 있다.

Description

ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법{GaN SUBSTRATE, METHOD FOR MANUFACTURING GaN SUBSTRATE, NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR DEVICE}
본 발명은, GaN기판, GaN기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법에 관한 것이다.
질화갈륨(GaN)은, 발광디바이스를 위한 기판의 매력적인 재료이다. 문헌 1(일본국 특개2001-102307호 공보)에는, GaN제 기판이 제작되는 것이 기재되어 있다. 이 제작방법에서는, GaN제의 기판은, 예를 들면 갈륨비소(GaAs)기판 등의 반도체단결정기판 위에 GaN의 단결정층을 성장시킨 후, GaAs기판을 제거함으로써 형성된다. 이 위에 반도체디바이스를 제작하기에 앞서, 이러한 기판 위에 GaN에피택셜층을 성장시켜서, GaN에피택셜기판을 형성하고 있다.
문헌 2(일본국 특개2000-340509호 공보)에 기재되어 있는 바와 같이, GaN기판과 동일한 조성의 GaN으로 이루어진 GaN의 호모에피택셜층을, 이와 같은 에피택셜층으로서 성장시켜 왔다. 왜냐하면, 연구자들은, 이와 같은 호모에피택셜층을 성장시키는 것은, 관통전위 등의 결함을 감소시킬 수 있다고 생각해 왔기 때문이다. 특히, GaN계의 반도체로 이루어지는 레이저다이오드를 위해서, 관통전위가 소자의 수명에 영향을 미치기 때문에, 호모에피택셜층이 필요로 되고 있었다.
그러나, 이와 같이 해서 제작되는 GaN기판에는, 다음과 같은 과제가 존재하고 있다. 즉, GaN기판의 표면이 오염되어 있으면, GaN호모에피택셜층은, GaN기의 해당 부분 위에는 정상적으로 성장하지 않는다. 이것을 도 13을 참조하면서 설명한다. GaN호모에피택셜층(42)을 GaN단결정제의 기판(40) 위에 성장시켜서 GaN에피택셜기판(44)을 제작하는 경우, GaN호모에피택셜층(42)은 기판(40)의 표면(40a) 중 일부영역(40b)에 정상적으로 성장하지 않고, 해당 부분에는 구덩이(pits)가 생긴다. 이들의 구덩이에 의해, 이 GaN기판(44)의 표면의 평탄성이 현저하게 손상되어 버린다. 발명자들은, 이와 같은 구덩이가 생기는 원인의 하나는 오염물질이며, 오염물질은, 기판(40)의 제작 시에 기판표면(40a)에 부착해서 GaN호모에피택셜층(42)을 성장시키는 공정까지 기판(40)에 잔류하고 있는 것이다.
문헌 1에 기재된 바와 같이 제작된 GaN기판의 표면은, 관통전위의 밀도가 매우 높은 에어리어가 있다. 원인의 다른 하나는, 결정의 품질이 충분하지 않은 결함(디스로케이션)이 고밀도로 존재하는 에어리어이다. 이것을 도 14A ∼ 도 14D를 참조하면서 설명한다. 도 14A에 도시한 바와 같이, GaN단결정제의 기판(40)은, Z방향으로 성장하는 복수의 고밀도결함영역(40c)을 가진다. 저밀도결함영역(40c)은, 저밀도결함영역(40c)의 결함밀도보다 꽤 높은 밀도를 가지는 고밀도결함영역(40c)의 각각을 둘러싸고 있다. 고밀도결함영역(40c)은 섬형상이며, 기판의 표면에 걸쳐서 분포되어 있다. GaN호모에피택셜층(42)이 기판(40)의 표면(40a) 위에 성장되면, GaN반도체는 주로 저결함밀도영역(40c) 위에 성장하는 동시에 도 14C에 도시된 바와 같이 고결함밀도영역(40c) 위에 완전히 성장되지 않고, 이 결과, 도 14D에 도시된 바와 같이, GaN호모에피택셜층(42)의 표면 위에 피트(42a)가 생긴다. 이들의 피트는, 에피택셜기판(44)의 표면의 평탄성에 크게 영향을 준다. 발명자들은, 예의 연구 끝에, 에피택셜층의 표면에 피트가 발생하는 것을 막을 수 있는 기술을 발견하였다.
본 발명의 목적은, 상기 설명한 과제를 해결하기 위해서 이루어진 것으로, 평탄한 표면을 가지는 GaN에피택셜기판 및 그 제조방법을 제공하는 데에 있으며, 또 질화물반도체소자 및 그 제조방법을 제공하는 것으로 한다.
본 발명에 관한 GaN기판은, 하나의 저결함영역 및 복수의 고결함영역을 포함하고 있으며 GaN단결정으로 이루어진 기판을 구비하고, 상기 저결함영역은 관통전위의 제 1의 밀도를 가지고 있으며, 각 고결함영역은 관통전위의 제 2의 밀도를 가지고 있고, 상기 저결함영역은 상기 고결함영역의 각각을 둘러싸고 있으며, 상기 고결함영역의 상기 제 2의 밀도는 상기 저결함영역의 상기 제 1의 밀도보다 크고, 상기 저결함영역 및 상기 고결함영역은, 해당 GaN기판의 표면에 나타나 있으며, 상기 GaN기판의 상기 주요면 위에 에피택셜 성장된 제 1의 AlxGa1 -xN(0<x≤1) 중간층과, 상기 AlxGa1 - xN 중간층 위에 에피택셜 성장된 GaN에피택셜층을 구비한다.
또, 본 발명에 관한 GaN기판은, GaN단결정으로 이루어진 기판과, 상기 기판 위에 에피택셜 성장되어 제 1의 AlxGa1 -xN(0<x≤1)로 이루어진 중간층과, 상기 제 1의 AlxGa1 - xN 중간층 위에 에피택셜 성장되어 GaN으로 이루어진 상부층을 구비한다.
상기 GaN기판에 있어서는, 기판과 상부층의 사이에 중간층이 개재되어 있다. 이 중간층은 AlGaN으로 이루어지고, 이 AlGaN은, 오염물질이 부착되어 있는 영역이나 고결함영역을 포함한 기판 표면의 전역에서 성장하는 것이 발명자들에 의해 발견되었다. 그 때문에, 중간층은 기판 위에 정상적으로 성장하고 있으며, 해당 성장면(즉, 상부면)은 평탄하다. 이와 같이 중간층의 성장면이 평탄하기 때문에, 중간층 위에 에피택셜 성장된 상부층의 성장면도 평탄하게 되어 있다.
또, 상기 GaN기판에 있어서는, 상기 기판의 상기 주요면에 있어서의 상기 고결함영역의 밀도가 1OO[개/cm2]이상이어도 된다. 이와 같이 고결함영역의 밀도가 비교적 높은 경우에서도, 상기 GaN기판에 의하면, 중간층 및 상부층의 성장면을 평탄하게 할 수 있다.
또, 상기 제 1의 AlxGal - xN 중간층은 탄소를 함유하고 있으며, 상기 제 1의 AlxGal-xN 중간층에 있어서의 탄소농도는 1×1018cm- 3이하인 것이 바람직하다. 이 경우, 중간층의 전기적 특성의 향상이 도모된다.
또, 상기 제 1의 AlxGa1 - xN 중간층에는 도펀트(dopant)가 첨가되어 있으며, 상기 도프된 중간층은 n형 또는 p형의 전도성을 지니는 것이 바람직하다. 이 경우, 중간층의 비저항이 저감되기 때문에, GaN기판을 이용해서 발광다이오드(LED)나 헤테로접합 바이폴러트랜지스터(HBT) 등의 세로형의 디바이스를 제작한 경우에, 이들의 디바이스특성이 향상된다.
또, GaN기판은, 제 2의 AlyGal - yN(0≤y≤1, y≠x) 중간층과, 제 3의 AlzGal -zN(0≤z≤1, z≠y) 중간층을 부가해서 구비하고, 상기 제 2 및 제 3의 AlyGal - yN 중간층은, 그 조성에 있어서 상기 제 1의 AlxGal - xN 중간층과 달리, 상기 제 1의 AlxGal-xN 중간층, 상기 제 2의 AlyGal - yN 중간층 및 상기 제 3의 AlzGal - zN 중간층은, 초격자구조를 구성하도록 배치되어 있는 것이 바람직하다. 이 경우, 초격자구조에 의해서 GaN기판 내에 있어서의 관통전위의 전파가 저지되기 때문에, 양호한 결정성을 가지는 GaN기판이 된다.
또, GaN기판은, 제 4의 AlvGa1 - vN(0≤v≤1, z≠y) 중간층을 부가해서 구비하고, 상기 제 1의 AlxGa1 - xN 중간층과 상기 제 4의 AlvGa1 - vN 중간층의 사이에 형성된 InwGA1-wN(0＜w≤1) 에피택셜층을 부가해서 구비하는 것이 바람직하다. 이 경우, 중간층의 사이에 끼워진 InzGA1 -zN(0＜z≤1) 에피택셜층에 의해 GaN기판의 가일층의 평탄화가 도모된다.
또, 상기 제 1의 AlxGal -x 중간층은, 두께 (－5x＋l.2)㎛미만의 AlxGal -xN(0＜x＜0.24)으로 이루어지는 것이 바람직하다. 중간층이 이와 같은 두께로 형성됨으로써, 중간층에 있어서의 균열 등의 결함의 발생을 억제할 수 있다.
본 발명에 관한 GaN기판을 제조하는 방법은, 하나의 저결함영역 및 복수의 고결함영역을 포함하고 있으며 GaN으로 이루어진 기판의 상기 주요면 위에, AlxGa1 -xN(0＜x≤1) 중간층을 에피택셜 성장시키는 중간층형성스텝을 구비하고, 상기 저결함영역은 관통전위의 제 1의 밀도를 가지고 있으며, 각 고결함영역은 관통전위의 제 2의 밀도를 가지고 있고, 상기 저결함영역은 상기 고결함영역의 각각을 둘러싸고 있으며, 상기 고결함영역의 상기 제 2의 밀도는 상기 저결함영역의 상기 제 1의 밀도보다 크고, 상기 저결함영역 및 상기 고결함영역은, 해당 GaN기판의 표면에 나타나 있으며, GaN으로 이루어진 상부층을 상기 제 1의 AlxGa1 - xN 중간층 위에 에피택셜 성장시키는 상부층형성스텝을 가진다.
또는, 본 발명에 관한 GaN기판을 제조하는 방법은, GaN단결정으로 이루어진 기판 위에, 제 1의 AlxGa1 -xN(0＜x≤1) 중간층을 에피택셜 성장시키는 중간층 형성스텝과, 상기 제 1의 AlxGa1 - xN 중간층 위에, GaN으로 이루어진 상부층을 에피택셜 성장시키는 상부층형성스텝을 가진다.
상기 GaN기판의 제조방법에서는, GaN으로 이루어진 상부층을 기판 위에 적층하는 데에 앞서, AlGaN으로 이루어진 중간층을 기판 위에 적층한다. 중간층을 구성하는 AlGaN은, 오염물질이 부착되어 있는 영역이나 고결함영역을 포함한 기판 표면의 전역에서 성장하는 것이 발명자들에 의해 발견되었다. 그 때문에, 기판 위에 적층된 중간층의 성장면(즉, 상부면)은 평탄하게 된다. 이와 같은 성장면이 평탄한 중간층 위에 에피택셜 성장되는 상부층의 성장면도 평탄하게 된다.
또, GaN기판의 제조방법에서는, 기판의 주요면에 있어서의 고결함영역의 밀도가 1OO[개/cm2]이상이어도 된다. 이와 같이 고결함영역의 밀도가 비교적 높은 경우에서도, 상기 GaN기판의 제조방법에 의하면, 중간층 및 상부층의 성장면을 평탄하게 할 수 있다.
또, 상기 제 1의 AlxGal - xN 중간층에는 탄소가 함유되어 있으며, 상기 제 1의 AlxGal-xN 중간층에 있어서의 탄소농도는 1×1018cm- 3이하인 것이 바람직하다. 이 경우, 중간층의 전기적특성의 향상이 도모된다.
또, 상기 중간층형성스텝 시에 도펀트를 첨가하고, 상기 제 1의 AlxGa1 - xN 중간층을 n형 또는 p형으로 하는 것이 바람직하다. 이 경우, 중간층의 비저항이 저감되기 때문에, GaN기판을 이용해서 발광다이오드(LED)나 헤테로접합 바이폴러트랜지스터(HBT) 등의 세로형의 디바이스를 제작한 경우에, 이들의 디바이스특성이 향상된다.
또, GaN기판의 제조방법은, 제 2의 AlyGa1 - yN(0≤y≤1, y≠x) 중간층을 형성하는 공정과, 제 3의 AlzGa1 - zN(0≤z≤1, z≠y) 중간층을 형성하는 공정을 부가해서 구비하고, 상기 제 2 및 제 3의 AlyGa1 - yN 중간층은, 그 조성에 있어서 상기 제 1의 AlxGa1-xN 중간층과 달리, 상기 제 1의 AlxGa1 - xN 중간층, 상기 제 2의 AlyGa1 - yN 중간층 및 상기 제 3의 AlzGa1 - zN 중간층은, 초격자구조를 구성하도록 배치되어 있는 것이 바람직하다. 이 경우, 형성된 초격자구조에 의해서 GaN기판 내에 있어서의 관통전위의 전파가 저지되기 때문에, 양호한 결정성을 가지는 GaN기판이 제작된다.
또, GaN기판의 제조방법은, 제 4의 AlvGa1 - vN(0≤v≤1, z≠y) 중간층을 형성하는 공정과, 상기 제 1의 AlxGa1 - xN 중간층과 상기 제 4의 AlvGa1 - vN 중간층의 사이에 형성된 InwGA1 -wN(0＜w≤1) 에피택셜층을 형성하는 공정을 부가해서 구비하는 것이 바람직하다. 이 경우, 중간층의 사이에 끼워진 InzGA1 -zN(0＜z≤1) 에피택셜층에 의해 GaN기판의 가일층의 평탄화가 도모된다.
또, 상기 중간층형성스텝 시에, 두께 (-5x＋1.2)㎛미만의 상기 제 1의 AlxGal-xN 중간층(0＜x＜0.24) 성장시키는 것이 바람직하다. 중간층이 이와 같은 두께로 형성됨으로써, 중간층에 있어서의 균열 등의 결함의 발생을 억제할 수 있다.
또, GaN기판의 제조방법에서는, 상기 중간층 및 상기 상부층을 80kPa이상의 압력하에서 성장시키는 것이 바람직하다. AlGaN은 오염물질이 부착되어 있는 영역이나 고결함영역의 표면을 포함한 기판 표면의 전역에서 성장하므로, 80kPa이상이라고 하는 비교적 높은 압력하에서 중간층을 성장시켜도, 중간층의 성장면(즉, 상부면)을 평탄하게 할 수 있다. 따라서, 비교적 높은 압력하에서 중간층 및 상부층을 성장시킴으로써, 결정성이 좋은 중간층 및 상부층을 얻을 수 있다.
본 발명에 관한 질화물반도체소자는, 하나의 저결함영역 및 복수의 고결함영역을 포함하고 있으며 GaN단결정으로 이루어진 기판을 구비하고, 상기 저결함영역은 관통전위의 제 1의 밀도를 가지고 있으며, 각 고결함영역은 관통전위의 제 2의 밀도를 가지고 있고, 상기 저결함영역은 상기 고결함영역의 각각을 둘러싸고 있으며, 상기 고결함영역의 상기 제 2의 밀도는 상기 저결함영역의 상기 제 1의 밀도보다 크고, 상기 저결함영역 및 상기 고결함영역은, 해당 GaN기판의 표면에 나타나 있으며, 상기 GaN기판의 상기 주요면 위에 에피택셜 성장된 제 1의 AlxGa1 -xN(0＜x≤1) 중간층을 구비하고, 상기 제 1의 AlxGa1 - xN 중간층 위에 형성된 n형 질화물반도체영역 및 p형 질화물반도체영역을 구비한다.
상기 질화물반도체소자에서는, 기판 위에 중간층이 형성되어 있다. 발명자들은, AlGaN이, 오염물질이 부착되어 있는 영역이나 고결함영역을 포함하는 기판표면의 전역에서 성장 가능함을 발견하였다. 중간층은 기판 위에 에피택셜 성장된 AlGaN층을 포함하므로, 중간층은 기판 위에 정상적으로 성장하고 있으며, 해당 성장면(즉, 상부면)은 평탄하게 된다. 이와 같이 중간층의 성장면이 평탄하기 때문에, 중간층 위에 형성되는 n형 질화물반도체영역 및 p형 질화물반도체영역의 계면의 평탄성이 향상되어, 해당 질화물반도체소자의 디바이스특성(예를 들면 발광량 등)이 향상된다.
또, 상기 질화물반도체소자에 있어서는, 상기 기판의 상기 주요면에 있어서의 상기 고결함영역의 밀도가 1OO[개/cm2]이상이어도 된다. 이와 같이 고결함영역의 밀도가 비교적 높은 경우에서도, 상기 질화물반도체에 의하면, 중간층, n형 질화물반도체영역, 및 p형 질화물반도체영역의 성장면을 평탄하게 할 수 있다.
또, 상기 질화물반도체소자에 있어서, 상기 n형 질화물반도체영역 또는 상기 p형 질화물반도체영역은, 상기 중간층 위에 에피택셜 성장된 GaN으로 이루어진 상부층을 포함하는 것이 바람직하다. 이 경우, 기판 표면에 가공 등에 의한 미소한 凹凸가 존재하고, 중간층의 표면에 이 凹凸이 나타나 있는 경우라도, 중간층 위에 상부층을 에피택셜 성장시킴으로써 성장면을 평탄하게 할 수 있다. 따라서, 상부층을 제외한 n형 질화물반도체영역 및 p형 질화물반도체영역의 결정성이 향상되므로, 디바이스특성이 한층 더 향상된다.
또, 상기 질화물반도체소자는, 상기 n형 질화물반도체영역과 상기 p형 질화물반도체영역과의 사이에 발광층을 부가해서 구비하고, 상기 n형 질화물반도체영역 및 상기 p형 질화물반도체영역의 각각이 클래드층을 포함하는 것이 바람직하다. 이 경우, 성장면이 평탄한 기판 위에 적층된 n형 및 p형의 클래드층, 또 발광층의 계면의 평탄성이 향상되므로, 소자의 발광특성이 향상된다.
또, 상기 질화물반도체에 있어서는, 상기 발광층에 있어서의 발광영역이, 적어도 일부의 상기 고결함영역 상에 걸쳐져 있는 것이 바람직하다. 상기 질화물반도체에 의하면, 고결함영역의 위치에 관계없이 발광층의 계면을 평탄하게 할 수 있으므로, 발광영역이 고결함영역 상에 걸쳐져 있는 경우에서도, 발광영역에 있어서의 결정성을 보다 좋게 할 수 있다.
또, 상기 질화물반도체소자에 있어서, 상기 중간층에는 탄소가 함유되어 있으며, 이 중간층에 있어서의 탄소농도는 1×1O18cm- 3이하인 것이 바람직하다. 이 경우, 중간층의 전기적 특성의 향상이 도모된다.
또, 상기 질화물반도체소자에 있어서, 상기 중간층은, 도펀트가 첨가되고 n형 또는 p형의 전도성을 지니는 것이 바람직하다. 이 경우, 중간층의 비저항이 저감되기 때문에, 해당 질화물반도체소자의 디바이스특성이 한층 더 향상된다.
또, 질화물반도체소자는, 제 2의 AlyGal - yN(0≤y≤1, y≠x) 중간층과, 제 3의 AlzGal-zN(0≤z≤1, z≠y) 중간층을 부가해서 구비하고, 상기 제 2 및 제 3의 AlyGal -yN 중간층은, 그 조성에 있어서 상기 제 1의 AlxGal - xN 중간층과 달리, 상기 제 1의 AlxGal-xN 중간층, 상기 제 2의 AlyGal - yN 중간층 및 상기 제 3의 AlzGal - zN 중간층은, 초격자구조를 구성하도록 배치되어 있는 것이 바람직하다. 이 경우, 초격자구조에 의해서 중간층에 있어서의 관통전위의 전파가 저지되기 때문에, 양호한 결정성을 가지는 n형 질화물반도체영역 및 p형 질화물반도체영역이 형성된다.
또, 질화물반도체소자는, 제 4의 AlvGa1 - vN(0≤v≤1, z≠y) 중간층을 부가해서 구비하고, 상기 제 1의 AlxGa1 - xN 중간층과 상기 제 4의 AlvGa1 - vN 중간층의 사이에 형성된 InwGa1 -wN(0＜w≤1) 에피택셜층을 부가해서 구비하는 것이 바람직하다. 이 경우, 중간층의 사이에 끼워진 InzGa1 -zN(0＜z≤1) 에피택셜층에 의해, 중간층의 가일층의 평탄화가 도모된다.
또, 상기 중간층은, 두께 (-5x＋1.2)㎛미만의 AlxGal -xN(0＜x＜0.24)으로 이루어지는 것이 바람직하다. 중간층이 이와 같은 두께로 형성됨으로써, 중간층에 있어서의 균열 등의 결함의 발생을 억제할 수 있다.
본 발명에 관한 질화물반도체소자의 제조방법은, 하나의 저결함영역 및 복수의 고결함영역을 포함하고 있으며 GaN으로 이루어진 기판의 상기 주요면 위에, 제 1의 AlxGa1 -xN(0＜x≤1) 중간층을 에피택셜 성장시키는 중간층형성스텝을 구비하고, 상기 저결함영역은 관통전위의 제 1의 밀도를 가지고 있으며, 각 고결함영역은 관통전위의 제 2의 밀도를 가지고 있고, 상기 저결함영역은 상기 고결함영역의 각각을 둘러싸고 있으며, 상기 고결함영역의 상기 제 2의 밀도는 상기 저결함영역의 상기 제 1의 밀도보다 크고, 상기 저결함영역 및 상기 고결함영역은, 해당 GaN기판의 표면에 나타나 있으며, 상기 제 1의 AlxGa1 - xN 중간층 위에, n형 질화물반도체영역 및 p형 질화물반도체영역을 형성하는 반도체영역형성스텝을 구비하고, 상기 중간층, 상기 n형 질화물반도체영역, 및 상기 p형 질화물반도체영역의 각각을 80kPa이상의 압력하에서 성장시킨다.
상기 질화물반도체소자의 제조방법에서는, AlGaN층을 포함한 중간층을 기판 위에 적층한다. AlGaN은, 오염물질이 부착되어 있는 영역이나 고결함영역을 포함한 기판 표면의 전역에서 성장하므로, 80kPa이상이라고 하는 비교적 높은 압력하에서 중간층을 성장시켜도, 중간층의 성장면(즉, 상부면)을 평탄하게 할 수 있다. 따라서, 이와 같은 비교적 높은 압력하에서 각층을 성장시킴으로써, 결정성이 좋은 중간층, n형 질화물반도체영역, 및 p형 질화물반도체영역을 얻을 수 있어서, 질화물반도체소자의 디바이스특성이 향상된다.
또, 상기 질화물반도체소자의 제조방법에서는, 상기 기판의 상기 주요면에 있어서의 상기 고결함영역의 밀도가 1OO[개/cm2]이상이어도 된다. 이와 같이 고결함영역의 밀도가 비교적 높은 경우에서도, 상기 질화물반도체소자의 제조방법에 의하면, 중간층, n형 질화물반도체영역, 및 p형 질화물반도체영역의 성장면을 평탄하게 할 수 있다.
또, 상기 질화물반도체소자의 제조방법에서는, 상기 중간층 형성스텝 시에, 상기 제 1의 AlxGal -xN(0＜x＜0.24) 중간층을 두께 (-5x＋1.2)㎛미만으로 성장시키는 것이 바람직하다. 중간층이 이와 같은 두께로 형성됨으로써, 중간층에 있어서의 균열 등의 결함의 발생을 억제할 수 있다.
본 발명에 의하면, 표면의 평탄화가 도모된 GaN기판 및 그 제조방법, 또 질화물반도체소자 및 그 제조방법이 제공된다.
도 1은 본 발명의 제 1실시형태에 관한 GaN기판의 제작에 이용하는 기상성장장치를 나타낸 도면;
도 2A는 GaN기판의 표면의 일부를 나타낸 평면도, 도 2B는 GaN기판을 나타내고 있으며 도 2A에 나타난 I-I선을 따라 취해진 단면도;
도 3A, 도 3B, 도 3C는 GaN에피택셜기판을 제작하는 순서를 나타낸 도면;
도 4A, 도 4B, 도 4C는 GaN에피택셜기판을 제작하는 순서를 나타낸 도면;
도 5A, 도 5B, 도 5C는 GaN에피택셜기판을 제작하는 순서를 나타낸 도면;
도 6은 본 발명의 제 2실시형태에 관한 발광소자를 나타낸 단면도;
도 7A, 도 7B, 도 7C, 도 7D, 도 7E는 GaN에피택셜기판을 제작하는 순서를 나타낸 도면;
도 8은 발광소자를 나타낸 단면도;
도 9는 발광소자를 나타낸 단면도;
도 10은 미분간섭현미경에 의해서 촬영되어 있으며, 제1 실시예에서 제작된 발광소자의 p형 콘택트층의 표면을 나타낸 도면;
도 11은 13과 같은 중간층에 대해서, 중간층의 알루미늄조성과 두께와의 관계를 균열의 유무와 함께 나타낸 도면, 도 1lB는 도 11A에 리스트된 l3과 같은 중간층에 대해서, 중간층의 알루미늄조성과 두께와의 관계를 균열의 유무와 함께 나타낸 도면;
도 12는 미분간섭현미경에 의해서 촬영되어 있으며, 다른 예에서 제작된 발광소자의 p형 콘택트층의 표면을 나타낸 도면;
도 13은 GaN에피택셜기판의 표면을 나타낸 단면도;
도 14A는 GaN기판의 단면을 나타낸 도면, 도 14b, 도 14C, 도 14D는 고결함영역을 가지는 GaN기판 위에 GaN호모에피택셜층을 성장시키는 것을 나타낸 도면.
[발명을 실시하기 위한 최선의 형태]
이하, 첨부 도면을 참조하면서, 본 발명에 의한 GaN기판 및 그 제조방법, 또 질화물반도체소자 및 그 제조방법의 실시의 형태를 상세하게 설명한다. 가능한 경우, 도면의 설명에서 동일한 요소에는 동일한 부호를 붙인다.
(제 1의 실시의 형태)
도 1은, 본 발명의 제 1실시형태에 관한 GaN에피택셜기판의 제작에 이용하는 기상성장장치를 나타낸 도면이다. 이 기상성장장치(10)는, 기체유로가 수평방향으로 형성된 석영제품의 유로(12)를 가지는, 이른바 가로형의 MOCVD장치이다. GaN기판의 제작에 이용하는 기판(14)은, 히터(16)를 가지는 서셉터(18) 상의 트레이(20) 내에 설치되고, 서셉터(18)는 기판(14)을 회전 자유자재로 지지한다.
유로(12)는, 상류 유로(12A), 중간 유로(12B) 및 하류 유로(12C)로 구성되어 있다. GaN결정을 퇴적하기 위한 가스는, 상류 유로(12A)의 3층 노즐(22)로부터 도입되고, 중간 유로(12B) 내의 기판(14)의 직전에 혼합된다. 기판(14) 위의 반응에 의해 발생한 잔여 가스는, 하류 유로(12C)로부터 배기된다.
트리메틸갈륨(TMG)이나 트리메틸알루미늄(TMA), 트리메틸인듐(TMI)이 Ⅲ족 원료가스로서 사용된다. NH3을 함유하는 가스가 V족 원료가스로서 공급되며, 또, 모노실란(SiH4)을 함유하는 가스가 n형 도핑가스로서 공급되고, 시클로펜타디에닐마그네슘(Cp2Mg)을 함유하는 가스가 p형 도핑가스로서 공급된다. 이들의 가스 중 몇 개인가가, 필요에 따라서, 노즐(22)로부터 기판(14) 위에 공급된다. 수소가스(H2가스)나 질소가스(N2가스), H2가스와 N2가스와의 혼합가스 등이 캐리어가스로서는 이용된다. 전환밸브(도시하지 않음)가, 노즐(22)과 이 노즐(22)에 각 Ⅲ족 원료가스를 공급하는 복수의 라인과의 사이에 배치되어 있으며, Ⅲ족 원료가스의 각 유량이 이 전환밸브의 제어에 의해 조정된다. 구체적으로는, 전환밸브는, 라인으로부터 전송되어 온 Ⅲ족 원료가스를, 노즐(22)에 전송하는 메인라인과 배기용의 더미라인과의 한 쪽 또는 양쪽 모두에 흐르게 해서, 각 Ⅲ족 원료가스를 차단 및 가스유량을 안정화시킨다.
다음에, 본 실시형태에서 이용되는 기판(14)에 대해서 설명한다. 도 2A는, GaN기판의 표면의 일부를 나타낸 평면도이다. 도 2B는, 도 2A에 나타낸 I-I선을 따라서 취해진 기판(14)의 단면을 나타낸 도면이다. 이 기판(14)은 이하와 같이 제조된다. 복수의 개구창을 가지는 마스크층이, GaAs기판 위에 형성되고, 이 개구창 내로부터 GaN을 가로성장시킨다. 가로성장한 후에, GaAs기판은 왕수(王水) 속에서 에칭 제거된다. 기판(14)의 표리면(14a, 14b)에는 기계연마가 행해져 GaN기판 (14)이 형성된다.
또, 기판(14)의 표면은, 관통전위밀도가 그 주위에 비해서 매우 높은 복수의 부분을 가지고 있다. 도 2B에 도시된 바와 같이, 기판(14)은, z방향으로 신장하는 고결함영역(14c)을 가지고 있다. 저결함영역(14)은, 저결함영역(14d)의 결함밀도에 비해서 매우 높은 결함밀도를 가지는 고결함영역(14c)의 각각을 둘러싸고 있다. GaN기판의 표면에는, 점형상으로 고결함영역(14c)의 상부면이 분포되어 있다. 고결함영역(14c)의 관통전위의 평균밀도는, 저결함영역(14d)의 평균결함밀도의 10배정도이다. 본 실시의 형태에 있어서의 GaN기판은, 가로성장에 의해 형성되고 두꺼운 GaN층으로 형성된다. 개개가 복수의 단면으로 구성되는 피트가, 가로성장에 있어서 GaN층의 표면에 형성된다. 본 실시의 형태에 있어서의 GaN기판의 관통전위 및 다른 결함은, 두꺼운 GaN막이 성장됨에 따라 모이는 경향에 있으며, 이 결과, 상기의 전위의 밀도가 높은 복수의 고결함영역을 형성한다. 고결함영역의 관통전위는 GaN기판의 표면에서 피트를 형성한다. 이들의 피트는, 상기 표면의 섬형상의 영역에 나타나 있다. 섬형상의 형상의 고결함 에어리어는, GaN기판의 표면에 걸쳐서 불규칙하게 혹은 무작위로 분포되어 있다. 고결함영역(14c)의 평균밀도는, 기판(14)의 주요면(14a)에서 예를 들면 100[개/cm2]이상 1×105[개/cm2]이하이다. 고결함영역(14c)은 GaN기판의 표면에 나타나 GaN기판의 표면에서 고결함 에어리어를 형성하고 있으며, 저결함영역(14d)은 GaN기판의 표면에 나타나 GaN기판의 표면에서 저결함 에어리어를 형성하고 있다. GaN기판의 전체 표면의 면기(面記)에 대한 고결함 에어리어의 총면적의 비율은, 예를 들면 1퍼센트이하이다. 고결함영역(14c)에 있어서의 전위밀도는 예를 들면 3×1O7cm- 2이하이며, 1×106cm- 2이상이다. 저결함영역(14d)에 있어서의 전위밀도는, 예를 들면 5×106cm- 2이하이다. 일실시예에서는, GaN기판(14)의 사이즈는, 1인치이상이다.
다음에, 본 실시형태에 관한 GaN기판을 제작하는 순서에 대해서, 도 3A, 도 3B, 도 3C를 참조하면서 설명한다. 도 3A ∼ 도 3C는, GaN에피택셜기판을 제작하는 순서를 나타낸 도면이다.
우선, 도 3A에 도시된 바와 같이, GaN단결정으로 이루어진 기판(14)이, 유로(12) 내의 서셉터(18) 상의 트레이(20)에 설치된다. GaN단결정기판(14)은, (0001)면의 주요면(14a)을 가진다. 이 기판(14) 위에 에피택셜층을 성장시키기에 앞서, NH3가스를 함유하는 혼합가스를 노즐(22)을 통과해서 도입하고, NH3가스를 함유한 혼합가스 분위기에서 유로(12) 내를 채운다. 그리고, 히터(16)에 의해서 서셉터(18) 및 기판(12)을 1100℃정도까지 가열하여, 기판(14)의 주요면(14a)의 청정화처리(서멀 클리닝)를 실시한다. 구체적으로는, NH3을 5slm, H2를 6slm의 조건으로 흐르게 하였다. 이와 같이 적당한 조건으로 서멀 클리닝을 실시한다. 서멀 클리닝에 의해, 기판표면(주요면)(14a)의 오염물질이 제거되는 동시에, 기판표면(14a)의 평면도가 향상된다.
다음에, 기판(14)의 온도(기판온도)를 1100℃로, 중간 유로 내의 압력을 80kPa이상으로 각각 유지한다. Ⅲ족 원료가스, V족 원료가스 및 도핑가스를 상기 설명의 캐리어가스와 함께, 노즐(22)로부터 기판(14) 위에 공급한다(중간층형성스텝, 도 3(b) 참조). 일실시예에서는, TMG를 24.42μmol/min, TMA를 2.02μmol/min의 조건으로 23분간 공급하고, NH3을 6slm의 유량으로, H2를 8slm의 유량으로 흐르게 한다. 그것에 의해, 기판(14) 위에는 막두께가 200㎚의 AlxGa1 - xN(x = 0.08)으로 이루어진 중간층(24)이 성장한다. 또한, Al의 조성비 x는, 0＜x≤1의 범위 내이면 된다. 또, 중간층(24)의 두께는, 중간층의 성장조건을 변화시켜서 10㎚이상 5OO㎚이하의 두께로부터 적절히 선택할 수 있지만, 이것보다 두꺼우면 균열 등의 결함이 발생할 가능성이 높아진다. 본 발명자들은, 이후 설명하는 실시예에서 예시한 바와 같이, Al의 조성비가 0＜x＜0.24의 범위 내인 경우에서 중간층(24)의 두께가 (-5x＋1.2)㎛미만이면, 균열 등의 결함이 억제됨을 발견하였다.
이와 같이, GaN단결정기판(14) 위에는 AlGaN으로 이루어진 중간층(24)이 성장하여 에피택셜기판을 형성한다. AlGaN중간층(24)은, 표면(14a)의 전역, 즉 고결함 에어리어 및 저결함 에어리어 상에 성장된다. 한편, GaN기판(14) 위에 GaN층을 직접 성장시킨 경우, 기판(14)의 표면(14a)의 일부영역에서는 정상적인 에피택셜 성장이 일어나지 않고 구덩이가 생겨서(도 13, 도 14 참조), GaN에피택셜기판의 표면의 평탄성이 현저히 손상되어 버린다.
발명자들은, GaN에피택셜기판의 표면의 바람직하지 않은 평탄성은, 이하의 원인에 의해서 야기되고 있다고 생각하고 있는: 기판(14)의 제작 중에 표면(14a) 위에 부착된 오염물; 고결함영역(14)의 불충분한 결정성 때문이라고 생각하고, 예의 연구 끝에, 기판(14) 위에 AlGaN으로 이루어진 층(중간층(24))을 적층하는 것이 유효함을 발견하였다. 즉, 중간층(24)은, 오염물질이 부착되어 있는 기판표면영역이나, 고결함영역(14c)의 표면영역을 포함한 전역에서 성장하는 동시에, 이 표면(24a)은 평탄하게 되어, 양호한 모폴로지를 가진다. 또한, 중간층(24)에는 그 형성의 과정에서 탄소가 함유되어 버리지만, 해당 탄소농도는 낮고, 대략 1×1O18cm- 3이하로 되어 있다. 이 탄소농도는 대략 1×1O13cm- 3이상일 수 있다.
기판(14) 위에 중간층(24)을 형성한 후에는, 기판온도를 1150℃까지 온도상승하여, GaN으로 구성되는 상부층(26)을 80kPa이상의 압력하에서 에피택셜성장시키고(상부층 형성스텝), GaN에피택셜웨이퍼인 GaN기판(28)의 제작이 완료된다(도 3C 참조). 상기 설명한 바와 같이, 중간층(24)의 표면(24a)은 평탄하게 되어 있으므로, 중간층(24) 위에 결정성 좋게 에피택셜성장되는 상부층(26)의 표면(26a)(즉, GaN에피택셜기판(28)의 표면)도 평탄하게 되어 있다.
GaN에피택셜기판(28)을 이용하여 제작된 발광디바이스는, 부가해서, 기판 (14)의 하부면(이면)(14b) 및 상부층(26)의 상부면(26a)에 전극(30)을 포함한다.
이상 설명한 바와 같이, GaN에피택셜기판(28)에서는, 기판(14)과 상부층(26)의 사이에 중간층(24)이 개재되어 있다. 이 중간층(24)은 AlxGa1 -xN(0＜x≤1, 본 실시형태에서는 x = 0.08)으로 이루어지고, 기판표면(14a)의 전역에, 즉 이 AlGaN은 오염물질이 부착되어 있는 표면 및 고결함영역(14c)의 표면의 양쪽 모두에 걸쳐서 에피택셜 성장한다. 그 때문에, 중간층(24)은 기판(14) 위에 정상적으로 성장하고, 해당 성장표면(24a)은 평탄하다. 이와 같이 중간층(24)의 성장표면(24a)이 평탄하기 때문에, 중간층(24) 위에 에피택셜 성장되는 상부층(26)의 성장면(26a)도 평탄하게 된다.
중간층(24)에 전도성을 주어 중간층(24)의 비저항의 저감을 도모하는 경우에는, 중간층(24)의 형성과정 시에, H2에 의해 10ppm로 희석한 SiH4를 도펀트로서 2.5sccm의 조건으로 흐르게 함으로써, 캐리어농도가 5×1O18cm-3인 n형 중간층을 구할 수 있다. 또, 중간층(24)의 형성과정 시에, Cp2Mg을 도펀트로서 0.0539μmol/min의 조건으로 공급함으로써, 캐리어농도가 5×1O17cm-3의 p형 중간층을 형성할 수 있다. p형 캐리어농도를 높이기 위해, 중간층(24)에 별도의 활성화처리를 할 필요가 있다. GaN에피택셜기판(28)이, 비저항의 저감이 도모된 중간층(24)을 가지면, 이 GaN에피택셜기판(28)을 이용하여 LED나 HBT 등의 세로형의 디바이스를 제작한 경우에서, 이들의 디바이스특성이 향상된다.
또, 중간층(24) 및 상부층(26)은, 본 실시형태와 같이 80kPa이상의 압력하에서 성장되는 것이 바람직하다. AlGaN은 오염물질이 부착되어 있는 영역을 포함한 기판(14)의 표면(14a)의 전역에서 성장 가능하므로, 80kPa이상이라고 하는 비교적 높은 압력하에서 중간층(24)을 성장시켜도, 중간층(24)의 성장표면(24a)을 평탄하게 할 수 있다. 따라서, 이와 같은 비교적 높은 압력하에서 중간층(24) 및 상부층 (26)을 성장시킴으로써, 결정성이 좋은 중간층(24) 및 상부층(26)을 얻을 수 있다.
또, 상기 설명한 바와 같이, 고결함영역(14c)의 밀도는 기판(14)의 주요면 (14a)에 있어서 1OO[개/cm2]이상이어도 된다. 이와 같이 고결함영역(14c)의 밀도가 비교적 높은 경우에서도, 본 실시형태의 GaN기판(28) 및 그 제조방법에 의하면, 중간층(24) 및 상부층(26)의 성장표면을 평탄하게 할 수 있다.
(제 1의 변경예)
상기 설명한 GaN기판과는 다른 양태의 GaN기판 및 그 제조방법에 대해서, 도 4A, 도 4B, 도 4C, 도 4D, 도 4E를 참조하면서 설명한다. 도 4A ∼ 도 4E는, GaN기판을 제작하는 순서를 나타낸 도면이다.
우선, 상기 설명한 GaN에피택셜기판(28)의 제조방법과 동일한 방법에 의해, 기판(14) 위에 중간층(24)을 적층한다. 즉, 장치(10)의 트레이(20)에, 상부면(주요면)(14a)이 (0001)면이 되도록 기판(14)을 설치하고, 청정화처리를 한 후(도 4A 참조), 상기 설명한 조건과 동일 또는 동등한 소정의 조건으로, TMG 및 TMA를 공급하는 동시에, NH3 및 H2를 흐르게 한다. 이것에 의해, 기판(14) 위에는 막두께가 수 ㎚정도의 AlxGal - xN(x=0.16)으로 이루어진 중간층(24A)을 성장시킨다(도 4B 참조).
다음에, 노즐(22)의 상류에 있는 전환밸브를 조작하여, 다른 조건을 바꾸지 않고, 기판(14) 위에서의 TMA의 공급만을 차단한다. 이것에 의해, 중간층(24A) 위에 GaN(즉, AlyGal - yN(y=0))으로 이루어지는, 막두께가 수 ㎚정도의 에피택셜박막(제 2의 중간층)(32)을 적층한다(도 4C 참조). 그리고, 이와 같은 전환밸브의 조작에 의해, 에피택셜박막(32) 위에, 중간층(24A) 및 에피택셜박막(32)을 교대로 적층해서 5층의 초격자구조를 형성한다(도 4D 참조). 최상의 중간층(24A) 위에, 상부층 (26)을 에피택셜성장함으로써, 상기 설명한 GaN에피택셜기판(28)과는 다른 양태의 GaN에피택셜기판(28A)의 제작이 완료된다(도 4E 참조).
중간층(24A)의 조성과 다른 조성의 AlyGa1 - yN(0≤y≤1)으로 이루어진 에피택셜박막(32)과 중간층(24A)을 포함한 초격자구조(변형 초격자구조)를 가지는 GaN에피택셜기판(28A)에서는, 초격자구조는, 중간층(24A)의 사이에 기판(14)으로부터의 관통전위의 전파하는 것을 저지한다. 초격자구조에 의해, 이 GaN기판(28A) 내의 전위밀도가 저감하여, GaN기판(28A)의 결정성이 향상된다. 이런 이유로, 고품질의 디바이스제작에 이용할 수 있다. 에피택셜박막(32)의 재질은, GaN에 한정되지 않고, 중간층(24A)의 조성과 다른 AlyGa1 - yN(0≤y≤1)의 조성을 선택할 수 있다. 또, 중간층(24A)과 에피택셜박막(32)으로 구성되는 초격자구조는, 5층에 한정되지 않고, 적절히 층수를 증감해도 된다.
(제 2의 변경예)
상기 설명한 GaN에피택셜기판과는 다른 양태의 GaN에피택셜기판 및 그 제조방법에 대해서, 도 5A, 도 5B, 도 5C, 도 5D, 도 5E를 참조하면서 설명한다. 도 5A ∼ 도 5E는, GaN에피택셜기판을 제작하는 순서를 나타낸 도면이다.
우선, GaN에피택셜기판(28)의 제조방법과 동일한 방법에 의해, 기판(14) 위에 중간층(24)을 적층한다. 즉, 장치(10)의 트레이(20)에 기판(14)을 설치한다. 기판(14)은, (0001)면의 상부면(14a)을 가진다. 기판(14)에는, 청정화처리를 한다 (도 5A 참조). TMG를 24.42㎛ol/min, TMA를 2.02㎛ol/min, 기판온도 ll00℃ 및 압력 80kPa이상의 조건으로 11.5분간 공급하고, NH3을 6slm, H2를 8slm의 조건으로 흐르게 한다. 그것에 의해, 기판(14) 위에는 막두께가 100㎚인 AlxGa1 - xN(x=0.08)으로 이루어진 중간층(24B)이 성장된다(도 5B 참조).
적층되는 층의 재질이 AlGaN인 경우라도, 중간층(24B)으로서의 AlGaN이, 이상에피택셜성장이라고 하는 여러 가지의 요인에 의해, 도 5B에 도시한 바와 같이, 기판(14) 위에서 이상성장되어 버리는 경우가 있다. 그래서, InGaN에피택셜층(34)이 중간층(24B) 위에 성장된다. 일실시예는, 중간층(24B) 위에, TMG를 24.42 ㎛ol/min, TMI를 11.16㎛ol/min, 기판온도 830℃ 및 압력 80kPa이상의 조건으로 5분간 공급하는 동시에, NH3을 6slm, H2를 8slm의 조건으로 흐르게 하고, 중간층 (24B) 위에는 막두께가 50㎚인 InzGa1 - zN(z=0.10)으로 이루어진 InGaN에피택셜층(34)을 성장시킨다(도 5C 참조). 기판표면(14a)의 오염이 심하고 혹은 고결함영역(14c)(도 2 참조) 표면의 결정품질이 현저하게 낮기 때문에 중간층(24B)이 이상성장해서 충분한 평탄화가 도모되지 않는 경우라도, 이 중간층(24B) 위에 InGaN으로 이루어진 층을 성장시킴으로써, 중간층(24B)의 평탄성보다 뛰어난 평탄성을 지니는 성장면(34a)이 제공되는 것을 발명자들은 새롭게 발견하고 있다.
상부면(34a)이 평탄한 InGaN에피택셜층(34)을 성장시킨 후에는, 그 위에 중간층(24C)을 중간층(24B)과 동일한 조건으로 성장시키며(도 5D 참조), 상기 설명한 상부층과 동일한 조건으로 상부층(26)을 에피택셜 성장시키고, GaN기판(28B)의 제작이 완료된다(도 5E 참조). InGaN에피택셜층(34) 위에 중간층(24C)을 적층함으로써, 상부층(26)의 형성을 위해 기판온도를 상승한 경우에, InGaN에피택셜층(34)을 구성하는 InGaN이 분해되는 사태가 회피된다.
이상으로 설명한 바와 같이, 중간층(24B, 24C)의 사이에 InGaN에피택셜층 (34)을 구비하는 이 GaN기판(28B)에 있어서는, 중간층(24B)이 이상성장해서 충분한 표면 평탄화가 도모되지 않은 경우라도, GaN에피택셜기판(28B)의 표면(26a)이 평탄하게 된다. 중간층(24B, 24C)의 Al농도나 InGaN에피택셜층(34)의 In농도를 변경하여, 상기 설명한 초격자구조를 형성하는 것도 가능하다. 또, 필요에 따라서, 중간층(24B, 24C)과 InGaN에피택셜층(34)의 사이에 GaN박막을 개재시켜도 된다. 이들의 GaN박막은, AlGaN과 InGaN의 격자부정에 의한 변형을 완화한다고 하는 이점을 가진다.
(제 2의 실시의 형태)
다음에, 본 발명의 제 2실시형태에 관한 질화물반도체소자 및 그 제조방법에 대해서, 도 6을 참조하면서 설명한다. 도 6은, 본 실시형태에 관한 질화물반도체소자로서, 발광소자(1A)의 구성을 나타낸 측면단면도이다. 본 실시형태에서는, 발광소자(1A)로서 청색 LED가 예시된다.
발광소자(1A)는, GaN단결정으로 이루어져 주요면(46a) 및 이면(46b)을 가지는 도전성의 기판(46)을 포함한다. 기판(46)은, 기판(14)과 마찬가지로 z방향으로 성장하는 고결함영역(14c)을 가지고 있다. 기판(46)의 표면은, 고결함영역(14c)이 나타나 있으며 관통전위밀도가 주위의 저결함영역(14d)보다 큰 에어리어를 가지고 있다. 고결함영역(14c)의 에어리어는, 기판(46)의 표면에 점형상으로 분포되어 있다. 고결함영역(14c)에 있어서의 관통전위의 평균밀도는, 저결함영역(14d)에 있어서의 관통전위의 평균밀도에 비해서 10배이상 높다. 저결함영역(14d)은, 저결함영역의 결함밀도보다 매우 높은 결함밀도를 가지는 고결함영역(14c)의 각각을 둘러싸고 있다. 고결함영역(14c)은, 기판표면(46a)의 섬형상의 에어리어에 나타나 있으며, 기판(46)의 표면에 걸쳐서 불규칙 혹은 무작위로 배치되어 있어도 된다. 기판(46)에 있어서의 고결함영역(14c)의 밀도, 고결함영역(14c) 및 저결함영역(14d)에 있어서의 결함밀도, 및 주요면(14a)의 면적에 차지하는 고결함영역(14c)의 표면적의 비율은, 상기 설명한 기판(14)과 마찬가지이다. 또, 발광소자(1A)는, 기판(46)의 주요면(46a) 위에 순서로 에피택셜 성장된 중간층(48), n형 질화물반도체영역(53), 발광층(52), 및 p형 질화물반도체영역(55)을 포함한다. 발광소자(1A)는, 기판(46)의 이면(46b) 위에 형성된 캐소드전극(58A)과 p형 질화물반도체영역(55) 위에 형성된 애노드전극(58B)을 포함한다. 캐소드전극(58A)은, 고결함영역(14c) 및 저결함영역(14d)의 양쪽 모두 위에 형성되어 있으며, 제 1의 캐리어를 양쪽 모두의 영역에 제공하고 있다. 애노드전극(58B)은, 고결함영역(14c) 및 저결함영역(14d)의 양쪽 모두 위에 형성되어 있으며, 제 2의 캐리어를 양쪽 모두의 영역에 제공하고 있다. 고결함영역(46c)의 몇 개인가는, 캐소드전극(58A)과 애노드전극(58B)의 사이에 위치하고 있고, 캐소드전극(58A) 및 애노드전극(58B)으로부터의 캐리어는 영역(52a)에서 재결합한다.
본 실시의 형태에서는, 중간층(48)은, 기판(46)의 주요면(46a)(예를 들면 (0001)면) 위에 에피택셜 성장된 AlxGa1 -xN(0＜x≤1)층을 포함한다. 또, 중간층(48)에는, n형의 도펀트가 첨가되어 있다. 중간층(48)의 두께는, 본 실시형태에서는 50㎚이다. 중간층(48)의 두께는, 중간층(48)의 성장조건을 변화시킴으로써 10㎚이상 500㎚이하의 두께일 수 있지만, 이것보다 두꺼우면 균열 등의 결함이 발생할 가능성이 높아진다. 이후 설명하는 실시예에서 예시한 바와 같이, Al의 조성비가 0＜x＜0.24인 경우에서 중간층(48)의 두께가 (-5x＋1.2)㎛미만이면, 균열 등의 결함이 매우 적합하게 억제된다. 또, 중간층(48)에는 그 형성의 과정에서 탄소가 함유되어 버리지만, 해당 탄소농도는 발광소자(1A)의 전기적 특성에 문제가 없는 정도(1×1018cm-3이하)이다.
n형 질화물반도체영역(53)은, 예를 들면 n형 버퍼층(50)이라고 하는 n형의 질화물반도체를 포함하여 구성되어 있다. n형 버퍼층(50)은, 본 실시형태에 있어서의 상부층이다. 본 실시형태에 있어서의 기판(46), 중간층(48), 및 n형 버퍼층(50)은, 제 1실시형태의 GaN에피택셜기판(28)을 절단하여 반도체칩으로 해서 형성될 수 있다. n형 버퍼층(50)은, 중간층(48) 위에 GaN이 에피택셜 성장되어 이루어지고, 예를 들면 Si라고 하는 n형 도펀트가 첨가되어 n형의 도전성을 지니고 있다. 또, n형 버퍼층(50)은, 발광층(52)보다도 굴절률이 작고 또한 밴드갭이 커지게 되는 조성을 가지고 있으며, 발광층(52)에 대해서 하부 클래드로서의 역할을 완수한다. 본 실시형태에서, n형 버퍼층(50)의 두께는 예를 들면 2㎛이다.
발광층(52)은, n형 질화물반도체영역(53) 위(본 실시형태에서는 n형 버퍼층 (50) 위)에 형성되고, n형 질화물반도체영역(53) 및 p형 질화물반도체영역(55)으로부터 공급된 캐리어(전자 및 정공)가 재결합됨으로써 발광영역(52a)에서 광을 발생한다. 본 실시형태의 발광층(52)은, 장벽층과 우물층이 교대로 적층된 다중양자우물구조로 되어 있다. 일실시예는, 각 장벽층의 두께는 15㎚이며, 각 우물층의 두께는 3㎚이다. 장벽층 및 우물층은, InGaN으로 이루어지고, 인듐(In)의 조성을 변경함으로써 장벽층의 밴드갭이 우물층의 밴드갭보다 크게 되어 있다.
p형 질화물반도체영역(55)은, 예를 들면 p형 클래드층(54) 및 p형 콘택트층 (56)이라고 하는 p형의 질화물반도체의 층을 포함한다. p형 클래드층(54)은, 발광층(52) 위에 AlGaN이 에피택셜 성장되어 이루어지고, 예를 들면 Mg이라고 하는 p형 도펀트가 첨가되어 p형의 도전성을 지니고 있다. 또, p형 클래드층(54)은, 발광층(52)보다 굴절률이 작고 또한 밴드갭이 크게 되는 조성을 가지고 있으며, 발광층(52)을 위한 상부 클래드로서의 역할을 완수한다. 본 실시형태에서, p형 클래드층(54)의 두께는 예를 들면 20㎚이다.
p형 콘택트층(56)은, p형 클래드층(54)과 애노드전극(58B)을 전기적으로 접속하기 위한 층이다. p형 콘택트층(56)은, p형 클래드층(54) 위에 GaN이 에피택셜 성장되어 이루어지고, 예를 들면 Mg이라고 하는 p형 도펀트가 첨가되어 p형의 도전성을 지니고 있다. 본 실시형태에서, p형 콘택트층(56)의 두께는 150㎚이다.
캐소드전극(58A)은, 도전성재료로 이루어지고, 기판(46)에 옴접촉이 실현되고 있다. 또, 애노드전극(58B)은, 발광층(52)에서 발생한 광을 투과하는 도전성재료로 이루어지고, 그 적어도 일부와 p형 질화물반도체영역(55)(본 실시형태에서는 p형 콘택트층(56))에 옴접촉이 실현되고 있다. 애노드전극(58B)이 적어도 일부가 옴접촉을 이루도록 해도 된다.
다음에, 본 실시형태에 관한 발광소자(1A)를 제작하는 순서에 대해서, 도 7A, 도 7B, 도 7C, 도 7D, 도 7E를 참조하면서 설명한다. 도 7A ∼ 도 7E는, 발광소자(1A)를 제작하는 순서를 나타낸 도면이다.
우선, 제 1실시형태의 GaN기판(28)을 작성한다. 구체적으로는, 도 1에 나타낸 유로(12) 내의 서셉터(18) 상의 트레이(20)에, GaN단결정기판(14)을 설치한다(도 7A 참조). 다음에, 기판(14)의 주요면(14a)의 청정화처리(서멀 클리닝)를, 제 1실시형태와 마찬가지로 실시한다.
계속해서, 기판(14)의 온도(기판온도)를 1050℃로, 중간 유로 내의 압력을 1O1kPa로 각각 유지한 상태에서, Ⅲ족 원료가스, Ⅴ족 원료가스 및 도핑가스를 상기 설명의 캐리어가스와 함께, 노즐(22)로부터 기판(14) 위에 공급한다. 구체적으로는, TMG, TMA, NH3, 및 SiH4을 기판(14) 위에 공급하여, 기판(14)의 주요면(14a) 위에 n형의 AlGaN으로 이루어진 중간층(24)을 성장시킨다(중간층형성스텝, 도 7B 참조). 중간층(24)의 조성이 AlxGa1 -xN(0＜x＜0.24)가 되도록, 중간층(24)의 성장조건을 조정하는 것이 바람직하다. 또, 이때, 중간층(24)의 두께가 (-5x＋l.2)㎛미만이 되도록 성장시간을 설정하는 것이 바람직하다.
계속해서, 기판온도를 1050℃로, 중간 유로 내의 압력을 101kPa로 각각 유지하면서, TMG, NH3, 및 SiH4를 중간층(24) 위에 공급함으로써, n형의 GaN으로 이루어지고 n형 버퍼층이 되는 상부층(26)을 중간층(24) 위에 에피택셜 성장시킨다(도 7C 참조). 이렇게 해서, 기판(14), 중간층(24), 및 상부층(26)을 구비하는 GaN에피택셜기판(28)이 작성된다.
계속해서, 기판온도를 800℃로 내리고, TMG, TMI, 및 NH3을 상부층(26) 위에 공급함으로써, InGaN으로 이루어진 발광층(66)을 상부층(26) 위에 에피택셜 성장시킨다. 일실시예에서는, TMG, TMI, 및 NH3의 유량 등을 주기적으로 변경함으로써, 장벽층 및 우물층으로 이루어진 양자우물구조를 형성한다. 이어서, 기판온도를 10OO℃로 올리고, TMG, TMA, NH3, 및 Cp2Mg을 발광층(66) 위에 공급함으로써, p형의 AlGaN으로 이루어진 p형 클래드층(68)을 발광층(66) 위에 에피택셜 성장시킨다. 계속해서, 기판온도를 1O00℃로 유지한 채로, TMG, NH3, 및 Cp2Mg을 p형 클래드층 (68) 위에 공급함으로써, p형의 GaN으로 이루어진 p형 콘택트층(70)을 p형 클래드층(68) 위에 에피택셜 성장시킨다(반도체영역 형성스텝, 도 7D 참조).
이어서, 발광층(66), p형 클래드층(68), 및 p형 콘택트층(70)이 형성된 GaN에피택셜기판(28)을 유로(12) 내에서 꺼내어, GaN에피택셜기판(28)의 이면 위에 캐소드전극(58A)을, p형 콘택트층(70) 위에 애노드전극(58B)을, 각각 증착 등에 의해 형성한다. 그리고, GaN에피택셜기판(28)을 분할해서 소자단위의 반도체칩으로 하고, 기판(46), 중간층(48), n형 버퍼층(50), 발광층(52), p형 클래드층(54), 및 p형 콘택트층(56)을 구비하는 발광소자(1A)가 완성된다(도 7E 참조).
이상으로 설명한 본 실시형태에 의한 발광소자(1A) 및 그 제조방법이 가지는 효과에 대해서 설명한다. 제 1실시형태의 설명에서 설명한 바와 같이, GaN단결정으로 이루어진 기판 위에 GaN으로 이루어진 층을 직접 성장시킨 경우, 기판 표면의 일부영역에서는, 정상적인 에피택셜 성장이 일어나지 않고 구덩이가 생겨서(도 13, 도 14 참조), 중간층의 표면의 평탄성이 현저하게 손상되어 버린다. 이에 대해서 본 실시형태의 발광소자(1A) 및 그 제조방법에서는, 기판(14(46)) 위에 AlGaN으로 이루어진 중간층(24(48))을 성장시킨다. 오염물질이 기판(46) 표면의 일부에 부착되어 있고 혹은 고결함영역(14c)이 표면영역에 나타나 있는 경우에서도, AlGaN는, 기판(46) 표면의 전역에서 성장하므로, 중간층(48)의 표면(48a)을 평탄하게 형성할 수 있다. 따라서, 중간층(48) 위에 적층되는 각층의 계면(성장면)을 평탄하게 할 수 있으므로, 발광소자(1A)의 발광량이라고 하는 디바이스특성을 향상시킬 수 있다.
또, 기판(14(46)) 표면의 전역, 즉 AlGaN은 오염물질이 부착되어 있는 에어리어 혹은 고결함영역(14c)의 에어리어에까지도 성장하므로, 중간층(24(48))을 80kPa이상이라고 하는 비교적 높은 압력하에서 성장시켜도, 중간층(48)의 표면(48a)을 평탄하게 할 수 있다. 따라서, 중간층(48) 위에 적층되는 n형 버퍼층 (50), 발광층(52), p형 클래드층(540), 및 p형 콘택트층(56)을 이와 같은 비교적 높은 압력하에서 성장시켜도 각층의 계면을 평탄하게 형성할 수 있으므로, 이들의 층을 비교적 높은 압력하에서 성장시킬 수 있고, 이것에 의해 각층의 결정성을 향상시킬 수 있다. 따라서, 발광소자(1A)의 디바이스특성이 향상된다.
또, 본 실시형태에서는, n형 질화물반도체영역(53)은, 중간층(48) 위에 에피택셜 성장된 GaN으로 이루어진 n형 버퍼층(50)을 포함하는 것이 바람직하다. n형 질화물반도체영역(53)이 n형 버퍼층(50)을 포함함으로써, 예를 들면 기판(46)의 주요면(46a)에 가공 등에 의한 미소한 凹凸이 존재하여, 중간층(48)의 표면(48a)에 이 凹凸이 나타나 있는 경우라도, 중간층(48) 위에 n형 버퍼층(50)을 에피택셜 성장시킴으로써 성장면(n형 버퍼층(50)의 표면)을 평탄하게 할 수 있다. 따라서, n형 버퍼층(50) 위에 에피택셜 성장되는 각층의 결정성이 향상되므로, 발광소자(1A)에 있어서의 발광량 등의 디바이스특성이 한층 더 향상된다.
또, 본 실시형태와 같이, 중간층(48)은, n형의 전도성을 가지는 것이 바람직하다. 이 경우, 중간층(48)의 비저항이 저감되므로, 캐소드전극(58A)과 애노드전극 (58B)의 사이에 기판(46)이 설치된 세로형의 디바이스라고 하는 발광소자(1A)에 있어서, 발광량이라고 하는 디바이스특성이 한층 더 향상된다. 본 실시형태에서는 중간층(48)은 n형으로 도프되어 있지만, 소자의 구조에 따라서는 p형으로 도프되어도 된다.
또, 기판(46)의 주요면(46a)에 있어서의 고결함영역(14c)의 밀도는 기판(14)과 마찬가지로 10O[개/cm2]이상이어도 된다. 고결함영역(14c)의 밀도가 비교적 높은 경우에서도, 본 실시형태의 발광소자(1A) 및 그 제조방법에 의하면, 중간층(48) 및 중간층(48) 위에 적층되는 각층의 계면을 평탄하게 할 수 있다.
또, 본 실시형태에서는, 발광층(52)에 있어서의 발광영역(52a)이, 적어도 일부의 고결함영역(14c) 위에 걸쳐져 있다. 발광소자(1A)와 같은 발광소자에서는, 발광층(52)(중, 특히 발광영역(52a))을 보다 결정성 좋게 성장시키는 것이 바람직하다. 그러나, 종래의 발광소자에서는, 결정결함영역 위의 발광층을 결정성 좋게 형성하는 것이 곤란했으므로, 고휘도인 발광소자를 실현하는 것을 방해하는 한 요인으로 되고 있었다. 이것에 대해서, 본 실시형태의 발광소자(1A)에 의하면, 기판 (46)의 고결함영역(14c)의 배치에 관계없이 발광층(52)의 계면을 평탄하게 할 수 있으므로, 발광층(52)의 발광영역(52a)에 있어서의 결정성이 보다 좋아진다. 발광영역(52a)은, 캐소드전극(58A)과 애노드전극(58B)의 사이에 형성되어 있으며, 캐소드전극(58A)의 공급면 및 애노드전극(58B)의 공급면으로부터의 캐리어의 공급에 응답하여 광을 발생한다. 캐소드전극(58A)의 공급면 및 애노드전극(58B)의 공급면은, 발광소자(1A)에 있어서 각각의 반도체영역에 접촉하고 있다. 고결함영역(14c)은, 캐소드전극(58A)과 애노드전극(58B)의 사이에 위치하고 있다.
주의해야 할 점은, 본 실시형태에 있어서의 중간층(48)이 이른바 클래드층과는 다른 점이다. 본 실시형태의 발광소자(1A)와 같은 LED에 있어서는, 발광층 부근에 광을 가두기 위해서 클래드층은 비교적 두껍게 형성될 필요가 있다. 예를 들면, 본 실시형태의 n형 버퍼층(50)의 두께는 2㎛으로 되어 있다. 이것에 대해서, 본 실시형태의 중간층(48)의 두께는 50㎚으로 되어 있다. 중간층(48)은, 이와 같은 비교적 얇은 막두께라도 상기 설명한 효과를 매우 적합하게 이룰 수 있다.
다음에, 발광소자(1A)와는 다른 양태의 발광소자(1B)에 대해서, 도 8을 참조하면서 설명한다. 도 8은, 발광소자(1B)의 구성을 나타낸 측면단면도이다. 발광소자(1B)가 발광소자(1A)와 다른 점은, 중간층(49)의 구조이다. 발광소자(1B)에 있어서의 중간층(49) 이외의 구성에 대해서는, 상기 발광소자(1A)와 마찬가지이므로 상세한 설명을 생략한다.
발광소자(1B)는, 기판(46)의 주요면(46a) 위에 형성된 중간층(49)을 구비한다. 중간층(49)은, 교대로 적층된 제 1의 층(49A) 및 제 2의 층(49B)을 포함하고 있다. 제 1의 층(49A)은 n형에 도프된 AlxGa1 -xN(0＜x≤1)으로 이루어지고, 제 2의 층(49B)은 n형에 도프된 AlyGa1 - yN(0≤y≤1, y≠x)으로 이루어진다. 본 실시형태에서는, 제 1의 층(49A) 및 제 2의 층(49B)은, 기판(46)의 주요면(46a) 위에 교대로 적층되어 초격자구조(변형 초격자구조)를 구성하고 있으며, 그 주기의 수는 10이다. 제 1의 층(49A) 및 제 2의 층(49B)의 두께는, 예를 들면 각각 1O㎚이다.
이와 같은 발광소자(1B)의 제조방법은, 이하의 점을 제외하고 발광소자(1A)와 동일하다. 즉, 발광소자(1B)를 제조할 때에는, 중간층(49)을 형성하는 공정에 있어서, 제 1의 층(49A)을 형성한 후, 예를 들면 노즐(22)(도 1 참조)의 상류에 있는 전환밸브를 조작하여, TMA의 공급을 차단한다. 이것에 의해, 제 1의 층(49A) 위에, GaN(즉, AlyGa1 - yN(y=0))으로 이루어진 제 2의 층(49B)이 적층된다. 그리고, 이와 같은 전환밸브의 조작에 의해, 제 1의 층(49A) 및 제 2의 층(49B)을 교대로 적층하여 10층의 초격자구조를 형성한다.
제 1의 층(49A) 및 제 2의 층(49B)에 의해 초격자구조(변형 초격자구조)가 형성된 중간층(49)을 구비하는 상기 발광소자(1B)에 있어서는, 초격자구조에 의해서 기판(46)으로부터의 관통전위의 전파가 저지된다. 그것에 의해, n형 질화물반도체영역(53), 발광층(52), 및 p형 질화물반도체영역(55)의 전위밀도가 저감하여 결정성이 향상되기 때문에, 발광휘도가 높아지는 등, 디바이스특성을 향상시킬 수 있다. 제 1의 층(49A)과 제 2의 층(49B)으로 구성되는 초격자구조는, 10층에 한정되지 않고, 층수는 증감될 수 있다.
다음에, 발광소자(1A) 및 (1B)와는 다른 양태의 발광소자(1C)에 대해서, 도 9를 참조하면서 설명한다. 도 9는, 발광소자(1C)의 구성을 나타낸 단면도이다. 또한, 발광소자(1C)가 발광소자(1A) 및 (1B)와 다른 점은, 중간층(51A) 및 (51B)의 사이에 InGaN에피택셜층(57)을 구비하고 있는 점이다. 발광소자(1C)에 있어서의 InGaN에피택셜층(57) 이외의 구성에 대해서는, 상기 발광소자(1A) 및 (1B)와 마찬가지이므로 상세한 설명을 생략한다.
발광소자(1C)는, 기판(46)의 주요면(46a) 위에 형성된 중간층(51)을 구비한다. 중간층(51)은, 제 1의 층(51A) 및 제 2의 층(51B)으로 구성되어 있다. 발광소자(1C)는, 중간층(51)의 제 1의 층(51A)과 제 2의 층(51B)과의 사이에 형성된 InGaN에피택셜층(57)을 구비한다. 제 1의 층(51A) 및 제 2의 층(51B)은 각각 n형으로 도프된 AlxGa1 -xN(0＜x≤1)으로 이루어지고, InGaN에피택셜층(57)은 n형으로 도프된 InzGa1 -zN(0＜z≤1)으로 이루어진다.
발광소자(1C)의 제조방법은, 이하의 점을 제외하고 발광소자(1A)와 동일하다. 즉, 발광소자(1C)를 제조할 때에는, 중간층(51)을 형성하는 공정에 있어서, n형의 AlGaN으로 이루어진 제 1의 층(51A)을 형성한 후, TMG, TMI, NH3, 및 SiH4을 제 1의 층(51A) 위에 공급함으로써, n형의 InzGa1 -zN(0＜z≤1)으로 이루어진 InGaN에피택셜층(57)을 성장시킨다. 그리고, InGaN에피택셜층(57) 위에 n형의 AlGaN을 성장시킴으로써 제 2의 층(51B)을 형성한다.
도 9는, 이상성장의 결과로서 형성된 제 1의 층(51A)을 나타낸다. 기판(46) 위에서의 에피택셜 성장은, 적층되는 층의 재질이 AlGaN이어도, 여러 가지의 요인에 의해, 제 1의 층(51A)과 같이 이상성장이 되어 버리는 경우가 있다. 발광소자(1C)에서는, 제 1의 층(51A) 위에 InzGal -zN(0＜1)으로 이루어진 InGaN에피택셜층(57)을 성장시킨다. 이와 같이 하면, 기판(46)의 주요면(46a)이 오염되어 있으며 혹은 고결함영역(14c) 표면의 결정품질이 현저하게 낮기 때문에 중간층(51)의 제 1의 층(51A)이 이상성장해도 충분한 평탄화를 도모할 수 없는 경우라도, 이 제 1의 층(51A) 위에 InGaN으로 이루어진 층을 성장시킴으로써, 평탄한 표면(57a)을 얻을 수 있다.
계속해서, 제 2실시형태에 대한 실시예를 예시한다.
(제 1의 실시예)
우선, 제 1실시예로서, 청색 광을 발광하는 발광소자(1A)를 작성했다.
우선, GaN단결정으로 이루어진 웨이퍼형상의 기판(14)을 서셉터(18) 위의 트레이(20)에 배치하고, 유로(12) 내의 압력(화로 내 압력)을 101kPa로 유지하면서 유로(12) 내에 NH3 및 H2을 도입하고, 기판(14)의 온도를 1050℃에서 10분간 유지하여 주요면(60a)의 클리닝을 실시하였다. 다음에, 기판온도를 1050℃에서, 화로 내 압력을 101kPa로 각각 유지하면서, 유로(12) 내에 TMA, TMG, NH3, 및 SiH4을 도입하여, 두께 50㎚의 n형 Al0 .07Ga0 .93N으로 이루어진 중간층(24)을 성장시켰다. 그 후, 기판온도 및 화로 내 압력을 유지한 채로, 다시 두께 2㎛의 n형 GaN으로 이루어지고 n형 버퍼층(50)으로 이루어진 상부층(26)을 성장시켜서, GaN에피택셜기판(28)을 작성하였다.
다음에, 기판온도를 800℃까지 내리고, 두께 15㎚의 InGaN으로 이루어진 장벽층 및 두께 3㎚의 InGaN으로 이루어진 우물층을 3주기에 걸쳐서 교대로 성장시켜서, 발광층(66)을 형성하였다. 그 후, 기판온도를 다시 1000℃로 올리고, 유로(12) 내로 TMA, TMG, NH3, 및 Cp2Mg을 도입하여, 두께 20㎚의 p형 Al0 .12Ga0 .88N으로 이루어진 p형 클래드층(68)을 성장시켰다. 그리고, TMG, NH3, 및 Cp2Mg을 도입하여, 두께 50㎚의 p형 GaN으로 이루어진 p형 콘택트층(70)을 성장시켰다.
도 10은, 본 실시예에 의해서 작성된 발광소자(1A)의 p형 콘택트층(70)의 표면을 미분간섭현미경에 의해서 촬영한 사진이다. 도 10에 도시한 바와 같이, p형 콘택트층(70)의 표면은 凹凸이 적어서 평탄한 면으로 되어 있는 것을 알 수 있다. 최상부층인 p형 콘택트층(70)의 표면 상태는, 해당 하부층인 p형 클래드층(68), 발광층(66), 및 상부층(26)의 계면(성장면)상태가 반영된 것이므로, 도 10에 나타낸 사진에서, p형 클래드층(68), 발광층(66), 및 상부층(26)의 계면이 평탄한 것도 추측할 수 있다.
그 후, GaN기판(28)의 이면에 캐소드전극(58A)을 형성하고, p형 콘택트층 (70) 위에 애노드전극(58B)을 형성하였다. 그리고, GaN기판(28)을 소자로 분할해서, 발광소자(1A)를 완성시켰다. 발광소자(1A)에 전류를 연속해서 베어칩(패키징을 실시하기 전의 소자)으로 인가한바, 전류값 20㎃이고 발광파장 450㎚이 되며, 발광량 3㎽을 얻을 수 있었다.
또한, 본 발명자들은, 본 실시예에 있어서 중간층(48)의 두께 및 Al조성비를 여러 가지로 설정해서 발광소자(1A)의 작성을 시도하였다. 도 11A는, 13과 같은 두께 및 Al조성비로 작성된 중간층(48)에 대해서, 균열(크래크)의 유무를 조사한 결과를 나타낸 도면이다. 도 11A는, 중간층(48)의 막두께, 및 PL파장으로부터 인도되는 Al조성비 x를 아울러 표시하고 있다.
도 11B는, 도 11A에 나타낸 13과 같은 중간층(48)에 대해서, 두께 및 Al조성비와 균열의 유무와의 상관을 나타낸 그래프이다. 도 11B를 참조하면, 직선 A(두께 = －5x＋1.2, 0＜x＜0.24)를 경계로 해서, 중간층(48)에 있어서의 균열의 유무가 명확하게 다른 것을 알 수 있다. 즉, Al조성비 x가 0＜x＜0.24의 범위 내일 때에, 중간층(48)의 두께가 (－5x＋1.2)㎛미만이면, 균열이 발생하지 않고 중간층(48)이 매우 적합하게 성장하는 것을 발견하였다.
(제 2의 실시예)
계속해서, 제2 실시예로서, 청색 광을 발광하는 발광소자(1B)를 작성하였다. 우선, 기판(14)을 트레이(20)에 배치하고, 제1 실시예와 마찬가지로 해서 주요면 (14a)의 클리닝을 실시하였다. 다음에, 기판온도를 1050℃에서, 화로 내 압력을 101kPa로 각각 유지하면서, 유로(12) 내에 TMA, TMG, NH3, 및 SiH4를 도입하여, 두께 10㎚의 n형 Al0 .14Ga0 .86N, 두께 1O㎚의 n형 GaN을 교대로 10주기 적층해서, 중간층을 성장시켰다. 그 후, 제1 실시예와 마찬가지로 해서 n형 버퍼층, 발광층, p형 클래드층, 및 p형 콘택트층을 성장시켰다. 이렇게 해서 성장시킨 p형 콘택트층 표면을 미분간섭현미경에 의해서 관찰한바, 제1 실시예와 마찬가지로 해당 표면이 평탄하게 형성되어 있었다.
그 후, 기판(14)의 이면에 캐소드전극(58A)을 형성하고, p형 콘택트층 위에 애노드전극(58B)을 형성하였다. 그리고, 기판(14)을 소자로 분할하여, 발광소자(1B)를 완성시켰다. 이렇게 해서 작성된 발광소자(1B)에 전류를 베어칩에 연속해서 인가한바, 전류값 20㎃이고 발광파장 450㎚이 되며, 발광량 5㎽를 얻을 수 있었다.
(실험예)
계속해서, 상기 각 실시예의 효과를 검증하기 위한 비교예를 예시한다. 여기에서는, 비교예로서 중간층을 구비하지 않은 발광소자를 작성하였다.
우선, GaN단결정으로 이루어진 기판을 서셉터(18) 위의 트레이(20)에 배치하고, 제1 실시예와 마찬가지로 해서 주요면의 클리닝을 실시하였다. 다음에, 기판온도를 1050℃에서, 화로 내 압력을 101kPa로 각각 유지하면서, 유로(12) 내에 TMG, NH3, 및 SiH4를 도입하여, 두께 2㎛의 n형 GaN을 성장시켰다. 그 후, 제1 실시예와 마찬가지로 해서, 발광층, p형 클래드층, 및 p형 콘택트층을 순차 성장시켰다.
도 12는, 본 비교예에 의해서 작성된 발광소자의 p형 콘택트층의 표면을 미분간섭현미경에 의해서 촬영한 사진이다. 도 12에 도시한 바와 같이, 본 실험예에 있어서의 p형 콘택트층의 표면은 凹凸이 많아서, 평탄성이 그다지 좋지 않았다. 따라서, p형 클래드층, 발광층, 및 n형 버퍼층의 계면도 또한 평탄성이 좋지 않다고 추측할 수 있다.
그 후, 기판의 이면에 캐소드전극을 형성하고, p형 콘택트층 위에 애노드전극을 형성하였다. 그리고, 기판을 소자로 분할하여, 발광소자를 완성시켰다. 이렇게 해서 작성된 발광소자에 전류를 연속해서 베어칩에 인가한바, 전류값 20㎽이고 발광파장 450㎚이 되며, 발광량 1㎽밖에 얻을 수 없었다. 이것에 의해, 상기 각 실시예에서는, 기판 위에 중간층을 구비함으로써, 발광소자의 디바이스특성이 향상되고 있음이 증명되었다.
본 발명은 상기 실시형태 및 실시예에 한정되는 것은 아니고, 여러 가지 변형이 가능하다. 예를 들면, 중간층을 구성하는 AlxGa1 -xN(0＜x≤1), AlyGa1 - yN(0≤y≤ 1)의 조성은, x=0.08이나 x=0.16, y=0에 한정되지 않고, 적절히 증감하는 것이 가능하다. 또, InGaN에피택셜층을 구성하는 InzGa1 - zN의 조성은, z=0.10에 한정되지 않고, 0＜z≤1의 범위에서 적절히 증감하는 것이 가능하다. 또, 기판의 재료로서는, 상기 설명한 단결정GaN 외에, 다결정GaN을 이용해도, 본 발명의 효과를 매우 적합하게 얻을 수 있다.
또, 상기 제 2실시형태에서는 중간층 위에 n형 반도체영역이 형성되고, 그 위에 활성층을 사이에 두고 p형 반도체영역이 형성되어 있지만, 중간층 위에 p형 반도체영역이 형성되고, 그 위에 활성층을 사이에 두고 n형 반도체영역이 형성되어도 된다.
또, 상기 제 2실시형태에서는 본 발명의 질화물반도체소자로서 발광소자를 예시했지만, 본 발명은 이에 한정되지 않고, Ⅲ족 질화물로 이루어진 n형 영역 및 p형 영역을 가지는 트랜지스터 등에도 매우 적합하게 이용된다.
매우 적합한 실시의 형태에 있어서 본 발명의 원리를 도시하여 설명해 왔지만, 본 발명은, 그와 같은 원리로부터 일탈하는 일 없이 배치 및 상세함에 있어서 변경될 수 있는 것은, 당업자에 의해서 인식된다. 예를 들면, 커패시터비 및 커패시터 사이즈, 커패시터값, 신호타이밍, 검지방법, 또 제어신호의 수 및 성질이, 필요한 바와 같이 변경될 수 있다. 따라서, 특허청구의 범위 및 그 정신의 범위로부터 오는 모든 수정 및 변경에 권리를 청구한다.
<도면의 주요부분에 대한 부호의 설명>
1A, 1B, 1C: 발광소자 10: 기상성장장치
12A: 상류 유로 12B: 중간 유로
12C: 하류 유로 14: GaN단결정기판
14a, 46a, 60a: 주요면 14a, 14b: 표리면
14c: 고결함영역 14d: 저결함영역
16: 히터 18: 서셉터
20: 트레이 22: 노즐
24A, 24B, 24C, 48, 49, 51: 중간층 24a, 26a: 성장면
26: 상부층 28, 44: GaN에피택셜기판
32: 에피택셜박막 34, 57: InGaN에피택셜층
40, 46: 기판 40a, 46a: 기판표면
40c: 고(저)밀도결함영역 42: GaN호모에피택셜층
42a: 피트 50: n형 버퍼층
52, 66: 발광층 52a: 영역
53: n형 질화물반도체영역 54, 68: P형 클래드층
55: p형 질화물반도체영역 56, 70: P형 콘택트층
58A: 캐소드전극 58B: 애노드전극

Claims (13)

  1. GaN단결정으로 이루어진 기판과,
    상기 기판 위에 에피택셜 성장되어 제 1의 AlxGa1 -xN(0＜x≤1) 에피택셜중간층과,
    상기 제 1의 AlxGa1 - xN 중간층 위에 에피택셜 성장되어 GaN으로 이루어진 상부층을 구비하는 것을 특징으로 하는 GaN기판.
  2. 제 1항에 있어서,
    상기 제 1의 AlxGa1 - xN 에피택셜중간층은 탄소를 함유하고 있으며, 상기 제 1의 AlxGa1 - xN 에피택셜중간층에 있어서의 탄소농도는 1×1018cm- 3이하인 것을 특징으로 하는 GaN기판.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1의 AlxGa1 - xN 에피택셜중간층에는 도펀트(dopant)가 첨가되어 있으며, 이 도프된 제 1의 AlxGa1 - xN 에피택셜중간층은 n형 또는 p형의 전도성을 가지는 것을 특징으로 하는 GaN기판.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    제 2의 AlyGal - yN(0≤y≤1, y≠x) 에피택셜중간층과,
    제 3의 AlzGal - zN(0≤z≤1, z≠y) 에피택셜중간층을 부가해서 구비하고,
    상기 제 2의 AlyGal - yN 에피택셜중간층 및 제 3의 AlzGal - zN 에피택셜중간층은, 그 조성에 있어서 상기 제 1의 AlxGal - xN 에피택셜중간층과 다르고, 상기 제 1의 AlxGal-xN 에피택셜중간층, 상기 제 2의 AlyGal - yN 에피택셜중간층 및 상기 제 3의 AlzGal-zN 에피택셜중간층은, 초격자구조를 구성하도록 배치되어 있는 것을 특징으로 하는 GaN기판.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    제 4의 AluGal -uN(0＜u≤1) 에피택셜중간층을 부가해서 구비하고,
    상기 제 1의 AlxGal -x 에피택셜중간층과 상기 제 4의 AlvGal - vN 에피택셜중간층의 사이에 형성된 InvGal -vN(0＜v≤1) 에피택셜층을 부가해서 구비하는 것을 특징으로 하는 GaN기판.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제 1의 AlxGal -x 에피택셜중간층은, 두께 (-5x＋1.2)㎛미만의 AlxGal -xN(0＜x<0.24)으로 이루어지는 것을 특징으로 하는 GaN기판.
  7. GaN단결정으로 이루어진 기판 위에, 제 1의 AlxGal -xN(0＜x≤1) 중간층을 에피택셜 성장하는 스텝과,
    상기 제 1의 AlxGal - xN 중간층 위에, GaN으로 이루어진 상부층을 에피택셜 성장하는 스텝을 가지는 것을 특징으로 하는 GaN기판의 제조방법.
  8. 제 7항에 있어서,
    상기 제 1의 AlxGal - xN 중간층에는 탄소가 함유되어 있으며, 상기 제 1의 AlxGal-xN 중간층에 있어서의 탄소농도는 1×1O18cm- 3이하인 것을 특징으로 하는 GaN기판의 제조방법.
  9. 제 7항 또는 제 8항에 있어서,
    상기 제 1의 AlxGal - xN 중간층을 형성할 때에 도펀트를 첨가해서, 상기 제 1의 AlxGal - xN 중간층을 n형 또는 p형으로 하는 것을 특징으로 하는 GaN기판의 제조방법.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서,
    상기 제 1의 AlxGal - xN 중간층을 형성한 후에, 제 2의 AlyGal - yN(0≤y≤1, y≠x) 중간층을 형성하는 스텝과,
    상기 제 1의 AlxGal - xN 중간층을 형성한 후에, 제 3의 AlzGal - zN(0≤z≤1, z≠y) 중간층을 형성하는 스텝을 부가해서 구비하고,
    상기 제 2의 AlyGal - yN 중간층 및 제 3의 AlzGal - zN 중간층은, 그 조성에 있어서 상기 제 1의 AlxGal - xN 중간층과 다르고, 상기 제 1의 AlxGal - xN 중간층, 상기 제 2의 AlyGal - yN 중간층 및 상기 제 3의 AlzGal - zN 중간층은, 초격자구조를 구성하는 것을 특징으로 하는 GaN기판의 제조방법.
  11. 제 7항 내지 제 10항 중 어느 한 항에 있어서,
    제 4의 AlvGal -vN(0＜v≤1, z≠y) 중간층을 형성하는 공정과,
    상기 제 1의 AlxGal - xN 중간층과 상기 제 4의 AlvGal - vN 중간층의 사이에 형성된 InwGal -wN(0＜w≤1) 에피택셜층을 형성하는 스텝을 부가해서 구비하는 것을 특징으로 하는 GaN기판의 제조방법.
  12. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 제 1의 AlxGal - xN 중간층은, 두께 (-5x＋1.2)㎛미만의 AlxGal -xN(0＜x＜0.24)으로 이루어지는 것을 특징으로 하는 GaN기판의 제조방법.
  13. 제 7항 내지 제 12항 중 어느 한 항에 있어서,
    상기 제 1의 AlxGal - xN 중간층 및 상기 상부층은 80kPa이상의 압력하에서 성장되는 것을 특징으로 하는 GaN기판의 제조방법.
KR1020110014950A 2003-06-26 2011-02-21 ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법 KR101188501B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003183173 2003-06-26
JPJP-P-2003-183173 2003-06-26
JP2004173059A JP4229005B2 (ja) 2003-06-26 2004-06-10 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
JPJP-P-2004-173059 2004-06-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048173A Division KR101182019B1 (ko) 2003-06-26 2004-06-25 ＧａＮ기판, ＧａＮ기판을 제조하는 방법,질화물반도체소자 및 질화물반도체소자를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20110025198A true KR20110025198A (ko) 2011-03-09
KR101188501B1 KR101188501B1 (ko) 2012-10-08

Family

ID=33422211

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040048173A KR101182019B1 (ko) 2003-06-26 2004-06-25 ＧａＮ기판, ＧａＮ기판을 제조하는 방법,질화물반도체소자 및 질화물반도체소자를 제조하는 방법
KR1020110014950A KR101188501B1 (ko) 2003-06-26 2011-02-21 ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040048173A KR101182019B1 (ko) 2003-06-26 2004-06-25 ＧａＮ기판, ＧａＮ기판을 제조하는 방법,질화물반도체소자 및 질화물반도체소자를 제조하는 방법

Country Status (6)

Country Link
US (1) US7387678B2 (ko)
EP (1) EP1492158A3 (ko)
JP (1) JP4229005B2 (ko)
KR (2) KR101182019B1 (ko)
CN (1) CN100483627C (ko)
TW (1) TW200516649A (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
US7508001B2 (en) * 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5151139B2 (ja) * 2006-12-19 2013-02-27 住友電気工業株式会社 半導体発光素子
JP2008246604A (ja) * 2007-03-29 2008-10-16 Fujitsu Ltd マイクロ可動素子、ウエハ、およびウエハ製造方法
JP2008300541A (ja) * 2007-05-30 2008-12-11 Sumitomo Electric Ind Ltd 半導体発光素子及びそれに用いる素子形成用基板
KR100972974B1 (ko) * 2007-12-17 2010-07-29 삼성엘이디 주식회사 Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
US8259769B1 (en) 2008-07-14 2012-09-04 Soraa, Inc. Integrated total internal reflectors for high-gain laser diodes with high quality cleaved facets on nonpolar/semipolar GaN substrates
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US9531164B2 (en) 2009-04-13 2016-12-27 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
US8750342B1 (en) 2011-09-09 2014-06-10 Soraa Laser Diode, Inc. Laser diodes with scribe structures
US8355418B2 (en) 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
US9927611B2 (en) 2010-03-29 2018-03-27 Soraa Laser Diode, Inc. Wearable laser based display method and system
JP2012009783A (ja) * 2010-06-28 2012-01-12 Meijo Univ Ｉｉｉ族窒化物系太陽電池
US8816319B1 (en) 2010-11-05 2014-08-26 Soraa Laser Diode, Inc. Method of strain engineering and related optical device using a gallium and nitrogen containing active region
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
US9025635B2 (en) 2011-01-24 2015-05-05 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a support member
US9318875B1 (en) 2011-01-24 2016-04-19 Soraa Laser Diode, Inc. Color converting element for laser diode
US9595813B2 (en) 2011-01-24 2017-03-14 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a substrate member
US9093820B1 (en) 2011-01-25 2015-07-28 Soraa Laser Diode, Inc. Method and structure for laser devices using optical blocking regions
JP2011109136A (ja) * 2011-02-22 2011-06-02 Sumitomo Electric Ind Ltd 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP2012074740A (ja) * 2011-12-28 2012-04-12 Sumitomo Electric Ind Ltd 半導体発光素子
WO2013141617A1 (en) * 2012-03-21 2013-09-26 Seoul Opto Device Co., Ltd. Method of fabricating non-polar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
JP5641029B2 (ja) * 2012-09-24 2014-12-17 住友電気工業株式会社 Ｉｉｉ族窒化物系電子デバイス
EP2767620B1 (en) 2013-02-15 2024-10-09 AZUR SPACE Solar Power GmbH P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
US9379525B2 (en) 2014-02-10 2016-06-28 Soraa Laser Diode, Inc. Manufacturable laser diode
US9368939B2 (en) 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US9520695B2 (en) 2013-10-18 2016-12-13 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region
US9209596B1 (en) 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9871350B2 (en) 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9564736B1 (en) 2014-06-26 2017-02-07 Soraa Laser Diode, Inc. Epitaxial growth of p-type cladding regions using nitrogen gas for a gallium and nitrogen containing laser diode
CN104201256B (zh) * 2014-08-26 2017-09-26 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN104332545A (zh) * 2014-09-02 2015-02-04 中国科学院半导体研究所 低电阻率p型铝镓氮材料及其制备方法
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
KR102291883B1 (ko) * 2014-12-22 2021-08-20 주식회사 케이씨텍 화학 기계적 연마 공정이 행해진 웨이퍼의 처리 장치
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
US9666677B1 (en) 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US10938182B2 (en) 2015-08-19 2021-03-02 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
US11437775B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. Integrated light source using a laser diode
US11437774B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. High-luminous flux laser-based white light source
US10879673B2 (en) 2015-08-19 2020-12-29 Soraa Laser Diode, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
CN106783533B (zh) * 2016-11-11 2020-01-07 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
EP3958333A4 (en) * 2019-04-19 2022-06-08 Sony Group Corporation COMPOUND SEMICONDUCTOR LAYER LAMINATE AND METHOD FOR PRODUCTION THEREOF, AND LIGHT-EMITTING DEVICE
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
US11228158B2 (en) 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847000B2 (ja) 1997-11-26 2006-11-15 日亜化学工業株式会社 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP2000012979A (ja) 1998-06-26 2000-01-14 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP2000340509A (ja) 1999-05-26 2000-12-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US7141444B2 (en) * 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001326245A (ja) 2000-05-16 2001-11-22 Hitachi Ltd 半導体装置およびその製造方法
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP2002190635A (ja) 2000-12-20 2002-07-05 Sharp Corp 半導体レーザ素子およびその製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4948720B2 (ja) 2001-08-29 2012-06-06 シャープ株式会社 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP2003229638A (ja) 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子

Also Published As

Publication number Publication date
CN100483627C (zh) 2009-04-29
JP2005039223A (ja) 2005-02-10
KR101188501B1 (ko) 2012-10-08
KR101182019B1 (ko) 2012-09-11
US7387678B2 (en) 2008-06-17
EP1492158A2 (en) 2004-12-29
EP1492158A3 (en) 2009-11-11
CN1577743A (zh) 2005-02-09
TW200516649A (en) 2005-05-16
KR20050001460A (ko) 2005-01-06
US20040262624A1 (en) 2004-12-30
TWI352378B (ko) 2011-11-11
JP4229005B2 (ja) 2009-02-25

Similar Documents

Publication Publication Date Title
KR101188501B1 (ko) ＧａＮ기판, ＧａＮ기판을 제조하는 방법, 질화물반도체소자 및 질화물반도체소자를 제조하는 방법
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US7629619B2 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
KR20100023960A (ko) 질화물 반도체 발광 소자 및 질화물 반도체의 제조 방법
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
JP2006332258A (ja) 窒化物半導体装置及びその製造方法
JP3545197B2 (ja) 半導体素子およびその製造方法
KR100714629B1 (ko) 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
JP4668225B2 (ja) 窒化物半導体発光素子の製造方法
JPH10247744A (ja) 半導体発光素子およびその製法
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JP5149093B2 (ja) ＧａＮ基板及びその製造方法、並びに窒化物半導体素子及びその製造方法
KR20080026882A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP3753369B2 (ja) 窒化物系半導体発光素子
KR101669638B1 (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
US9564552B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR100809226B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR20090002165A (ko) 반도체 발광소자 및 그 제조 방법
JP4198003B2 (ja) 窒化物半導体発光素子
KR20070109695A (ko) Ｌｅｏ를 이용한 발광다이오드 제조방법과, 이에 의해제조되는 발광다이오드
JP4057473B2 (ja) 化合物半導体発光素子及びその製造方法
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee