CN100483627C - GaN基底和其制备方法、氮化物半导体器件和其制备方法 - Google Patents

GaN基底和其制备方法、氮化物半导体器件和其制备方法 Download PDF

Info

Publication number
CN100483627C
CN100483627C CNB2004100628322A CN200410062832A CN100483627C CN 100483627 C CN100483627 C CN 100483627C CN B2004100628322 A CNB2004100628322 A CN B2004100628322A CN 200410062832 A CN200410062832 A CN 200410062832A CN 100483627 C CN100483627 C CN 100483627C
Authority
CN
China
Prior art keywords
intermediate layer
zone
dislocation
gan
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100628322A
Other languages
English (en)
Other versions
CN1577743A (zh
Inventor
秋田胜史
高须贺英良
中山雅博
上野昌纪
三浦广平
京野孝史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1577743A publication Critical patent/CN1577743A/zh
Application granted granted Critical
Publication of CN100483627C publication Critical patent/CN100483627C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

GaN基底28包括GaN单晶基底14、在基底14上外延生长的AlxGa1-xN中间层24(0＜x≤1)和在中间层24上生长的GaN外延层26。中间层24由AlGaN制成，这个AlGaN生长在其上有污点和其中有高位错区域的基底的整个表面14a上。这样，中间层24正常地生长在基底14上，可使中间层24的生长表面24a平整。由于生长表面24a是平整的，在中间层24上外延生长的GaN外延层26的生长表面26a也是平整的。

Description

GaN基底和其制备方法、氮化物半导体器件和其制备方法
技术领域
本发明涉及一种GaN外延基底和其制备方法以及一种氮化物半导体器件和其制备方法。
背景技术
氮化镓(GaN)是发光器件的引人注目的基底材料。例如，日本专利申请公开第2001-102307号公开了GaN基底的形成。在这个GaN基底的形成中，用侧向生长方法在半导体单晶基底例如砷化镓(GaAs)基底上生长GaN厚层。然后从GaN厚层上除去GaAs基底，在那儿形成一个或多个GaN基底。
在其上加工半导体器件之前，在这样的GaN基底上生长外延层以形成GaN外延基底。如日本专利申请公开第2000-340509号公布中公开的，在其上生长和基底组成相同的GaN均相外延层作为外延层，因为研究人员认为均相外延层的生长可减少缺陷例如穿透位错(threading dislocation)的数目。特别地，因为在激光二极管的半导体层中的螺纹错位影响其寿命，均相外延层用于GaN为基础的半导体激光二极管。
发明内容
但是，以这种方式制备的GaN基底有下列问题：如果部分表面被污染，GaN均相外延层不正常地在GaN基底的该部分表面上生长。参照图13解释这一点。在GaN单晶基底40上生长GaN均相外延层42制备GaN外延基底44的情况中，GaN均相外延层42不正常地在基底40的表面40a的一些区域例如区域40b和下陷区域例如形成凹痕的那些区域上生长。它们严重地损坏了GaN外延基底44的表面平整度。发生凹痕的原因之一可能是生产基底40过程中附着在基底表面40a上并保留在基底40上直到生长GaN均相外延层42的步骤的污点。
如在该文献中描述的那样制备的GaN基底的表面有穿透位错密度很高的区域。它的另外一个原因可能是这样的晶体质量差的密集位错区域。将参考图14A-14D解释这个。如图14A所示，GaN基底40有许多以Z方向延伸的高位错区域40c。低位错区域40d围绕着具有其穿透位错密度远远高于低位错区域40d的穿透位错密度的每一个高位错区域40c。高位错区域40c的顶部是岛状，分布在基底表面。如果GaN均相外延层42生长在表面40a上，如图4C所示，GaN半导体主要生长在低位错区域40d，GaN半导体层不能在高位错区域40c上良好地生长，导致如图4D所示的在GaN均相外延层42的表面上发生凹痕42a。这些凹痕严重地损坏GaN外延基底44的表面的平整度。发明人在其上进行了详细的研究，结果发现一种能降低发生在外延层表面中的凹痕的技术。
本发明的一个目的是提供一种有平整表面的外延GaN基底和一种其制备方法，提供一种氮化物半导体器件和一种其制备方法。
根据本发明的一个方面，GaN基底包括GaN单晶基底、第一AlxGa1-xN中间外延层(0<x≤1)和GaN外延层。GaN单晶基底包括一个低位错区域和多个高位错区域。低位错区域有穿透位错的第一个密度。每一个高位错区域都有穿透位错的第二个密度。低位错区域围绕着每个高位错区域。在高位错区域中的穿透位错的第二个密度高于低位错区域中的穿透位错的第一个密度。低位错区域和高位错区域出现在GaN单晶基底的表面。第一AlxGa1-xN中间外延层(0<x≤1)配置在表面上。GaN外延层配置在第一AlxGa1-xN中间外延层。
根据本发明的另一个方面，GaN基底包括GaN单晶基底、在GaN单晶基底上生长的第一中间AlxGa1-xN外延层(0<x≤1)和在中间层上生长的GaN外延层。
在GaN外延基底中，中间层配置在GaN基底和上层之间。中间层由AlGaN制成，发明人发现AlGaN可以生长在GaN基底的整个表面上，即甚至生长在其上有污点和其中有密集穿透位错的区域上。中间层正常地生长在基底上形成它的平整生长表面(即上表面)。有中间层的平整生长表面时，在中间层上外延生长的上层的生长表面也是平整的。
在本发明的GaN基底中，优选地，高位错区域分布在低位错区域，表面上高位错区域的密度等于或大于100cm-2。即使高位错区域的密度如上述相当地高，也可使中间层和上层的生长表面平整。
在本发明的GaN外延基底中，优选第一AlxGa1-xN中间外延层包含碳，中间层中碳浓度不大于1×1018cm-3。中间层的电特性可以被改进。
在本发明的GaN外延基底中，第一AlxGa1-xN中间外延层用掺杂剂掺杂，掺杂的第一AlxGa1-xN中间外延层有n型导电和p型导电中的一种。由于掺杂降低了中间层的电阻率，使用GaN外延基底可以改进发光二极管(LEDs)、异质结双极晶体管(HBTs)等的器件特性。
本发明的GaN基底进一步包括第二AlyGa1-yN中间层(0≤y≤1，y≠x)和第三AlzGa1-zN中间层(0≤z≤1，z≠y)。第一AlxGa1-xN中间外延层和第三AlzGa1-zN中间外延层在组成上不同于第二AlyGa1-yN中间层。安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间层和第三AlzGa1-zN中间层以形成超晶格结构。超晶格结构阻止GaN基底的穿透位错穿过其延伸。
本发明的GaN基底进一步包括第四AluGa1-uN外延中间层(0<u≤1)；和配置在第一中间AlxGa1-xN外延层和第四AluGa1-uN外延中间层之间的InvGa1-vN外延层(0<v≤1)。InvGa1-vN外延层可使其平整度更好。
在本发明的GaN基底中，第一中间AlxGa1-xN层由厚度小于(-5x+1.2)微米的AlxGa1-xN(0<x<0.24)制成。上述厚度的中间层防止缺陷例如其中裂纹的发生。
根据本发明的另一方面，一种制备GaN基底的方法包括如下步骤：在GaN单晶基底的表面上外延生长第一AlxGa1-xN中间层(0<x≤1)、在中间层上外延生长GaN层。GaN单晶基底包括一个低位错区域和多个高位错区域。低位错区域围绕着每个高位错区域。低位错区域有穿透位错的第一个密度。每一个高位错区域有穿透位错的第二个密度。在高位错区域中穿透位错的第二个密度高于低位错区域中穿透位错的第一个密度。低位错区域和高位错区域出现在GaN单晶基底的表面。
根据本发明的另一方面，一种制备GaN基底的方法包括如下步骤：在GaN单晶基底上外延生长第一AlxGa1-xN中间层(0<x≤1)，和在中间层上外延生长GaN层。
在上述方法中，在基底上沉积GaN上层之前，在基底上沉积AlGaN中间层。发明人发现AlGaN中间层生长在GaN基底的整个表面上，即甚至在其上有污点的和其中有穿透位错的密集密度的区域上也能生长。沉积在GaN基底上的中间层的表面(即上表面)是平整的，这样在中间层上外延生长的上层表面也是平整的。
在本发明的方法中，表面上高位错区域的密度等于或大于100cm-2。即使高位错区域的密度如上述那样相当地高，也可以使中间层和上层的生长表面平整。
在本发明的方法中，优选第一AlxGa1-xN中间层包含碳，第一中间AlxGa1-xN层中的碳浓度不大于1×1018cm-3。中间层的电特性得以改进。
在本发明的方法中，在生长第一AlxGa1-xN中间层的步骤中用掺杂剂掺杂第一AlxGa1-xN中间层，第一中间AlxGa1-xN层有n型或p型导电。由于掺杂降低了中间层的电阻率，GaN外延基底可以改进发光二极管(LEDs)、异质结双极晶体管(HBTs)等的器件特性。
本发明的方法进一步包括如下步骤：形成第二AlyGa1-yN中间层(0≤y≤1，y≠x)和形成第三AlzGa1-zN中间层(0≤z≤1，z≠y)。第二AlyGa1-yN中间层在组成上不同于第一AlxGa1-xN中间层。第三AlzGa1-zN中间层在组成上不同于第二中间AlyGa1-yN层。安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间层和第三AlzGa1-zN中间层以形成超晶格结构。超晶格结构阻止GaN基底的穿透位错穿过其延伸。
本发明的方法进一步包括如下步骤：形成InuGa1-uN外延层(0<u≤1)；和形成第四AlvGa1-vN中间层(0<v≤1)。InuGa1-uN(0<u≤1)外延层配置在第一AlxGa1-xN中间层和第四AlvGa1-vN中间层之间。InzGa1-zN外延层获得GaN外延基底的更好的平整度。
在本发明的方法中，第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。上述厚度的中间层防止其裂纹等发生。
在本发明的方法中，第一AlxGa1-xN中间层和GaN层在不小于80kPa的压力下生长在GaN基底的整个表面即甚至在其上有污点和其中有穿透位错密集密度的区域上。沉积在GaN基底上的中间层的表面(即上表面)是平整的，这样在不小于80kPa的高压下生长的中间层的生长表面(上表面)可以变得平整。因此，可以获得有优异晶体质量的中间层和上层。
根据本发明的还一个方面，氮化物半导体器件包括：GaN单晶基底、第一AlxGa1-xN中间外延层(0<x≤1)，n型氮化物半导体区域和p型氮化物半导体区域。GaN单晶基底包括一个低位错区域和多个高位错区域。低位错区域有穿透位错的第一个密度。每一个高位错区域有穿透位错的第二个密度。低位错区域围绕着每一个高位错区域。穿透位错的第二个密度高于穿透位错的第一个密度。低位错区域有穿透位错的第一个密度。每一个高位错区域有穿透位错的第二个密度。低位错区域和高位错区域出现在GaN单晶基底的表面。第一AlxGa1-xN中间外延层(0<x≤1)配置在表面上。n型氮化物半导体区域和p型氮化物半导体区域都配置在中间层上。
在氮化物半导体器件中，中间层配置在基底上。发明人发现，AlGaN生长在GaN基底的整个表面上，即甚至在其上有污点的和其中有高密度的穿透位错的区域上也能生长。由于AlGaN中间外延层正常地生长在GaN基底上并且它的生长表面(即上表面)是平整的，在中间层上形成的n型氮化物半导体区域和p型氮化物半导体区域的界面的平整度被改进。这样，氮化物半导体器件的器件特性(例如发射量等)也被改进。
在本发明的氮化物半导体器件中，表面上高位错区域的密度等于或大于100cm-2。即使高位错区域的密度如上述那样相当地高，也可以使中间层和上层的生长表面平整。
在本发明的氮化物半导体器件中，n型氮化物半导体区域和p型氮化物半导体区域中的一个包括在第一AlxGa1-xN外延中间层上外延生长的GaN上层。在这个氮化物半导体器件中，甚至当基底表面有小的不平整度时，通过在中间层上外延生长上层也可以使上层的生长表面平整。因此，可以得到有优异晶体质量的n型氮化物半导体区域和p型氮化物半导体区域。
本发明的氮化物半导体器件进一步包括配置在n型氮化物半导体区域和p型氮化物半导体区域之间的发光层。n型氮化物半导体区域和p型氮化物半导体区域的每一个都包括包覆层。由于发光层、n型包覆层和p型包覆层都生长在上层的平整表面上，它们的界面的平整度被改进，由此改进了器件的发光特性。
本发明的氮化物半导体器件进一步包括阴极电极和阳极电极。GaN单晶基底配置在阴极电极和阳极电极之间。发光层包括产生光的区域。产生光的区域配置在一个或多个高位错区域上。产生光的区域配置在阴极电极和阳极电极之间。在这个氮化物半导体器件中，甚至在高位错区域上也可以使发光层的生长平整，这样甚至在高位错区域上也可以使产生光的区域的晶体质量优异。
在本发明的氮化物半导体器件中，第一AlxGa1-xN中间外延层包含碳，掺杂的第一AlxGa1-xN中间外延层有不大于1×1018cm-3的碳浓度。这样，中间层的电特性被改进。
在本发明的氮化物半导体器件中，第一AlxGa1-xN中间外延层用掺杂剂掺杂，掺杂的第一AlxGa1-xN中间层有n型导电和p型导电中的一种。由于掺杂的中间层的电阻率降低，氮化物半导体器件的器件特性得到改进。
本发明的氮化物半导体器件进一步包括第二AlyGa1-yN中间外延层(0≤y≤1，y≠x)和第三AlzGa1-zN中间外延层(0≤z≤1，z≠y)。第一AlxGa1-xN中间外延层和第三AlzGa1-zN中间外延层在组成上不同于第二AlyGa1-yN中间层。安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间外延层和第三AlzGa1-zN中间外延层以形成超晶格结构。超晶格结构防止穿透位错穿过其延伸，由此形成有优异的晶体质量的n型氮化物半导体区域和p型半导体区域。
本发明的氮化物半导体器件进一步包括第四AluGa1-uN外延中间层(0<u≤1)；和配置在第一中间AlxGa1-xN外延层和第四AluGa1-uN外延中间层之间的InvGa1-vN外延层(0<v≤1)。这个InzGa1-zN外延层使第四AluGa1-uN中间层平整。
在本发明的氮化物半导体器件中，第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。厚度小于(-5x+1.2)微米的第一AlxGa1-xN中间层防止缺陷例如裂纹的发生。
本发明的还一个方面是一种制备氮化物半导体器件的方法。该方法包括如下步骤：在不低于80kPa的压力下在GaN单晶基底的表面上外延生长AlxGa1-xN中间层(0<x≤1)、在不低于80kPa的压力下在中间层上外延生长n型氮化物半导体区域和p型氮化物半导体区域。GaN单晶基底包括一个低位错区域和多个高位错区域。低位错区域围绕着每个高位错区域。每一个高位错区域有穿透位错的第二个密度。低位错区域有穿透位错的第一个密度。在高位错区域中的穿透位错的第二个密度高于低位错区域中的穿透位错的第一个密度。低位错区域和高位错区域出现在基底的表面。
在氮化物半导体器件中，在GaN基底上生长AlxGa1-xN中间层。由于AlGaN生长在具有其上有污点的和高密度穿透位错的区域的GaN基底表面，甚至当在不低于80KPa的压力下生长中间层时，也可以使中间层的生长表面平整。
在本发明的方法中，表面上高位错区域的xa密度等于或大于100cm-2。即使高位错区域的密度如上述那样相当地高，也可使中间层和n型和p型氮化物区域的生长表面平整。
在本发明的方法中，第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。即使在不低于80kPa的相当高的压力下生长中间层，也可使中间层的生长表面(即上表面)平整。因此，通过在这样相当高的压力下生长每一层，得到有良好的结晶度的中间层、n型氮化物半导体区域和p型氮化物半导体区域，从而改进氮化物半导体器件的器件特性。
如上述，提供了一种有平整表面的GaN基底、其制备方法、一种氮化物半导体器件和其制备方法。
附图的简要说明
图1是表示在根据本发明的第一种方案的外延基底的制备中使用的气相生长设备的图。
图2A是表示GaN基底的部分表面的顶视图。图2B是表示GaN基底的沿图2A的I-I线得到的横截面图。
图3A、3B和3C是表示制备GaN外延基底步骤的图。
图4A、4B、4C、4D和4E是表示制备GaN外延基底步骤的图。
图5A、5B、5C、5D和5E是表示制备GaN外延基底步骤的图。
图6是表示根据本发明的第二种方案的发光器件的截面图。
图7A、7B、7C、7D和7E是表示制备GaN外延基底步骤的图。
图8是表示发光器件的横截面图。
图9是表示发光器件的横截面图。
图10是表示在第一个例子制备的发光器件中的p型接触层表面的用微分干扰显微镜(differential interference microscope)得到的图。
图11A是表示13种中间层的有/没有裂缝的中间层的铝组成和其厚度之间关系的概要图。
图11B是表示图11A中列出的13种中间层的有/没有裂缝的中间层的铝组成和其厚度之间的关系图。
图12是表示另一个例子制备的发光器件中的p型接触层表面的用微分干扰显微镜得到的图。
图13是表示传统的GaN基底的表面状态的示意截面图。
图14A是表示相关GaN基底的横截面图。图14B、14C和14D是表示在GaN基底上均相外延层生长的横截面图。
具体实施方式
下面参照附图详细地描述本发明的GaN外延基底、制备GaN外延基底的方法、氮化物半导体器件和其制备方法的方案。为了便于理解，在可能的地方使用相同的附图标记表示图中共同的相同部件。
(第一种方案)
图1是表示在制备根据本发明的第一种方案的GaN外延基底中使用的气相生长设备的图。这个气相生长设备10可以是例如有以水平方向提供气体流体通道的石英流体通道12的水平型有机金属化学气相沉积设备(MOCVD)。制备GaN外延基底的基底14例如GaN晶片放置在其中有加热器16的基座18上的盘子20中，基座18可旋转地支撑基底14。
流体通道12包括上游流体通道部分12A、中间流体通道部分12B和下游流体通道部分12C。通过上游流体通道部分12A中的三排(three-tiered)喷嘴22供应沉积GaN晶体的气体，这些气体立即在中间流体通道部分12B中的基底14前面混合。反应产物和残余气体通过下游流体通道部分12C排出。
使用三甲基镓(TMG)和/或三甲基铝(TMA)和/或三甲基铟(TMI)作为第III族源气体。使用NH3作为第V族源气体。使用甲硅烷(SiH4)作为n型掺杂剂气体。使用环戊二烯基镁(Cp2Mg)作为p型掺杂剂气体。这些气体的一部分通过喷嘴22按需供应到基底上。例如，使用氢气气体(H2)和/或氮气气体(N2)作为载气。分别通过供应管线将第III族源气体供应给喷嘴22。开关阀门(未表示出)放置在喷嘴22和各个供应管线之间。通过控制开关阀门调节各个第III族源气体的流速。具体地，使用每个开关阀门来切换通过到喷嘴22的主管线和用于废气的虚设管线中的一个或两个进料的第III族源气体流，由此切断每个第III族源气体和流速的稳定化。
下面描述本方案使用的基底14。图2A是表示GaN基底的部分表面的顶视图。图2B是表示GaN基底的沿图2A的I-I线得到的横截面图。如下制备这个基底14：在GaAs基底上形成有多个开孔窗口的掩膜层，在掩膜层的开孔窗口里边的GaAs基底上侧向生长GaN材料。在侧向生长后，用水性regalis蚀刻剂除去GaAs基底。机械磨光前和后表面14a、14b，形成GaN基底14。
GaN基底14的表面有和其周围区域相比穿透位错密度很高的部分。如图2B所示，GaN基底14有以Z方向延伸的高位错区域14c。低位错区域14d围绕着穿过其位错密度远比低位错区域14d的位错密度高的高位错区域14c的每一个。GaN基底的表面点缀着高位错区域14c的顶部。高位错区域14c中的穿透位错的平均密度是低位错区域14d的十倍高。由侧向生长形成的厚GaN层制得本方案的GaN基底；在侧向生长中，许多凹痕区域例如每个都由多个面组成的凹痕，形成在厚GaN层的表面上。在本发明的正生长的GaN层中的穿透位错和其它缺陷随着厚GaN层的生长趋于聚集在一起，结果形成其中上述位错密度高的高位错区域。在高位错区域中的穿透位错在GaN基底表面形成凹痕。凹痕出现在表面的岛状区域中。岛状区域不规则地或任意地分布在基底的表面。在GaN基底表面上高位错区域14c的平均密度不低于100个每平方厘米(cm-2)。如上述，高位错区域14c和低位错区域14d出现在GaN基底表面以分别形成多个高位错区域和一个低位错区域。所述多个高位错区域的总大小和基底的整个表面的大小之比等于或小于1％。高位错区域的穿透位错的平均密度等于或小于3×107个每平方厘米(cm-2)和等于或大于1×106个每平方厘米(cm-2)，低位错区域中的穿透位错的平均密度等于或小于5×106个每平方厘米(cm-2)。高位错区域的穿透位错的平均密度大于低位错区域的穿透位错的平均密度。在一个例子中，GaN基底的大小不小于1英寸。
参照图3A、3B和3C下面描述本方案的制备GaN外延基底的过程。图3A-3C是表示制备GaN外延基底过程的横截面图。
首先，将GaN单晶基底14放置在如图3A所示的流体通道12中的基座18上的盘子20上。GaN基底14有(0001)面的上表面14a。在GaN基底14上生长外延层之前，通过喷嘴22供应含有NH3气的气体混合物以用气体混合物气氛填充流体通道12。然后，用加热器16加热基座18和基底14至约摄氏1100度(℃)进行清洁基底14的前表面14a的过程(热清洁)。具体地，以5slm的流速流通NH3和以6slm的流速流通H2来制备气体混合物。热清洁从基底的表面14a上除去污点，改进基底表面14a的平整度。
接着，将基底14的温度(基底温度)保持在摄氏1100度(℃)和中间流体通道内的压力保持在80KPa或更高，第III族源气体、第V族源气体和掺杂气体和载气一起通过喷嘴22供应到基底14上以生长AlxGa1-xN中间层24(中间层形成步骤，图3B)。在一个例子中，TMG和TMA气体分别以24.42微摩尔每分钟(μmol/min)和2.02微摩尔每分钟(μmol/min)的条件供应23分钟，NH3和H2气体的流量分别为6slm和8slm。这导致在基底14上生长厚度为200纳米(nm)的AlxGa1-xN(x＝0.08)的中间层24。铝的组成比x在0<x≤1的范围内。优选地，中间层24的厚度在自10纳米(nm)至500纳米(nm)的范围内，可以由中间层的生长条件改变。在上述范围的中间层24的厚度增大了缺陷例如裂缝的发生可能性。如在后面一个例子中描述的，发明人发现如果中间层24的厚度小于(-5x+1.2)微米(μm)和铝的组成比x在(0<x<0.24)的范围内，可以成功地抑制缺陷例如裂缝。
AlGaN中间层24形成在GaN单晶基底14上以形成外延基底，AlGaN中间层24生长在整个表面14a上，即高位错区域和低位错区域这两者上。另一方面，如果GaN层直接生长在基底14上，在基底表面14a的多个部分上不发生正常的外延生长以形成凹痕(如图13和14所示)，这必定会严重损坏GaN外延基底表面的平整度。
发明人认为后一种GaN外延基底的表面的不理想的平整度是由下列原因引起的：基底14的表面14a上的污点；高位错区域14c的不太好的晶体质量。发明人已经进行了详细的研究，发现在基底14上沉积AlGaN层(中间层24)对得到其需要的平整度是有效的。换句话说，AlGaN的中间层24生长在基底表面的污点区域和高位错区域14c上，将中间层24的表面24a变得平整，表现出良好的形态。在形成中间层24的过程中，将碳引入到中间层24中，但是碳的浓度是低的，大约不高于1×1018cm-3。碳的浓度可能大致不低于1×1013cm-3。
在基底14上形成中间层24后，基底温度升高到摄氏1150度(℃)，在不低于80KPa的压力下外延生长GaN上层26(上层形成步骤)，由此完成GaN外延基底28，即GaN外延晶片的制备(如图3C所示)。中间层24的表面24a如上述变得平整，因此，由于上层26外延生长在有良好结晶度的中间层24上，这样上层26的表面26a(即GaN外延基底28的表面)也变得平整。
使用GaN外延基底28制备的发光器件包括配置在基底14的底表面14b上和上层26的表面26a上的多个电极30。
如上述，在GaN外延基底28中，中间层24配置在基底14和上层26之间。这个中间层24由AlxGa1-xN(0<x≤1，本例子中x＝0.08)制成，AlGaN材料外延生长在整个表面14a，即有污点的表面14a和高位错区域14c的顶部这两部分上。这样，AlxGa1-xN中间层24正常地生长在基底14上，生长出的表面24a变平整。由于上层26外延地生长在中间层24的平整表面24a上，也使表面26a平整。
给中间层24提供导电性从而减少中间层24的电阻率，SiH4气体用氢气稀释为10ppm，在形成中间层24的步骤中稀释的SiH4气体作为掺杂剂以2.5sccm的流速流动，由此中间层24有载流子密度为5×1018cm-3的n型导电性。如果在形成中间层24的步骤中Cp2Mg作为掺杂剂以0.0539微摩尔每分钟(μmol/min)的条件流动，中间层24有载流子密度为5×1017cm-3的p型导电性。为了增加p型载流子密度，需要将中间层24进行另一个活化过程。如果GaN外延基底28包括降低电阻率的中间层24，GaN外延基底28对制备垂直结构器件例如发光二极管(LED)或异质结双极晶体管(HBT)(两者都有改进的器件特性)是很有用的。
在本方案中，优选在不低于80KPa的压力下生长中间层24和上层26。由于如上所述，AlGaN材料可生长在基底14的整个表面14a上，即使中间层24在不低于80KPa的相当高的压力下生长，中间层24的生长表面24a也变得平整。因此，通过在这样相当高的压力下生长中间层24和上层26，获得都有良好的结晶度的中间层24和上层26是可行的。
高位错区域14c的平均密度可以等于或大于100个每平方厘米(cm-2)。甚至当在表面14a的高位错区域14c的平均密度和上述值一样高时，AlGaN中间层改进了其表面的平整度，进一步改进了上层26的表面的平整度。
(第一种改进)
参照图4A、4B、4C、4D和4E，下面描述另一个GaN外延基底和其制备方法。其它的GaN基底不同于上述的外延基底。图4A-4E是表示制备其它GaN外延基底过程的图。
首先，用类似于制备上述GaN外延基底28的方法在基底14上沉积中间层24。具体地，将基底14放置在设备10的的盘子20中。基底14有(0001)面的顶表面14a。对基底14进行清洁过程(图4A)，在类似或等同于前述条件的条件下供应TMG和TMA气体，并使NH3和H2气体流动，从而在基底14上生长厚度约为几个纳米(nm)的AlxGa1-xN(x＝0.16)的中间层24A(图4B)。
接着，控制喷嘴22的上游的开关阀门以仅仅截断TMA供应，其它条件没有任何变化，在中间层24A上沉积厚度约为几个纳米(nm)的GaN(即AlyGa1-yN(y＝0))的外延薄膜(第二中间层)32(图4C)。重复开关阀门的上述控制以在第一外延薄膜32上交替地沉积其它中间层24A和外延薄膜32(图4D)，从而形成有例如五层的超晶格结构。此后，在最上面的中间层24A上外延地生长上层26以制备不同于上面提及的GaN外延基底28的GaN外延基底28A。
在包括中间层24A和组成不同于中间层24A的AlyGa1-yN(0≤y≤1)的外延薄膜32的有超晶格结构(紧张的超晶格结构(strained superlatticestructure))的GaN外延基底28A中，超晶格结构防止穿透位错从基底14延伸到其上层。外延基底28A中的超晶格结构对减少GaN外延基底28A中的位错密度是有效的，改进了GaN外延基底28A的结晶度，这样基底28A对制备有优异特性的半导体器件是有用的。外延薄膜32的材料不局限于GaN材料，可以选自组成不同于中间层24A的AlyGa1-yN(0≤y≤1)。包括中间层24A和外延薄膜32的超晶格结构中的层的数目不局限于5，层的数目可以根据需要增加或降低。
(第二种改进)
参照图5A、5B、5C、5D和5E，下面描述另一种GaN外延基底和其制备方法。这种改进的其它GaN外延基底不同于上述的GaN外延基底和制备GaN外延基底的方法。图5A-5E是表示制备其它GaN外延基底过程的图。
用类似制备GaN外延基底28的上述方法的方法在基底14上沉积中间层24。在一个例子中，将基底14放置在设备10的的盘子20中，基底14有(0001)面的顶表面14a。对基底14进行清洁过程(图5A)。在基底温度为摄氏1100度(℃)和不低于80KPa的压力的条件下以24.42微摩尔每分钟(μmol/min)供应TMG 11.5分钟，以2.02微摩尔每分钟(μmol/min)供应TMA。分别以6slm和8slm的条件使NH3和H2气体流动。使用这个条件，在基底14上生长厚度为100纳米(nm)的AlxGa1-xN(x＝0.08)的中间层24B(图5B)。
甚至当AlGaN用于中间层时，因为各种原因，例如异常的外延生长，如图5B所示用作中间层的AlGaN可能异常地生长在基底14上，AlGaN中间层没有所需要的表面平整度。在这种情况中，InGaN外延层生长在中间层24B上。在一个例子中，在基底温度为摄氏830度(℃)和不低于80KPa的压力的条件下向中间层24B上以24.42微摩尔每分钟(μmol/min)供应TMG 5分钟并以11.16微摩尔每分钟(μmol/min)供应TMI，分别以6slm和8slm的流速流过NH3和H2气体，由此在中间层24B上生长厚度为50纳米(nm)的InzGa1-zN(例如z＝0.10)的外延层34(图5C)。发明人发现，甚至当基底表面14a被严重污染和高位错区域34的密度高到足以引起中间层24B的异常生长和不能获得中间层24B的满意平整度时，在中间层24B上生长的InGaN层34也能提供平整度优异于中间层24B的平整度的表面34a。
在有平整顶表面34a的InGaN外延层34生长后，在类似于或等于中间层24B的条件下在InGaN外延层34上可以生长中间层24C(图5D)，在类似上述上层的条件下在中间层24C上可外延生长上层26以完成GaN外延基底28B(图4E)。由于中间层24C生长在InGaN外延层34上，中间层24C防止InGaN外延层34的表面在上层26的形成期间在升高的基底温度下分解成组成原子。
如上述，在这个有配置在中间层24B和24C之间的InGaN外延层34的GaN外延基底28B中，甚至当因为中间层24B的异常生长不能获得满意的表面平整度时，InGaN外延层34和中间层24C的组合也使得GaN外延基底28B的顶表面26a的平整度更好。改变中间层24B和24C的铝浓度和InGaN外延层34的铟浓度也可以形成上述的超晶格结构。根据需要，GaN薄膜可以配置在中间层24B和24C和InGaN外延层34之间。这些GaN薄膜在下列方面是有效的：消除由AlGaN和InGaN之间的晶格错配引起的应变。
(第二种方案)
将参照图6描述本发明的第二种方案的氮化物半导体器件和制备氮化物半导体器件的方法。图6是表示本方案的氮化物半导体发光器件1A的截面图。在本方案中，用蓝光LED作为发光器件1A的例子。
发光器件1A包括由GaN单晶制成并具有原始表面46a和背表面46b的导电基底46例如支撑体。GaN基底46有如GaN基底14中的以Z方向延伸的高位错区域14c。GaN基底46的表面有高位错区域14c出现的并且与其邻近区域相比穿透位错密度很高的区域。GaN基底的表面点缀着多个高位错区域14c。在高位错区域14c中穿透位错的平均密度是低位错区域14d的十倍高。低位错区域14d围绕着其穿透位错密度比低位错区域14d高得多的高位错区域14c中的每一个。高位错区域14c出现在表面46a的岛状区域内，不规则地或任意地分布在基底46的表面46a上。上面描述了高位错区域的密度、高位错区域14c和低位错区域14d的穿透位错密度、高位错区域的总大小和基底46的整个表面的大小的比。发光器件1A也有在基底46的原始表面46a上依次外延生长的中间层48、n型氮化物半导体区域53、发光层52和p型氮化物半导体区域55。发光器件1A有配置在基底46的背表面46b上的阴极电极58A和配置在p型氮化物半导体区域55上的阳极电极58B。阴极电极58A配置在高位错区域14c和低位错区域14d两者上以向其供应第一种载流子，阳极电极58B配置在高位错区域14c和低位错区域14d两者上以向其供应第二种载流子。高位错区域14c中的一些配置在阴极电极58A和阳极电极58B之间。第一种和第二种载流子在区域52a重新组合。
在本方案中，中间层48包括在基底46的原始表面46a(例如(0001)面)上外延生长的AlxGa1-xN(0<x≤1)层。中间层48用n型掺杂剂掺杂。中间层48有50纳米(nm)的厚度。中间层48的厚度落在不低于10纳米(nm)和不高于500纳米(nm)的范围内，改变中间层48的生长条件可以实现这个范围内的所需要厚度。在这个范围的中间层48的厚度增大了发生缺陷例如裂缝的可能性。如在后面描述的例子中，如果中间层48的厚度低于(-5x+1.2)微米(μm)，其中铝的组成比x为0<x<0.24，缺陷例如裂缝的发生可以被良好地抑制。中间层48不可避免地包含其形成过程中引入的碳，但是碳浓度处于不降低发光器件1A的电特性的水平(1×1018cm-3或更低)。
n型氮化物半导体区域53包括n型氮化物半导体的层例如n型缓冲层50。在本方案中，n型缓冲层50用作上层。将第一种方案中的GaN基底28切割成半导体模子(dies)形成本方案中的基底46、中间层48和n型缓冲层50。在中间层48上外延生长GaN以形成n型缓冲层50，用n型掺杂剂例如硅(Si)掺杂，以具有n型导电性。n型缓冲层50具有使折射指数小于发光层52的折射指数和能带隙大于发光层52的能带隙的组成。n型缓冲层50起到发光层52的下包覆层的作用。在本方案中，n型缓冲层50有2微米(μm)的厚度。
在n型氮化物半导体区域53(在本方案中的n型缓冲层50上)上形成发光层52。从n型氮化物半导体区域53和p型氮化物半导体区域55向其供应载流子(电子和空穴)，并重新组合以在其中产生光。在本方案中的发光层52具有包括交替层叠的阻挡层和阱层的多级量子阱结构。在一个例子中，每一个阱层都有3纳米(nm)的的厚度，三个阻挡层中的每一个都有15纳米(nm)的厚度。在本例子中阻挡层和阱层每个都由InGaN制成。由于阻挡层和阱层中的铟(In)的组成比相互不同，阻挡层的能带隙大于阱层的能带隙。
p型氮化物半导体区域55包括p型氮化物半导体层，例如p型包覆层54和p型接触层56。在发光层52上外延生长AlGaN形成p型包覆层54，p型包覆层54用p型掺杂剂例如Mg掺杂，并有p型导电性。p型包覆层54具有使折射指数小于发光层52的折射指数和能带隙大于发光层52的能带隙的组成，起到发光层52的上包覆层的作用。在本方案中，p型包覆层54有20纳米(nm)的厚度。
p型接触层56将p型包覆层54电连接到阳极电极58B。在p型包覆层54上外延生长GaN以形成p型接触层56，并将p型接触层56用p型掺杂剂例如Mg掺杂，p型接触层56具有p型导电性。在本方案中，p型接触层56有150纳米(nm)的厚度。
阴极电极58A由能实现和基底46的欧姆接触的导电材料制成。阳极电极58B由能实现和p型氮化物半导体区域55(具体地，本方案的p型接触层56)的欧姆接触的导电材料制成。阳极电极58B传播由发光层52产生的光。阳极电极58B的至少一部分可以得到欧姆接触。
参照图7A、7B、7C、7D和7E，描述本方案的制备发光器件1A的过程。图7A-7E是表示制备发光器件1A过程的图。
首先，制备第一种方案的GaN外延基底28。具体地，将GaN单晶基底14放置在如图1所示的流体通道12中的基座18上的盘子20中(图7A)。然后，以与第一种方案中相同的方式对基底14的原始表面14a进行清洁过程(热清洁)。
接着，基底14的温度(基底温度)保持在摄氏1050度(℃)和在中间流体通道中的压力保持在101KPa。第III族源气体、第V族源气体和掺杂气体和前面提及的载气一起通过喷嘴22供应到基底14上。具体地，将TMG、TMA、NH3和SiH4气体供应到基底14上，在基底14的原始表面14a上生长n型AlGaN的中间层24(中间层形成步骤，图7B)。优选地调整生长条件使得中间层24的组成为AlxGa1-xN(0<x<0.24)。选择生长时限使得中间层24的厚度为低于(-5x+1.2)微米(μm)。
然后，将TMG、NH3和SiH4气体供应到中间层24上以在中间层24上外延地生长n型缓冲层例如n型GaN上层26，基底温度和中间流体通道中的压力分别维持在摄氏1050度(℃)和101KPa(图7C)。得到包括基底14、中间层24和上层26的GaN外延基底28。
接着，基底温度降低到摄氏800度(℃)，将TMG、TMI和NH3气体供应到上层26上以在其上外延地生长InGaN的发光层66。在这个例子中，周期地改变TMG、TMI和NH3等的流速以形成阻挡层和阱层而形成了量子阱结构。基底温度增加到摄氏1000度(℃)，将TMG、TMA、NH3和Cp2Mg气体供应到发光层66上，在发光层66上外延地生长AlGaN的p型包覆层68。然后，基底温度保持在摄氏1000度(℃)，将TMG、NH3和Cp2Mg气体供应到p型包覆层68，以在p型包覆层68上外延地生长GaN的p型接触层70(半导体区域形成步骤，如图7D所示)。
接着，从流体通道12中取出包括发光层66、p型包覆层68和p型接触层70的GaN外延基底28。用气相沉积等在GaN基底28的背表面上形成阴极电极的膜58A，用气相沉积等在p型接触层70上形成阳极电极的膜58B。然后，将GaN外延基底28分成芯片形状的器件单元，即半导体模子，完成有基底46、中间层48、n型缓冲层50、发光层52、p型包覆层54和p型接触层56的发光器件1A(图7E)。
下面描述上面本方案的发光器件1A和其生产方法的效果。如在第一种方案描述中讨论的，如果GaN层直接生长在GaN单晶基底上，在基底表面的一些部分上不发生GaN层的均匀外延生长，在表面上形成凹痕(图14和15)，导致中间层表面的平整度差。相比之下，本方案的发光器件1A包括基底14(46)上的中间AlGaN层24(48)和其制备方法包括在基底14(46)上形成AlGaN的中间层24(48)的步骤。即使污点保留在基底46表面的那些部分上和高位错区域14c出现在基底14(46)的表面上，AlGaN生长在基底46的整个表面上，这样可以使得中间层48的表面48a变平整。因此，如果一层或多层沉积在中间层48上，可以使得这些层的界面(生长表面)平整，由此发光器件1A的器件特性例如发射量可以得到改进。
即使在不低于80KPa的相当高的压力下生长中间层24(48)，因为AlGaN生长在整个表面14a(46a)即高位错区域的顶部和得到污点的区域上，所以也可以使中间层48的表面48a平整。这样，在这样相当高的压力下n型缓冲层50、发光层52、p型包覆层54和p型接触层56生长在中间层48上，可以使得它们的界面平整。由于这些层可以在相当高的压力下生长，其结晶度可以变得更好。因此，氮化物半导体器件的器件特性得到改进。
优选在本方案中n型氮化物半导体区域53包括在中间层48上外延生长的GaN的n型缓冲层50。在包括n型缓冲层50的n型氮化物半导体区域53中，即使由于例如一定的处理等在基底46的表面46a中存在小的不平整和这些小的不平整引起在中间层48的表面48a上小的不平整，也可通过在中间层48上外延地生长n型缓冲层50而使得生长表面(n型缓冲层50的表面)平整。因此，在n型缓冲层50上外延生长的一层或多层的结晶度也得以改进，使发光器件1A中的器件特性例如发射量变优异。
在本方案中，优选中间层48用n型掺杂剂掺杂以具有n型导电性。掺杂降低了中间层48的电阻率，从而在发光器件1A例如在其中的基底46配置在阴极电极58A和阳极电极58B之间的垂直型发光器件中的器件特性例如发射量优异。在本方案的另一个例子中，中间层48用n型掺杂剂掺杂，但是它可以根据发光器件的结构用p型掺杂剂掺杂。
如在基底14中那样在基底46的表面处的高位错区域的密度等于或大于100cm-2。根据本发明的发光器件1A和制备方法，可使中间层48和在其上形成的半导体层的表面变平整。
在本方案中，发光层52中的光生成区域52a配置在多个高位错区域46c中的一个上。在发光器件1A中，优选发光层52(特别对于光生成区域52a)的结晶度应该变得优异。没有本方案，在高位错区域14c上生长有优异结晶度的发光层是困难的，由此阻止了高强度发光器件的制备。相反，由于发光器件1A的发光层52的表面不依赖于基底46中的高位错区域14c的安排而可以变得平整，光生成区域52a的结晶度变优异。光生成区域52a配置在阴极电极58A和阳极电极58B之间，相应于通过阴极电极58A和阳极电极58B的供应表面的载流子供应而产生光。阴极电极58A和阳极电极58B的供应表面接触发光器件1A的半导体区域。高位错区域14c的一些位于阴极电极58A和阳极电极58B之间。
请注意本方案中的中间层48不同于所谓的包覆层。在象本方案的氮化物半导体器件的发光二极管(LEDs)中，为了将光封闭在发光层，包覆层的厚度应该相当地大。例如，本方案中的n型缓冲层50有2微米(μm)的厚度。另一方面，在本方案的一个例子中的中间层48有50纳米(nm)的厚度。甚至在这样相当小的厚度中，中间层48也可以有如上所述的技术效果。
接着，参照图8描述不同于上述发光器件1A的发光器件1B。图8是表示发光器件1B的横截面图。发光器件1B在中间层49的结构上不同于发光器件1A。发光器件1B的结构类似于上述发光器件1A的结构，不同的是在发光器件1B中的中间层49，这样只对中间层49进行详细描述。
发光器件1B有配置在基底46的表面46a上的中间层49。中间层49由第一层49A和第二层49B组成，第一层49A和第二层49B交替地沉积。第一层49A由掺杂n型掺杂剂的AlxGa1-xN(0<x≤1)制成，第二层49B由掺杂n型掺杂剂的AlyGa1-yN(0≤y≤1，y≠x)制成。在本方案中，第一层49A和第二层49B交替地安排在基底46的表面46a上以组成超晶格结构(紧张的超晶格结构)，超晶格结构中的第一和第二层49A和49B的数目例如为10。第一层49A和第二层49B中的每个有例如10纳米(nm)的厚度。
制备发光器件1B的方法类似于发光器件1A的制备方法，不同之处在于：在制备发光器件1B的方法中形成中间层49的步骤中，例如在第一层49A形成之后转换位于喷嘴22(如图1所示)上游的转换阀门以停止TMA的供应，并将GaN(即AlyGa1-yN(y＝0))的第二层49B沉积在第一层49A上。在许多轮的开/关转换阀门后，例如10层，第一层49A和第二层49B交替地沉积以形成包括10层的超晶格结构。
在有包括第一层49A和第二层49B的超晶格结构(紧张的超晶格结构)的中间层49的上面的发光器件1B中，超晶格结构防止穿透位错从基底46延伸。超晶格结构减少n型氮化物半导体区域53、发光层52和p型氮化物半导体区域55的位错密度以改进它们的结晶度，由此可以使得器件特性例如发射亮度优异。包括第一层49A和第二层49B的超晶格结构不应该局限于上述的十层结构，即层的数目可以根据需要改变。
参照图9，下面描述不同于上述发光器件1A和1B的发光器件1C。图9是表示发光器件1C的横截面图。发光器件1C不同于发光器件1A和1B，区别在于发光器件1C在中间层51A和51B之间有InGaN外延层57。发光器件1C的结构类似于上述发光器件1A和1B的结构，不同的是，发光器件1C有InGaN外延层57，因此只详细描述InGaN外延层57。
发光器件1C有配置在基底46的表面46a上的中间层51。中间层51由第一层51A和第二层51B组成。发光器件1C有配置在中间层51的第一层51A和第二层51B之间的InGaN外延层57。第一层51A和第二层51B的每一个都由掺杂n型掺杂剂的AlxGa1-xN(0<x≤1)制成，InGaN外延层57由掺杂n型掺杂剂的InzGa1-zN(0<z≤1)制成。
制备发光器件1C的方法类似于发光器件1A的制备方法，不同之处在于：在形成发光器件1C的中间层51的步骤中，在形成n型AlGaN的第一层51A之后，将TMG、TMI、NH3和SiH4气体供应到第一层51A上以生长n型InzGa1-zN(0<z≤1)的InGaN外延层57。然后在InGaN外延层57上生长n型AlGaN以形成第二层51B。
如图9所示，作为异常生长的结果形成了第一层51A。即使在其上沉积AlGaN层，因为各种原因在基底46上可能发生半导体层的异常生长。在发光器件1C中，InzGa1-zN(0<z≤1)的外延层57生长在第一层51A上。甚至当基底46的表面46a被严重污染和高位错区域14c的结晶度非常地低以致引起第一层51A的异常生长和不能获得第一层51A的满意的平整度时，InGaN的层也能沉积在第一层51A上以得到比第一层51A平整的平整表面57a。
下面描述第二种方案的例子。
(第一个例子)
首先，制备蓝光发光器件1A作为第一个例子。
首先将象晶片的GaN单晶的基底14放置在基座18上的盘子20中。流体通道12中的压力(炉内压力)保持在101KPa，将NH3和H2气体供应到流体通道12，基底14的温度保持在摄氏1050度(℃)10分钟以清洁表面60a。然后将基底温度和炉压力分别维持在摄氏1050度(℃)和101KPa，将TMA、TMG、NH3和SiH4的气体供应到流体通道12以生长中间层24，例如厚度为50纳米(nm)的n型Al0.07Ga0.93N层。此后，基底温度和炉压力维持不变，生长上层26作为厚度为2微米(μm)的n型GaN缓冲层50，由此得到GaN外延基底28。
然后，基底温度降低到摄氏800度(℃)，15纳米厚度的InGaN阻挡层和3纳米厚度的InGaN阱层交替地生长三轮，这样形成发光层66。此后，基底温度再升高到摄氏1000度(℃)，将TMA、TMG、NH3和Cp2Mg的气体供应到流体通道12以生长厚度为20纳米(nm)的Al0.12Ga0.88N的p型包覆层。然后，供应TMG、NH3和Cp2Mg的气体以生长厚度为50纳米(nm)的GaN的p型接触层。
图10是表示按本例子制备的发光器件1A中的p型接触层的表面的图。这是用微分干扰显微镜取得的照片。从图10看出，p型接触层的表面是平整的，几乎没有不平整现象。最上层的p型接触层表面反映了各下层，例如p型包覆层、发光层和上层，的界面(生长表面)的平整度这样我们可以从图10所示的照片预测到，p型包覆层68、发光层66和上层26的界面也是平整的。
此后，在GaN外延基底28的背表面上形成阴极电极58A，在p型接触层上形成阳极电极58B。这样，将GaN外延基底28分成多个半导体模子以得到发光器件，例如发光器件1A。当电流连续地应用到如上制备的发光器件的裸芯片(包装前的器件)时，在20毫安(mA)时发射的波长为450纳米(nm)，发射功率为3毫瓦(mW)。
而且发明人已经制备了中间层48的各种厚度和各种铝组成比的象发光器件1A的发光器件作为例子。图11A概要表示了对以13个水平的厚度值和铝组成比制备的多个中间层48中的每一个有/无裂缝的研究结果。该概要也给出了中间层48的厚度值和从PL波长衍生出的铝组成比x。
图11B是表示图11A列出的13种中间层48有/无裂缝时的厚度和Al组成比之间关系的图。从图11B明显看出，中间层48有/无裂缝在线A(厚度＝-5x+1.2，0<x<0.24)的两边是明显不同的。图11B清晰地表示如果中间层48的厚度小于(-5x+1.2)微米(μm)和Al组成比x在范围0<x<0.24内，中间层48可以在不发生裂缝的情况下合适地生长。
(第二个例子)
制备蓝光发光器件1B作为第二个例子。首先，将基底14放置在盘子20中，以与第一个例子相同的方式清洁其表面14a。然后，基底温度和炉压力分别保持在摄氏1050度(℃)和101KPa，将TMA、TMG、NH3和SiH4的气体供应到流体通道12以交替地沉积10轮厚度为10纳米(nm)的n型Al0.14Ga0.86N层和厚度为10纳米(nm)的n型GaN层，由此生长中间层。此后，以与第一个例子相同的方式生长n型缓冲层、发光层、p型包覆层和p型接触层。如上生长的p型接触层的表面用微分干扰显微镜观察，这个照片显示p型接触层的表面如第一个例子中那样变得平整。
此后，在基底14的背表面上形成阴极电极58A，在p型接触层上形成阳极电极58B。然后，将基底14分成半导体模子以完成发光器件，例如发光器件1B。当电流连续地施加到如上制备的发光器件的裸芯片(包装前的器件)时，在20毫安(mA)时发射的波长为450纳米(nm)，发射功率为5毫瓦(mW)。
(试验例子)
接着，介绍证明如上面的例子所示的技术效果的试验例子。形成没有中间层的发光器件作为例子。
首先，将GaN单晶基底放置在基座18上的盘子20中，以与第一个例子相同的方式清洁其表面。然后，当保持基底温度在摄氏1050度(℃)和炉压力在101KPa时，将TMG、NH3和SiH4供应到流体通道12以生长厚度为2微米(μm)的n型GaN层。此后，以与第一个例子相同的方式连续地生长发光层、p型包覆层和p型接触层。
图12是表示按试验例子制备的发光器件中的p型接触层的表面的图。这是用微分干扰显微镜取得的照片。如图12所示，这个例子中的p型接触层的表面是相当不平整的，其平整度不好。因此，我们可以认为p型包覆层、发光层和n型缓冲层的界面的平整度也差。
此后，在基底的背表面上形成阴极电极，在p型接触层上形成阳极电极。然后，将基底分成半导体模子以完成发光器件。电流连续地应用到如上制备的发光器件的裸芯片(包装前的器件)时，在20毫安(mA)的电流时发射的波长为450纳米(nm)，发射功率仅为1毫瓦(mW)。这证明配置在基底上的中间层对改进如上面每一个例子中的发光器件等的器件特性很有效。
本发明不局限于上面的方案和例子，但是可以以各种方式修改。例如，用于中间层的AlxGa1-xN(0<x≤1)和AlyGa1-yN(0≤y≤1)的组成不局限于x＝0.08、x＝0.16和y＝0，但是它们可以根据需要变化。用于InGaN外延层的InzGa1-zN的组成不局限于z＝0.10，但是它们可以根据需要在范围0<z≤1内变化。
在第二种方案中，n型半导体区域形成在中间层上，p型半导体区域形成在活性层上，但是，p型半导体区域形成在中间层上和n型半导体区域形成在活性层上也是可以的。
第二种方案以发光器件作为本发明的氮化物半导体器件为例说明，但是本发明不局限于这点，也可以合适地应用到晶体管和其它由有n型区域和p型区域的GaN基材料制成的器件。
在其优选方案中已经描述和说明了本发明的原理，本领域技术人员可以认识到，可以在安排方式和细节上在不脱离本发明的原理的情况下修改本发明。因此我们要求保护在所附权利要求的精神和范围内的所有修改和变化。

Claims (26)

1.一种GaN基底，包括：
包括一个低位错区域和多个高位错区域的GaN单晶基底，低位错区域有穿透位错的第一个密度，高位错区域中的每一个都有穿透位错的第二个密度，低位错区域围绕着每个高位错区域，在高位错区域中的穿透位错的第二个密度高于低位错区域中的穿透位错的第一个密度，低位错区域和高位错区域出现在GaN单晶基底的表面；
配置在表面上的第一AlxGa1-xN中间层(0<x≤1)；和
配置在第一AlxGa1-xN中间层上的GaN外延层，
其中第一AlxGa1-xN中间层包含碳，并且中间层中的碳浓度为1×1013cm-3至1×1018cm-3。
2.根据权利要求1的GaN基底，其中所述多个高位错区域分布在低位错区域中，表面上的高位错区域的密度等于或大于100cm-2。
3.根据权利要求1或2的GaN基底，其中第一AlxGa1-xN中间层用掺杂剂掺杂，掺杂的中间层具有n型导电性和p型导电性中的一种。
4.根据权利要求1或2的GaN基底，进一步包括第二AlyGa1-yN中间层(0≤y≤1，y≠x)和第三AlzGa1-zN中间层(0≤z≤1，z≠y)，
第一AlxGa1-xN中间层和第三AlzGa1-zN中间层在组成上不同于第二AlyGa1-yN中间层，安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间层和第三AlzGa1-zN中间层以形成超晶格结构。
5.根据权利要求1或2的GaN基底，进一步包括：
第四AluGa1-uN中间层(0<u≤1)；和
配置在第一AlxGa1-xN中间层和第四AluGa1-uN中间层之间的InvGa1-vN外延层(0<v≤1)。
6.根据权利要求1或2的GaN基底，其中第一AlxGa1-xN中间层由厚度小于(-5x+1.2)微米的AlxGa1-xN(0<x<0.24)制成。
7.一种制备GaN基底的方法，包括如下步骤：
在GaN单晶基底表面上外延生长第一AlxGa1-xN中间层(0<x≤1)，GaN单晶基底包括一个低位错区域和多个高位错区域，低位错区域围绕着每个高位错区域，低位错区域有穿透位错的第一个密度，高位错区域中的每一个都有穿透位错的第二个密度，穿透位错在高位错区域中的第二个密度高于穿透位错在低位错区域中的第一个密度，低位错区域和高位错区域出现在GaN单晶基底的表面；和
在中间层上外延生长GaN层，
其中第一AlxGa1-xN中间层包含碳，并且中间层中的碳浓度为1×1013cm-3至1×1018cm-3。
8.根据权利要求7的方法，其中表面上的高位错区域的密度等于或大于100cm-2。
9.根据权利要求7或8的方法，其中在生长第一AlxGa1-xN中间层步骤中，第一AlxGa1-xN中间层用掺杂剂掺杂，和
其中第一AlxGa1-xN中间层具有n型导电性或p型导电性。
10.根据权利要求7或8的方法，进一步包括如下步骤：
形成第二AlyGa1-yN中间层(0≤y≤1，y≠x)，第二AlyGa1-yN中间层在组成上不同于第一AlxGa1-xN中间层；和
形成第三AlzGa1-zN中间层(0≤z≤1，z≠y)，第三AlzGa1-zN中间层在组成上不同于第二AlyGa1-yN中间层，安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间层和第三AlzGa1-zN中间层以形成超晶格结构。
11.根据权利要求7或8的方法，进一步包括如下步骤：
形成InuGa1-uN外延层(0<u≤1)；和
形成第四AlvGa1-vN中间层(0<v≤1)，InuGa1-uN(0<u≤1)外延层配置在第一AlxGa1-xN中间层和第四AlvGa1-vN中间层之间。
12.根据权利要求7或8的方法，其中第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。
13.根据权利要求7或8的方法，其中第一AlxGa1-xN中间层和GaN层在不小于80kPa的压力下生长。
14.一种氮化物半导体器件，包括：
包括一个低位错区域和多个高位错区域的GaN单晶基底，低位错区域有穿透位错的第一个密度，每一个高位错区域都有穿透位错的第二个密度，低位错区域围绕着每个高位错区域，穿透位错的第二个密度高于穿透位错的第一个密度，低位错区域有穿透位错的第一个密度，高位错区域每一个有穿透位错的第二个密度，低位错区域和高位错区域出现在GaN单晶基底的表面；
配置在表面上的第一AlxGa1-xN中间层(0<x≤1)；
都配置在中间层上的n型氮化物半导体区域和p型氮化物半导体区域，
其中第一AlxGa1-xN中间层包含碳，并且中间层中的碳浓度为1×1013cm-3至1×1018cm-3。
15.根据权利要求14的氮化物半导体器件，其中表面上高位错区域的密度等于或大于100cm-2。
16.根据权利要求14或15的氮化物半导体器件，其中n型氮化物半导体区域和p型氮化物半导体区域之一包括外延生长在AlxGa1-xN中间层上的GaN上层。
17.根据权利要求14或15的氮化物半导体器件，进一步包括配置在n型氮化物半导体区域和p型氮化物半导体区域之间的发光层，n型氮化物半导体区域和p型氮化物半导体区域的每一个都包括包覆层。
18.根据权利要求14或15的氮化物半导体器件，进一步包括阴极电极和阳极电极，GaN单晶基底配置在阴极电极和阳极电极之间，发光层包括用于产生光的区域，用于产生光的区域配置在一个或更多个高位错区域上，和，用于产生光的区域配置在阴极电极和阳极电极之间。
19.根据权利要求14或15的氮化物半导体器件，其中第一AlxGa1-xN中间层包含碳，经掺杂的第一AlxGa1-xN中间层有不大于1×1018cm-3的碳浓度。
20.根据权利要求14或15的氮化物半导体器件，其中第一AlxGa1-xN中间层用掺杂剂掺杂，掺杂的第一AlxGa1-xN中间层有n型导电性和p型导电性中的一种。
21.根据权利要求14或15的氮化物半导体器件，进一步包括AlyGa1-yN第二中间层(0≤y≤1，y≠x)和第三AlzGa1-zN中间层(0≤z≤1，z≠y)，第一AlxGa1-xN中间层和第三AlzGa1-zN中间层在组成上不同于第二AlyGa1-yN中间层，安排第一AlxGa1-xN中间层、第二AlyGa1-yN中间层和第三AlzGa1-zN中间层以形成超晶格结构。
22.根据权利要求14或15的氮化物半导体器件，进一步包括：
第四AluGa1-uN中间层(0<u≤1)；和
配置在第一AlxGa1-xN中间层和第四AluGa1-uN中间层之间的InvGa1-vN外延层(0<v≤1)。
23.根据权利要求14或15的氮化物半导体器件，其中第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。
24.一种制备氮化物半导体器件的方法，包括如下步骤：
在不低于80kPa的压力下在GaN单晶基底表面上外延生长中间AlxGa1-xN层(0<x≤1)，GaN单晶基底包括低位错区域和多个高位错区域，低位错区域围绕着每个高位错区域，每一个高位错区域都有穿透位错的第二个密度，低位错区域有穿透位错的第一个密度，穿透位错在高位错区域中的第二个密度高于穿透位错在低位错区域中的第一个密度，低位错区域和高位错区域出现在基底的表面；和
在不低于80kPa的压力下在中间层上外延生长n型氮化物半导体区域和p型氮化物半导体区域，
其中第一AlxGa1-xN中间层包含碳，并且中间层中的碳浓度为1×1013cm-3至1×1018cm-3。
25.根据权利要求24的方法，其中表面上高位错区域的密度等于或大于100cm-2。
26.根据权利要求24或25的方法，其中第一AlxGa1-xN中间层(0<x<0.24)有小于(-5x+1.2)微米的厚度。
CNB2004100628322A 2003-06-26 2004-06-25 GaN基底和其制备方法、氮化物半导体器件和其制备方法 Expired - Fee Related CN100483627C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003183173 2003-06-26
JP2003183173 2003-06-26
JP2004173059 2004-06-10
JP2004173059A JP4229005B2 (ja) 2003-06-26 2004-06-10 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子

Publications (2)

Publication Number Publication Date
CN1577743A CN1577743A (zh) 2005-02-09
CN100483627C true CN100483627C (zh) 2009-04-29

Family

ID=33422211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100628322A Expired - Fee Related CN100483627C (zh) 2003-06-26 2004-06-25 GaN基底和其制备方法、氮化物半导体器件和其制备方法

Country Status (6)

Country Link
US (1) US7387678B2 (zh)
EP (1) EP1492158A3 (zh)
JP (1) JP4229005B2 (zh)
KR (2) KR101182019B1 (zh)
CN (1) CN100483627C (zh)
TW (1) TW200516649A (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
US7508001B2 (en) * 2004-06-21 2009-03-24 Panasonic Corporation Semiconductor laser device and manufacturing method thereof
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5151139B2 (ja) * 2006-12-19 2013-02-27 住友電気工業株式会社 半導体発光素子
JP2008246604A (ja) * 2007-03-29 2008-10-16 Fujitsu Ltd マイクロ可動素子、ウエハ、およびウエハ製造方法
JP2008300541A (ja) * 2007-05-30 2008-12-11 Sumitomo Electric Ind Ltd 半導体発光素子及びそれに用いる素子形成用基板
KR100972974B1 (ko) * 2007-12-17 2010-07-29 삼성엘이디 주식회사 Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
US20090309127A1 (en) * 2008-06-13 2009-12-17 Soraa, Inc. Selective area epitaxy growth method and structure
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
US8259769B1 (en) 2008-07-14 2012-09-04 Soraa, Inc. Integrated total internal reflectors for high-gain laser diodes with high quality cleaved facets on nonpolar/semipolar GaN substrates
JP2010232597A (ja) * 2009-03-30 2010-10-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
CN102396083B (zh) 2009-04-13 2015-12-16 天空激光二极管有限公司 用于激光器应用的使用gan衬底的光学装置结构
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US8355418B2 (en) 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
US8750342B1 (en) 2011-09-09 2014-06-10 Soraa Laser Diode, Inc. Laser diodes with scribe structures
US9927611B2 (en) 2010-03-29 2018-03-27 Soraa Laser Diode, Inc. Wearable laser based display method and system
JP2012009783A (ja) * 2010-06-28 2012-01-12 Meijo Univ Ｉｉｉ族窒化物系太陽電池
US8816319B1 (en) 2010-11-05 2014-08-26 Soraa Laser Diode, Inc. Method of strain engineering and related optical device using a gallium and nitrogen containing active region
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
US9595813B2 (en) 2011-01-24 2017-03-14 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a substrate member
US9025635B2 (en) 2011-01-24 2015-05-05 Soraa Laser Diode, Inc. Laser package having multiple emitters configured on a support member
US9318875B1 (en) 2011-01-24 2016-04-19 Soraa Laser Diode, Inc. Color converting element for laser diode
US9093820B1 (en) 2011-01-25 2015-07-28 Soraa Laser Diode, Inc. Method and structure for laser devices using optical blocking regions
JP2011109136A (ja) * 2011-02-22 2011-06-02 Sumitomo Electric Ind Ltd 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP2012074740A (ja) * 2011-12-28 2012-04-12 Sumitomo Electric Ind Ltd 半導体発光素子
WO2013141617A1 (en) * 2012-03-21 2013-09-26 Seoul Opto Device Co., Ltd. Method of fabricating non-polar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
JP5641029B2 (ja) * 2012-09-24 2014-12-17 住友電気工業株式会社 Ｉｉｉ族窒化物系電子デバイス
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
US9368939B2 (en) 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
US9379525B2 (en) 2014-02-10 2016-06-28 Soraa Laser Diode, Inc. Manufacturable laser diode
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US9520695B2 (en) 2013-10-18 2016-12-13 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region
US9209596B1 (en) 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9871350B2 (en) 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9564736B1 (en) * 2014-06-26 2017-02-07 Soraa Laser Diode, Inc. Epitaxial growth of p-type cladding regions using nitrogen gas for a gallium and nitrogen containing laser diode
CN104201256B (zh) * 2014-08-26 2017-09-26 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN104332545A (zh) * 2014-09-02 2015-02-04 中国科学院半导体研究所 低电阻率p型铝镓氮材料及其制备方法
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
KR102291883B1 (ko) * 2014-12-22 2021-08-20 주식회사 케이씨텍 화학 기계적 연마 공정이 행해진 웨이퍼의 처리 장치
US9653642B1 (en) 2014-12-23 2017-05-16 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
US9666677B1 (en) 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
US10938182B2 (en) 2015-08-19 2021-03-02 Soraa Laser Diode, Inc. Specialized integrated light source using a laser diode
US11437774B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. High-luminous flux laser-based white light source
US11437775B2 (en) 2015-08-19 2022-09-06 Kyocera Sld Laser, Inc. Integrated light source using a laser diode
US10879673B2 (en) 2015-08-19 2020-12-29 Soraa Laser Diode, Inc. Integrated white light source using a laser diode and a phosphor in a surface mount device package
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
CN106783533B (zh) * 2016-11-11 2020-01-07 上海芯元基半导体科技有限公司 含Al氮化物半导体结构及其外延生长方法
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
WO2020213388A1 (ja) * 2019-04-19 2020-10-22 ソニー株式会社 化合物半導体層積層体及びその形成方法、並びに、発光デバイス
US10903623B2 (en) 2019-05-14 2021-01-26 Soraa Laser Diode, Inc. Method and structure for manufacturable large area gallium and nitrogen containing substrate
US11228158B2 (en) 2019-05-14 2022-01-18 Kyocera Sld Laser, Inc. Manufacturable laser diodes on a large area gallium and nitrogen containing substrate
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847000B2 (ja) 1997-11-26 2006-11-15 日亜化学工業株式会社 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法
JP2000012979A (ja) 1998-06-26 2000-01-14 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
DE60043122D1 (de) * 1999-03-17 2009-11-19 Mitsubishi Chem Corp Halbleiterbasis ihre Herstellung und Halbleiterkristallhersetllungsmethode
JP2000340509A (ja) 1999-05-26 2000-12-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001326245A (ja) 2000-05-16 2001-11-22 Hitachi Ltd 半導体装置およびその製造方法
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP2002190635A (ja) 2000-12-20 2002-07-05 Sharp Corp 半導体レーザ素子およびその製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4948720B2 (ja) * 2001-08-29 2012-06-06 シャープ株式会社 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
JP2003229638A (ja) 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子

Also Published As

Publication number Publication date
JP4229005B2 (ja) 2009-02-25
KR101182019B1 (ko) 2012-09-11
EP1492158A2 (en) 2004-12-29
KR20110025198A (ko) 2011-03-09
US7387678B2 (en) 2008-06-17
TWI352378B (zh) 2011-11-11
US20040262624A1 (en) 2004-12-30
KR101188501B1 (ko) 2012-10-08
KR20050001460A (ko) 2005-01-06
CN1577743A (zh) 2005-02-09
TW200516649A (en) 2005-05-16
EP1492158A3 (en) 2009-11-11
JP2005039223A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
CN100483627C (zh) GaN基底和其制备方法、氮化物半导体器件和其制备方法
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
JP3760997B2 (ja) 半導体基体
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
KR100507610B1 (ko) 질화물 반도체 나노상 광전소자 및 그 제조방법
JP4865047B2 (ja) 結晶成長方法
CN106098871B (zh) 一种发光二极管外延片的制备方法
JP2011238971A (ja) 窒化物半導体発光素子の製造方法
CN109616561B (zh) 深紫外led芯片、深紫外led外延片及其制备方法
JP2002043618A (ja) 窒化物半導体の製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
CN110085713B (zh) 一种带有插入层的多量子阱发光二极管及其制备方法
CN114373838B (zh) 带量子垒层硅掺杂结构的led外延片、生长方法及其制造方法
KR20080026882A (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
KR100881053B1 (ko) 질화물계 발광소자
JP2003008059A (ja) 窒化物系半導体発光素子
CN107134515A (zh) 一种发光二极管的外延片及其制备方法
JP5238867B2 (ja) 半導体発光素子の製造方法
JP3788344B2 (ja) ３−５族化合物半導体の生産性向上方法
CN117352616A (zh) 深紫外发光二极管及其外延生长方法
CN116864588A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117352611A (zh) 深紫外发光二极管及其外延生长方法
CN116799114A (zh) 一种深紫外发光二极管及其外延生长方法
CN112289897A (zh) 发光二极管外延片的制造方法及发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20160625