KR20110023925A - 도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 - Google Patents
도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 Download PDFInfo
- Publication number
- KR20110023925A KR20110023925A KR1020090081706A KR20090081706A KR20110023925A KR 20110023925 A KR20110023925 A KR 20110023925A KR 1020090081706 A KR1020090081706 A KR 1020090081706A KR 20090081706 A KR20090081706 A KR 20090081706A KR 20110023925 A KR20110023925 A KR 20110023925A
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- insulating layer
- copper
- semi
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판에 동박 회로의 피치를 수십 내지 수 마이크로미터 수준으로 만들기 위한 공법에 관한 것으로, 종래의 세미 부가 공법이 지닌 디스미어 공정 단계에서 발생하는 도금 밀착력 열화 문제를 해결한 새로운 세미 부가 공법에 관한 것이다.
본 발명은 스미어가 발생한 홀만을 선택적으로 디스미어 처리하고 동도금이 형성될 절연층 표면은 디스미어 공정 중에 마스크 처리되므로 절연층 표면의 거칠기가 디스미어 공정 과정에서 열화되는 것을 방지하게 되며, 홀 가공을 위해 이산화탄소 레이저를 조사하는 과정에서 해프 에칭 처리한 동박 위에 레이저 에너지를 집속하는 갈색 산화막(brown oxide), 블랙 산화막(black oxide) 또는 에너지 집속 필름을 피복한 상태에서 진행함으로써 단차가 수직인 홀 패턴을 전사하여 제작할 수 있다.
인쇄회로기판, SAP, 해프 에칭, 미세 패턴.
Description
본 발명은 인쇄회로기판 제조기술에 관한 것으로, 특히 미세 패턴 제작을 위한 세미 부가 공법(SAP; semi additive process)에 관한 것이다. 본 발명은 인쇄회로기판에 동박 회로의 피치를 수십 내지 수 마이크로미터 수준으로 만들기 위한 공법에 관한 것으로, 종래의 세미 부가 공법이 지닌 디스미어 공정 단계에서 발생하는 도금 밀착력 열화 문제를 해결한 새로운 세미 부가 공법에 관한 것이다.
최근 들어 노트북 컴퓨터의 두께가 수 밀리미터 수준으로 얇아지는 등, 전자 기기가 소형화되고 슬림화되어 감에 따라, 인쇄회로기판의 동박 회로 패턴을 수 마이크론 수준으로 미세화하는 기술이 도입되고 있다.
일반적으로 인쇄회로기판에 동박 회로를 형성하는 과정은 다음과 같다. 즉, 절연층 위에 피복된 동박 위에 드라이 필름(D/F)을 밀착 피복하고, 드라이 필름을 회로도에 따라 선택적으로 제거함으로써 부식 제거할 동박 부위와 남겨둘 동박 부위를 드라이 필름으로 선택적으로 정의한다.
이어서, 드라이 필름이 선택적으로 피복되어 있는 기판을 염화동과 같은 부식액으로 처리하여 노출되어 있는 동박을 식각 제거함으로써 회로를 형성한다. 그런데, 미세 회로 패턴을 형성하기 위해서는 드라이 필름으로 마스크하고 있는 회로선과 인접 회로선 사이의 피치 길이를, 예를 들어 수 마이크로미터 내지 수십 마이크로미터 수준으로 미세화할 수 있어야 한다.
그런데, 동박을 염화동과 같은 식각액을 이용하여 습식 에칭을 진행하면 습식 식각의 등방성 식각 특성에 의하여 식각된 동박의 단면이 수직 형상을 지니지 못하고 경사진 단면을 갖는 현상이 종종 발생한다.
이와 같은 식각 결과 얻어진 경사진 단면은 선폭 피치가 비교적 큰 경우에는 문제가 발생하지 않으나, 동박의 두께에 회로 피치가 근접하게 되면 (예를 들어 수십 내지 수 마이크로미터 피치), 근접하는 경사면은 서로 달라붙게 되어 동박 회로 사이가 서로 단락되는 위험성이 발생하게 된다. 이는 동박을 식각하는 화학 용액의 등방성 식각 특성에 기인하는 것으로서, 동박 회로 피치를 미세화하기 위하여 세미 부가 공법(SAP; semi additive process)이 제안되어 사용되고 있다.
당업계에 통용되고 있는 SAP 공법은 주어진 회로 패턴을 동박에 전사하기 위하여 동박을 식각하는 대신에, 단차가 거의 수직 형상을 지니는 드라이 필름 패턴을 먼저 형성하고, 드라이 필름에 의해 만들어진 홀(개구부)에 동도금을 채워 넣음으로써 비교적 수직 단차를 보이는 동박 패턴을 형성하는 것을 기술의 요지로 하고 있다. 세미 부가 공법을 적용하는 경우 기존의 식각 공정에서 겪었던 회로 밀접성 및 미세화의 한계를 어느 정도 극복할 수 있으며, 회로 형상화 특성이 개선되는 효 과가 있다.
도1a 내지 도1e는 종래기술에 따른 세미 부가 공법을 나타낸 도면이고, 도2a 내지 도2g는 본 발명에 따라 개선된 세미 부가 공법을 나타낸 도면이다. 전술한 바와 같이, 기존의 동박 회로 형성 방법은 도금을 실시한 원판에 이미지 형성한 후에 식각 작업을 진행하여 동(Cu)을 깎아 회로를 형성하는 반면에, SAP 공법은 원판 상에 드라이 필름 현상 작업을 진행하여 이미지를 형성하고 패턴 도금하여 회로를 형성하고 있다.
이하에서는 도1a 내지 도1e를 참조하여 종래기술에 따른 세미 부가 공법을 상세히 설명하고, 그 기술적 문제를 지적하기로 한다. 도1a 내지 도1e에 도시된 종래기술은 외층의 동박에 피치가 미세한 동박 회로를 패턴 전사하여 제작하는 과정을 설명한다.
도1a 내지 도1e의 도면에서 내층의 표면에 동박 회로(20)가 형성되어 있으며, 외층에 동박(40)이 형성되어 있음을 도시하고 있다. 외층을 형성하는 레진 계열의 절연층(30)과 동박(40) 사이의 계면은 적절한 거칠기(roughness)를 가지고 있음을 상징적으로 표현하기 위하여 표면의 굴곡을 과장하여 도시하고 있다.
도1a를 참조하면, 종래기술은 절연층(10) 위에 형성된 동박 회로(20)로 구성된 코어 위에 동박(40)이 피복된 절연층(30)을 정렬하여 가압 라미네이션 함으로써 당업계의 통상 방식에 따라 적층 기판을 형성한다.
이어서, 도1b에서와 같이 염화동 용액에 적층 기판을 담가서 동박(40)을 벗겨내면, 어느 정도의 거칠기(roughness)를 지닌 절연층(30) 표면이 노출되게 된다. 물론, 절연층(30) 표면의 거칠기를 나타내기 위해서 도면에서 표면의 굴곡을 과장하여 도시하였음에 유의한다.
이어서, 도1c를 참조하면 피치 패턴을 형성하고자 하는 부위에 레이저를 조사해서 절연층(30)을 선택적으로 제거함으로써 동박 회로(20) 표면을 개구하여 홀(35)을 형성한다. 도1c에서와 같이 레이저 드릴을 진행하여 홀(35)을 형성하고나면, 드릴링 과정에서 발생한 잔사(residue; 37)를 제거하기 위해 디스미어(desmear) 공정을 진행하게 된다. 디스미어 공정에 관한 기술은 본원 출원인의 선행기술 대한민국 특허공개 제10-2004-0062723호에 상술되어 있다.
그런데, 레진 잔사 물질을 제거하기 위한 디스미어 공정 진행시에 디스미어 용액은 노출된 절연층(30)의 표면에도 작용하므로, 절연층(30)의 표면 프로파일의 거칠기가 열화되는 것을 피할 수 없다. 따라서, 종래기술의 경우 디스미어 공정 과정에서 열화된 절연층(30) 표면의 거칠기는 후속하는 동도금 공정에서 동도금의 밀착력을 현저히 떨어뜨리게 된다. 즉, 도1e에 도시한 대로, 전기동 또는 화학동 과정 진행 결과 동도금층(50)의 밀착력이 감소하여 도금층이 쉽게 벗겨지는 불량이 발생할 수 있고, 드릴 공정 시에 스크래치(scratch)가 발생하는 문제점이 있다.
또한, 종래기술은 디스미어 공정 처리 과정에서 상당량의 케미컬 폐액을 발생시키게 되므로 환경친화적이지 못하며, 디스미어 공정 케미컬을 과다 사용하여야 하므로 제품의 원가를 상승시키는 요인으로 작용하게 된다. 또한, 기존의 디스미어 설비로는 대면적의 기판에 대해 처리가 불가능하므로 막대한 자본으로 새로운 설비를 중복 투자하여야 하는 문제점도 있다.
따라서, 본 발명의 제1 목적은 홀 가공시에 스미어가 발생하는 홀 가공 부위만을 선택적으로 노출함으로써 디스미어 대상 면적을 획기적으로 줄일 수 있는 새로운 세미 부가 공법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여 도금 밀착력이 요구되는 표면은 선택적으로 디스미어 처리가 되지 않도록 해서, 표면의 조도가 열화되는 현상을 방지하는 세미 부가 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 스미어가 발생한 홀만을 선택적으로 디스미어 처리하고 동도금이 형성될 절연층 표면은 디스미어 공정 중에 마스크 처리되므로 절연층 표면의 거칠기가 디스미어 공정 과정에서 열화되는 것을 방지하게 되며, 홀 가공을 위해 이산화탄소 레이저를 조사하는 과정에서 해프 에칭 처리한 동박 위에 레이저 에너지를 집속하는 갈색 산화막(brown oxide), 블랙 산화막(black oxide) 또는 에너지 집속 필름을 피복한 상태에서 진행함으로써 단차가 수직인 홀 패턴을 전사하여 제작할 수 있다.
본 발명은 제1 동박을 표면에 피복한 기판 위에 제1 절연층과 제2 동박을 정렬하고 가압 라미네이트하여 적층하는 단계와, 제2 동박을 식각하되 해프 에칭하여 상기 제2 동박의 두께를 경박화하는 단계와, 제2 동박 위에 제2 절연층을 형성하는 단와, 레이저를 조사하여 상기 제1 동박의 표면이 노출되도록 상기 제2 절연층, 제 2 동박, 제1 절연층을 차례로 식각하여 개구함으로써 홀을 형성하는 단계를 포함한다.
또한, 본 발명은 디스미어 공정을 진행하여 상기 단계 (d) 과정에서 발생한 잔사를 제거하는 단계와, 해프 에칭을 실시하여 기판 표면에 남아 있는 제2 절연층과 제2 동박을 제거하는 단계, 및 동도금을 진행하여 상기 제1 절연막의 표면과 상기 홀의 내벽에 동박을 형성하는 단계를 포함한다.
본 발명은 디스미어 처리 공정시에 표면이 노출되어 거칠기가 변하는 것을 방지함으로써 도금 밀착력이 열화 하는 것을 차단할 수 있어 결과적으로 후속 동도금 공정결과물이 벗겨지는 것을 방지할 수 있으며, 디스미어 공정시에 발생하는 폐액의 양을 현저히 줄일 수 있어 친환경적인 효과가 있다.
이하에서는 첨부도면 도2a 내지 도2g를 참조하여 본 발명에 따른 세미 부가 공법의 특징을 상세히 설명한다.
도2a는 도1a 도면과 동일한 도면으로서, 동박 회로(20)와 절연층(10)으로 구성된 내층에 절연층(30)과 동박(40)이 적층된 외층의 동박에 미세 패턴을 세미 부가 공법으로 만드는 과정을 나타내고 있다.
도2a를 참조하면, 내층 코어에 절연층(30)과 동박(40)을 적층한 구조물을 도시하고 있으며, 외층을 형성하는 레진 계열의 절연체(30)와 동박(40) 사이의 계면은 적절한 거칠기(roughness)를 가지고 있음을 상징적으로 표현하기 위하여 표면의 굴곡을 과장하여 도시하고 있다.
도2b를 참조하면, 본 발명은 종래기술과 달리 기판의 동박(40)에 대해 해프 에칭(half etching)을 실시하여 동박(40)의 일부만을 식각 제거함을 특징으로 한다. 본 발명에 따른 해프 에칭을 실시하기 위하여 염화동 용액을 사용할 수 있다.
도2c를 참조하면, 해프 에칭된 동박(40) 위에 절연층(45)을 형성한다. 본 발명의 양호한 실시예로서, 절연층(45)은 갈색 산화막(brown oxide) 또는 블랙 산화막(black oxide)을 사용할 수 있다. 갈색 산화막 또는 블랙 산화막은 약품 처리를 통해 형성할 수 있다. 즉, 갈색 산화막 또는 블랙 산화막은 화학 변환 또는 양극 산화 피막 공정을 통해 형성할 수 있으며, 고농도의 알칼리염 및 산화제가 포함된 전해질 용액조에서 동박을 산화구리(CuO)로 형성할 수 있다.
본 발명의 양호한 실시예로서, Technic Inc 사의 Techni Pro-Bond Oxide 용액 A 45 ~ 55 % v/v 또는 용액 B 35 ~ 45 % v/v을 55 ~ 65℃로 유지하여 동박을 처리함으로써 동박 표면에 갈색 산화막 또는 블랙 산화막을 형성할 수 있다.
본 발명의 또 다른 실시예로서, 갈색 산화막 대신에 전용 필름을 사용할 수도 있다. 위에서 설명한 갈색 산화막 또는 전용 필름은 홀 가공시에 사용되는 CO2 레이저의 파워를 집속하여 동박을 관통하여 홀을 형성할 수 있도록 한다.
본 발명에 따른 절연층(45)의 또 다른 양호한 실시예로서, CO2 레이저 파워를 집속하는 전용 필름을 사용할 수 있다. CO2 레이저 에너지 집속 필름은 열경화성 수지 조성물에 금속화합물 분말 또는 탄소 분말을 함유하는 자재로 형성될 수 있으며, 다작용성 시아네이트 에스테르 단량체 또는 에스테르 예비 중합체를 사용할 수 있다. 본 발명에 따른 에너지 집속 필름의 양호한 실시예로서, 미쯔비시 가스 케미컬(MGC) 사의 필름을 사용할 수 있다.
도2d를 참조하면, 전술한 기능의 절연층(45)을 피복하고 있는 동박에 CO2 레이저를 조사하면, 동박(40) 표면에서 레이저 빛이 반사되는 것을 방지할 수 있으며 에너지가 집속되어 레이어를 관통하는 홀(35)을 형성하게 된다. 이어서, 도2e를 참조하면 CO2 레이저 가공시에 발생한 잔사를 제거하기 위하여 디스미어 공정을 진행한다. 이때에, 본 발명에 따르면 도금 밀착력이 요구되는 절연층(30)의 표면은 동박(40)이 가리고 있으므로 디스미어 처리되지 않음에 유의한다.
이어서, 도2f를 참조하면 제2차 해프 에칭을 진행함으로써 적층 절연층(30) 위에 피복하고 있는 동박(40)과 절연층(45)을 제거한다. 최종적으로, 화학동 또는 전기동을 진행하면 절연층(30) 및 동박 회로(20) 표면 위에 도금 밀착력이 양호한 동도금층(50)이 형성된다.
본 발명은 기존의 세미 부가 공법이 지녔던 디스미어 처리 공정 단계에서 도금 밀착력 열화 문제를 해결하고, 과도하게 디스미어 처리 폐액이 배출되는 것을 방지할 수 있어서 환경 유해 물질의 배출을 억제할 수 있으며 제품의 품질을 개선할 수 있다.
도1a 내지 도1e는 종래기술에 따른 세미 부가 공법을 나타낸 도면.
도2a 내지 도2g는 본 발명에 따라 개선된 세미 부가 공법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10, 30, 45 : 절연층
20 : 동박 회로
35 : 홀
37 : 잔사
40 : 동박
50 : 동도금층
Claims (3)
- 인쇄회로기판 제조 방법에 있어서,(a) 제1 동박을 표면에 피복한 기판 위에 제1 절연층과 제2 동박을 정렬하고 가압 라미네이트하여 적층하는 단계;(b) 상기 제2 동박을 식각하되 해프 에칭하여 상기 제2 동박의 두께를 경박화하는 단계;(c) 상기 제2 동박 위에 제2 절연층을 형성하는 단계;(d) 레이저를 조사하여 상기 제1 동박의 표면이 노출되도록 상기 제2 절연층, 제2 동박, 제1 절연층을 차례로 식각하여 개구함으로써 홀을 형성하는 단계;(e) 디스미어 공정을 진행하여 상기 단계 (d) 과정에서 발생한 잔사를 제거하는 단계;(f) 해프 에칭을 실시하여 기판 표면에 남아 있는 제2 절연층과 제2 동박을 제거하는 단계; 및(g) 동도금을 진행하여 상기 제1 절연막의 표면과 상기 홀의 내벽에 동박을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
- 제1항에 있어서, 상기 제2 절연막은 갈색 산화막(brown oxide) 또는 블랙 산화막인 것을 특징하는 인쇄회로기판 제조 방법.
- 제1항에 있어서, 상기 제2 절연막은 이산화탄소 가스레이저 에너지 흡수를 가속하는 필름인 것을 특징으로 하는 인쇄회로기판 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090081706A KR101077774B1 (ko) | 2009-09-01 | 2009-09-01 | 도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090081706A KR101077774B1 (ko) | 2009-09-01 | 2009-09-01 | 도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110023925A true KR20110023925A (ko) | 2011-03-09 |
KR101077774B1 KR101077774B1 (ko) | 2011-10-28 |
Family
ID=43931847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090081706A KR101077774B1 (ko) | 2009-09-01 | 2009-09-01 | 도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101077774B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102168266A (zh) * | 2011-03-21 | 2011-08-31 | 东莞市富默克化工有限公司 | 一种适用于高温、无卤板材的电路板棕化液 |
CN107454759A (zh) * | 2016-06-01 | 2017-12-08 | 北大方正集团有限公司 | 波导槽的制作方法 |
KR20230152433A (ko) | 2022-04-27 | 2023-11-03 | 대덕전자 주식회사 | 미세패턴의 회로기판 제조방법 |
CN117320332A (zh) * | 2023-11-29 | 2023-12-29 | 福莱盈电子股份有限公司 | 一种hdi内层电路板的制造方法及hdi电路板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100701353B1 (ko) * | 2005-08-19 | 2007-03-29 | 주식회사 두산 | 다층 인쇄 회로 기판 및 그 제조 방법 |
-
2009
- 2009-09-01 KR KR1020090081706A patent/KR101077774B1/ko active IP Right Grant
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102168266A (zh) * | 2011-03-21 | 2011-08-31 | 东莞市富默克化工有限公司 | 一种适用于高温、无卤板材的电路板棕化液 |
CN102168266B (zh) * | 2011-03-21 | 2013-01-23 | 东莞市富默克化工有限公司 | 一种适用于高温、无卤板材的电路板棕化液 |
CN107454759A (zh) * | 2016-06-01 | 2017-12-08 | 北大方正集团有限公司 | 波导槽的制作方法 |
KR20230152433A (ko) | 2022-04-27 | 2023-11-03 | 대덕전자 주식회사 | 미세패턴의 회로기판 제조방법 |
CN117320332A (zh) * | 2023-11-29 | 2023-12-29 | 福莱盈电子股份有限公司 | 一种hdi内层电路板的制造方法及hdi电路板 |
CN117320332B (zh) * | 2023-11-29 | 2024-04-16 | 福莱盈电子股份有限公司 | 一种hdi内层电路板的制造方法及hdi电路板 |
Also Published As
Publication number | Publication date |
---|---|
KR101077774B1 (ko) | 2011-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI312166B (en) | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board | |
US7408261B2 (en) | BGA package board and method for manufacturing the same | |
US8366903B2 (en) | Method for manufacturing printed wiring board and electrolytic etching solution for use in the manufacturing method | |
US7169313B2 (en) | Plating method for circuitized substrates | |
JP2005322868A (ja) | プリント回路基板の電解金メッキ方法 | |
JP2006108613A (ja) | プリント基板およびその製造方法 | |
WO2009113396A1 (ja) | 銅の表面処理方法およびプリント配線板の表面処理方法 | |
KR101077774B1 (ko) | 도금 밀착력이 개선된 인쇄회로기판 세미 부가 공법 | |
CN108353510B (zh) | 多层印刷配线基板及其制造方法 | |
JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
CN108323040B (zh) | 一种具有阶梯槽的pcb的制作方法及pcb | |
US7135119B2 (en) | Method for making a multilayer module with high-density printed circuits | |
TW202211739A (zh) | 印刷電路板的製造方法 | |
US7909977B2 (en) | Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
CN101765341A (zh) | 激光辅助基板线路成型结构与方法 | |
KR20100109698A (ko) | 인쇄회로기판의 제조방법 | |
JPH05291727A (ja) | 配線板の製造法 | |
TWI715214B (zh) | 印刷配線板及印刷配線板之製造方法 | |
JP4862682B2 (ja) | プリント配線基板及びその製造方法 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
KR102611114B1 (ko) | 홀 플러깅 랜드 제조방법 | |
KR100911204B1 (ko) | 빌드업 고집적 회로기판의 제조방법 | |
US11617263B2 (en) | Circuit board and method for manufacturing the same | |
KR20030073919A (ko) | 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181010 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 9 |