KR20110014965A

KR20110014965A - 디시전 테이블을 사용한 시퀀스 제어 장치, 프로그램 작성 장치, 및 인터프리터 실행 엔진

Info

Publication number: KR20110014965A
Application number: KR1020100075498A
Authority: KR
Inventors: 준이치 가와모토; 히데유키 오타니
Original assignee: 가부시끼가이샤 도시바
Priority date: 2009-08-06
Filing date: 2010-08-05
Publication date: 2011-02-14
Also published as: AU2010210003A1; JP2011039612A; JP5253324B2; KR101230563B1; AU2010210003B2

Abstract

프로그램 작성 장치(1)와 제어 장치(2)로 이루어지는 시퀀스 제어 장치로서, 프로그램 작성 장치는, IEC 규격 언어를 사용해서 제어 프로그램을 편집하는 에디터부와 그 표시·조작부로 구성되는 제어 프로그램 편집부(1a)와, 소스 메모리와 제 1 오브젝트 메모리로 이루어지는 기억부(1b)를 구비하고, 소스 메모리에는 미리 LD, FBD 및 ST로 이루어지는 IEC 규격 언어 라이브러리를 기억하고, 에디터부에는 IEC 규격 언어 라이브러리를 참조해서 디시전 테이블과 디시전 테이블 실행 엔진을 생성하는 디시전 테이블 에디터를 구비한 시퀀스 제어 장치이다.

Description

디시전 테이블을 사용한 시퀀스 제어 장치, 프로그램 작성 장치, 및 인터프리터 실행 엔진{SEQUENCE CONTROL DEVICE USING DECISION TABLE, PROGRAM CREATION DEVICE AND INTERPRETER EXECUTION ENGINE}

본 발명은 디시전 테이블(decision table)을 사용한 시퀀스 제어 장치, 프로그램 작성 장치, 및 인터프리터 실행 엔진에 관한 것이다.

시퀀스 제어 장치에 있어서는, 종래부터 그 제어 방식으로서 디시전 테이블 방식이 채용되고 있었다. 이 디시전 테이블 방식이란, 시퀀스 제어에 관한 각종 정보를 디시전 테이블에 기입하고, 시퀀스 제어 장치가 이 테이블의 정보를 이용해서 시퀀스 제어를 행하는 것이다.

종래의 일반적인 디시전 테이블의 일례에 관하여 설명한다. 디시전 테이블은 미리 기억 장치에 마련되어 있고, 그 테이블은 표기 상태에서는, 상하 좌우로 네 개로 나누어져 있다. 좌상(左上)부는 시퀀스의 천이 조건으로 되는 제어 대상으로부터의 입력 신호가 지정되는 조건 신호란(欄)이다. 좌하(左下)부는 제어 대상에 부여하는 출력 신호가 지정되는 동작 신호란이다.

또한, 우상(右上)부는 조건 신호란의 입력 신호에 대응하는 시퀀스의 천이 조건으로 되는 정보가 기입되어 있는 입력 조건 지정란이다. 우하(右下)부는 제어 대상에 대한 조작 조건의 정보가 기입되어 있는 동작 출력 지정란이다. 입력 조건 지정란과 동작 출력 지정란의 종렬(縱列)은 각각 대응하고 있다.

그리고 제어 대상의 조작 상태는 1, 0, 공백의 세 가지 상태 중 어느 하나의 입력 신호로서 조건 신호란에 지정된다. 지정된 각 입력 신호는 조건 지정란의 대응하는 시퀀스의 천이 조건과 비교 판단된다. 이 시퀀스의 천이 조건은 미리 기억된 신호이다.

그리고 비교 판단의 결과, 양자가 전부 일치하고 있으면 천이 조건이 성립했다고 해서, 조건 지정란의 시퀀스의 천이 조건과 대응하는 종렬의 동작 출력 지정란의 동작 신호가 동작 신호란에 부여된다. 이 동작 신호란으로부터의 출력 신호가 제어 대상에 출력되어, 다음 시퀀스 제어가 행해진다.

또한, 각 입력 신호와 대응하는 시퀀스의 천이 조건이 1개라도 일치하고 있지 않으면, 제어 대상에 이상(異常)이 생긴 것으로 해서, 동작 출력 지정란에 미리 기입되어 있는 제어 대상을 홀드시키는 동작 신호 등을 동작 신호란에 부여하도록 하고 있다.

그러나, 이러한 종래의 디시전 테이블에서는 시퀀스를 조건 성립·불성립에 대응해서 판단 조작시키는 프로그램이 복잡한 것으로 되는 문제가 있어, 조건 신호란으로 지정되는 입력 신호와, 이것에 대응하는 신호 지정란의 시퀀스의 천이 조건이 불일치일 경우에 제어 대상에 대해 최적의 동작 신호를 출력할 수 있도록 한 시퀀스 제어 장치가 있다. 예를 들면 일본국의 공고 특허공보, 특공평3-5604호 공보(이하, 특허문헌 1이라 함)가 있다.

또한, 시퀀스 제어 장치의 디시전 테이블에 대해서, 당해 장치의 상위 기능에 의해 기입 가능으로 하는 동시에, 디시전 테이블 내의 조작 개시 조건 또는 조작 지령에 있어서의 특유한 기입에 의해 참조되어, 조작 개시 조건 또는 조작 지령의 표기를 실제의 요소로 번역하는 기능을 가지는 루틴 군(群) 중 어느 하나의 루틴을 특정하는 간접 테이블을 구비하여, 방대한 조합이 있는 시퀀스 제어 기능을 간소화해서 표기할 수 있도록 한 시퀀스 제어 장치가 있다. 예를 들면, 마찬가지로 일본국의 공고 특허공보, 특공평4-23281호 공보(이하, 특허문헌 2라 함)가 있다.

최근, 플랜트(plant)를 제어하는 PLC(프로그래머블 컨트롤러)를 사용한 시퀀스 제어 장치에 있어서는, 플랜트를 자동 운전하기 위한 애플리케이션 프로그램(application program)(이후, 제어 프로그램이라 함)의 프로그래밍의 효율화나 프로그램 자산의 공유화를 도모하기 위해, 국제적인 표준화가 진행되고 있다.

이 PLC의 제어 프로그램에 대해서는, IEC(International Electrotechnical Commission) 규격(IEC61131-3)으로서 5종류의 프로그램 언어, 즉 LD(Ladder Diagram), FBD(Function Block Diagram), SFC(Sequential function Chart), ST(Structured Text)가 정의되고, 이 언어를 이용하여 제어 프로그램을 작성하도록 되어 왔다.

그런데, PLC의 제어 프로그래밍은, 상술한 디시전 테이블 방식이 사용되어, 오랫동안 각종의 플랜트 등의 시퀀스 제어 장치로서 운전되고 있다.

그 때문에, 디시전 테이블 방식의 제어 프로그램을, 새로운 IEC 규격 언어로 표기된 프로그램으로 치환할 경우에는, 프로그래밍의 생산성 뿐만 아니라, 오랫동안 사용해 온 유저 인터페이스 기능을 변경하게 되므로, 플랜트 조업에 있어서 안전성이나 생산성의 저하가 우려되는 문제가 있었다.

이러한 배경으로부터, 종래의 디시전 테이블 방식의 제어 프로그램을 채용한 시퀀스 제어 장치에 있어서는, 조작성에 관해서는 종래의 기능을 계승하고, 제어 프로그래밍에 관해서는 효율화를 도모하기 위해, 새로운 IEC 규격의 SFC 언어를 사용한 시퀀스 제어 장치가 요구되고 있었다.

그러나, 종래의 디시전 테이블은 메이커마다의 고유 사양으로 디자인되어 있었기 때문에, 디시전 테이블에 IEC 규격 언어로 제작한 제어 프로그램을 하나의 시퀀스 제어 장치로서 제작하는 것은 곤란했다.

또한, 디시전 테이블에서 기재한 시퀀스 회로를 SFC 언어로 모두 표기해서 실행하면, 테이블에 표기된 스텝마다의 처리를 반복 실행하는 디시전 테이블에 비해 기억 용량이 증대해버리는 문제가 있었다.

본 발명은 상술한 과제를 해결하기 위해 이루어진 것으로, 시퀀스 제어 장치에 있어서, 디시전 테이블 표기의 시퀀스 회로를 IEC 규격 언어와 변수로 표기하는 것을 가능하게 하고, 종래의 디시전 테이블에 의한 조작성과의 공통화를 도모하고, 프로그래밍의 생산성 향상과 재이용을 가능하게 한 시퀀스 제어 장치, 프로그램 작성 장치, 및 인터프리터 실행 엔진을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 시퀀스 제어 장치는 다음의 구성으로 이루어진다. 즉,

제어 프로그램을 작성하는 프로그램 작성 장치와,

당해 제어 프로그램을 다운로드하고, 다운로드한 전술한 제어 프로그램을 사용해서 제어 대상을 제어하는 제어 장치를 구비하는 시퀀스 제어 장치로서,

전술한 제어 프로그램은, 복수의 스텝으로 구성되는 시퀀스 회로를 IEC 규격 언어와 변수로 표기한 디시전 테이블과,

당해 제어 프로그램의 메인 루틴을 IEC 규격의 LD 및 FBD로 표기한 메인 처리 프로그램을 구비하고,

전술한 프로그램 작성 장치는, IEC 규격 언어를 사용해서 전술한 제어 프로그램을 편집하는 에디터부와 그 표시·조작부로 구성되는 제어 프로그램 편집부와, 전술한 제어 프로그램의 소스 프로그램을 기억하는 소스 메모리와, 전술한 제어 프로그램 편집부로 편집된 전술한 제어 프로그램의 오브젝트 프로그램을 기억하는 제 1 오브젝트 메모리로 이루어지는 기억부를 구비하고,

전술한 제어 장치는, 전술한 기억부에 기억된 전술한 제어 프로그램을 다운로드하는 제어 프로그램 로드 서버부와, 당해 다운로드된 제어 프로그램을 기억하는 제 2 오브젝트 메모리와, 당해 제 2 오브젝트 메모리에 기억된 제어 프로그램을 실행하는 연산 처리부와, 전술한 제어 대상과의 사이의 입출력 신호의 처리를 전술한 연산 처리부의 지령에 의거해서 실행하는 프로세스 입출력 처리부를 구비하고,

전술한 소스 메모리에는 미리 LD, FBD 및 ST로 이루어지는 IEC 규격 언어 라이브러리를 기억하고,

전술한 에디터부는, 전술한 IEC 규격 언어 라이브러리를 참조해서 전술한 제어 프로그램의 메인 처리 프로그램을 생성하고 전술한 소스 메모리에 기억시키는 메인 처리 에디터와, 전술한 IEC 규격 언어 라이브러리를 참조해서 전술한 디시전 테이블과 디시전 테이블 실행 엔진을 생성하고 전술한 소스 메모리에 기억시키는 디시전 테이블 에디터와, 전술한 제어 프로그램의 모든 변수를 변수 테이블로서 생성하는 동시에, 전술한 소스 메모리에 기억한 전술한 제어 프로그램을 컴파일하는 컴파일러를 구비하고,

전술한 제 1 오브젝트 메모리에는 전술한 컴파일러로 컴파일된, 전술한 메인 처리 프로그램, 디시전 테이블 실행 엔진, 디시전 테이블, 및 변수 테이블을 기억하고,

전술한 디시전 테이블은 복수의 스텝으로 구성되고, 각 스텝에 대응하는 처리는 입력 신호 조건란, 입력 천이 조건 지정란, 조작 출력 지정란, 조작 출력 신호란, 및 다음 스텝 지정란에, 당해 처리가 전술한 각 란에 순차적으로(sequentially) 대응되게 하여 표기되고,

각 란은, 전술한 프로세스 입출력 처리부로부터 전송되는 제어 대상의 상태를 나타내는 입력 신호에 대한 처리를 IEC 규격 언어와 변수로 표기하고, 또한 그 출력을 제 1 비트 배열로서 표기한 전술한 입력 신호 조건란과, 전술한 제 1 비트 배열의 각 비트에 대응시켜 다음 시퀀스의 천이 조건으로 되는 조건을 제 2 비트 배열로서 표기하고, 전술한 제 1 비트 배열과 전술한 제 2 비트 배열의 전비트의 비교 결과의 일치 또는 불일치의 판정을 지시하는 전술한 입력 천이 조건 지정란과, 전술한 비교 결과가 일치하고 있을 경우, 그 응답으로서 전술한 프로세스 입출력 처리부로부터 전술한 제어 대상에 출력하는 조작 출력을 제 3 비트 배열로서 표기한 전술한 조작 출력 지정란과, 전술한 제 3 비트 배열로서 지정된 지정란에 대응하는 전술한 조작 출력을 IEC 규격 언어 및 변수로 표기한 전술한 조작 출력 신호란과, 전술한 입력 천이 조건 지정란의 출력이 불일치일 경우의 다음 스텝 번호 및 전술한 조작 출력 신호란의 출력으로부터 대응하는 다음 스텝 번호를 표기한 다음 스텝 지정란으로 구성되고,

전술한 인터프리터 실행 엔진은, 전술한 프로세스 입출력 처리부로부터 출력된 입력 신호의 상태를 전술한 입력 신호 조건란의 변수로서 받아들이고, 표기된 처리를 실행하여, 그 결과를 전술한 제 1 비트 배열값으로서 출력하고, 전술한 제 1 비트 배열값과 미리 지정되는 전술한 입력 천이 조건 지정란의 대응하는 전술한 제 2 비트 배열값을 비교 판정하여, 대응하는 모든 비트 배열이 일치하고 있을 경우에는, 대응하는 전술한 조작 출력 지정란의 전술한 제 3 비트 배열값의 유무를 지정하고, 또한 지정된 전술한 제 3 비트 배열값의 유무에 대응하는 전술한 조작 출력 신호란에 표기된 변수로 지정된 처리를 실행하고, 당해 조작 출력 신호란의 출력에 대응하는 다음 스텝 지정란에 표기되는 다음 스텝 번호의 스텝으로 천이시키고, 그렇지 않을 경우에는 미리 지정되는 알람 판정의 결과에 의거해서 다음 스텝 지정란에 표기되는 스텝 번호의 스텝으로 천이시키도록 하고,

전술한 제어 프로그램 로드 서버는, 전술한 제 1 오브젝트 메모리에 기억한 내용을 전술한 제 2 오브젝트 메모리에 다운로드하고, 디시전 테이블을 스텝마다 인터프리터로 실행하도록 한 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위하여, 본 발명의 시퀀스 제어 장치는 다음의 구성으로 이루어진다. 즉,

디시전 테이블을 가지는 제어 프로그램을 작성하는 프로그램 작성 장치로서,

전술한 제어 프로그램은, 복수의 스텝으로 구성되는 시퀀스 회로를 IEC 규격 언어와 변수로 표기한 디시전 테이블과, 당해 제어 프로그램의 메인 루틴을 IEC 규격의 LD 및 FBD로 표기한 메인 처리 프로그램으로 이루어지고,

전술한 프로그램 작성 장치는, IEC 규격 언어를 사용해서 전술한 제어 프로그램을 편집하는 에디터부와 그 표시·조작부로 구성되는 제어 프로그램 편집부와,

전술한 제어 프로그램의 소스 프로그램을 기억하는 소스 메모리와,

전술한 제어 프로그램 편집부로 편집된 전술한 제어 프로그램의 오브젝트 프로그램을 기억하는 제 1 오브젝트 메모리로 이루어지는 기억부를 구비하고,

전술한 에디터부는, 전술한 IEC 규격 언어 라이브러리를 참조해서 전술한 제어 프로그램의 메인 처리 프로그램을 생성하고 전술한 소스 메모리에 기억시키는 메인 처리 에디터와,

전술한 IEC 규격 언어 라이브러리를 참조해서 전술한 디시전 테이블과 디시전 테이블 실행 엔진을 생성하고 전술한 소스 메모리에 기억시키는 디시전 테이블 에디터와,

전술한 제어 프로그램의 모든 변수를 변수 테이블로서 생성하는 동시에, 전술한 소스 메모리에 기억한 전술한 제어 프로그램을 컴파일하는 컴파일러를 구비하고,

전술한 제 1 오브젝트 메모리에는 전술한 컴파일러로 컴파일된, 전술한 메인 처리 프로그램, 디시전 테이블 실행 엔진, 디시전 테이블, 및 변수 테이블을 기억하고, 디시전 테이블을 스텝마다 인터프리터로 실행하는 제어 프로그램을 생성하는 것을 특징으로 한다.

게다가, 상기 목적을 달성하기 위하여, 본 발명의 인터프리터 실행 엔진은 다음의 구성으로 이루어진다. 즉,

제어 프로그램의 서브 루틴으로서 구성되는 디시전 테이블의 인터프리터 실행 엔진으로서,

전술한 디시전 테이블은 복수의 스텝으로 구성되고, 각 스텝에 대응하는 처리는 입력 신호 조건란, 입력 천이 조건 지정란, 조작 출력 지정란, 조작 출력 신호란, 및 다음 스텝 지정란에, 당해 처리가 전술한 각 란에 순차적으로 대응되게 하여 표기되고,

각 란은, 전술한 프로세스 입출력 처리부로부터 전송되는 제어 대상의 상태를 나타내는 입력 신호에 대한 처리를 IEC 규격 언어와 변수로 표기하고, 또한 그 출력을 제 1 비트 배열로서 표기한 전술한 입력 신호 조건란과,

전술한 제 1 비트 배열의 각 비트에 대응시켜 다음 시퀀스의 천이 조건으로 되는 조건을 제 2 비트 배열로서 표기하고, 전술한 제 1 비트 배열과 전술한 제 2 비트 배열의 전비트의 비교 결과의 일치 또는 불일치의 판정을 지시하는 전술한 입력 천이 조건 지정란과,

전술한 비교 결과가 일치하고 있을 경우, 그 응답으로서 전술한 프로세스 입출력 처리부로부터 전술한 제어 대상에 출력하는 조작 출력을 제 3 비트 배열로서 표기한 전술한 조작 출력 지정란과,

전술한 제 3 비트 배열로 지정된 지정란에 대응하는 전술한 조작 출력을 IEC 규격 언어 및 변수로 표기한 전술한 조작 출력 신호란과,

전술한 입력 천이 조건 지정란의 출력이 불일치일 경우의 다음 스텝 번호 및 전술한 조작 출력 신호란의 출력으로부터 대응하는 다음 스텝 번호를 표기한 다음 스텝 지정란으로 구성되고,

전술한 인터프리터 실행 엔진은, 전술한 프로세스 입출력 처리부로부터 출력된 입력 신호의 상태를 전술한 입력 신호 조건란의 변수로서 받아들이고, 표기된 처리를 실행하여, 그 결과를 전술한 제 1 비트 배열값으로서 출력하는 기능과,

전술한 제 1 비트 배열값과 미리 지정되는 전술한 입력 천이 조건 지정란의 대응하는 전술한 제 2 비트 배열값을 비교 판정하는 기능과,

대응하는 모든 비트 배열이 일치하고 있을 경우에는, 대응하는 전술한 조작 출력 지정란의 전술한 제 3 비트 배열값의 유무를 지정하는 기능과,

또한, 지정된 전술한 제 3 비트 배열값의 유무에 대응하는 전술한 조작 출력 신호란에 표기된 변수로 지정된 처리를 실행하고, 당해 조작 출력 신호란의 출력에 대응하는 다음 스텝 지정란에 표기되는 다음 스텝 번호의 스텝으로 천이시키는 기능과,

그렇지 않을 경우에는, 미리 지정되는 알람 판정의 결과에 의거해서 다음 스텝 지정란에 표기되는 스텝 번호의 스텝으로 천이시키는 기능을 구비하고,

디시전 테이블을 스텝마다 인터프리터 형식으로 실행하도록 한 것을 특징으로 한다.

이상 설명한 바와 같이, 본 발명에 의하면, 시퀀스 제어 장치에 있어서, 디시전 테이블 표기의 시퀀스 회로를 IEC 규격 언어와 변수로 표기하는 것을 가능하게 하고, 종래의 디시전 테이블에 의한 조작성과의 공통화를 도모하고, 프로그래밍의 생산성 향상과 재이용을 가능하게 한 시퀀스 제어 장치, 프로그램 작성 장치, 및 인터프리터 실행 엔진을 제공할 수 있다.

도 1은 본 발명의 시퀀스 제어 장치의 제 1 실시예의 구성도.
도 2는 디시전 테이블의 표기예.
도 3은 인터프리터 실행 엔진에 의한 디시전 테이블의 동작 설명도.
도 4의 (a), 도 4의 (b), 도 4의 (c) 및 도 4의 (d)는 본 발명의 시퀀스 제어 장치에 의한 제어 프로그램의 구성예.
도 5의 (a), 도 5의 (b)는 디시전 테이블 방식의 리얼 타임 모니터의 예.
도 6은 인터프리터 실행 엔진의 처리 플로우 도면.
도 7은 본 발명의 시퀀스 제어 장치의 제 2 실시예의 구성도.

이하, 본 발명의 실시예에 대해서, 도면을 참조해서 설명한다.

[제 1 실시예]

이하, 도 1 내지 도 6을 참조해서 설명한다. 도 1은 본 발명의 시퀀스 제어 장치의 제 1 실시예의 구성도이다. 도 1에 있어서, 시퀀스 제어 장치(10)는 제어 프로그램을 작성하는 프로그램 작성 장치(1)와, 당해 제어 프로그램을 네트워크(4)를 거쳐 다운로드하고, 다운로드한 제어 프로그램을 사용해서 제어 대상(5)을 제어하는 제어 장치(2 및 3)로 이루어진다.

여기에서, 사용하는 제어 프로그램은, 복수의 스텝으로 구성되는 시퀀스 회로를 IEC 규격 언어와 변수로 표기한 디시전 테이블(상세는 후술함)과, 이 디시전 테이블을 인터프리터로 실행하기 위한 인터프리터 실행 엔진과, 당해 제어 프로그램의 메인 루틴을 IEC 규격의 LD 및 FBD로 표기한 메인 처리 프로그램으로 구성된다.

프로그램 작성 장치(1)는 IEC 규격 언어를 사용해서 전술한 제어 프로그램을 편집하는 에디터부(1a11)와 그 표시·조작부(1a2)로 구성되는 제어 프로그램 편집부(1a)와, 제어 프로그램의 소스 프로그램을 기억하는 소스 메모리(1b1)와 제어 프로그램 편집부(1a)로 편집된 제어 프로그램의 오브젝트 프로그램을 기억하는 제 1 오브젝트 메모리(1b2)로 이루어지는 기억부(1b)를 구비한다.

또한, 제어 장치(2)는 기억부(1b)에 기억된 제어 프로그램을 다운로드하는 제어 프로그램 로드 서버부(2d)와, 당해 다운로드된 제어 프로그램을 기억하는 제 2 오브젝트 메모리(2b)와, 당해 제 2 오브젝트 메모리에 기억된 제어 프로그램을 실행하는 연산 처리부(2a)와, 제어 대상(5)과의 사이의 입출력 신호의 처리를 전술한 연산 처리부의 지령에 의거하여 실행하는 프로세스 입출력 처리부(2c)를 구비한다.

통상, 프로그램 작성 장치(1)는 복수의 제어 장치(2, 3)에 대하여 각각 다른 복수의 제어 프로그램을 작성한다. 도 1에서는, 네트워크(4)를 거쳐 제어 장치(2) 및 제어 장치(3)에 대한 제어 프로그램을 작성하고, 각각이 제어 대상(5)을 제어하는 경우를 도시하고 있다.

다음으로, 각부의 상세 구성에 관하여 설명한다. 소스 메모리(1b1)에는 미리 LD(Ladder Diagram), FBD(Function Block Diagram) 및 ST(Structured Text)로 이루어지는 IEC 규격 언어 라이브러리(1b14)를 기억해 두고, IEC 규격 언어 라이브러리(1b14)를 참조해서 후술하는 에디터부(1a11)로 편집되는 제어 프로그램을 기억한다.

제어 프로그램은 그 메인 루틴을 표기한 메인 처리 프로그램(1b11)과, 디시전 테이블(1b13), 이 디시전 테이블(1b13)을 실행시키는 프로그램인 인터프리터 실행 엔진(1b12)으로 구성된다.

에디터부(1a1)는 IEC 규격 언어 라이브러리(1b14)를 참조해서 제어 프로그램의 메인 처리 프로그램을 생성하고 소스 메모리에 기억시키는 메인 처리 에디터(1a11)와, IEC 규격 언어 라이브러리(1b14)를 참조해서 디시전 테이블(1b13)과 디시전 테이블 실행 엔진(1b12)을 생성하고 소스 메모리(1b1)에 기억시키는 디시전 테이블 에디터(1a12)와, 제어 프로그램의 모든 변수를 변수 테이블(1b24)로서 생성하는 동시에, 소스 메모리에 기억한 제어 프로그램을 컴파일하는 컴파일러(1a13)를 구비한다.

또한, 제 1 오브젝트 메모리(1b2)에는 컴파일러(1a13)로 컴파일된, 메인 처리 프로그램(1b21), 인터프리터 실행 엔진(1b22), 디시전 테이블(1b23), 및 변수 테이블(1b24)을 기억한다.

이 제 1 오브젝트 메모리(1b)에 기억한 제어 프로그램은 제어 프로그램 로드 서버(2d)에 의해 프로그램과 변수로 나누어져, 제 2 오브젝트 메모리(2b)의 코드 메모리(2b1)와 데이터 메모리(2b2)에 각각 다운로드된다.

상세하게는, 코드 메모리(2b1)에는 메인 처리 프로그램(2b11)과 인터프리터 실행 엔진(2b12)이 기억되고, 데이터 메모리(2b2)에는 디시전 테이블(2b21)과 변수 테이블(2b22)이 기억된다.

다음으로, 디시전 테이블 에디터(1a12)로 생성되는 디시전 테이블의 예에 대해서 도 2를 참조해서 설명한다. 도 2는 표시·조작부(1a2)를 조작해서 표기된 디시전 테이블(1b13)의 소스 프로그램을 나타내고, 표기하는 행렬의 대응하여 붙임이 용이한 표 형식(테이블)으로 작성된다.

이 디시전 테이블(1b13)은 행렬 테이블에서, 좌단 1열에는 이 디시전 테이블에서 정의하는 시퀀스 회로의 입출력 신호의 조건을 각 행에 기술하고, 좌단 1열에 표기한 입출력 신호의 조건에 대한 천이 조건을 미리 복수의 스텝마다 좌로부터 우의 순으로 표기하고, 각 스텝에 있어서의 천이 조건을 입력 신호의 조건과 비교·판정해서, 그 결과에 의거하는 다음 스텝 번호를 각 스텝의 최종 행에 기술한다.

예를 들면, 좌단 1열은 상 란으로부터 입력 신호 조건란(Ci(C00~C32)), 그 하부의 조작 출력 신호란(Ao(A00~A31))으로써, 대응하는 각 란의 각 행에 대하여 표기되는 천이 조건이 스텝마다 입력 천이 조건 지정란(Cd), 조작 출력 지정란(Ad)에, Y 또는 1(조건 일치), N 또는 0(조건 불일치), 블랭크(비참조) 중 어느 하나를 비트 배열 표기해서 지정된다.

예를 들면, 스텝 2에서는 C00의 입력 신호 조건란(Ci)에 대하여, 그 입력 천이 조건 지정란(Cd)은 행 C00으로부터 아래 방향으로 순차적으로 블랭크, Y, Y···로 표기하여 지정된다.

또한, A00의 조작 출력 신호란(Ao)에 대하여, 그 조작 출력 지정란(Ad)은 행 A00으로부터 아래로 순차적으로 블랭크, Y, Y, N···로 표기하여 지정한다.

그리고, 스텝 2의 다음 스텝은, 입력 신호 조건란(Ci(C00~C32))의 비트 배열, 조작 출력 신호란(Ao(A00~A31))에서, 대응하는 각 란의 각 행의 비트 배열값이 일치했을 경우, 대응하는 조작 출력 지정란(Ad)의 각 행의 출력에 대응하는 조작 출력 신호란(Ao(A00~A31))의 출력 결과에 의거하여 다음 스텝 번호를 다음 스텝 지정란(Nd)으로 지정한다.

다음으로, 표기하는 각 란의 상세에 관하여 설명한다. 입력 신호 조건란(Ci)은 프로세스 입출력 처리부로부터 전송되는 제어 대상의 상태를 나타내는 입력 신호에 대한 처리를 IEC 규격 언어와 변수로 표기하고, 또한 그 출력을 제 1 비트 배열값으로서 출력한다.

또한, 입력 천이 조건 지정란(Cd)은 입력 신호 조건란(Ci)의 제 1 비트 배열의 각 비트에 대응시켜, 다음 시퀀스의 천이 조건으로 되는 조건을 제 2 비트 배열값으로서 표기하고, 제 1 비트 배열값과 제 2 비트 배열값의 대응하는 전비트의 비교 결과를 일치 또는 불일치로서 출력한다.

조작 출력 지정란(Ad)은 이 비교 결과가 일치하고 있을 경우, 그 응답으로서 프로세스 입출력 처리부(2c)로부터 제어 대상(5)에 출력하는 조작 출력을 제 3 비트 배열로서 표기한다.

그리고, 조작 출력 신호란(Ao)에서는, 이 제 3 비트 배열값으로 지정된 지정란에 대응하는 조작 출력을 IEC 규격 언어 및 변수로 표기하고, 그 출력으로부터 대응하는 다음 스텝 번호를 지정한다.

디시전 테이블(1b13)의 작성은 테이블을 사용하고, 또한 입력 신호 조건란(Ci) 및 조작 출력 신호란(Ao)은 IEC 규격 언어의 ST 언어로 표기하고, 각 란의 행렬마다 용이하게 대응하여 붙일 수 있도록 해두는 동시에, 사용하는 변수를 글로벌 변수로 표기하여, 다른 제어 장치에 있어서도 사용할 수 있도록 하는 것이 바람직하다.

다음으로, 디시전 테이블 에디터(1a12)에 의해 생성되는, 본 발명의 주요부인 인터프리터 실행 엔진(1b12)(소스)의 프로그램의 구성과 그 기능에 대해서 도 3을 참조해서 설명한다.

인터프리터 실행 엔진(1b12)은 프로세스 입출력 처리부(2c)로부터 출력된 입력 신호의 상태를 입력 신호 조건란(Ci)의 변수로서 받아들이고, 표기된 처리를 실행하여 그 결과를 제 1 비트 배열값으로서 출력하는 프로그램(DP01)과, 이 제 1 비트 배열의 출력과 미리 지정되는 입력 천이 조건 지정란(Cd)의 대응하는 제 2 비트 배열값을 비교 판정하는 프로그램(DP02)과, 대응하는 모든 제 1 비트 배열과 제 2 비트 배열이 모두 일치하고 있을 경우에 대응하는 조작 출력 지정란(Ad)의 제 3 비트 배열값을 지정하는 프로그램(DP03)을 구비한다.

또한, 인터프리터 실행 엔진(1b12)은 지정된 제 3 비트 배열값에 대응하는 조작 출력 신호란(Ao)에 표기된 변수로 지정된 처리를 실행하고 당해 조작 출력 신호란(Ao)의 출력에 대응하는 다음 스텝 지정란을 지정하는 프로그램(DP04)과, 프로그램(DP04)의 출력에 의거하여 표기되는 다음 스텝 번호의 스텝으로 천이시키고, 또한 제 1 비트 배열과 제 2 비트 배열이 불일치일 경우에, 미리 지정되는 알람 판정의 결과에 의거하여 다음 스텝 지정란에 표기되는 스텝 번호의 스텝으로 천이시키는 프로그램(DP05)을 구비한다.

게다가, 인터프리터 실행 엔진(1b12)은 제 1 비트 배열과 제 2 비트 배열이 불일치인 이상을 판정하고, 이상인 경우의 다음 스텝 번호의 지정, 이상이 아닐 경우의 다음 스텝 번호의 지정이나, 상기 각 프로그램의 실행을 각각의 스텝마다 인터프리터로 실행하도록 제어하는 인터프리터부 메인의 프로그램(DP00)으로 구성된다.

이렇게 생성된 디시전 테이블(1b13)과 그 인터프리터 실행 엔진(1b12)은 도 4의 (a), 도 4의 (b), 도 4의 (c), 및 도 4의 (d)에 나타낸 바와 같이, 예를 들면 제어 프로그램의 서브 루틴 「DT TABLE_001」, 「DT TABLE_002」와 같이 태스크(1b11)의 서브 루틴으로서 구성된다.

이 IEC 규격 언어로 기술된 제어 프로그램의 태스크(1b11)는 메인 루틴 및 「User_Action」이라고 하는 서브 루틴으로서 동작하지만, 서브 루틴 「DT TABLE_001」, 「DT TABLE_002」도 이들 서브 루틴과 마찬가지로, 제어 장치(2)에 다운로드되었을 경우에, 태스크(1b11)의 메인 루틴 프로그램으로부터 콜(call)되어, 그 디시전 테이블에 기재된 시퀀스 회로를 인터프리터 실행 엔진(2b12)이 스텝마다 인터프리터로 실행한다.

이 때, 연산 처리부(2a)는 예를 들면 도 5의 (a)에 나타낸 제어 프로그램의 메인의 표시 화면으로부터 실행 중의 디시전 테이블의 스텝 번호 3을 지정하고, 또한 변수 테이블(2b22)을 참조하여, 도 5의 (b)에 나타낸 바와 같이 실행 중의 디시전 테이블의 스텝 번호 3의 란의 배경을 착색하여, 다른 스텝 번호와 식별해서, 동작 중의 스텝 번호를 표시시키는 것도 가능하다.

다음으로, 인터프리터 실행 엔진이 1개의 디시전 테이블을 처리할 경우의 동작에 대해서 도 6을 참조해서 설명한다. 예를 들면, 제어 프로그램의 메인 루틴으로부터 콜된 디시전 테이블 i의 스텝 번호 1이 판독된다(s01, s02).

그러면, 스텝 번호 1의 입력 신호 조건란(Ci)에 표기의 내용이 처리된다(s03).

다음으로, 입력 신호 조건란(Ci)의 비트 출력과 이 출력에 대응하는 입력 천이 조건 지정란(Cd)에 표기의 각 비트 지정 내용이 모두 비교 판정되고(s04), 모두가 일치할 경우에는, 대응하는 조작 출력 지정란(Ad)의 미리 설정된 비트 출력을 선택하고(s05), 대응하는 조작 출력 지정란(Ao)에 표기된 연산을 실행하고(s06), 그 결과에 의거해서 지정되는 다음 스텝 지정란(Nd)의 스텝 번호를 지정하여(s07), 다음 스텝으로 천이시킨다.

비교 판정(s04)의 결과, 불일치로 판정되었을 경우, 그 내용을 판정하여 알람의 유무로 천이하는 처리 스텝을 더 지정한다(s08).

예를 들면, 이 판정을 타임아웃으로 했을 경우, 타임아웃이 아니면 원래로 돌아가서 대기하고, 타임아웃인 경우에는 다음 스텝 지정란(Nd)으로 천이시켜, 표기된 처리 프로그램 또는 다음 스텝으로 천이시킨다(s09).

이렇게 구성된 본 발명의 구성에 의하면, 종래부터 사용되었던 디시전 테이블의 표기를 IEC 규격 언어로 표기하고, 테이블을 서브 루틴으로서 제어 프로그램에 합체시키고, 디시전 테이블의 각 스텝 단위에서 인터프리터 동작하므로, 디시전 테이블부를 IEC 규격 언어의 SFC로 기술할 경우에 비해 콤팩트한 메모리 용량으로 실행하는 것이 가능해진다.

또한, 종래부터 사용되고 있었던 디시전 테이블의 입출력 란을 IEC 규격 언어로 기술함으로써, 종래의 시퀀스 회로의 사용이 가능해진다. 따라서, 이 조작에 익숙해진 시스템의 운용 자산을 유효하게 계승 활용할 수 있는 효과가 있다.

[제 2 실시예]

본 발명의 제 2 실시예의 구성을 도 7에 나타낸다. 도 7에 나타낸 제 2 실시예의 각부에 대해서, 도 1에 나타낸 제 1 실시예의 각부와 동일한 부분은 동일한 부호를 부여하고, 그 설명을 생략한다.

제 2 실시예가 제 1 실시예와 다른 점은, 제 1 실시예는 복수의 제어 장치를 구비하고 있었지만, 제 2 실시예에 있어서는 프로그램 작성 장치(1)와 한 대의 제어 장치(2)가 직접 접속된다.

또한, 제 1 실시예에서는 제 1 오브젝트 메모리로부터 제 2 오브젝트 메모리에 오브젝트 프로그램을 다운로드했지만, 제 2 실시예에 있어서는 제 1 오브젝트 메모리를 구비하지 않고, 프로그램 작성 장치(1)의 컴파일러로부터 제어 장치(2)의 오브젝트 메모리(2b)에 직접 다운로드하도록 한 점이 다르다.

따라서, 제 2 실시예에 의하면, 오브젝트 메모리를 1개로 했으므로, 장치가 콤팩트해지는 동시에, 변수는 로컬 변수로 하는 것도 가능하다.

이상에서 몇몇의 실시예에 대해서 기술했지만, 이들 실시예는 단지 예로서 기술한 것으로, 본 발명의 범위를 한정하는 것을 의도한 것은 아니다.

실제로, 여기에서 기술한 신규한 장치는 여러가지의 다른 형태로 구체화되어도 되고, 또한 본 발명의 주지(主旨) 또는 정신으로부터 일탈하지 않고 여기에서 기술한 장치의 형태에 있어서의 여러가지의 생략, 치환, 및 변경을 행해도 되는 것은 물론이다.

1 : 프로그램 작성 장치 1a : 제어 프로그램 편집부
1a1 : 에디터부 1a11 : 메인 처리 에디터
1a12 : 디시전 테이블 에디터 1a13 : 컴파일러
1a2 : 표시·조작부 1b : 기억부
1b1 : 소스 메모리 1b11 : 메인 처리 프로그램
1b12 : 인터프리터 실행 엔진 1b13 : 디시전 테이블
1b14 : IEC 규격 언어 라이브러리(LDF/FBD/ST)
1b2 : 제 1 오브젝트 메모리 1b21 : 메인 처리 프로그램
1b22 : 인터프리터 실행 엔진 1b23 : 디시전 테이블
1b24 : 변수 테이블 2 : 제어 장치
2a : 연산 처리부 2b : 제 2 오브젝트 메모리
2b1 : 코드 메모리 2b11 : 메인 처리 프로그램
2b12 : 인터프리터 실행 엔진 2b2 : 데이터 메모리
2b21 : 디시전 테이블 2b22 : 변수 테이블
2c : 프로세스 입출력 처리부
2d : 제어 프로그램 로드 서버부
3 : 제어 장치 4 : 네트워크
5 : 제어 대상 Ci : 입력 신호 조건란
Cd : 입력 천이 조건 지정란 Ad : 조작 출력 지정란
Ao : 조작 출력 신호란 Nd : 다음 스텝 지정란

Claims

제어 프로그램을 작성하는 프로그램 작성 장치와,
당해 제어 프로그램을 다운로드하고, 다운로드한 상기 제어 프로그램을 사용해서 제어 대상을 제어하는 제어 장치를 구비하는 시퀀스 제어 장치로서,
상기 제어 프로그램은, 복수의 스텝으로 구성되는 시퀀스 회로를 IEC 규격 언어와 변수로 표기한 디시전 테이블(decision table)과,
당해 제어 프로그램의 메인 루틴을 IEC 규격의 LD 및 FBD로 표기한 메인 처리 프로그램을 구비하고,
상기 프로그램 작성 장치는, IEC 규격 언어를 사용해서 상기 제어 프로그램을 편집하는 에디터부와 그 표시·조작부로 구성되는 제어 프로그램 편집부와,
상기 제어 프로그램의 소스 프로그램을 기억하는 소스 메모리와, 상기 제어 프로그램 편집부로 편집된 상기 제어 프로그램의 오브젝트 프로그램을 기억하는 제 1 오브젝트 메모리로 이루어지는 기억부를 구비하고,
상기 제어 장치는, 상기 기억부에 기억된 상기 제어 프로그램을 다운로드하는 제어 프로그램 로드 서버부와, 당해 다운로드된 제어 프로그램을 기억하는 제 2 오브젝트 메모리와, 당해 제 2 오브젝트 메모리에 기억된 제어 프로그램을 실행하는 연산 처리부와, 상기 제어 대상과의 사이의 입출력 신호의 처리를 상기 연산 처리부의 지령에 의거해서 실행하는 프로세스 입출력 처리부를 구비하고,
상기 소스 메모리에는 미리 LD, FBD 및 ST로 이루어지는 IEC 규격 언어 라이브러리를 기억하고,
상기 에디터부는, 상기 IEC 규격 언어 라이브러리를 참조해서 상기 제어 프로그램의 메인 처리 프로그램을 생성하고 상기 소스 메모리에 기억시키는 메인 처리 에디터와, 상기 IEC 규격 언어 라이브러리를 참조해서 상기 디시전 테이블과 디시전 테이블 실행 엔진을 생성하고 상기 소스 메모리에 기억시키는 디시전 테이블 에디터와, 상기 제어 프로그램의 모든 변수를 변수 테이블로서 생성하는 동시에, 상기 소스 메모리에 기억한 상기 제어 프로그램을 컴파일하는 컴파일러를 구비하고,
상기 제 1 오브젝트 메모리에는 상기 컴파일러로 컴파일된, 상기 메인 처리 프로그램, 디시전 테이블 실행 엔진, 디시전 테이블, 및 변수 테이블을 기억하고,
상기 디시전 테이블은 복수의 스텝으로 구성되고, 각 스텝에 대응하는 처리는 입력 신호 조건란, 입력 천이 조건 지정란, 조작 출력 지정란, 조작 출력 신호란, 및 다음 스텝 지정란에, 당해 처리가 상기 각 란에 순차적으로(sequentially) 대응되게 하여 표기되고,
각 란은, 상기 프로세스 입출력 처리부로부터 전송되는 제어 대상의 상태를 나타내는 입력 신호에 대한 처리를 IEC 규격 언어와 변수로 표기하고, 또한 그 출력을 제 1 비트 배열로서 표기한 상기 입력 신호 조건란과, 상기 제 1 비트 배열의 각 비트에 대응시켜 다음 시퀀스의 천이 조건으로 되는 조건을 제 2 비트 배열로서 표기하고, 상기 제 1 비트 배열과 상기 제 2 비트 배열의 전비트의 비교 결과의 일치 또는 불일치의 판정을 지시하는 상기 입력 천이 조건 지정란과, 상기 비교 결과가 일치하고 있을 경우, 그 응답으로서 상기 프로세스 입출력 처리부로부터 상기 제어 대상에 출력하는 조작 출력을 제 3 비트 배열로서 표기한 상기 조작 출력 지정란과, 상기 제 3 비트 배열로서 지정된 지정란에 대응하는 상기 조작 출력을 IEC 규격 언어 및 변수로 표기한 상기 조작 출력 신호란과, 상기 입력 천이 조건 지정란의 출력이 불일치일 경우의 다음 스텝 번호 및 상기 조작 출력 신호란의 출력으로부터 대응하는 다음 스텝 번호를 표기한 다음 스텝 지정란으로 구성되고,
상기 인터프리터 실행 엔진은, 상기 프로세스 입출력 처리부로부터 출력된 입력 신호의 상태를 상기 입력 신호 조건란의 변수로서 받아들이고, 표기된 처리를 실행하여, 그 결과를 상기 제 1 비트 배열값으로서 출력하고, 상기 제 1 비트 배열값과 미리 지정되는 상기 입력 천이 조건 지정란의 대응하는 상기 제 2 비트 배열값을 비교 판정하여, 대응하는 모든 비트 배열이 일치하고 있을 경우에는, 대응하는 상기 조작 출력 지정란의 상기 제 3 비트 배열값의 유무를 지정하고, 또한 지정된 상기 제 3 비트 배열값의 유무에 대응하는 상기 조작 출력 신호란에 표기된 변수로 지정된 처리를 실행하고, 당해 조작 출력 신호란의 출력에 대응하는 다음 스텝 지정란에 표기되는 다음 스텝 번호의 스텝으로 천이시키고, 그렇지 않을 경우에는 미리 지정되는 알람 판정의 결과에 의거해서 다음 스텝 지정란에 표기되는 스텝 번호의 스텝으로 천이시키도록 하고,
상기 제어 프로그램 로드 서버는, 상기 제 1 오브젝트 메모리에 기억한 내용을 상기 제 2 오브젝트 메모리에 다운로드하고, 디시전 테이블을 스텝마다 인터프리터로 실행하는 시퀀스 제어 장치.
제 1 항에 있어서,
상기 디시전 테이블은 상기 제어 프로그램의 서브 루틴으로서 구성되고, 상기 디시전 테이블이 상기 제어 프로그램의 메인 루틴으로부터 콜(call)되도록 한 시퀀스 제어 장치.
제 1 항에 있어서,
상기 디시전 테이블의 상기 입력 신호 조건란 및 상기 조작 출력 신호란은 IEC 규격 언어의 ST 언어와 글로벌 변수로 표기하도록 한 시퀀스 제어 장치.
제 1 항에 있어서,
상기 연산 처리부는 상기 변수 테이블을 참조하여, 실행 중의 상기 디시전 테이블의 스텝을 다른 스텝과 식별해서 표시하도록 한 시퀀스 제어 장치.
디시전 테이블을 가지는 제어 프로그램을 작성하는 프로그램 작성 장치로서,
상기 제어 프로그램은, 복수의 스텝으로 구성되는 시퀀스 회로를 IEC 규격 언어와 변수로 표기한 디시전 테이블과, 당해 제어 프로그램의 메인 루틴을 IEC 규격의 LD 및 FBD로 표기한 메인 처리 프로그램를 구비하고,
상기 프로그램 작성 장치는, IEC 규격 언어를 사용해서 상기 제어 프로그램을 편집하는 에디터부와 그 표시·조작부로 구성되는 제어 프로그램 편집부와, 상기 제어 프로그램의 소스 프로그램을 기억하는 소스 메모리와, 상기 제어 프로그램 편집부로 편집된 상기 제어 프로그램의 오브젝트 프로그램을 기억하는 제 1 오브젝트 메모리로 이루어지는 기억부를 구비하고,
상기 소스 메모리에는 미리 LD, FBD 및 ST로 이루어지는 IEC 규격 언어 라이브러리를 기억하고,
상기 에디터부는, 상기 IEC 규격 언어 라이브러리를 참조해서 상기 제어 프로그램의 메인 처리 프로그램을 생성하고 상기 소스 메모리에 기억시키는 메인 처리 에디터와, 상기 IEC 규격 언어 라이브러리를 참조해서 상기 디시전 테이블과 디시전 테이블 실행 엔진을 생성하고 상기 소스 메모리에 기억시키는 디시전 테이블 에디터와, 상기 제어 프로그램의 모든 변수를 변수 테이블로서 생성하는 동시에, 상기 소스 메모리에 기억한 상기 제어 프로그램을 컴파일하는 컴파일러를 구비하고,
상기 제 1 오브젝트 메모리에는 상기 컴파일러로 컴파일된, 상기 메인 처리 프로그램, 디시전 테이블 실행 엔진, 디시전 테이블, 및 변수 테이블을 기억하고, 디시전 테이블을 스텝마다 인터프리터로 실행하는 제어 프로그램을 생성하는 프로그램 작성 장치.
제어 프로그램의 서브 루틴으로서 구성되는 디시전 테이블의 인터프리터 실행 엔진으로서,
상기 디시전 테이블은 복수의 스텝으로 구성되고, 각 스텝에 대응하는 처리는 입력 신호 조건란, 입력 천이 조건 지정란, 조작 출력 지정란, 조작 출력 신호란, 및 다음 스텝 지정란에, 당해 처리가 상기 각 란에 순차적으로 대응되게 하여 표기되고,
각 란은, 상기 프로세스 입출력 처리부로부터 전송되는 제어 대상의 상태를 나타내는 입력 신호에 대한 처리를 IEC 규격 언어와 변수로 표기하고, 또한 그 출력을 제 1 비트 배열로서 표기한 상기 입력 신호 조건란과, 상기 제 1 비트 배열의 각 비트에 대응시켜 다음 시퀀스의 천이 조건으로 되는 조건을 제 2 비트 배열로서 표기하고, 상기 제 1 비트 배열과 상기 제 2 비트 배열의 전비트의 비교 결과의 일치 또는 불일치의 판정을 지시하는 상기 입력 천이 조건 지정란과, 상기 비교 결과가 일치하고 있을 경우 그 응답으로서 상기 프로세스 입출력 처리부로부터 상기 제어 대상에 출력하는 조작 출력을 제 3 비트 배열에서 표기한 상기 조작 출력 지정란과, 상기 제 3 비트 배열로 지정된 지정란에 대응하는 상기 조작 출력을 IEC 규격 언어 및 변수로 표기한 상기 조작 출력 신호란과, 상기 입력 천이 조건 지정란의 출력이 불일치일 경우의 다음 스텝 번호 및 상기 조작 출력 신호란의 출력으로부터 대응하는 다음 스텝 번호를 표기한 다음 스텝 지정란으로 구성되고,
상기 인터프리터 실행 엔진은, 상기 프로세스 입출력 처리부로부터 출력된 입력 신호의 상태를 상기 입력 신호 조건란의 변수로서 받아들이고, 표기된 처리를 실행하고, 그 결과를 상기 제 1 비트 배열값으로서 출력하는 기능과,
상기 제 1 비트 배열값과 미리 지정되는 상기 입력 천이 조건 지정란의 대응하는 상기 제 2 비트 배열값을 비교 판정하는 기능과,
대응하는 모든 비트 배열이 일치하고 있을 경우에는, 대응하는 상기 조작 출력 지정란의 상기 제 3 비트 배열값의 유무를 지정하는 기능과,
또한, 지정된 상기 제 3 비트 배열값의 유무에 대응하는 상기 조작 출력 신호란에 표기된 변수로 지정된 처리를 실행하고, 당해 조작 출력 신호란의 출력에 대응하는 다음 스텝 지정란에 표기되는 다음 스텝 번호의 스텝으로 천이시키는 기능과,
그렇지 않을 경우에는, 미리 지정되는 알람 판정의 결과에 의거해서 다음 스텝 지정란에 표기되는 스텝 번호의 스텝으로 천이시키는 기능을 구비하고,
디시전 테이블을 스텝마다 인터프리터 형식으로 실행하는 인터프리터 실행 엔진.