KR20110010062A

KR20110010062A - 집적회로의 신뢰성 평가 방법 및 시스템

Info

Publication number: KR20110010062A
Application number: KR1020100070232A
Authority: KR
Inventors: 펜 첸; 카이 디 펭; 종-지앙 헤
Original assignee: 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 2009-07-23
Filing date: 2010-07-21
Publication date: 2011-01-31
Also published as: JP2011040725A; CN101963650A; US20110018575A1; CN101963650B; US8362794B2; JP5656489B2

Abstract

본 발명은 방법을 제공한다. 상기 방법은 제1 동작 조건 하에서 복수의 전계-효과-트랜지스터들(FET들)을 동작시키는 단계; 짧은 시구간 동안 상기 복수의 FET들 중 적어도 하나에 대해 동작 방향을 반전시키는 단계; 상기 짧은 시구간 동안 상기 복수의 FET들 중 상기 하나의 제2 동작 조건을 측정하는 단계; 상기 제2 동작 조건과 기준 동작 조건 사이의 차이를 계산하는 단계; 및 상기 제2 동작 조건과 상기 기준 동작 조건 사이의 상기 차이에 기초한 신뢰성 지표를 제공하는 단계를 포함하되, 상기 복수의 FET들은 하나의 집적회로(IC)에 채용된다.

Description

집적회로의 신뢰성 평가 방법 및 시스템{METHOD AND SYSTEM FOR ASSESSING RELIABILITY OF INTEGRATED CIRCUIT}

본 발명은 일반적으로 집적회로 분야와 관련되고, 특히, 다수의 전계-효과-트랜지스터들을 갖는 집적회로의 신뢰성을 평가하기 위한 방법 및 회로 시스템과 관련된다.

고성능, 고속의 집적회로(integrated circuit, IC) 개발이 계속됨에 따라, 반도체 디바이스들의 개수, 특히 하나의 IC 내에 사용되고 있는 능동형 반도체 디바이스들(트랜지스터들, 예를 들어, 실리콘-게르마늄(silicon-germanium, SiGe) 헤테로접합 바이폴라 트랜지스터들(heterojunction bipolar transistors, HBTs) 및 여러 가지 전계-효과-트랜지스터들(field-effect-transistors, FETs))은 폭발적으로 계속 증가하고 있다. 그 결과, 다수의 반도체 디바이스들을 이용하는 IC 칩을 매우 신뢰성이 있도록 유지하는 것은 현재의 기술 개발 동안의 가장 중요한 도전 과제들 중 하나가 되어 가고 있다. 백만 개 또는 심지어 십억 개의 FET를 포함하는 IC 칩에 있어서, 그 FET들 중 하나의 고장은, 적어도 이론적으로는, 그 고장난 FET를 이용하는 전체 칩 또는 시스템으로 하여금 고장 또는 오동작하도록 할 수 있다. 한편, 초고밀도 집적회로들(very-large-scale-integrated circuits, VLSI 회로들)을 개발하는 방향으로의 계속되는 스케일링과 함께, 각각의 개별 트랜지스터들 또는 FET들에 대한 신뢰성 마진들(reliability margins)은 극적으로 감소되어 가고 있는데, 이러한 감소는 IC 칩 레벨에서의 상기 신뢰성 문제를 더 악화시킨다.

따라서, 군용, 의료용, 및 우주산업용 어플리케이션들과 같은 일부 중요한 어플리케이션들에 신뢰할 만하게 사용될 수 있도록 반도체 회로들을 만들거나 기존의 반도체 회로들을 향상시킬 필요가 당해 기술 분야에 존재한다. 현재 기술 수준에서의 IC들에 있어서, 트랜지스터 핫 캐리어 유도 스레쉬홀드 전압(transistor hot carrier induced threshold voltage)(Vt) 및 온-스위치 전류(on-switch current)(Ion) 쉬프트는 칩 동작 동안 다루어져야 할 필요가 있는 가장 중요한 칩 신뢰성 이슈들 중 일부이다. 본 발명의 실시예들은 상기 신뢰성 문제들을 저감하기 위한 솔루션을 제공한다. 상기 솔루션은 "온-칩(on-chip)" 빌트-인(built-in) 신뢰성 모니터를 제공하는데, 이 "온-칩" 빌트-인 신뢰성 모니터는, 그것들의 동작 라이프타임(operational lifetime) 동안 디바이스들의 상태를 모니터하고, 만약 필요하다면, 잠재적인 디바이스 고장에 대한 경고 신호를 조기에 발생시키기 위해, 실시간 신뢰성 예측(prognotics)을 제공한다.

본 발명의 실시예들은 기능 트랜지스터(functional transistor)가 고장 나기 전에 조기에 경고 신호를 제공할 수 있는 방법, 및 그 방법을 채용하는 온-칩 신뢰성 모니터링 시스템(on-chip reliability monitoring system)을 제공한다. 바꿔 말하면, 본 발명에 따른 신뢰성 모니터링 시스템은 특정 통계적 장벽(statistical barrier)을 극복하여, 일 실시예에서, 가능하다면 칩 상의 수 십억 개의 디바이스들에서의 여러 디바이스들 중 어떠한 하나의 능동형 디바이스도 상기 모니터링 디바이스 자신보다 더 일찍 고장나지 않도록 보장한다.

본 발명의 실시예들은 방법을 제공하는데, 상기 방법은 제1 동작 조건 하에서 복수의 FET들을 동작시키는 단계; 짧은 시구간(brief period of time) 동안 상기 복수의 FET들 중 적어도 하나에 대해 동작 방향을 반전(reverse)시키는 단계; 상기 짧은 시구간 동안 상기 복수의 FET들 중 상기 하나의 제2 동작 조건을 측정하는 단계; 상기 제2 동작 조건과 기준 동작 조건 사이의 차이를 계산하는 단계; 및 상기 제2 동작 조건과 상기 기준 동작 조건 사이의 차이에 기초한 신뢰성 지표(reliability indicator)를 제공하는 단계를 포함하되, 상기 복수의 FET들은 하나의 집적회로(IC)에 채용된다. 일 실시예에서, 상기 제1 동작 조건은 제1 동작 전류 및 제1 동작 전압을 갖는 순방향 포화 동작 조건(forward saturated operation condition)이고, 상기 제2 동작 조건은 제2 동작 전류 및 제2 동작 전압을 갖는 역방향 포화 동작 조건(reverse saturated operation condition)이며; 기준 동작 전류 및 기준 동작 전압을 갖는 상기 기준 동작 조건은, 상기 복수의 FET들이 정규 사용(regular usage)을 시작하는 시간에서의 상기 순방향 포화 동작 조건이다.

일 측면에서, 상기 차이를 계산하는 단계는 상기 제2 동작 전류와 상기 기준 동작 전류 사이의 차이를 계산하는 단계 - 상기 제2 동작 전압은 상기 기준 동작 전압과 실질적으로 동일함 - 를 포함한다. 다른 측면에서, 상기 신뢰성 지표를 제공하는 단계는 상기 제2 동작 전류와 상기 기준 동작 전류 사이의 차이를 미리 정해진 스레쉬홀드(predetermined threshold)와 비교하는 단계, 및 상기 차이가 상기 미리 정해진 스레쉬홀드로부터 얼마나 멀리 있는지에 기초하여 스케일되는 경고 신호를 제공하는 단계를 포함한다.

본 발명의 실시예들은, 상기 복수의 FET들이 정규 사용을 시작하는 상기 시간에 상기 복수의 FET들 중 상기 하나의 상기 기준 동작 전류를 기록하는 단계; 및 상기 미리 정해진 스레쉬홀드를 상기 기준 동작 전류의 퍼센티지로 설정하는 단계를 더 포함한다. 일 측면에서, 상기 미리 정해진 스레쉬홀드는 상기 기준 동작 전류의 약 10%로 설정된다.

본 발명의 일 실시예에 따라, 상기 복수의 FET들 중 상기 하나는 신뢰성 센서(reliability sensor)이며, 상기 신뢰성 센서가 상기 제2 동작 조건 하에서 동작할 때, 상기 짧은 시구간은 상기 복수의 FET들이 상기 제1 동작 조건 하에서 동작하는 정규 시구간(regular period of time)보다 실질적으로 더 짧으며, 그 결과, 상기 짧은 시구간은, 상기 신뢰성 센서와 상기 신뢰성 센서를 제외한 상기 복수의 FET들 사이의 신뢰성에서 어떠한 검출가능한 차이도 생성하지 않을 것이다. 예를 들어, 상기 짧은 시구간은 상기 정규 시구간의 0.1%보다 더 짧거나 심지어 0.01%보다 더 짧을 수 있다.

발명의 실시예들은 상기 신뢰성 센서의 상기 제1 동작 전류와 상기 기준 동작 전류 사이의 차이를 계산하는 단계 - 상기 제1 동작 전압은 상기 기준 동작 전압과 실질적으로 동일함 -; 및 만약 상기 차이가 미리-설정된 값(pre-set value)을 넘어선다면 상기 복수의 FET들의 미리-선택된 세트(pre-selected set)를 대신하기 위한 권고(recommendation)를 제공하는 단계를 더 포함한다. 일 측면에서, 상기 미리-설정된 값은 상기 기준 동작 전류의 약 10%이다. 그런 다음, 상기 방법은 FET들의 상기 미리-선택된 세트를, 자동적으로 또는 상기 권고를 따르는 외부 명령을 수신할 시, 빌트-인 백업(built-in backup) FET들의 세트로 대체한다.

발명의 일 측면에서, 상기 복수의 FET들은 실질적으로 동일한 크기들(dimensions) 및 실질적으로 유사한 구조들을 가지며, 그 결과 시간에 따라 실질적으로 동일한 신뢰성 열화 과정(reliability degradation process)을 겪는다. 발명의 다른 실시예에서, 상기 복수의 FET들은 실질적으로 동일한 환경 영향을 겪도록 하나의 IC의 서로 간에 매우 근접하게(in close vicinity) 제조된다.

본 발명은 첨부되는 도면들을 참조하여 이하의 발명의 상세한 설명을 읽음으로써 더 충분히 이해될 것이다.
도 1은 FET 및 선형 동작 조건 동안의 FET 동작의 간략화된 도면이다.
도 2는 발명의 일 실시예에 따른 순방향 포화 동작 조건 하에서 동작하는 신뢰성 센서의 도면이다.
도 3은 발명의 다른 실시예에 따른 역방향 포화 동작 조건 하에서 동작하는 신뢰성 센서의 도면이다.
도 4는 발명의 다른 실시예에 따라 만들어진 스트레스 전후의 FET의 샘플 테스트 결과들의 챠트이다.
도 5는 발명의 일 실시예에 따른 하나 또는 그 이상의 신뢰성 센서들 및 대체 트랜지스터들을 채용하는 반도체 칩의 도면이다.
도 6은 발명의 다른 실시예에 따른 신뢰성 센서의 동작을 지원하는 아날로그 회로의 도면이다.
도 7은 발명의 또 다른 실시예에 따른 신뢰성 센서를 동작시키는 방법의 간략화된 흐름도이다.
도시의 간략화 및 명확화를 위해 도면들에서의 구성요소들의 크기들은 고려되지 않았음을 알 수 있을 것이다. 예를 들어, 구성요소들 중 일부의 크기들은 설명을 명확하게 하기 위해 다른 구성요소들에 비해 상대적으로 과장될 수도 있다.

다음의 상세한 설명에서, 많은 특정 세부사항들은 발명의 실시예들에 관한 완전한 이해를 제공하기 위해 제시된다. 그러나, 당해 기술 분야에서 통상의 기술을 가진 자들이라면 발명의 실시예들이 이러한 특정 세부사항들이 없이도 실시될 수 있다는 것을 이해할 것이다. 본 발명의 핵심들 및/또는 실시예들에 관한 설명이 모호하지 않도록 하기 위해, 상세한 설명에서 당해 기술 분야에 잘 알려진 공정들 및/또는 단계들은 설명을 위해 및/또는 예시 목적을 위해 함께 조합될 수도 있고, 어떤 경우에는 상세히 기술되지 않을 수도 있다. 또 어떤 경우에는, 당해 기술 분야에서 잘 알려진 공정 및/또는 작업들은 전혀 기술되지 않을 수도 있다. 당해 기술 분야에서 숙련된 자라면 이하의 설명들이 본 발명의 실시예들의 두드러진 특징들 및/또는 구성요소들에 초점을 두었다는 것을 이해할 것이다.

이하의 상세한 설명에서, 이하에서 더 상세히 기술되는 바와 같이 제공된 발명의 핵심에 관한 설명이 모호하지 않도록 하기 위해, 잘 알려진 디바이스 처리 기술들 및/또는 단계들은 상세히 기술되지 않을 수도 있고, 어떤 경우에는, 다른 공개된 논문들 또는 특허 출원들을 참조할 수도 있다.

도 1은 선형 동작 조건(linear operation conditiion) 하의 FET의 간략화된 도면이다. FET(100)는, 예를 들어, 상보형 금속-산화물-반도체 FET(complementary metal-oxide-semiconductor FET, CMOS-FET)일 수 있고, 반도체 기판(101)의 상부 상에 형성될 수 있다. FET(100)는 소스/드레인 영역들(102 및 103), 게이트 도전체(104), 및 게이트 도전체(104) 아래의 게이트 유전체층(105)을 포함할 수 있다. 게이트 도전체(104)과 게이트 유전체층(105) 둘 모두는 FET(100)의 채널 영역(106)의 상부 상에 형성된다. 일반적으로, FET는 또한 다른 구성요소들 및/또는 컴포넌트들(예를 들어, 스페이서들, 소스/드레인 확장 영역들, 헤일로우 임플란트들(halo implants), 실리사이드 콘택들(silicide contacts) 등)을 포함할 수 있다. 그러나, 본 발명에 관한 이하의 설명에서, 이들 구성요소들 및/또는 컴포넌트들은 본질적인 것은 아니며, 따라서 본 발명의 핵심들에 관한 기술 및 설명이 모호해지지 않도록 하기 위해 FET(100)의 도시에 있어서, 이들의 세부사항들은 생략될 수도 있고, 도 2 및 도 3에서 뿐만 아니라 도 1에도 도시되지 않을 수 있다. 또한, FET(100)는 p-형 도우펀트(dopant)로 도우프된 FET(PFET) 또는 n-형 도우펀트로 도우프된 FET(NFET)일 수 있다. 일반성을 잃지 않고 설명하기 위해, FET(100)는 이하에서 NFET로 기술되고 더 상세하게는 COMS-NFET 디바이스로 기술된다.

동작 동안, NFET(100)의 채널 영역(106)에서의 다수의 캐리어들은 전자들일 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 정규 선형 동작 모드 동안, 소스/드레인 영역(102)은 소스로 사용될 수 있고, 접지로 사용될 수도 있으며, 소스/드레인 영역(103)은 드레인으로 사용될 수 있고, 전압을 인가받을 수도 있다. 전압은 게이트(104)로도 또한 인가될 수 있다. 예를 들어, 발명의 일 측면에서, 게이트-대-소스 전압(V_GS)은 게이트(104)로 인가될 수 있는데, 이는 스레쉬홀드 전압(V_th)보다 더 클 수 있다. 그리고, 드레인-대-소스 전압(V_DS)은 드레인(103)으로 인가될 수 있는데, 이는 (V_GS-V_th)보다 더 작을 수 있다. 위의 동작 조건 하에서, 전자들은 소스(102)로부터 드레인(103)으로 채널 영역(106)을 따라 흐를 수 있는데, 이는 도 1에서 화살표로 도시되어 있다. 채널 영역(106)에는, 일반적으로 균일한 전자 밀도(111)가 형성될 수 있다. 드레인(103)에 대해 인접한 부분에는, 게이트 도전체(104) 아래의 게이트 유전체층(105)과 채널 영역(106) 사이의 인터페이스를 따라 가둬진(trapped) 소량의 활동(energetic) 전자들(112)이 있을 수 있는데, 이는 이하에서 더 상세히 기술된다.

발명의 일 측면에 따라, FET(100)는 다른 FET들의 신뢰성들을 결정 및/또는 예측하기 위한 신뢰성 센서로서 사용될 수 있는데, 이 신뢰성 센서는 동일 반도체 칩 상에서 FET(100)에 비해 상대적으로 매우 가깝게(in close vicinity) 제조되어, 상기 칩의 특정 기능들을 제공할 수 있다. 이하의 설명에서, 반도체 칩의 기능들(functionalities)을 제공하는 FET들은 "기능(functional) FET들"로 일컬어질 수 있고, FET(100)는 그 신뢰성들이 신뢰성 센서(100)에 의해 모니터되고 있는 다른 기능 FET들과 구별되도록 하기 위해 신뢰성 센서(100)로 일컬어진다. 일 실시예에서, 기능 FET들은 신뢰성 센서(100)와 실질적으로 동일한 크기들 및 실질적으로 유사한 구조들을 갖도록 제조될 수 있으며, 실질적으로 동일한 동작 조건 하에서 동작될 수 있다. 그리하여, 신뢰성 센서(100)의 신뢰성이 기능 FET들의 신뢰성을 밀접하게(closely) 표현할 수 있도록 한다. 바꿔 말하면, 신뢰성 센서(100)는 시간에 따라 기능 FET들의 신뢰성 열화 과정(relibility degradation process)과 실질적으로 동일한 신뢰성 열화 과정을 겪을 수 있고, 기능 FET들의 노화 효과(aging effect)와 동일한 노화 효과를 겪을 수 있다.

도 2는 발명의 일 실시예에 따른 순방향 포화 동작 조건 하에서 동작되고 있는 신뢰성 센서의 도면이다. 예를 들어, 신뢰성 센서(100)는 포화상태에서 순방향 바이어스될 수 있고, 또는 순방향 포화 동작 조건 하에 있을 수 있다. 그리하여, 선형 동작 조건 하에서 (V_GS-V_th)보다 더 작은 것에 비해, 드레인-대-소스 전압(V_DS)이 (V_GS-V_th)보다 더 크도록 한다. 한편, 상기 선형 동작 조건에 유사하게 게이트-대-소스 전압(V_GS)은 스레쉬홀드 전압(V_th)보다 더 크다. 당해 기술 분야에서 알려진 바와 같이, 순방향 포화 동작 조건은 반도체 칩에서 사용되는 기능 FET들의 정규 동작 조건이다. 발명의 다른 실시예에 따라, 신뢰성 센서(100)는 기능 FET들로서 동일 또는 실질적으로 유사한 순방향 포화 동작 조건 하의 적어도 대부분의 시간에서 동작될 수 있고, 그 결과 신뢰성들이 신뢰성 센서(100)에 의해 모니터되고 있는 기능 FET들의 노화 효과 또는 열화 효과에 가능한 한 밀접하게 모방한다.

순방향 포화 동작 조건 동안, "핫 캐리어들(hot carriers)"은 신뢰성 센서(100)의 채널 영역(106)을 따라 생성될 수 있다. 여기서, "핫 캐리어들" 이라는 용어는 일반적으로 정공들 또는 전자들을 일컫는데, 이것들은 고강도(high intensity)의 전계에 의해 반도체 디바이스 내의 영역들에서 가속화된 후, 충분히 높은 운동 에너지를 얻을 수 있다. CMOS-NFET 디바이스(100)의 실시예에서, 이 CMOS-NFET 디바이스(100)는 순방향 포화 동작 조건 하에서 동작되는 신뢰성 센서로 사용되고, 핫 캐리어들의 다수(majority)는 소스 영역(102)과 드레인 영역(103) 사이의 채널 영역(106)에서의 전자들("핫 전자들")일 수 있다. 상기 순방향 포화 동작 조건은 채널 영역(106)에서 강한 전계를 생성할 수 있는데, 이 강한 전계는 소스 영역(102)에서부터 드레인 영역(103)으로 채널 영역(106)을 따라 그 분포가 감소하여 결국 핀치-오프점(pinch-off point)(203)에 도달하는 전자 밀도(201)의 생성을 초래한다. 채널 영역(106)에서 강한 전계는 채널 영역(106)을 가로질러 움직이는 동안 상기 전자들 중 적어도 일부로 하여금 높은 운동 에너지를 얻도록 하여 핫 캐리어들이 되도록 할 수 있다. 결과적으로, 핫 캐리어들(202) 또는 핫 전자들 중 일부는 이 경우 충분히 높은 운동 에너지를 가지며, 그것들이 의도되거나 예정되지 않은 신뢰성 센서(100)의 영역들 내에 주입될 수 있고, 및/또는 가둬질 수 있다. 이에 관하여는 이하에서 더 상세히 기술된다.

예를 들어, 신뢰성 센서(100)는 게이트 유전체층(105)을 포함할 수 있는데, 이 게이트 유전체층(105)은 게이트 절연체층일 수 있고, 위에서 기술된 바와 같이 기판(101)의 채널 영역(106)의 상부 바로 위에 형성될 수 있다. 더 예를 들면, 게이트 유전체층(105)이 산화물층이고 기판(101)이 실리콘 기판인 경우, 게이트 유전체층(105)과 채널 영역(106) 사이의 인터페이스는 Si-SiO₂ 인터페이스이다. 핫 캐리어들(202)은 게이트 유전체층(105)과 실리콘 채널 영역(106) 사이의 인터페이스를 따라 가둬질 수 있으며, 대부분은 드레인 영역(103)에 가깝게 게이트 유전체층(105) 내부에 가둬져 있다. 상기 가둬진 핫 캐리어들은 때로는 "인터페이스 상태(interface state)"에서로 일컬어지고, 더 많은 전하들이 가둬짐에 따라 시간에 따라 증가하는 공간 전하(space charge)(체적 전하(volume charge))를 형성할 수 있다.

예를 들어, 시간에 따라, 반도체 칩의 정규 사용 동안, 이들 가둬진 핫 캐리어들 또는 이들 가둬진 핫 캐리어들에 의해 형성된 공간 전하들은, FET - 이 FTE는 본 발명에서 신뢰성 센서(100)임 - 의 특성들 중 적어도 일부에서 쉬프트를 초래할 수 있다. 이러한 특성들에는, 예를 들어, 스레쉬홀드 전압(Vth), 온-스위치 전류(Ion), 및 전달 컨덕턴스(conveyed conductance)(gm)이 포함될 수 있다. 예를 들어, "인터페이스 상태"에서의 전자들은, 특히 드레인 영역(103)에 인접한 영역들에서, 플랫-밴드 전압(flat-band voltage)에서의 증가 및 다른 전자들의 로컬 표면 이동도(local surface mobility)에서의 감소를 초래하기 위해, 쿨롱 산란(coulomb scattering) 중심들로서 작용할 수 있다. 로컬 표면 이동도에서의 감소 및 플랫-밴드 전압에서의 증가의 조합된 효과는, 상기 핫 캐리어 유도 손상들이 시간에 따라 실질적으로 축적될 경우, 전체 드레인 전류(Ion)에서 상당한 드랍(drop)으로 보여지거나 나타날 수 있다. 핫 캐리어 주입에 의해 초래되는 상기 FET 디바이스 열화 및/또는 불안정(instability)은 때로는 "핫 캐리어 효과(hot carrier effect)"로 일컬어진다. 상기 특성들에서의 쉬프트는 때로는 상기 FET 디바이스의 노화 효과로 알려진다.

도 4를 간략히 참조하면, 도 4는 발명의 다른 실시예에 따른 스트레스 조건을 받기 전후의 전계-효과-트랜지스터의 샘플 테스트 결과들의 챠트이다. 상기 테스트된 FET는 n-형 CMOS-FET(NFET)였고 스트레스전(pre-stress) 조건에서 드레인 전류 대 드레인 전압의 측정 결과들이 먼저 기록되었고 도 4에서 실선으로 도시되었다. 그런 다음, 상기 FET는 스트레스 조건 하에 배치되었거나, 스트레스 조건을 받았는데, 여기서, 14시간(14h)의 시간 동안, 게이트에 3볼트(3V)의 전압이 인가되고, 드레인에 8볼트(8V)의 전압이 인가되고, 소스는 접지된다. 상기 스트레스 조건은, 긴 시구간에 따라 정규 순방향 포화 동작 조건 하에서 그리고 년(yers)에 따라 대부분의 경우들에서 정규 FET의 있을 수 있는 노화 효과를 시뮬레이션하도록 조심스럽게 설계되었다. 상기 스트레스 하에서의 조건이 정해진 후, 상기 FET는 다른 게이트 전압 조건들 하에서, 다시 테스트되었고, 다른 드레인 전압들에서의 드레인 전류에서의 있을 수 있는 변화들에 대해 측정되었다.

도 4에서, x-축은 드레인에 인가되는 전압들을 표시하고, y-축은 측정되는 대응하는 드레인 전류들을 표시한다. 상기 측정들은 2V, 3V, 4V 및 5V의 네 가지의 다른 게이트 바이어스 전압들(V_G)에서 수행되었고, 순방향 동작 조건들 및 역방향 동작 조건들 둘 모두에 대해 수행되었다. 스트레스전 조건에서 획득되는 테스트 결과들과 비교하면, 도 4는, 상기 정규의 선형 영역(~2V보다 낮은 드레인 전압)에서의 드레인 전류는, 상기 FET가 비포화 조건들(un-saturated conditions) 하에서 바이어스되었을 때, 상당히 감소되었다는 것을 분명히 보여준다. 상기 상당한 감소는 플랫-밴드 전압에서의 증가 및 상기 FET의 드레인 영역 가까이의 표면 이동도에서의 감소 덕분일 수 있다.

상기 FET가, 예를 들어 4 내지 5 볼트 부근의 드레인 전압들의 포화상태에서 바이어스되었을 때, 상기 FET의 스트레스-조건부과에 의해 영향을 받는 드레인 전류의 량은 덜 극심하게(less severe)되는 것으로 보인다. 이는 도 2를 참조하여 설명될 수 있다. 드레인(103)에 도달하기 위해 보통 채널 영역(106)을 가로질러 확장되는 전자 밀도(201)에서, 상기 게이트 바이어스 전압이 핀치-오프점(203)에서부터 드레인(103)으로 공핍 영역(depletion region)을 생성하는 포화 동안, 상기 드레인 전류는 소스(102)와 핀치-오프점(203)(도 2) 사이의 반전된 채널의 부분의 물리적 특성들에 의해 주로 좌우된다. 바꿔 말하면, 드레인 전류에서의 변화들은 핀치-오프점(203)과 드레인(103) 사이의 인터페이스 특성들 및 로컬 산화물에 사실상 독립적이 된다. 상기 핫 캐리어 유도 산화물 및 인터페이스 손상들은 주로 핀치-오프점(203)과 드레인(103) 사이의 이러한 공핍 영역에 대부분 집중되므로, 드레인 전류에 대한 그것들의 영향은 비포화 조건 하에서보다 포화 조건 하에서 비교적 덜 심각해진다.

도 2를 다시 참조하면, 여기에서는 드레인(103)의 인접한 영역(near vicinity)의 전자 밀도(201)는 소스 주변(102)의 전자 밀도보다 상당히 더 작고, 심지어 핀치-오프점(203)을 넘어서 공핍 영역을 만들 수 있다는 것이 도시되어 있다. 그러므로, 전체 드레인 전류에 대한 가둬진 핫 캐리어들(202)(또는 핫 전자들)의 영향은 일반적으로 덜 분명하다.

도 3은 본 발명의 다른 실시예에 따른 역 포화 동작 조건(reverse saturation operation condition)하에서 동작되고 있는 신뢰성 센서의 도면이다. 예를 들어, 발명의 일 실시예는, 역 방향으로, 즉 상기 정규 동작 방향에 대한 반대 방향으로, 동작하는 신뢰성 센서(100)를 통하여 신뢰성 센서(100)의 드레인 전류에 대한 노화 효과의 영향을 검출하는 방법을 포함할 수 있다. 더 상세하게는, 노화 효과에 기인하여 시간에 따라 가둬진 핫 캐리어들에 의해 초래되는 채널 전류(드레인 전류)에서의 변화들 또는 드랍들(drops)을 검출하기 위해, 신뢰성 센서(100)는 역 바이어스될 수 있고, 바람직하게는 소스(102)에 전압을 인가함에 의해 그리고 드레인(103)을 접지시킴에 의해, 포화상태에서 역 바이어스될 수 있다. 도 3에 도시된 바와 같이, 이러한 역방향 포화된 동작 조건 하에서, 전자들은 "소스"(103)로부터 전자 밀도(301)를 형성하는 "드레인"(102) 방향으로 흐른다. 여기서, 인용 부호 ""는, 정규의 순방향 포화 동작 조건 하에서 "소스"(103)는 실제로 드레인이고, "드레인"(102)은 실제로 소스이기 때문에 사용되고 있다.

발명의 일 실시예에 따라, 전자 밀도(301)는 도 2에 도시된 순방향 포화 동작 방향으로와 같이 실질적으로 전자 밀도(201)의 미러 이미지(mirror image)를 닮을 수 있으며, "소스"(103)에서부터 "드레인"(102)으로 감소할 수 있다. "소스"(103)의 인접한 부분(around vicinity)에서, 정규의 동작 방향에 반대인 이러한 반전된 방향으로 신뢰성 센서(100)를 동작시킴에 의해, 본 발명의 일 실시예에 따른 훨씬 더 큰 전자 밀도(301)가 획득될 수 있다. 그 결과, 가둬진 핫 캐리어들(302) - 이 핫 캐리어들(302)은 도 2에서와 같이 정규의 순방향 포화 동작 조건 동안 축적된 핫 캐리어들(202)임 - 에 의해 초래되는 드레인 전류에 대한 영향은, 드레인(103)의 인접한 부분에서 이러한 큰 전자 밀도에 의해 확대될 수 있다. 그러므로, 상기 영향은 더 쉽게 검출될 수 있다. 신뢰성 센서(100)가 순방향 및 역방향 포화 동작 조건들 하에서 동작될 때, 드레인(103) 주위에서의 전자 밀도들에서의 상당한 차이가 인식될 것인데, 이는 각각 도 2 및 도 3에 도시된 바와 같다.

더 나아가, 발명의 실시예는 포화 동작 조건에 대해 위에서 제한될 수 없다는 것이 이해되어야 한다. 심지어 비포화 동작 조건 하에서, 대부분의 조건들에서 드레인 영역(103) 주위의 전자 밀도(301)는 순방향 포화 동작 조건 하의 그것보다 더 커질 것이므로, 비포화 역방향 동작 조건은 드레인 전류에서의 변화들의 검출을 위해서 또한 사용될 수 있고, 이는 발명의 또 다른 실시예에 따른 영향을 더 쉽게 초래하는 "핫 캐리어"의 검출을 수행한다. 그럼에도 불구하고, 역방향 포화 동작 조건은 일반적으로 더 바람직하고, 상기 순방향 포화 동작 조건을 반영(mirror)하는 역방향 포화 동작 조건 - 이는 실질적으로 동일한 게이트 및 드레인 바이어스 전압들을 가짐 - 은, 순방향 및 역방향 바이어스 전압들 및 전류들 둘 모두를 제공할 수 있는 아날로그 회로들을 사용하여, 신뢰성 센서(100)의 실제 구현의 편의가 고려될 때, 더 바람직할 수 있다.

다시 도 4를 간략히 참조한다. 포화상태에서 순방향 동작 조건과 비교하면, 역방향 포화 동작 조건 하에서 상기 FET의 채널 드레인 전류는, 특히 인가되고 있는 드레인 전압이 약 3볼트 내지 약 5볼트의 범위에 이를 때, 훨씬 더 큰 현저한 드랍(drop)을 갖는다. 순방향 포화 전류와 역방향 포화 전류 사이의 강한 비대칭적 특성은, 채널의 드레인 단(drain end) 가까이 또는 근처에서, 산화물의 로컬라이제이션(localization) 및 인터페이스 손상들 - 이는 디바이스 순방향 바이어스 동작 동안 핫 캐리어들에 의해 초래됨 - 에 주로 기인한다. 결과적으로, 역방향 포화 동작 조건에서 드레인 전류(Ion)의 쉬프트는 확대될 수 있다.

도 5는 발명의 일 실시예에 따른 복수의 FET 신뢰성 센서들 및 대체 FET들을 채용하는 반도체 칩의 도면이다. 예를 들어, 반도체 칩(400)은 복수의 FET 그룹들(401, 402, 403, 및 404)을 포함할 수 있다. 상기 FET 그룹들 중 하나 또는 그 이상은 적어도 하나의 신뢰성 센서(예를 들어, FET 그룹(401)에 대한 신뢰성 센서(411) 및 FET 그룹(402)에 대한 신뢰성 센서(421))를 포함할 수 있다. 발명의 일 실시예에 따라, 신뢰성 센서(예를 들어, 신뢰성 센서(411))는, 반도체 칩(400)이 정규 사용을 시작할 때 기록된 초기 포화 동작 전류와 비교시, 역방향 포화 동작 전류에서의 변화를 검출할 수 있다. 정규의 순방향 포화 동작 조건 하의 동작 시구간 이후, 그리고 더 상세하게는, 상기 변화가, 예를 들어, 초기 순방향 포화 동작 전류의 5% 내지 10%의 특정 퍼센티지보다 더 크게 될 때, 신뢰성 센서(411)는, 예를 들어, 그것의 지원 아날로그 회로를 통하여 신뢰성 경고 신호를 제공할 수 있는데, 이는 도 6을 참조하여 이하에서 더 상세히 기술될 것이다. 상기 경고 신호는 동작 전류의 변화들의 심한 정도(severity)에 기초하여 스케일되거나 등급화될 수 있고, 몇몇 경우에는 FET들(401)의 그룹은 수용할 수 없는 수준의 신뢰성 고장에 접근하고 있음을 나타낼 수 있다.

발명의 또 다른 실시예에 따라, 반도체 칩(400)이 정규 사용을 시작할 때, 동일한 순방향 동작 전류의 초기 값에 비해, 신뢰성 센서(411)가 순방향 포화 동작 전류에서의 변화를 검출할 때, 더 상세하게는 상기 변화가 특정 퍼센티지, 예를 들어 초기 값의 5% 내지 10%보다 더 크게 될 때, 신뢰성 센서(411)는 FET 그룹(401)에서의 FET들 중 일부 - 이는 반도체 칩(400)의 전체 성능에 대해 중대한(critical) 것으로 여겨지는 미리-선택된 FET들의 세트일 수 있음 - 를, 빌트-인 백업 FET들(412)의 세트로 대체할 지에 관한 외부 명령을 프롬프트(prompt)할 수 있다. 발명의 또 다른 실시예에서, 먼저 중대한 신뢰성 경고 신호를 제공하거나 외부 명령을 획득함으로써, 또는 먼저 중대한 신뢰성 경고 신호를 제공하거나 외부 명령을 획득함이 없이, 신뢰성 센서(411)는 상기 미리-선택된 FET들의 세트를 빌트-인 백업 FET들(412)의 세트로 자동적으로 대체 및/또는 리페어(repair)할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 신뢰성 센서의 아날로그 회로 지원 동작의 도면이다. 예를 들어, 아날로그 회로(600)는 양방향성(bi-directional), 즉 순방향 및 역방향으로, 신뢰성 센서(T0)를 위한 동작 지원을 제공할 수 있다. T0는 도 3을 참조하여 앞서 논의된 바와 같은 신뢰성 센서(100)일 수 있는 n-형 CMOS-FET(NFET)일 수 있다. 도 6에서, P1, P2, N1 및 N2의 전압 브릿지는, 로직 로우(logic low)에서 "test"이고 로직 하이에서 "testb"일 때, 신뢰성 센서(T0)에게 순방향 바이어스 전압으로 제공하도록 설계될 수 있고, 로직 하이에서 "test"이고 로직 로우에서 "testb"일 때 신뢰성 센서(T0)에게 역방향 바이어스 전압을 제공하도록 설계될 수 있다. 발명의 또 다른 실시예에서, 신뢰성 센서(T0)는 신뢰성 센서(도 5의 411)일 수 있고, FET 그룹(도 5의 401) 내의 다른 기능 FET들 - 이의 신뢰성들은 신뢰성 센서(T0)에 의해 모니터되고 있음 - 이 동작함에 따라 그 시간의 적어도 대부분을 순방향 포화 동작 조건에서, 동작할 수 있다. 또한, 두 쌍의 전류 미러들:P-P4, P5-P6은 상기 순방항 동작 조건 및 상기 역방향 동작 조건 둘 모두 하에서 신뢰성 센서(T0)에 드레인 전류를 결합시키기 위해 사용될 수 있다. 게이트 전압(V_G)의 량은, 신뢰성 센서(T0)가 순방향 동작 조건 및 역방향 동작 조건 둘 모두 하에서 포화 모드에서 항상 동작되도록, 선택될 수 있다.

아날로그 회로(600)는 신뢰성 센서(T0)가 적절하게 동작하도록 도 6에 도시된 바와 같은 다른 컴포넌트들을 포함할 수 있다. 예를 들어, 아날로그 회로(600)는 트랜스-임피던스 증폭기(trans-impedance amplifier, TIA)(U1)를 포함할 수 있는데, 이는 입력 전류를 출력 전압으로 변화한다. 더 나아가, U1은, FET(P7 및 P8)의 스위칭에 의해, 전류 미러(P3-P4), 또는 전류 미러(P5-P6)로부터 전류를 측정할 수 있다. 도 6에서, U2는 아날로그-디지털 컨버터(analog to digital converter, ADC)인데, 이는 트랜스-임피던스 증폭기(U1)로부터의 아날로그 출력 전압을 디지털 데이터로 변환하여, 그 디지털 데이터를 디지털 메모리(U3)에 저장할 수 있다. U4는 외부(또는 내부) 클럭을 갖는 제어기인데, 이는 신뢰성 센서(T0)의 제어를 위한 논리적 신호 "test" 및/또는 "testb"를 발생시킬 수 있으며, 메모리에 저장된 디지털 데이터를 처리할 수 있고, 적절한 테스트 구간을 결정할 수 있다.

도 7은 발명의 또 다른 실시예에 따른 신뢰성 센서를 동작시키는 방법의 간략화된 흐름도이다. 예를 들어, 상기 방법은 제1 동작 조건에서 복수의 전계-효과-트랜지스터들을 동작시키는 단계를 포함할 수 있다(510). 상기 복수의 FET들은 하나의 집적회로에 제조될 수 있고, 상기 복수의 FET들 중 하나는 신뢰성 센서일 수 있다. 상기 제1 동작 조건은 순방향 포화 동작 조건일 수 있으며, 제1 동작 전류 및 제1 동작 전압을 가질 수 있다. 상기 방법은 짧은 시구간 동안 상기 FET들 중 적어도 하나(예를 들어, 신뢰성 센서)에 대해 동작 방향을 반전시키는 단계를 더 포함할 수 있다(520). 상기 짧은 시구간은 상기 복수의 FET들이 상기 제1 동작 조건 하에서 동작되는 정규 시구간보다 실질적으로 더 짧을 수 있다. 예를 들어, 상기 짧은 시구간은, 상기 신뢰성 센서와 상기 FET들의 나머지 사이의 신뢰성에서의 어떤 검출가능한 차이를 만들거나 초래하지 않을 정도로 충분히 짧을 수 있다. 일 예에서, 상기 짧은 시구간은 상기 정규 시구간의 0.1%보다 더 짧을 수 있고, 바람직하게는 상기 정규 시구간의 0.01%보다 더 짧을 수 있다.

발명의 일 실시예에서, 상기 제1 동작 조건의 초기 값들 - 이것들은 순방향 포화 동작 조건일 수 있음 - 은, 상기 복수의 FET들이 처음으로 정규 사용을 시작하는 때에 기록될 수 있다. 상기 순방향 포화 동작 조건의 초기 값들 - 이것들은 동작 전류 및 동작 전압을 포함함 - 은 각각, 이하에서 더 상세히 기술되는 바와 같은 모니터링 하에서 상기 복수의 FET들의 시간에 따른 신뢰성을 결정하기 위해, 기준 전류 및 기준 전압으로 사용될 수 있다.

상기 방법은 신뢰성 센서의 제2 동작 조건을 측정하는 단계를 더 포함할 수 있다(530). 상기 제2 동작 조건은 상기 신뢰성 센서가 순방향 포화 동작 조건 또는 역방향 포화 동작 조건 하에 있을 때 측정될 수 있다. 상기 제2 동작 조건은, 예를 들어, 제2 동작 전류 및 제2 동작 전압을 포함한다. 일 예에서, 순방향 동작 조건 및 역방향 동작 조건 하의 상기 제2 동작 전압은 상기 순방향 포화 동작 조건 하의 상기 기준 전압과 실질적으로 동일할 수 있다.

상기 방법은 상기 제2 동작 조건 및 상기 제2 동작 조건 사이의 차이, 더 상세하게는 상기 제1 동작 전류와 상기 제2 동작 전류 사이의 차이를 계산하는 단계를 더 포함할 수 있다(540). 그리고 상기 계산된 차이는 상기 차이의 유형에 의존하여 취해지는 신뢰성 관련 액션을 프롬프트할 수 있다(550). 예를 들어, 상기 초기 동작 전류의 미리정해진 퍼센티지(예를 들어 5% 또는 10%(또는 적절한 것으로 여겨질 수 있는 기타 퍼센티지))를 넘어서는 순방향 포화 동작 전류에서의 변화는, FET들의 특정의 미리-선택된 세트가 리페어될 필요가 있다는 지표로 사용될 수 있다. 상기 리페어는 자동적으로 또는 외부 명령을 수신하는 것에 따라 동작하여, 상기 FET들의 미리-선택된 세트를 빌트-인 백업 FET들의 세트로 대체하는 단계를 포함할 수 있다. 나아가, 예를 들어, 상기 초기 동작 전류의 미리정해진 퍼센티지(예를 들어, 5% 또는 10%(또는 미리정해진 스레쉬홀드로서 적절하다고 여겨질 수 있는 기타 퍼센티지))를 넘어서는 역방향 포화 동작 전류에서의 변화 - 이는 역방향 포화 동작의 상기 짧은 시구간 동안 측정됨 - 는 스케일된 신뢰성 경고 신호의 발생을 결정함에 있어서 사용될 수 있다.

발명의 특정 특징들이 본 명세서에서 예시되고 기술되었지만, 당해 기술 분야에서 통상의 기술을 가진 자들은 많은 개조들, 대체들, 변경들, 및 균등물들을 생각해 낼 수 있을 것이다. 그러므로, 첨부되는 청구항들은 발명의 사상 내에 들어오는 그러한 개조들 및 변경들을 모두 포함하는 것으로 의도된다는 것이 이해될 수 있다.

Claims

제1 동작 조건 하에서 복수의 전계-효과-트랜지스터들(FET들)을 동작시키는 단계;
짧은 시구간 동안 상기 복수의 FET들 중 적어도 하나에 대해 동작 방향을 반전(reverse)시키는 단계;
상기 짧은 시구간 동안 상기 복수의 FET들 중 상기 하나의 제2 동작 조건을 측정하는 단계;
상기 제2 동작 조건과 기준 동작 조건 사이의 차이를 계산하는 단계; 및
상기 제2 동작 조건과 상기 기준 동작 조건 사이의 상기 차이에 기초한 신뢰성 지표(reliability indicator)를 제공하는 단계를 포함하되,
상기 복수의 FET들은 하나의 집적회로(IC)에 채용되는
방법.
청구항 1에 있어서, 상기 제1 동작 조건은 제1 동작 전류 및 제1 동작 전압을 갖는 순방향 포화 동작 조건이고; 상기 제2 동작 조건은 제2 동작 전류 및 제2 동작 전압을 갖는 역방향 포화 동작 조건이며; 기준 동작 전류 및 기준 동작 전압을 갖는 상기 기준 동작 조건은, 상기 복수의 FET들이 정규 사용을 시작하는 시간에서의 상기 순방향 포화 동작 조건인
방법.
청구항 2에 있어서, 상기 차이를 계산하는 단계는, 상기 제2 동작 전압이 상기 기준 동작 전압과 실질적으로 동일한 상태에서 상기 제2 동작 전류와 상기 기준 동작 전류 사이의 차이를 계산하는 단계를 포함하는
방법.
청구항 3에 있어서, 상기 신뢰성 지표를 제공하는 단계는 상기 제2 동작 전류와 상기 기준 동작 전류 사이의 상기 차이를 미리정해진 스레쉬홀드와 비교하는 단계, 및 상기 차이가 상기 미리정해진 스레쉬홀드로부터 얼마나 멀리 있는지에 기초하여 스케일되는 경고 신호를 제공하는 단계를 포함하는
방법.
청구항 4에 있어서, 상기 방법은
상기 복수의 FET들이 정규 사용을 시작하는 상기 시간에 상기 복수의 FET들 중 상기 하나의 상기 기준 동작 전류를 기록하는 단계; 및
상기 미리정해진 스레쉬홀드를 상기 기준 동작 전류의 퍼센티지로 설정하는 단계를 더 포함하는
방법.
청구항 5에 있어서, 상기 미리정해진 스레쉬홀드는 상기 기준 동작 전류의 10%로 설정되는
방법.
청구항 1에 있어서, 상기 복수의 FET들 중 상기 하나는 신뢰성 센서(reliability sensor)이며, 상기 신뢰성 센서가 상기 제2 동작 조건 하에서 동작할 때, 상기 짧은 시구간은 상기 복수의 FET들이 상기 제1 동작 조건 하에서 동작하는 정규 시구간보다 실질적으로 더 짧게 되며, 그 결과, 상기 짧은 시구간은, 상기 신뢰성 센서와 상기 신뢰성 센서와 상기 신뢰성 센서를 제외한 상기 복수의 FET들 사이의 신뢰성에서의 검출가능한 차이를 생성하지 않게 되는
방법.
청구항 7에 있어서, 상기 짧은 시구간은 상기 정규 시구간의 0.1%보다 더 짧은
방법.
청구항 2에 있어서, 상기 복수의 FET들 중 상기 하나는 신뢰성 센서이고, 상기 방법은,
상기 신뢰성 센서를 포함하는 상기 복수의 FET들이 정규 사용을 시작하는 상기 시간에서 상기 신뢰성 센서의 상기 기준 동작 전류를 기록하는 단계;
상기 제1 동작 전압이 상기 기준 동작 전압과 실질적으로 동일할 때, 상기 신뢰성 센서의 상기 제1 동작 전류와 상기 기준 동작 전류 사이의 순방향-순방향 차이를 계산하는 단계; 및
만약 상기 순방향-순방향 차이가 미리-설정된 값을 넘어서면, 상기 복수의 FET들 중 FET들의 미리-선택된 세트를 대체하는 권고(recommendation)를 제공하는 단계를 더 포함하는
방법.
청구항 9에 있어서, 상기 미리-설정된 값은 상기 기준 동작 전류의 10%인
방법.
청구항 9에 있어서, 상기 방법은,
FET들의 상기 미리-선택된 세트를, 자동적으로 또는 상기 권고를 따르는 외부 명령을 수신할 시, 빌트-인 백업 FET들의 세트로 대체하는 단계를 더 포함하는
방법.
청구항 1에 있어서, 상기 복수의 FET들은 실질적으로 동일한 크기들 및 실질적으로 유사한 구조들을 가지며, 그 결과, 시간에 따라 실질적으로 동일한 신뢰성 열화 과정을 겪는
방법.
청구항 1에 있어서, 상기 복수의 FET들은 실질적으로 동일한 환경 영향을 겪기 위해, 상기 하나의 IC에 서로 인접하여 만들어지는
방법.
제1 동작 전류 및 제1 동작 전압을 포함하는 제1 동작 조건 하에서 복수의 전계-효과-트랜지스터들(FET들)을 동작시키는 단계;
짧은 시구간 동안 상기 복수의 FET들 중 적어도 하나에 대해 동작 방향을 반전(reverse)시키는 단계;
상기 짧은 시구간 동안, 상기 복수의 FET들 중 상기 하나에 관하여 제2 동작 전류 및 제2 동작 전압을 포함하는 제2 동작 조건을 측정하는 단계;
상기 제2 동작 전류와 기준 동작 전류 사이의 차이를 계산하는 단계; 및
상기 제2 동작 전류와 상기 기준 동작 전류 사이의 상기 차이에 기초한 신뢰성 지표(reliability indicator)를 제공하는 단계를 포함하되,
상기 복수의 FET들은 하나의 집적회로(IC)에 채용되고, 상기 복수의 FET들 중 상기 하나는 신뢰성 센서(reliability sensor)인
방법.
청구항 14에 있어서, 상기 기준 동작 전류는, 상기 복수의 FET들이 정규 사용을 시작하는 시간에 기록되는 상기 제1 동작 전류인
방법.
청구항 15에 있어서, 상기 차이를 계산하는 단계는, 상기 제2 동작 전압이 상기 복수의 FET들이 정규 사용을 시작하는 상기 시간에 기록되고 있는 기준 동작 전압과 실질적으로 동일하게 유지될 때, 수행되는
방법.
청구항 16에 있어서, 상기 신뢰성 지표를 제공하는 단계는, 상기 제2 동작 전류와 상기 기준 동작 전류 사이의 상기 차이를 미리정해진 스레쉬홀드와 비교하는 단계; 및 상기 차이가 상기 미리정해진 스레쉬홀드로부터 얼마나 멀리 있는지에 기초하여 스케일되는 경고 신호를 제공하는 단계를 포함하는
방법.
청구항 17에 있어서, 상기 미리정해진 스레쉬홀드는 상기 기준 동작 전류의 퍼센티지인
방법.
청구항 14에 있어서, 상기 복수의 FET들 중 상기 하나는 신뢰성 센서이고, 상기 신뢰성 센서가 상기 제2 동작 조건 하에서 동작될 때, 상기 짧은 시구간은, 상기 복수의 FET들이 상기 제1 동작 조건 하에서 동작하는 정규 시구간보다 실질적으로 더 짧게 되고, 그 결과 상기 짧은 시구간은 상기 신뢰성 센서와 상기 신뢰성 센서를 제외한 상기 복수의 FET들 사이의 신뢰성에서의 검출가능한 차이를 생성하지 않게 되는
방법.
청구항 19에 있어서, 상기 짧은 시구간은 상기 정규 시구간의 0.01%보다 더 짧은
방법.
집적회로에 있어서,
복수의 전계-효과-트랜지스터들(FET들);
순방향 동작 전류 및 역방향 동작 전류 둘 모두를 상기 복수의 FET들 중 적어도 하나에 공급하는 아날로그 회로; 및
상기 역방향 동작 전류와 상기 아날로그 회로에 의해 측정되는 기준 동작 전류 사이의 차이를 계산하고, 또한 상기 계산된 차이에 기초하여 신뢰성 관련 액션에 응답하는, 제어 회로를 포함하는
집적회로.
청구항 21에 있어서, 상기 기준 동작 전류는 상기 복수의 FET들이 정규 사용을 시작하는 시간에 기록되는 상기 순방향 동작 전류인
집적회로.
청구항 21에 있어서, 상기 복수의 FET들은 실질적으로 동일한 크기들 및 실질적으로 유사한 구조들을 가지며, 그 결과 정규의 사용 동안 실질적으로 동일한 신뢰성 열화 과정을 겪는
집적회로.
청구항 23에 있어서, 상기 계산된 차이에 기초하여, 상기 제어 회로는 상기 계산된 차이가 미리정해진 스레쉬홀드로부터 얼마나 먼지에 기초하여 스케일되는 경고 신호를 제공하거나, 상기 복수의 FET들 중 FET들의 미리-선택된 세트를 빌트-인 백업 FET들의 세트로 대체함에 의해 셀프-리페어 기능(self-repair function)을 수행하는
집적회로.