KR20110008968A - 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법 - Google Patents

멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법 Download PDF

Info

Publication number
KR20110008968A
KR20110008968A KR1020090066541A KR20090066541A KR20110008968A KR 20110008968 A KR20110008968 A KR 20110008968A KR 1020090066541 A KR1020090066541 A KR 1020090066541A KR 20090066541 A KR20090066541 A KR 20090066541A KR 20110008968 A KR20110008968 A KR 20110008968A
Authority
KR
South Korea
Prior art keywords
weight
film
parts
silicon
slurry composition
Prior art date
Application number
KR1020090066541A
Other languages
English (en)
Other versions
KR101285948B1 (ko
Inventor
박재근
백운규
박진형
호 최
조종영
황희섭
임재형
김예환
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020090066541A priority Critical patent/KR101285948B1/ko
Priority to PCT/KR2010/004468 priority patent/WO2011010819A2/ko
Priority to US13/386,494 priority patent/US20120190201A1/en
Publication of KR20110008968A publication Critical patent/KR20110008968A/ko
Application granted granted Critical
Publication of KR101285948B1 publication Critical patent/KR101285948B1/ko
Priority to US14/639,803 priority patent/US9287132B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법을 제공한다. 상기 제조방법은 제1 영역 및 제2 영역을 갖는 기판 상에 최상부에 실리콘막을 구비하는 소자 패턴들을 형성하는 것을 포함한다. 상기 제1 영역 상의 소자 패턴 밀도는 상기 제2 영역 상의 소자 패턴 밀도에 비해 높다. 상기 소자 패턴들 상에 제1 실리콘 산화막을 형성한다. 상기 실리콘 산화막 상에 실리콘 질화막을 형성한다. 상기 실리콘 질화막 상에 제2 실리콘 산화막을 형성한다. 연마제, 실리콘 질화막 패시베이션제, 및 실리콘막 패시베이션제를 함유하는 연마 슬러리 조성물을 사용하여 상기 실리콘막이 노출될 때까지 상기 기판을 화학기계적 연마한다. 상기 연마 슬러리 조성물은 연마제가 함유된 연마제 서스펜션 100 중량부와 첨가제 용액 40 내지120 중량부의 혼합물이되, 상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0.01 내지 5 중량부, 및 실리콘막 패시베이션제 0.01 내지 5 중량부를 함유할 수 있다.

Description

멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법{Multi-selective polishing slurry composition and method for fabricating semiconductor device using the same}
본 발명은 연마 슬러리 조성물에 관한 것으로, 보다 상세하게는 산화막과 질화막 연마용 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법에 관한 것이다.
반도체 소자는 고성능, 고집적화를 통해 ULSI에 이르고 있다. 이러한 ULSI에서는 최소 선폭이 서브마이크론 사이즈를 가질 뿐 아니라, 다층의 배선을 상호 연결시킬 필요가 대두되었다. 매우 작은 선폭을 갖는 배선을 다층으로 형성하는 경우, 상부층으로 갈수록 리소그래피 마진을 확보하기 어려울 수 있다. 따라서, 리소그래피 마진을 확보하기 위해서 각 층을 전면적으로 평탄화시키는 것이 필수적이다. 이를 위해, 화학적 기계적 연마법(Chemical Mechanical Polishing; CMP)이 개발되기에 이르렀다.
그러나, CMP를 적용하더라도 반도체 소자 전체 영역에서 전면 평탄화를 구현하기는 어렵다. 특히, 반도체 소자는 셀 어레이 영역과 상기 셀 어레이 영역에 인접하는 주변 회로 영역을 구비하는데, 일반적으로 셀 어레이 영역은 주변 회로 영 역에 비해 패턴 밀도가 높다. 이 경우, CMP 공정 중에 셀 어레이 영역은 연마속도가 빨라 과다 연마(over polish)되고 주변 회로 영역은 연마속도가 느려 불충분 연마(under polish)되어 전체 영역에서의 평탄화가 이루어지지 않을 수 있다. 이 경우, 소자 동작 중 오류가 발생될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 패턴 밀도 차이가 나는 두 영역들을 구비하는 기판을 연마함에 있어 전면 평탄화 정도를 향상시킬 수 있는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 연마 슬러리 조성물을 제공한다. 상기 연마 슬러리 조성물은 연마제가 함유된 연마제 서스펜션 100 중량부와 첨가제 용액 40 내지 120 중량부의 혼합물이되, 상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0.01 내지 5 중량부, 및 실리콘막 패시베이션제 0.01 내지 5 중량부를 함유한다.
첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0.05 내지 0.2 중량부, 및 실리콘막 패시베이션제 0.1 내지 0.3 중량부를 함유할 수 있다.
상기 실리콘 질화막 패시베이션제는 폴리 아크릴산, 폴리 알킬 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 또는 에틸-메타크릴아미드일 수 있고, 상기 실리콘막 패시베이션제는 폴리비닐피롤리돈, 비닐피리딘(vinylpyridine), 또는 비닐피롤리돈일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 반도체 소자 제조방법을 제공한다. 상기 제조방법은 제1 영역 및 제2 영역을 갖는 기판 상에 최상부에 실리콘막을 구비하는 소자 패턴들을 형성하는 것을 포함한다. 상기 제1 영역 상의 소자 패턴 밀도는 상기 제2 영역 상의 소자 패턴 밀도에 비해 높다. 상기 소자 패턴들 상에 제1 실리콘 산화막을 형성한다. 상기 실리콘 산화막 상에 실리콘 질화막을 형성한다. 상기 실리콘 질화막 상에 제2 실리콘 산화막을 형성한다. 연마제, 실리콘 질화막 패시베이션제, 및 실리콘막 패시베이션제를 함유하는 연마 슬러리 조성물을 사용하여 상기 실리콘막이 노출될 때까지 상기 기판을 화학기계적 연마한다.
상기 제1 실리콘 산화막은 상기 제1 영역 상에 형성된 소자 패턴들 사이를 충전할 수 있을 정도의 두께를 가질 수 있다. 상기 소자 패턴은 최상부에 폴리 실리콘막을 구비하는 게이트 패턴일 수 있다.
상술한 바와 같이 본 발명에 따르면, 연마제, 실리콘 질화막 패시베이션제, 및 실리콘막 패시베이션제를 함유하는 연마 슬러리 조성물을 사용하여 화학기계적 연마를 수행한다. 연마과정에서 제1 영역 상에서 노출된 실리콘 질화막 상에 상기 연마 슬러리 조성물 내에 함유된 실리콘 질화막 패시베이션제가 패시베이션막을 형성하여 제1 영역 상의 절연막 연마 속도를 제2 영역에 비해 상대적으로 낮출 수 있다. 따라서, 소자 패턴의 밀도가 높은 제1 영역에서의 과연마(overpolishing)을 막아 전체적으로 평탄한 면을 형성할 수 있다. 다시 말해서, 상기 소자 패턴의 패턴 밀도 효과를 1차적으로 보정할 수 있다.
이와 더불어서, 연마가 더 진행되어 실리콘막이 노출되면 상기 실리콘막 상에 상기 연마 슬러리 조성물 내에 함유된 실리콘막 패시베이션제가 패시베이션막을 형성하여 상기 실리콘막이 연마되는 것을 저지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 연마 슬러리 조성물은 연마제 서스펜션과 첨가제 용액이 혼합된 것으로서, 상기 연마 슬러리 조성물은 연마제 서스펜션 100 중량부에 대해 첨가제 용액 40 내지 120 중량부를 혼합하여 제조될 수 있다.
상기 첨가제 용액은 실리콘 질화막 패시베이션제, 실리콘막 패시베이션제, 및 제1 용매를 함유할 수 있다. 상기 실리콘 질화막 패시베이션제는 실리콘 산화막에 비해 실리콘 질화막에 대한 결합력이 우수한 물질로서, 상기 실리콘 질화막 상에 선택적으로 패시베이션막을 형성하여 상기 실리콘 질화막의 연마속도를 상대적으로 저감시킬 수 있는 물질이다. 일 예로서, 상기 실리콘 질화막 패시베이션제는 음이온성 유기 고분자로서, 카르복시산을 음이온기로서 포함하는 유기 고분자일 수 있다. 상기 실리콘 질화막 패시베이션제의 일 예는 폴리 아크릴산(poly (acrylic acid)), 폴리 알킬 메타크릴레이트(poly (alkyl methacrylate)), 아크릴 아미드(acrylamide), 메타크릴아미드(methacrylamide) 또는 에틸-메타크릴아미드(ethyl-methacrylamide)일 수 있고, 상기 폴리 아크릴산(poly (acrylic acid))과 폴리 알킬 메타크릴레이트(poly (alkyl methacrylate))의 중량 평균 분자량은 2,000 내지 1,000,000일 수 있고, 바람직하게는 5,000 내지 500,000, 더욱 바람직하게는 10,000 내지 100,000일 수 있다. 상기 실리콘 질화막 패시베이션제는 상기 제1 용매 100 중량부에 대해 0.01 내지 5 중량부, 바람직하게는 0.03 내지 3 중량부, 더욱 바람직하게는 0.05 내지 0.2 중량부로 함유될 수 있다.
상기 실리콘막 패시베이션제는 실리콘 산화막에 비해 실리콘막에 대한 결합력이 우수한 물질로서, 상기 실리콘막 상에 선택적으로 패시베이션막을 형성하여 상기 실리콘막의 연마속도를 상대적으로 저감시킬 수 있는 물질이다. 일 예로서, 상기 실리콘막 패시베이션제는 폴리비닐피롤리돈(poly (vinyl pyrrolidone)), 비닐피리딘(vinylpyridine) 또는 비닐피롤리돈(vinyl pyrrolidone)일 수 있고, 상기 폴리비닐피롤리돈의 중량 평균 분자량은 1,000 내지 500,000일 수 있고, 바람직하게는 2,000 내지 100,000일 수 있고, 더 바람직하게는 3,000 내지 10,000일 수 있다. 상기 실리콘막 패시베이션제는 상기 제1 용매 100 중량부에 대해 0.01 내지 5 중량부, 바람직하게는 0.05 내지 3 중량부, 더욱 바람직하게는 0.1 내지 0.3 중량부로 함유될 수 있다.
상기 제1 용매는 물, 바람직하게는 탈이온수(DeIonized Water)일 수 있다.
상기 연마제 서스펜션은 연마제, 제2 용매, 및 분산제 등을 함유할 수 있다. 상기 연마제는 실리카(silica), 세리아(ceria), 알루미나(alumina), 티타니 아(titania), 지르코니아(zirconia) 및 게르마니아(germania)로 이루어진 군에서 선택되는 금속산화물일 수 있다. 바람직하게는, 상기 연마제는 실리콘 질화막에 대한 실리콘 산화막의 연마 선택비가 높은 세리아일 수 있다. 상기 연마제는 상기 연마제 서스펜션 내에 0.1 내지 10 wt%, 바람직하게는 1 내지 7 wt%, 더 바람직하게는 3 내지 6 wt%로 함유될 수 있다.
상기 분산제는 상기 연마제의 응집을 억제할 수 있는 물질로서, 일 예로서 폴리메타크릴산, 폴리아크릴산, 암모늄 폴리메타크릴레이트, 암모늄 폴리카르복실레이트, 또는 카르복실-아크릴 폴리머일 수 있다. 상기 분산제는 상기 연마제 100 중량부에 대해 0.0001 내지 10 중량부로 함유될 수 있다.
상기 제2 용매는 물, 바람직하게는 탈이온수일 수 있다. 상기 연마제 서스펜션은 추가적으로 약산 또는 약염기인 pH 조절제를 더 함유할 수 있다.
상기 연마 슬러리 조성물은 희석제를 더 포함할 수 있다. 상기 희석제는 탈이온수일 수 있으며, 연마제 서스펜션 100 중량부에 대해 50 내지 700 중량부로 첨가될 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 제 1 영역(A) 및 제 2 영역(B)을 구비하는 기판(10)을 제공한다. 상기 제 1 영역(A)은 셀 어레이 영역일 수 있고, 상기 제 2 영역(B)은 상기 셀 어레이 영역에 인접한 주변 회로 영역일 수 있다.
상기 기판(10) 상에 소자 패턴들을 형성한다. 상기 소자 패턴들(13)은 가장 상부에 위치한 막이 실리콘막인 패턴들일 수 있다. 일 예로서, 상기 소자 패턴들(13)은 가장 상부에 위치한 막이 폴리 실리콘막인 게이트 패턴들일 수 있다. 상기 게이트 패턴들을 형성하기 전에 상기 기판(10) 내에 소자분리 트렌치(미도시)를 형성할 수 있다.
상기 소자 패턴들(13)은 상기 기판(10) 상에 게이트 절연막(13a), 플로팅 게이트막(13b), 게이트간 절연막(13c) 및 컨트롤 게이트막(13d)를 차례로 적층한 후, 패터닝하여 형성할 수 있다. 이와는 달리, 상기 소자 패턴들(13)은 게이트 절연막과 게이트 도전막의 이중층을 가질 수 있다. 다만, 상기 소자 패턴들(13)의 가장 상부에 위치하는 막 예를 들어, 컨트롤 게이트막(13d) 및 상기 게이트 도전막은 모두 폴리 실리콘막일 수 있다.
이 때, 상기 제 1 영역(A) 상에 위치하는 소자 패턴들(13)은 상기 제 2 영역(B) 상에 위치하는 소자 패턴들(13)에 비해 높은 밀도로 위치한다.
상기 소자 패턴들(13) 상에 제1 실리콘 산화막(15)을 형성한다. 상기 제1 실리콘 산화막(15)은 상기 제1 영역(A) 상의 소자 패턴들(13) 사이를 충분히 메울 수 있을 정도의 두께로 형성할 수 있다. 그러나, 상기 제1 실리콘 산화막(15)은 상기 제2 영역(B) 상의 소자 패턴들(13) 사이를 메울 수 있는 두께 미만으로 형성될 수 있다. 이러한 제1 실리콘 산화막(15)은 BPSG(BoronPhosphoSilicate Glass)막, PSG(PhosphoSilicate Glass)막, HDP(High Density Plasma)막, TEOS(Tetra Ethyl Ortho Silicate)막, USG(Undoped Silica Glass)막 또는 HARP(High Aspect Ratio Process)막일 수 있다.
도 1b를 참조하면, 상기 제1 실리콘 산화막(15) 상에 실리콘 질화막(17)을 형성할 수 있다. 상기 제1 실리콘 산화막(15)이 상기 제1 영역(A) 상의 소자 패턴들(13) 사이를 충분히 메울 수 있을 정도의 두께로 형성된 경우, 상기 실리콘 질화막(17)은 상기 소자 패턴들(13)의 측부에 형성되지 않고 상부에만 형성될 수 있다. 또한, 상기 제1 실리콘 산화막(15)이 상기 제2 영역(B) 상의 소자 패턴들(13) 사이를 메울 수 있는 두께 미만으로 형성된 경우, 상기 실리콘 질화막(17)은 상기 제2 영역(B) 상에서는 상기 소자 패턴들(13) 측부에 형성될 수 있다.
상기 실리콘 질화막(17) 상에 제2 실리콘 산화막(19)을 형성할 수 있다. 상기 제2 실리콘 산화막(19)은 상기 제2 영역(B) 상의 소자 패턴들(13) 사이를 충분히 메울 수 있는 두께로 형성할 수 있다. 이러한 상기 제2 실리콘 산화막(19)은 상기 제1 실리콘 산화막(15)과 같은 물질로 형성할 수 있다.
도 1c를 참조하면, 상기 제2 실리콘 산화막(19)이 형성된 기판을 CMP 장비(chemical mechanical polisher) 내로 로딩하고, 상기 제2 실리콘 산화막(19)상에 앞서 설명한 연마 슬러리 조성물(미도시)과 연마패드(미도시)를 제공하면서 상기 제2 실리콘 산화막(19)을 연마한다.
상기 제2 실리콘 산화막(19)이 연마됨에 따라 상기 제1 영역(A) 상에서 상기 소자 패턴들(13) 상부의 실리콘 질화막(17)이 먼저 노출된다. 상기 제1 영역(A) 상에서 노출된 상기 실리콘 질화막(17) 상에 상기 연마 슬러리 조성물 내에 함유된 실리콘 질화막 패시베이션제가 패시베이션막을 형성하여 제1 영역(A) 상의 절연막 연마 속도를 제2 영역(B)에 비해 상대적으로 낮출 수 있다. 따라서, 소자 패 턴(13)의 밀도가 높은 제1 영역(A)에서의 과연마(overpolishing)을 막아 전체적으로 평탄한 면을 형성할 수 있다. 다시 말해서, 상기 소자 패턴(13)의 패턴 밀도 효과를 1차적으로 보정할 수 있다.
다만, 상기 연마 슬러리 조성물의 상기 실리콘 질화막(17)에 대한 상기 실리콘 산화막(15, 19)의 연마 선택비는 2 내지 10일 수 있다. 상기 실리콘 질화막(17)에 대한 상기 실리콘 산화막(15, 19)의 연마 선택비가 이러한 범위 내인 경우, 상기 실리콘 질화막(17)이 노출되는 시점으로부터 연마속도가 다소 느려져 상기 소자 패턴(13)의 패턴 밀도 효과를 1차적으로 보정할 수 있을 뿐만 아니라, 상기 실리콘 질화막(17)을 제거하는 데 소요되는 시간이 너무 길지 않을 수 있다.
도 1d를 참조하면, 상기 실리콘 질화막(17)이 노출된 후에도 연마를 계속적으로 진행하여 상기 소자 패턴(13)의 가장 상부막인 실리콘막 즉, 폴리 실리콘막(13d)을 노출시킬 수 있다. 이 때, 상기 폴리 실리콘막(13d) 상에 상기 연마 슬러리 조성물 내에 함유된 실리콘막 패시베이션제가 패시베이션막을 형성하여 상기 폴리 실리콘막(13d)이 연마되는 것을 저지할 수 있다. 상기 연마 슬러리 조성물의 상기 폴리 실리콘막(13d)에 대한 상기 실리콘 산화막(15, 19)의 연마 선택비는 50 이상일 수 있다. 상기 폴리 실리콘막(13d)에 대한 상기 실리콘 산화막(15, 19)의 연마 선택비가 이러한 범위 내인 경우, 상기 폴리 실리콘막(13d)이 노출되는 시점에서 연마속도가 급격하게 감소되어 연마 종료점을 보다 용이하게 검출할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<연마 슬러리 조성물 제조예 1>
탈이온수 100중량부에 대해 중량 평균 분자량 10,000을 갖는 PAA(폴리 아크릴산)을 0.01 중량부의 비율로 첨가하여 1000g의 첨가제 용액을 제조하였다. 상기 첨가제 용액을 5 wt%의 세리아 입자를 함유하는 세리아 서스펜젼 1000g과 혼합한 후 교반하고, 탈이온수 5000g을 더 첨가하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 2>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.05 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 1과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 3>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.1 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 1과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 4>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.2 중량부의 비율로 첨가 한 것을 제외하고는 연마 슬러리 조성물 제조예 1과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 5>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.5 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 1과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 6>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 1.0 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 1과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 7>
탈이온수 100중량부에 대해 중량 평균 분자량 3,500을 갖는 PVP(폴리비닐피롤리돈)을 0.01 중량부의 비율로 첨가하여 1000g의 첨가제 용액을 제조하였다. 상기 첨가제 용액을 5 wt%의 세리아 입자를 함유하는 세리아 서스펜젼 1000g과 혼합한 후 교반하고, 탈이온수 5000g을 더 첨가하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 8>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 0.05 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 7과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 9>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 0.1 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 7과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 10>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 0.2 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 7과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 11>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 0.5 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 7과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 12>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 1.0 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 7과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 13>
탈이온수 100중량부에 대해 중량 평균 분자량 10,000을 갖는 PAA(폴리 아크릴산)을 0.05 중량부, 중량 평균 분자량 3,500을 갖는 PVP(폴리비닐피롤리돈)을 0.1 중량부의 비율로 첨가하여 1000g의 첨가제 용액을 제조하였다. 상기 첨가제 용액을 5 wt%의 세리아 입자를 함유하는 세리아 서스펜젼 1000g과 혼합한 후 교반하고, 탈이온수 5000g을 더 첨가하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 14>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.1 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 13과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 15>
탈이온수 100중량부에 대해 PVP(폴리비닐피롤리돈)을 0.2 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 13과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<연마 슬러리 조성물 제조예 16>
탈이온수 100중량부에 대해 PAA(폴리 아크릴산)을 0.1 중량부, PVP(폴리비닐피롤리돈) 을 0.2 중량부의 비율로 첨가한 것을 제외하고는 연마 슬러리 조성물 제조예 13과 동일한 방법을 사용하여 연마 슬러리 조성물을 제조하였다.
<비교예>
1000g의 탈이온수만을 함유하는 첨가제 용액을 5 wt%의 세리아 입자를 함유하는 세리아 서스펜젼 1000g과 혼합한 후 교반하고, 탈이온수 5000g을 더 첨가하여 연마 슬러리 조성물을 제조하였다.
하기 표 1은 제조예들 1 내지 16 및 비교예에 따른 첨가제 용액 중 PAA와 PVP의 조성을 정리하여 나타낸 표이다.
PAA
[용매 100 중량부에 대한 중량부]		 PVP
[용매 100 중량부에 대한 중량부]
제조예 1 0.01 0
제조예 2 0.05
제조예 3 0.1
제조예 4 0.2
제조예 5 0.5
제조예 6 1
제조예 7 0 0.01
제조예 8 0.05
제조예 9 0.1
제조예 10 0.2
제조예 11 0.5
제조예 12 1
제조예 13 0.05 0.1
제조예 14 0.1 0.1
제조예 15 0.05 0.2
제조예 16 0.1 0.2
비교예 0 0
도 2a, 도 2b 및 도 2c는 제조예 1 내지 제조예 12에 따른 연마 슬러리 조성물들의 실리콘 산화막, 실리콘 질화막 및 폴리 실리콘막에 대한 연마율을 나타낸 그래프들이다.
도 2a를 참조하면, 실리콘 산화막의 연마율(polishing rate)은 PAA의 농도 변화보다는 PVP의 농도변화에 더 큰 영향을 받는 것으로 나타났다. 구체적으로, 실리콘 산화막의 연마율은 PVP의 농도 증가에 따라 서서히 감소하는 것으로 나타났다.
도 2b를 참조하면, 실리콘 질화막의 연마율은 PVP의 농도 변화보다는 PAA의 농도변화에 더 큰 영향을 받는 것으로 나타났다. 구체적으로, 실리콘 질화막의 연마율은 첨가제 용액의 용매 100 중량부에 대해 PAA가 0.1 중량부에 이르기까지 급격하게 감소한 후 포화되는 것으로 나타났다.
도 2c를 참조하면, 폴리 실리콘막의 연마율은 PAA의 농도 변화보다는 PVP의 농도변화에 더 큰 영향을 받는 것으로 나타났다. 구체적으로, 폴리 실리콘막의 연마율은 첨가제 용액의 용매 100 중량부에 대해 PVP가 0.2 중량부에 이르기까지 급격하게 감소한 후 포화되는 것으로 나타났다.
도 2b 내지 도 2c를 참조하면, PAA는 실리콘 질화막 상에 결합하여 패시베이션막을 형성할 수 있을 것으로 보이고, PVP는 실리콘막 즉, 폴리실리콘막 상에 결합하여 패시베이션막을 형성할 수 있을 것으로 확인되었다.
도 3a, 도 3b 및 도 3c는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 실리콘 산화막, 실리콘 질화막, 폴리실리콘막에 대한 연마율을 각각 나타낸 그래프들이다.
도 3a를 참조하면, PAA농도가 0.05 또는 O.1 중량부일 때, PVP 농도가 0.1 중량부에서 0.2 중량부로 증가하면, 실리콘 산화막의 연마율이 감소하는 것으로 나타났다.
도 3b를 참조하면, PVP농도가 0.1 또는 O.2 중량부일 때, PAA 농도가 0.05 중량부에서 0.1 중량부로 증가하면, 실리콘 질화막의 연마율이 급격히 감소하는 것으로 나타났다.
도 3c를 참조하면, PAA농도가 0.05 또는 O.1 중량부일 때, PVP 농도가 0.1 중량부에서 0.2 중량부로 증가하면, 폴리 실리콘막의 연마율이 감소하는 것으로 나타났다.
도 4a는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 실리콘 질화막의 연마율에 대한 실리콘 산화막의 연마율 비를 나타낸 그래프이고, 도 3b는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 폴리 실리콘막의 연마율에 대한 실리콘 산화막의 연마율 비를 나타낸 그래프이다.
도 4a 및 도 4b를 참조하면, 첨가제 용액의 용매 100 중량부에 대해 PAA가 약 0.05중량부이고 PVP가 0.2중량부일 때, 실리콘 질화막의 연마율에 대한 실리콘 산화막의 연마율 비가 4이고, 폴리 실리콘막의 연마율에 대한 실리콘 산화막의 연마율 비가 65인 것으로 나타났다. 이 경우, 도 1a 도 1d를 참조하여 설명한 바와 같이, 실리콘 질화막이 노출되는 시점으로부터 연마속도가 다소 느려져 상기 소자 패턴(13)의 패턴 밀도 효과를 1차적으로 보정할 수 있고, 또한 실리콘 질화막을 제거하는 데 소요되는 시간이 너무 길지 않을 수 있다. 또한, 폴리 실리콘막이 노출되는 시점에서 연마속도가 급격하게 감소하여 연마종료시점을 보다 쉽게 검출할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자 제조방법을 나타낸 단면도들이다.
도 2a, 도 2b 및 도 2c는 제조예 1 내지 제조예 12에 따른 연마 슬러리 조성물들의 실리콘 산화막, 실리콘 질화막 및 폴리 실리콘막에 대한 연마율을 나타낸 그래프들이다.
도 3a, 도 3b 및 도 3c는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 실리콘 산화막, 실리콘 질화막 및 폴리실리콘막에 대한 연마율을 각각 나타낸 그래프들이다.
도 4a는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 실리콘 질화막의 연마율에 대한 실리콘 산화막의 연마율 비를 나타낸 그래프이다.
도 4b는 제조예 13 내지 제조예 16에 따른 연마 슬러리 조성물들의 폴리 실리콘막의 연마율에 대한 실리콘 산화막의 연마율 비를 나타낸 그래프이다.

Claims (10)

  1. 제1 영역 및 제2 영역을 갖는 기판 상에 최상부에 실리콘막을 구비하는 소자 패턴들을 형성하되, 상기 제1 영역 상의 소자 패턴 밀도는 상기 제2 영역 상의 소자 패턴 밀도에 비해 높은 단계;
    상기 소자 패턴들 상에 제1 실리콘 산화막을 형성하는 단계;
    상기 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계;
    상기 실리콘 질화막 상에 제2 실리콘 산화막을 형성하는 단계; 및
    연마제, 실리콘 질화막 패시베이션제, 및 실리콘막 패시베이션제를 함유하는 연마 슬러리 조성물을 사용하여 상기 실리콘막이 노출될 때까지 상기 기판을 화학기계적 연마하는 단계를 포함하는 반도체 소자 제조방법.
  2. 제1항에 있어서,
    상기 제1 실리콘 산화막은 상기 제1 영역 상에 형성된 소자 패턴들 사이를 충전할 수 있을 정도의 두께를 갖는 반도체 소자 제조방법.
  3. 제1항에 있어서,
    상기 소자 패턴은 최상부에 폴리 실리콘막을 구비하는 게이트 패턴인 반도체 소자 제조방법.
  4. 제1항에 있어서,
    상기 실리콘 질화막 패시베이션제는 폴리 아크릴산, 폴리 알킬 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 또는 에틸-메타크릴아미드인 반도체 소자 제조방법.
  5. 제1항에 있어서,
    상기 실리콘막 패시베이션제는 폴리비닐피롤리돈, 비닐피리딘(vinylpyridine), 또는 비닐피롤리돈인 반도체 소자 제조방법.
  6. 제1항에 있어서,
    상기 연마 슬러리 조성물은 상기 연마제가 함유된 연마제 서스펜션과 첨가제 용액의 혼합물이고, 상기 첨가제 용액은 용매 100 중량부, 상기 실리콘 질화막 패시베이션제 0.05 내지 0.2 중량부, 및 상기 실리콘막 패시베이션제 0.1 내지 0.3 중량부를 함유하는 반도체 소자 제조방법.
  7. 상기 연마제가 함유된 연마제 서스펜션 100 중량부와 첨가제 용액 40 내지 120 중량부의 혼합물이되, 상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0.01 내지 5 중량부, 및 실리콘막 패시베이션제 0.01 내지 5 중량부를 함유하는 연마 슬러리 조성물.
  8. 제7항에 있어서,
    상기 첨가제 용액은 용매 100 중량부, 실리콘 질화막 패시베이션제 0.05 내지 0.2 중량부, 및 실리콘막 패시베이션제 0.1 내지 0.3 중량부를 함유하는 연마 슬러리 조성물.
  9. 제7항에 있어서,
    상기 실리콘 질화막 패시베이션제는 폴리 아크릴산, 폴리 알킬 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 또는 에틸-메타크릴아미드인 연마 슬러리 조성물.
  10. 제7항에 있어서,
    상기 실리콘막 패시베이션제는 폴리비닐피롤리돈, 비닐피리딘(vinylpyridine), 또는 비닐피롤리돈인 연마 슬러리 조성물.
KR1020090066541A 2009-07-21 2009-07-21 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법 KR101285948B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090066541A KR101285948B1 (ko) 2009-07-21 2009-07-21 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
PCT/KR2010/004468 WO2011010819A2 (ko) 2009-07-21 2010-07-09 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
US13/386,494 US20120190201A1 (en) 2009-07-21 2010-07-09 Multi-selective polishing slurry composition and a semiconductor element production method using the same
US14/639,803 US9287132B2 (en) 2009-07-21 2015-03-05 Multi-selective polishing slurry composition and a semiconductor element production method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090066541A KR101285948B1 (ko) 2009-07-21 2009-07-21 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20110008968A true KR20110008968A (ko) 2011-01-27
KR101285948B1 KR101285948B1 (ko) 2013-07-12

Family

ID=43499515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066541A KR101285948B1 (ko) 2009-07-21 2009-07-21 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법

Country Status (3)

Country Link
US (2) US20120190201A1 (ko)
KR (1) KR101285948B1 (ko)
WO (1) WO2011010819A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197356A1 (en) * 2011-12-21 2014-07-17 Cabot Microelectronics Corporation Cmp compositions and methods for suppressing polysilicon removal rates
US10418271B2 (en) * 2014-06-13 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming isolation layer
US9214358B1 (en) 2014-10-30 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Equal gate height control method for semiconductor device with different pattern densites
CN106407881B (zh) * 2015-07-29 2020-07-31 财团法人工业技术研究院 生物辨识装置及方法与穿戴式载体
US9978647B2 (en) * 2015-12-28 2018-05-22 United Microelectronics Corp. Method for preventing dishing during the manufacture of semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
KR100464429B1 (ko) * 2002-08-16 2005-01-03 삼성전자주식회사 화학 기계적 폴리싱 슬러리 및 이를 사용한 화학 기계적폴리싱 방법
KR100442873B1 (ko) * 2002-02-28 2004-08-02 삼성전자주식회사 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
CN100377310C (zh) * 2003-01-31 2008-03-26 日立化成工业株式会社 Cmp研磨剂以及研磨方法
KR100600429B1 (ko) * 2003-12-16 2006-07-13 주식회사 엘지화학 산화세륨을 포함하는 ｃｍｐ용 슬러리
KR20080011044A (ko) * 2006-07-28 2008-01-31 주식회사 엘지화학 산화세륨 분말, 그 제조방법, 및 이를 포함하는ｃｍｐ슬러리
WO2008117592A1 (ja) * 2007-03-26 2008-10-02 Jsr Corporation 化学機械研磨用水系分散体、および半導体装置の化学機械研磨方法
US20080280442A1 (en) * 2007-05-09 2008-11-13 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR20080099766A (ko) * 2007-05-09 2008-11-13 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101196462B1 (ko) * 2007-09-18 2012-11-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5441345B2 (ja) * 2008-03-27 2014-03-12 富士フイルム株式会社 研磨液、及び研磨方法

Also Published As

Publication number Publication date
US20120190201A1 (en) 2012-07-26
KR101285948B1 (ko) 2013-07-12
WO2011010819A3 (ko) 2011-04-21
US20150179470A1 (en) 2015-06-25
US9287132B2 (en) 2016-03-15
WO2011010819A2 (ko) 2011-01-27

Similar Documents

Publication Publication Date Title
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
KR101178236B1 (ko) Ｃｍｐ용 슬러리 조성물 및 연마방법
KR101718788B1 (ko) 화학 기계 연마 조성물 및 관련 방법
US8043970B2 (en) Slurry compositions for selectively polishing silicon nitride relative to silicon oxide, methods of polishing a silicon nitride layer and methods of manufacturing a semiconductor device using the same
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
US9287132B2 (en) Multi-selective polishing slurry composition and a semiconductor element production method using the same
KR100852242B1 (ko) 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
KR20110068973A (ko) 화학적-기계적 연마 조성물 및 그 제조 및 사용 방법
KR100557600B1 (ko) 나이트라이드 cmp용 슬러리
KR102343437B1 (ko) 비정질탄소막용 cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR100786949B1 (ko) 연마 선택도 조절 보조제 및 이를 함유한 ｃｍｐ 슬러리
KR102514041B1 (ko) 반도체 소자 제조 방법
KR20040013580A (ko) 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자
KR100569541B1 (ko) 반도체 소자의 제조방법
KR101470977B1 (ko) 슬러리 조성물
KR100684877B1 (ko) 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법
KR101161482B1 (ko) 폴리 실리콘 대비 실리콘 산화물에 대한 식각 선택비가 향상된 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
JPWO2004100243A1 (ja) ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法
KR20100017716A (ko) 아스파탐을 함유하는 화학적-기계적 연마 조성물 및 그 제조 및 사용 방법
KR20060077353A (ko) 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법
KR20190075598A (ko) 연마입자-분산층 복합체 및 그를 포함하는 연마 슬러리 조성물
KR20170072532A (ko) 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마 방법
KR20090011931A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 7