KR20110006650A - 복사 방출 반도체칩 - Google Patents

복사 방출 반도체칩 Download PDF

Info

Publication number
KR20110006650A
KR20110006650A KR1020107020193A KR20107020193A KR20110006650A KR 20110006650 A KR20110006650 A KR 20110006650A KR 1020107020193 A KR1020107020193 A KR 1020107020193A KR 20107020193 A KR20107020193 A KR 20107020193A KR 20110006650 A KR20110006650 A KR 20110006650A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
carrier
semiconductor chip
contact portion
Prior art date
Application number
KR1020107020193A
Other languages
English (en)
Other versions
KR101590204B1 (ko
Inventor
패트릭 로드
루츠 호펠
칼 엔글
토니 알브레츠
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20110006650A publication Critical patent/KR20110006650A/ko
Application granted granted Critical
Publication of KR101590204B1 publication Critical patent/KR101590204B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

복사 방출 반도체칩(1)이 기술되며, 상기 반도체칩은 캐리어(5), 반도체층 시퀀스를 구비한 반도체 몸체(2), 제1접촉부(35) 및 제2접촉부(36)을 포함한다. 상기 반도체층 시퀀스는 복사 생성을 위해 제공된 활성 영역(20)을 포함하고, 상기 활성 영역은 제1반도체층(21)과 제2반도체층(22) 사이에 배치된다. 캐리어(5)는 반도체 몸체(2)를 향한 주요면(51)을 포함한다. 제1반도체층(21)은 캐리어(5)의 주요면(51)을 향한 활성 영역(20)의 측에 배치되고, 제1접촉부(35)을 이용하여 전기적으로 접촉될 수 있다. 제2반도체층(22)은 제2접촉부(36)을 이용하여 전기적으로 접촉될 수 있다. 보호 다이오드(4)는 제1접촉부(35)과 제2접촉부(36)의 사이에서 캐리어(5)를 관통하여 연장되는 전류 경로에 형성된다.

Description

복사 방출 반도체칩{RADIATION-EMITTING SEMICONDUCTOR CHIP}
본 출원은 복사 방출 반도체칩에 관한 것이다.
가령 발광 다이오드와 같은 복사 방출 반도체칩에서 정전기 방전은 칩의 손상을 넘어 파괴까지 야기할 수 있다. 이러한 손상을 방지하기 위해, 반도체칩에는 부가적인 다이오드가 병렬로 접속될 수 있고, 이 때 다이오드의 순방향은 복사 방출 반도체칩의 순방향에 반평행(anti-parallel)으로 정렬된다. 반도체칩의 실장 시, 반도체칩에는 부가적인 다이오드가 부속하며, 이는 실장 소모 및 제조 비용을 높이고, 공간 수요를 증가시킬 수 있다.
본 발명의 과제는 정전기 방전에 대한 민감도가 감소한 복사 방출 반도체칩을 제공하는 것이다.
이러한 과제는 특허 청구 범위 제1항에 따른 복사 방출 반도체칩에 의하여 해결된다. 반도체칩의 다른 실시예 및 적합성은 종속 청구항에 기재된다.
일 실시예에 따르면, 복사 방출 반도체칩은 캐리어, 반도체층 시퀀스를 구비한 반도체 몸체, 제1접촉부 및 제2접촉부를 포함한다. 반도체층 시퀀스는 복사 생성을 위해 제공되는 활성 영역, 제1반도체층 및 제2반도체층을 포함한다. 활성 영역은 제1반도체층과 제2반도체층의 사이에 배치된다. 캐리어는 반도체 몸체를 향한 주요면을 포함한다. 제1반도체층은 캐리어의 주요면을 향한 활성 영역의 측부에 배치되고, 제1접촉부를 이용하여 전기적으로 접촉될 수 있다. 제2반도체층은 제2접촉부를 이용하여 전기적으로 접촉될 수 있다. 보호 다이오드는 제1접촉부과 제2접촉부 사이에서 캐리어를 관통하는 전류 경로에 형성된다.
이러한 실시예에서, 보호 다이오드는 반도체칩에 통합된다. 이러한 보호 다이오드에 의해 특히 예기치 않은 전압, 가령 반도체칩의 역방향으로 상기 반도체칩에 인가된 전압이 드레인될 수 있다. 보호 다이오드는, 특히, 정전기 방전에 의한 손상으로부터 반도체칩을 보호하는 ESD(electrostatic discharge) 다이오드의 기능을 충족할 수 있다. 따라서, 반도체칩의 손상 위험이 감소할 수 있다. 반도체칩의 외부에 배치되어 상기 반도체칩과 전기적으로 연결될 부가적 보호 다이오드는 생략될 수 있다.
적합하게, 반도체칩은 제1접촉부과 제2접촉부 사이에서 보호 다이오드를 포함한 전류 경로에 대해 부가적으로 주입 경로를 포함하고, 상기 주입 경로는 반도체 몸체, 특히 활성 영역을 관통한다.
바람직한 실시예에서, 보호 다이오드가 형성되어 있는 전류 경로는 반도체 몸체의 외부에서 진행한다. 바꾸어 말하면, 접촉부들 사이에서 보호 다이오드에 의해 드레인되는 전하 캐리어는 반도체 몸체를 통과하여 흐르지 않는다.
적합하게, 반도체 몸체의 제1반도체층 및 제2반도체층은 도전형과 관련하여 서로 상이하다. 예컨대, 제1반도체층은 p형으로, 제2반도체층은 n형으로 형성되거나 그 반대의 경우가 가능하다.
활성 영역이 형성되어 있는 다이오드 구조는 간단한 방식으로 구현된다.
바람직하게, 순방향과 관련하여, 반도체 몸체의 다이오드 구조 및 보호 다이오드는 서로 반평행으로 형성된다. 제1접촉부과 제2접촉부 사이에서 순방향으로 다이오드 구조에 인가된 구동 전압에 의해, 활성 영역의 다양한 측부로부터 상기 활성 영역으로 전하 캐리어가 주입된다. 활성 영역에서, 전하 캐리어는 복사 방출하에 재조합할 수 있다.
반도체칩의 구동 전압이 있을 때 역방향으로 구동하는 보호 다이오드에 의해, 이 경우 전류 흐름이 전혀 없거나, 적어도 실질적으로 전류 흐름이 없다. 그에 반해, 역방향으로 다오드 구조에 인가된 전기 전압은 가령 정전기 충전때문에 보호 다이오드에 의해 드레인될 수 있다. 따라서, 반도체 몸체는, 반도체칩의 광전 특성을 실질적으로 저하시키지 않고 반도체칩에 통합되는 보호 다이오드에 의해 반도체 몸체가 보호될 수 있다.
다른 바람직한 실시예에서, 보호 다이오드는 캐리어를 이용하여 형성된다. 특히, 보호 다이오드는 반도체 몸체의 외부에 형성될 수 있다. 반도체 몸체는 복사 생성을 위해서만 제공될 수 있다. 보호 다이오드는 반도체 몸체에 통합되되, 기본면이 동일한 반도체칩에서 복사 생성을 위해 유효한 활성 영역의 면이 유지될 수 있도록 통합될 수 있다.
바람직한 실시예에서, 반도체 몸체는 캐리어와 물질 접합식으로 결합된다. 캐리어는 특히 반도체 몸체의 반도체층 시퀀스를 위한 성장 기판과 상이하다.
물질 접합식 결합의 경우, 바람직하게 예비 제조된 결합짝은 원자력 및/또는 분자력에 의해 결합된다. 물질 접합식 결합은 예컨대 결합층을 이용하여, 가령 접착층 또는 땜납층을 이용하여 이루어질 수 있다. 일반적으로, 이러한 결합의 분리는 결합층의 파괴 및/또는 결합짝 중 적어도 하나의 파괴와 결부된다.
바람직하게, 수직 방향에서, 즉 반도체 몸체의 반도체층의 주 연장면에 대해 수직으로, 캐리어는 주요면과 다른 주요면 사이에서 연장된다. 바람직하게, 캐리어의 주요면은 평면으로 형성된다. 따라서, 반도체 몸체가 캐리어에 신뢰할만하게 고정되는 것이 간단하게 이루어질 수 있다. 또한, 바람직하게, 상기 다른 주요면도 평면으로 형성된다. 따라서, 반도체칩은 다른 주요면의 측에서 간단히 실장될 수 있으며, 가령 하우징에 또는 연결 캐리어 상에 실장될 수 있다.
또한 바람직하게, 캐리어는 반도체 물질을 포함하거나 반도체 물질로 구성된다. 특히, 규소는 매우 적합한 것으로서 확인되었다. 또한, 가령 게르마늄 또는 갈륨비화물과 같은 다른 반도체 물질도 캐리어용 물질로서 사용될 수 있다.
다른 바람직한 실시예에서, 캐리어는 적어도 국부적으로 도핑되어 형성된다. 캐리어를 이용한 보호 다이오드의 형성이 간단해질 수 있다.
다른 바람직한 실시예에서, 제1접촉부는 캐리어의 주요면 상에 배치된다. 제1접촉부는 횡 방향, 즉 반도체 몸체의 반도체층의 주 연장 방향을 따르는 방향에서 활성 영역으로부터 이격되어 있을 수 있다. 또한, 제1반도체층 및 그에 부속한 제1접촉부는 캐리어의 동일한 측에 배치될 수 있다.
바람직한 실시예에서, 반도체 몸체와 캐리어 사이에 제1연결층이 배치된다. 적합하게, 제1반도체층은 제1연결층과 전기 전도적으로 연결된다. 바람직하게, 제1연결층과 제1반도체층 사이에 오믹 접촉(ohmic contact)이 형성되며, 즉 접촉의 전류 전압 특성선은 선형이거나 적어도 거의 선형이다.
다른 바람직한 실시예에서, 반도체 몸체는 적어도 하나의 리세스를 포함하고, 상기 리세스는 활성 영역을 관통하여 연장되며, 상기 리세스는 제2반도체층의 전기 접촉을 위해 제공된다. 특히, 리세스는 캐리어의 측으로부터 활성 영역을 관통하여 연장될 수 있다.
바람직한 실시예에서, 제2반도체층은 제2연결층과 전기 전도적으로 연결되고, 이 때 제2연결층은 리세스를 관통하여 연장된다.
리세스를 이용하면, 제2반도체층은 캐리어를 향한 활성 영역의 측부로부터 전기적으로 접촉될 수 있다.
캐리어와 반대 방향인 활성 영역의 측에 형성된 반도체칩의 복사 출사면은 반도체 몸체를 위한 외부 전기 접촉을 포함하지 않을 수 있다. 복사 불투과성 접촉에 의한 복사 출사면의 차폐는 방지될 수 있다. 따라서, 제1반도체층 및 제2반도체층은 캐리어를 향한 활성 영역의 측부로부터 전기적으로 연결될 수 있다.
바람직한 실시예에서, 제2연결층은 제1연결층과 캐리어 사이에 국부적으로 형성된다. 바람직하게, 제1연결층과 제2연결층 사이에 절연층이 제공된다.
다른 바람직한 실시예에서, 결합층은 제2연결층과 캐리어 사이에 배치된다.
바람직하게, 결합층은 캐리어를 국부적으로만 덮는다. 특히, 보호 다이오드가 형성된 캐리어의 주요면의 영역은 적어도 부분적으로 결합층을 포함하지 않을 수 있다.
바람직한 실시예에서, 제1접촉부 및 제2접촉부는 캐리어의 대향된 측들에 배치된다. 이 경우, 보호 다이오드가 형성된 전류 경로는 수직 방향으로 캐리어를 관통하여 연장될 수 있다.
특히, 제2접촉부는 반도체 몸체와 반대 방향인 캐리어의 측부에 배치되고, 또한 가령 하우징 몸체에 또는 연결 캐리어상에 복사 방출 반도체칩을 실장하기 위해 제공될 수 있다.
다른 바람직한 실시예에서, 보호 다이오드는 쇼트키 다이오드로서 형성된다. 쇼트키 다이오드는, 특히, 금속 반도체 접합을 이용하여 형성될 수 있고, 이 때 접합의 전류 전압 특성선은 오믹 특성과 다르다.
또한 바람직하게, 보호 다이오드는 제1접촉부과 캐리어 사이에 형성된다. 특히, 보호 다이오드는 금속 반도체 접합을 이용하여 형성될 수 있고, 이 때 캐리어의 주요면은 금속 반도체 접합을 형성한다. 캐리어의 주요면은 국부적으로, 금속 반도체 접합의 경계면으로서 역할할 수 있다.
다른 바람직한 실시예에서, 제1연결층은 반도체 몸체, 특히 제1반도체층에 인접한 주입층을 포함한다. 바람직하게, 주입층은 상기 주입층이 반도체 몸체에 대해 오믹 접촉을 이루도록 형성된다. 주입층은 다층으로 형성될 수 있다.
또한 바람직하게, 주입층 또는 적어도 반도체 몸체에 인접한 주입층의 일부층은 활성 영역에서 생성된 복사에 대해 높은 반사도를 가진다. 활성 영역에서 생성되고 캐리어의 방향으로 방출된 복사는 복사 출사면을 향해 방향 전환될 수 있다. 캐리어에서 복사가 흡수되는 위험이 방지될 수 있다. 예컨대, 가시 스펙트럼 영역 및 자외 스펙트럼 영역의 복사에 대해 높은 반사도를 가지는 물질로서 특히 은, 알루미늄 또는 로듐이 적합하고, 적색 스펙트럼 영역 및 적외 스펙트럼 영역의 복사를 위한 경우 특히 금이 적합하다.
또한 바람직하게, 제1연결층은 캐리어에 인접한 접합층을 포함한다.
바람직한 실시예에서, 보호 다이오드는 제1연결층을 이용하여, 특히 접합층을 이용하여 형성된다. 특히, 제1연결층은 캐리어와 함게 쇼트키 접촉을 형성할 수 있다.
제1연결층은 반도체 몸체, 특히 제1반도체층에 대해 오믹 접촉을 형성하고 캐리어에 대해 쇼트키 접촉을 형성하도록 설계될 수 있다. 바꾸어 말하면, 제1연결층은 한편으로는 반도체 몸체에 대한 전기 접촉을 형성하는 역할을 하면서, 다른 한편으로는 반도체칩에 통합된 보호 다이오드를 형성하기 위한 역할을 할 수 있다.
또한 바람직하게, 제1연결층은 연속된 층으로서 형성된다.
바람직한 실시예에서, 보호 다이오드는 반도체칩의 평면도상에서 제1접촉부과 겹친다. 보호 다이오드는 평면도 상에서, 가령 본딩 와이어를 이용하여 반도체칩의 외부 전기 접촉을 위해 제공된 영역에 형성될 수 있다. 이러한 방식으로, 보호 다이오드는 부가적 공간 수요 없이 반도체칩에 형성될 수 있다. 특히, 보호 다이오드는 반도체 몸체의 외부에서 반도체칩에 통합될 수 있고, 이 때 반도체칩에서의 복사 생성을 위해 유효한 활성 영역의 면이 감소하지 않는다.
또한 바람직하게, 보호 다이오드는 반도체칩의 평면도 상에서 반도체 몸체가 제거된 영역, 특히 수직 방향으로 반도체 몸체가 완전히 제거된 영역에 형성된다.
반도체칩의 제조 시, 보호 다이오드의 형성 단계는, 캐리어가 반도체 몸체의 제거 및 경우에 따라서 결합층의 제거에 의해 국부적으로 노출되면서 수행될 수 있다. 상기 노출된 영역에서, 제1연결층을 위한 물질, 특히 접합층을 위한 물질이 캐리어의 주요면 상에 증착될 수 있다. 보호 다이오드의 제조는 간단히 구현된다.
바람직하게, 반도체 몸체의 반도체층 시퀀스는 가령 MOVPE 또는 MBE를 이용하여 에피택시얼 증착된다.
또한 바람직하게, 반도체 몸체, 특히 활성 영역은 III-V 반도체 물질을 포함한다. 복사 생성 시, III-V 반도체 물질을 이용하여 높은 내부 양자 효율이 얻어질 수 있다.
기술된 구성은 복사 방출 반도체칩을 위해 일반적으로 적합하고, 이 때 반도체칩은 비간섭성 복사, 부분 간섭성 복사 또는 간섭성 복사의 생성을 위해 제공될 수 있다.
바람직한 실시예에서, 반도체칩은 발광 다이오드 반도체칩으로서 형성되며, 또한 바람직하게, 상기 발광 다이오드 반도체칩은 비간섭성 또는 부분 간섭성 복사의 생성을 위해 제공된다.
다른 바람직한 실시예에서, 반도체 몸체의 반도체층 시퀀스를 위한 성장 기판이 제거된다. 성장 기판이 제거된 반도체칩은 박막 반도체칩으로도 기술된다.
또한 본 출원의 범위에서, 박막 반도체칩, 가령 박막 발광 다이오드 반도체칩은 이하의 특징적 특성들 중 적어도 하나를 특징으로 할 수 있다:
- 활성 영역을 구비한 반도체층 시퀀스를 포함하는 반도체 몸체, 특히 에피택시층 시퀀스의 반도체 몸체에서 캐리어를 향한 제1주요면에 거울층이 도포되거나, 가령 브래그 거울로서 반도체층 시퀀스에 통합되어 형성되며, 상기 거울층은 반도체층 시퀀스에서 생성된 복사의 적어도 일부를 상기 반도체층 시퀀스에 재귀 반사함;
- 반도체층 시퀀스의 두께는 20 ㎛이하의 범위, 특히 10 ㎛의 범위를 가짐; 그리고/또는
- 반도체층 시퀀스는 혼합 구조를 가진 적어도 하나의 면을 구비한 적어도 하나의 반도체층을 포함하고, 상기 혼합 구조는 이상적인 경우 반도체층 시퀀스에 광이 거의 에르고딕으로 분포하도록 유도하며, 즉 가능한 한 에르고딕한 확률적 산란 거동을 포함한다.
박막 발광 다이오드칩의 기본 원리는 예컨대 I. Schnitzer et al., Appl. Phys. Lett. 63(16), 1993.10.18, 2174-2176에 기술되어 있으며, 그 공개 내용은 본 출원에 참조로 포함된다.
다른 특징, 실시예 및 적합성은 도면과 관련하여 이하에 기술된 실시예로부터 도출된다.
도 1a 및 1b는 복사 방출 반도체칩을 위한 실시예를 개략적 평면도(도 1b) 및 그에 부속한 단면도(도 1a)로 도시한다.
도 2는 도 1a 및 1b에 도시된 실시예에 따른 반도체칩에서 전류 경로의 개략도를 도시한다.
동일하고, 동일한 종류이며 동일한 기능의 요소는 도면에서 동일한 참조 번호를 가진다.
도면은 각각 개략적으로 도시된 것으로, 반드시 축척에 맞지는 않다. 오히려, 비교적 작은 요소 및 특히 층 두께는 명확한 도면을 위해 과장되어 크게 도시되어 있을 수 있다.
복사 방출 반도체칩(1)을 위한 실시예는 도 1b에서 개략적 평면도로, 도 1a에서 AA'선을 따르는 개략적 부속 단면도로 도시되어 있다. 반도체칩(1)은 반도체층 시퀀스를 구비한 반도체 몸체(2)를 포함한다. 반도체층 시퀀스는 반도체 몸체(2)를 형성하고, 바람직하게 가령 MOVPE 또는 MBE를 이용하여 에피택시얼 제조된다.
또한, 복사 방출 반도체칩(1)은 주요면(51) 및 상기 주요면에 대향된 다른 주요면(52)을 구비한 캐리어(5)를 포함한다.
반도체 몸체(2)는 캐리어(5)의 주요면(51)에 배치되고, 결합층(8)을 이용하여 캐리어(5)와 물질 접합식으로 결합된다. 결합층은 예컨대 땜납층 또는 전기 전도 접착층일 수 있다.
캐리어(5)는 반도체 물질을 포함하거나 반도체 물질로 구성된다. 특히, 캐리어(5)는 규소를 포함하거나 규소로 구성될 수 있다. 또한, 가령 게르마늄 또는 갈륨비화물과 같은 다른 반도체 물질도 캐리어 물질로서 고려될 수 있다.
반도체 몸체(2)의 반도체층 시퀀스는 복사 생성을 위해 제공된 활성 영역(20)을 포함하고, 상기 활성 영역은 제1반도체층(21)과 제2반도체층(22) 사이에 배치된다. 제1반도체층(21)은 캐리어(5)를 향한 활성 영역의 측부에 배치된다.
또한, 반도체칩(1)은 제1접촉부(35) 및 제2접촉부(36)을 포함한다. 제1접촉부와 제2접촉부의 사이에 외부 전기 전압이 인가됨으로써, 반도체칩의 구동 시 전하 캐리어는 활성 영역(20)의 서로 다른 측으로부터 상기 활성 영역으로 주입될 수 있고, 그 곳에서 복사 방출하에 재조합할 수 있다.
제1접촉부(35)와 제2접촉부(36) 사이에서 캐리어(5)를 관통하는 전류 경로에 보호 다이오드(4)가 형성된다. 보호 다이오드의 작동 방식은 도 2와 관련하여 더 상세히 기술된다.
반도체 몸체(2)는, 제1반도체층(21) 및 활성 영역(20)을 관통하여 제2반도체층(22) 안으로 연장되는 리세스(25)를 포함한다. 리세스는 캐리어(5)를 향한 활성 영역의 측부로부터 제2반도체층(22)을 전기 접촉하기 위해 제공된다. 적합하게, 리세스의 밀도 및 배치는, 제2반도체층(22)을 경유하여 활성 영역으로의 전하 캐리어 주입이 횡 방향으로 균일하게 수행되도록 선택된다. 이를 위해, 예컨대 리세스의 매트릭스형 배치가 적합하다.
캐리어(5)와 반대 방향인 활성 영역(20)의 측부에서, 반도체 몸체(2)는 복사 출사면(10)을 포함하고, 반도체칩의 구동 시 활성 영역(20)에서 생성된 복사가 상기 복사 출사면을 통해 출사될 수 있다.
복사 출사면(10)은 반도체칩(1)을 위한 외부 전기 접촉을 포함하지 않는다. 활성 영역(20)에서 생성된 복사에 대해 투명하지 않은 접촉에 의한 복사 출사면의 차폐 위험은 방지될 수 있다. 반도체칩으로부터 전체적으로 출사되는 복사속은 증가할 수 있다.
제1접촉부(35)는 제1연결층(31)에 의해 제1반도체층(21)과 전기 전도적으로 연결된다. 제1연결층(31)은 반도체 몸체(2)와 캐리어(5) 사이에 배치된다. 연결층(31)은 제1반도체층(21)에 대해 바람직하게 오믹 접촉을 형성함으로써, 전하 캐리어가 반도체 몸체(2)에 효율적으로 주입될 수 있다.
도시된 실시예에서, 제1연결층(31)은 다층으로 형성된다. 반도체 몸체(2)를 향한 측에서 제1연결층은 주입층(310)을 포함한다. 바람직하게, 주입층(310)은 상기 주입층이 제1반도체층(21)에 대해 오믹 접촉을 형성하도록 설계된다.
주입층(310)은 다층으로 형성될 수 있다. 바람직하게, 제1반도체층(21)을 향한 측에서 주입층은 활성 영역(20)에서 생성된 복사에 대해 높은 반사도를 가진다. 자외 스펙트럼 영역 및 청색 스펙트럼 영역에서 예컨대 은이 적합하고, 적색 스펙트럼 영역 및 적외 스펙트럼 영역에서 예컨대 금이 적합하다.
또한, 제1연결층(31), 특히 주입층(310)은 확산 장벽의 기능을 충족할 수 있고, 예컨대 티타늄 및/또는 백금을 포함할 수 있다.
캐리어(5)에 인접하여, 제1연결층(31)은 접합층(311)을 포함한다. 접합층(311)은 캐리어(5)의 주요면(51)과 함께 쇼트키 접촉을 형성한다. 적합하게, 접합층의 물질은 캐리어(5)에 맞춰지되, 쇼트키 접촉이 간단히 구현될 수 있도록 맞춰진다. 규소 캐리어의 경우 예컨대 접합층을 위해 알루미늄이 적합하다.
또한, 캐리어(5)와 반도체 몸체(2) 사이에 제2연결층(32)이 형성된다. 제2연결층(32)은 리세스(25)를 관통하여 제2반도체층(22)까지 연장된다. 반도체 몸체(2)와 반대 방향인 제2연결층(32)의 측에 결합층(8)이 배치된다. 결합층(8)에 의해, 제2반도체층(22)과 캐리어(5) 사이의 전기 전도 연결이 이루어진다.
리세스(25)의 측면은 절연층(7)으로 덮인다. 이러한 절연층을 이용하면, 제2연결층(32)에 의한 활성 영역(20)의 전기적 단락이 방지될 수 있다. 또한, 절연층(7)은 제1연결층(31)과 제2연결층(32)사이에서 연장되며, 상기 연결층들을 전기적으로 서로 분리한다.
절연층(7)은 예컨대 가령 규소산화물 또는 티타늄산화물과 같은 산화물, 가령 규소질화물과 같은 질화물 또는 가령 규소질산화물과 같은 질산화물을 포함하거나 그러한 물질로 구성될 수 있다.
바람직하게, 제1연결층(31), 특히 주입층(310) 및 접합층(311), 제2연결층(32), 제1접촉부(35) 및 제2접촉부(36)은 각각 금속을 포함하거나 금속으로 구성되거나 금속 합금으로 구성된다. 반도체 몸체(2)의 외부에 배치된 상기 열거한 층은 예컨대 증발증착 또는 스퍼터링을 이용하여 도포될 수 있다.
제1접촉부(35) 및 제2접촉부(36)은 캐리어(5)의 서로 다른 측에 배치된다. 제1접촉부(35)은 예컨대 본딩 와이어를 이용하여 외부 전기 접촉될 수 있다. 도시된 실시예와 달리, 제1접촉부(35)은 제1연결층(31)을 이용하여 형성될 수 있다. 이 경우, 제1연결층(31)에 대해 부가적으로 제공되는 별도 접촉은 필요하지 않다.
제1접촉부(35)와 제2접촉부(36) 사이의 전류 경로에서 보호 다이오드(4)는 쇼트키 다이오드로서 형성되고, 상기 쇼트키 다이오드는 캐리어(5)의 주요면(51)에 형성된다. 보호 다이오드(4)의 영역에서 캐리어(5)와 제1연결층(31)의 사이에, 특히 캐리어(5)와 접합층(311)의 사이에 금속 반도체 접합이 위치한다.
보호 다이오드(4)는 반도체 몸체(2)가 수직 방향에서 완전히 제거된 영역에 형성된다.
바람직하게, 캐리어(5)는 제2반도체층(22)과 동일한 도전형을 가진다. 따라서, 캐리어(5)를 관통하여 제2반도체층(22)의 전기 접촉이 간단해진다.
제1반도체층(21) 및 제2반도체층(22)은 그 도전형과 관련하여 서로 상이한 것이 적합하다. 그러므로, 활성 영역(20)이 형성된 다이오드 구조는 간단히 구현된다. 도 1a, 도 1b 및 도 2에 도시된 실시예에서, 예시적으로만 제1반도체층(21)은 p형 도핑되고, 제2반도체층(22)은 캐리어(5)와 마찬가지로 n형 도핑된다.
순방향과 관련하여, 보호 다이오드(4)는 반도체 몸체(2)의 다이오드 구조의 순방향에 대해 반평행으로 형성된다. 반도체칩(1)의 전류 경로는 도 2에 개략적으로 도시되어 있다. 제2접촉부(36)에 대해 상대적으로 제1접촉부(35)에 양의 전기 전압이 인가될 때, 복사 생성을 위해 제공된 반도체 몸체(2)의 다이오드 구조는 순방향으로 구동하여, 전하 캐리어는 활성 영역(20)으로 주입되고, 그 곳에 복사 방출하에 재조합할 수 있다.
그에 반해, 이러한 극에서 보호 다이오드(4)가 역방향으로 접속된다. 역방향으로 반도체 몸체의 다이오드 구조의 정전기 충전의 경우, 전하 캐리어는 제1접촉부(35)와 제2접촉부(36) 사이에서 전류 경로를 경유하여 보호 다이오드(4)에 의해 드레인될 수 있다. 따라서, 반도체칩의 손상 위험이 최소화될 수 있다. 반도체칩의 외부에서 형성되고 반도체칩의 제1접촉부(35) 및 제2접촉부(36)에 대해 반평행으로 접속된 보호 다이오드는 생략될 수 있다.
제1반도체층(21)이 n형으로 도핑되고, 제2반도체층(22) 및 캐리어(5)가 p형으로 도핑된 대안적 경우에, 반도체칩은 그에 상응하여 구동할 수 있고, 제2접촉부(36)에 대해 상대적으로 제1접촉부(35)에 음의 전압이 인가된다.
연결층(31)을 이용하여, 한편으로는 반도체 몸체(2)에 대한 오믹 접촉이, 다른 한편으로는 캐리어(5)에 대한 쇼트키 접촉이 형성될 수 있다. 반도체 몸체(2)의 전기 접촉을 위해 제공된 제1연결층(31)을 이용하면 부가적으로 보호 다이오드가 형성될 수 있다.
이 때, 보호 다이오드(4)는 반도체칩의 평면도 상에서 제1접촉부(35)의 하부에 형성될 수 있다. 보호 다이오드는 부가적인 면 수요 없이 반도체칩(1)에 통합될 수 있다. 또한, 보호 다이오드(4)는 반도체 몸체(2)의 외부에 배치된다. 에피택시얼 성장된 반도체 몸체는 복사 생성을 위해서만 제공될 수 있다. 따라서, 보호 다이오드는 복사 생성을 위해 유효한 활성 영역의 면을 감소시키지 않고 반도체칩에 통합될 수 있다.
또한, 반도체칩(1)의 제조 시 보호 다이오드(4)의 형성은 결합체 상태에서 수행될 수 있다. 즉, 결합체의 개별화 시 캐리어상에 배치된 각각의 반도체 몸체를 포함한 반도체칩들이 생성되며, 이 때 반도체칩에는 이미 보호 다이오드가 형성되어 있다. 보호 다이오드가 통합되어 있는 반도체칩은 매우 비용 효과적으로 제조될 수 있다.
또한, 보호 다이오드가 통합된 기술된 반도체칩은 부가적인 외부 보호 다이오드를 포함한 반도체칩에 비해 필요로 하는 실장면이 작다.
따라서, 이러한 반도체칩을 복사원으로서 포함하는 콤팩트한 소자의 제조가 간단해진다. 또한, 별도의 보호 다이오드가 활성 영역에서 생성된 복사의 흡수를 야기하는 위험이 방지될 수 있다.
도시된 실시예에서, 반도체칩(1)은 박막 반도체칩으로서 형성되고, 이 때 반도체 몸체(2)의 반도체층 시퀀스를 위한 성장 기판이 제거된다. 캐리어(5)는 반도체 몸체(2)를 기계적으로 안정화하는 역할을 한다.
이와 달리, 성장 기판은 국부적으로만 제거되어 있을 수 있다.
바람직하게, 반도체 몸체, 특히 활성 영역(20)은 III-V 반도체 물질을 포함한다.
III-V 반도체 물질은 자외 스펙트럼 영역(InxGayAl1-x-yN)에서 가시 스펙트럼 영역(특히 청색 내지 녹색 복사를 위해 InxGayAl1-x-yN 또는 특히 황색 내지 적색 복사를 위해 InxGayAl1-x-yP)을 지나 적외 스펙트럼 영역(InxGayAl1-x-yAs)에 이르기까지의 복사 생성을 위해 매우 적합하다. 이 때 각각 0≤x≤1, 0≤y≤1, x+y≤1이고, 특히 x≠1, y≠1, x≠0 및/또는 y≠0을 포함하여 그러하다. 특히 열거한 물질계로 구성된 III-V 반도체 물질을 이용하면 복사 생성 시 높은 내부 양자 효율이 얻어질 수 있다.
본 특허 출원은 독일 특허 출원 10 2008 022942.3을 기초로 우선권을 주장하며, 그 공개 내용은 참조로 포함된다.
본 발명은 실시예에 의거한 설명에 의하여 한정되지 않는다. 오히려 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포괄하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예에 기술되지 않더라도 그러하다.
1: 복사 방출 반도체칩 2: 반도체 몸체
20: 활성 영역 21: 제 1 반도체층
22: 제 2 반도체층 35: 제 1 접촉부
36: 제 2 접촉부 4: 보호 다이오드

Claims (15)

  1. 캐리어(5), 반도체층 시퀀스를 구비한 반도체 몸체(2), 제1접촉부(35) 및 제2접촉부(36)를 포함한 복사 방출 반도체칩(1)에 있어서,
    상기 반도체층 시퀀스는 복사 생성을 위해 제공된 활성 영역(20)을 포함하고, 상기 활성 영역은 제1반도체층(21)과 제2반도체층(22) 사이에 배치되고;
    상기 캐리어(5)는 상기 반도체 몸체(2)를 향한 주요면(51)을 포함하고;
    상기 제1반도체층(21)은 상기 캐리어(5)의 주요면(51)을 향하는 활성 영역(20)의 측부에 배치되고, 상기 제1접촉부(35)를 이용하여 전기적으로 접촉될 수 있고;
    상기 제2반도체층(22)은 상기 제2접촉부(36)를 이용하여 전기적으로 접촉될 수 있으며; 그리고
    상기 제1접촉부(35)와 제2접촉부(36) 사이에서 상기 캐리어(35)를 관통하여 연장되는 전류 경로에 보호 다이오드(4)가 형성되는 것을 특징으로 하는 복사 방출 반도체칩(1).
  2. 제 1항에 있어서,
    상기 보호 다이오드(4)는 상기 제1접촉부(35)와 캐리어(5) 사이에 형성된 쇼트키 다이오드인 것을 특징으로 하는 반도체칩.
  3. 제 1항 또는 제 2항에 있어서,
    상기 보호 다이오드(4)는 금속 반도체 접합을 이용하여 형성되고, 이 때 상기 주요면(51)이 상기 금속 반도체 접합을 형성하는 것을 특징으로 하는 반도체칩.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 반도체 몸체(2)는 상기 캐리어(5)와 물질 접합식으로 결합되는 것을 특징으로 하는 반도체칩.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제1접촉부(35)는 상기 캐리어(5)의 주요면(51) 상에 배치되는 것을 특징으로 하는 반도체칩.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제1접촉부(35) 및 제2접촉부(36)는 상기 캐리어(5)의 서로 대향된 측부에 배치되는 것을 특징으로 하는 반도체칩.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체 몸체(2)와 캐리어(5) 사이에 제1연결층(31)이 배치되고, 이 때 상기 제1반도체층(21)은 상기 제1연결층(31)과 전기 전도적으로 연결되는 것을 특징으로 하는 반도체칩.
  8. 제 7항에 있어서,
    상기 제1연결층(31)은 주입층(310) 및 접합층(311)을 포함하고, 이 때 상기 주입층은 상기 반도체 몸체(2)에, 상기 접합층(311)은 상기 캐리어(5)에 인접하는 것을 특징으로 하는 반도체칩.
  9. 제 8항에 있어서,
    상기 보호 다이오드(4)는 상기 접합층(311)을 이용하여 형성되는 것을 특징으로 하는 반도체칩.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 반도체 몸체(2)는 적어도 하나의 리세스(25)를 포함하고, 상기 리세스는 상기 활성 영역(20)을 관통하여 연장되며, 상기 리세스는 상기 제2반도체층(22)의 전기 접촉을 위해 제공되는 것을 특징으로 하는 반도체칩.
  11. 제 10항에 있어서,
    상기 제2반도체층(22)은 제2연결층(32)과 전기 전도적으로 연결되고, 이 때 상기 제2연결층(32)은 상기 리세스(25)를 관통하여 연장되는 것을 특징으로 하는 반도체칩.
  12. 제 7항 내지 제 9항을 인용하는 제 11항에 있어서,
    상기 제2연결층(32)은 상기 제1연결층(31)과 캐리어(5) 사이에 국부적으로 형성되는 것을 특징으로 하는 반도체칩.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    상기 보호 다이오드(4)는 상기 반도체칩(1)의 평면도 상에서 상기 제1접촉부(35)과 겹치는 것을 특징으로 하는 반도체칩.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서,
    상기 캐리어(5)는 반도체 물질을 포함하는 것을 특징으로 하는 반도체칩.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    상기 반도체 몸체(2)의 반도체층 시퀀스를 위한 성장 기판은 제거되어 있는 것을 특징으로 하는 반도체칩.
KR1020107020193A 2008-05-09 2009-04-17 복사 방출 반도체칩 KR101590204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008022942A DE102008022942A1 (de) 2008-05-09 2008-05-09 Strahlungsemittierender Halbleiterchip
DE102008022942.3 2008-05-09

Publications (2)

Publication Number Publication Date
KR20110006650A true KR20110006650A (ko) 2011-01-20
KR101590204B1 KR101590204B1 (ko) 2016-02-12

Family

ID=41059547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107020193A KR101590204B1 (ko) 2008-05-09 2009-04-17 복사 방출 반도체칩

Country Status (7)

Country Link
US (1) US8319250B2 (ko)
EP (1) EP2274774B1 (ko)
JP (1) JP5479461B2 (ko)
KR (1) KR101590204B1 (ko)
CN (1) CN102017143B (ko)
DE (1) DE102008022942A1 (ko)
WO (1) WO2009135457A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343637B2 (en) 2011-02-14 2016-05-17 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100999784B1 (ko) 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101714039B1 (ko) * 2010-07-01 2017-03-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
DE102010046792A1 (de) 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101154320B1 (ko) 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
KR101766298B1 (ko) * 2011-03-30 2017-08-08 삼성전자 주식회사 발광소자 및 그 제조방법
DE102011016302A1 (de) 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN102751431A (zh) * 2011-04-18 2012-10-24 北京地调科技发展有限公司 Led芯片及其制备方法
US9299742B2 (en) 2011-08-15 2016-03-29 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US8723206B2 (en) 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer
EP2573827B1 (en) * 2011-09-23 2018-04-18 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
DE102011084363B4 (de) * 2011-10-12 2022-12-22 Pictiva Displays International Limited Organische Leuchtdiode
DE102012108627B4 (de) * 2012-09-14 2021-06-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleitervorrichtung und Trägerverbund
DE102012218457A1 (de) * 2012-10-10 2014-04-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu seiner herstellung
JP6071650B2 (ja) 2013-03-01 2017-02-01 スタンレー電気株式会社 半導体発光装置
DE102013103409A1 (de) * 2013-04-05 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US10263150B2 (en) * 2016-05-10 2019-04-16 Rohm Co., Ltd. Semiconductor light emitting device capable of increasing luminous efficiency under a low applied current
CN107437542B (zh) * 2017-07-31 2023-05-05 广东工业大学 一种紫外led芯片及其制备方法
CN113299622B (zh) * 2019-06-11 2024-02-27 泉州三安半导体科技有限公司 发光二极管
EP4030494A1 (en) 2021-01-19 2022-07-20 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability
US11469345B2 (en) 2021-01-21 2022-10-11 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability
EP4060754B1 (en) 2021-03-19 2023-08-23 Excellence Opto. Inc. Light-emitting diode grain structure with multiple contact points
US11569418B2 (en) 2021-03-22 2023-01-31 Excellence Opto. Inc. Light-emitting diode grain structure with multiple contact points
US11869816B2 (en) 2021-07-26 2024-01-09 Excellence Opto. Inc. LED package with multiple test pads and parallel circuit elements
EP4125126A1 (en) 2021-07-28 2023-02-01 Excellence Opto. Inc. Led package with multiple test pads and parallel circuit elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179914A1 (en) * 2001-06-05 2002-12-05 Jinn-Kong Sheu Group III-V element-based LED having flip-chip structure and ESD protection capacity
EP1577958A1 (en) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Photonic crystal light emitting device
US20050205887A1 (en) * 2004-03-22 2005-09-22 Shih-Chang Shei [flip chip light-emitting diode package]

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US179914A (en) * 1876-07-18 Improvement in grates for brick-kilns
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
DE19945134C2 (de) 1999-09-21 2003-08-14 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement hoher ESD-Festigkeit und Verfahren zu seiner Herstellung
TW535307B (en) * 2002-03-04 2003-06-01 United Epitaxy Co Ltd Package of light emitting diode with protective diode
JP4492093B2 (ja) * 2003-10-27 2010-06-30 ソニー株式会社 半導体発光装置とその製造方法
DE102004005269B4 (de) * 2003-11-28 2005-09-29 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode
CN1324719C (zh) * 2004-04-01 2007-07-04 光磊科技股份有限公司 一种发光二极管
CN100514635C (zh) * 2004-04-09 2009-07-15 晶元光电股份有限公司 倒装式发光二极管封装结构
US7825006B2 (en) * 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
US7064353B2 (en) 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection
CN100386891C (zh) * 2004-07-02 2008-05-07 北京工业大学 高抗静电高效发光二极管及制作方法
CN1291493C (zh) * 2004-07-02 2006-12-20 北京工业大学 用于发光管的抗静电保护电路
KR100576872B1 (ko) * 2004-09-17 2006-05-10 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
JP4176703B2 (ja) * 2004-11-25 2008-11-05 松下電器産業株式会社 半導体発光装置、照明装置、携帯通信機器、カメラ、及び製造方法
KR20060062715A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 정전방전 보호 다이오드를 구비한 ＧａＮ 계열 반도체발광 소자
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
TWI257186B (en) * 2005-09-29 2006-06-21 Formosa Epitaxy Inc Light-emitting diode chip
JP2007157926A (ja) * 2005-12-02 2007-06-21 Sanken Electric Co Ltd 保護ダイオードを伴った半導体発光装置及びその製造方法
JP4978014B2 (ja) * 2006-01-30 2012-07-18 サンケン電気株式会社 半導体発光装置及びその製造方法
JP2007305844A (ja) * 2006-05-12 2007-11-22 Stanley Electric Co Ltd 発光装置とその製造方法
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
KR20090022701A (ko) * 2007-08-31 2009-03-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102007061479A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Überspannungsschutz
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US8084775B2 (en) * 2010-03-16 2011-12-27 Bridgelux, Inc. Light sources with serially connected LED segments including current blocking diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179914A1 (en) * 2001-06-05 2002-12-05 Jinn-Kong Sheu Group III-V element-based LED having flip-chip structure and ESD protection capacity
EP1577958A1 (en) * 2004-03-19 2005-09-21 LumiLeds Lighting U.S., LLC Photonic crystal light emitting device
US20050205887A1 (en) * 2004-03-22 2005-09-22 Shih-Chang Shei [flip chip light-emitting diode package]

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343637B2 (en) 2011-02-14 2016-05-17 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US9722136B2 (en) 2011-02-14 2017-08-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US10164143B2 (en) 2011-02-14 2018-12-25 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips

Also Published As

Publication number Publication date
JP2011520270A (ja) 2011-07-14
EP2274774B1 (de) 2019-06-05
JP5479461B2 (ja) 2014-04-23
WO2009135457A1 (de) 2009-11-12
US20110272728A1 (en) 2011-11-10
DE102008022942A1 (de) 2009-11-12
EP2274774A1 (de) 2011-01-19
CN102017143B (zh) 2014-07-09
CN102017143A (zh) 2011-04-13
US8319250B2 (en) 2012-11-27
KR101590204B1 (ko) 2016-02-12

Similar Documents

Publication Publication Date Title
KR101590204B1 (ko) 복사 방출 반도체칩
US9590008B2 (en) Radiation-emitting semiconductor chip
KR101632082B1 (ko) 정전기 방전 보호부를 구비한 복사 방출 반도체칩 및 그 제조 방법
US8450760B2 (en) Semiconductor light emitting device with integrated electronic components
US6486499B1 (en) III-nitride light-emitting device with increased light generating capability
US8878227B2 (en) Optoelectronic semiconductor chip and method for producing optoelectronic semiconductor chips
US20120223416A1 (en) Thin-film semiconductor component with protection diode structure and method for producing a thin-film semiconductor component
US20090309120A1 (en) LED Semiconductor Element, and Use Thereof
KR101548442B1 (ko) 캐리어 기판 및 반도체칩 제조 방법
US20150091042A1 (en) Light emitting diode chip and light emitting device having the same
JP2008085337A (ja) 半導体ボディおよび半導体チップ
US8710486B2 (en) Optoelectronic semiconductor chip and method for manufacturing a contact structure for such a chip
KR20090113338A (ko) 방출된 복사에 대해 투과성인 전기 전도 접촉층을 포함하는 복사 방출 반도체 몸체
US20230343896A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee