KR20100133434A - 실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼 - Google Patents

실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼 Download PDF

Info

Publication number
KR20100133434A
KR20100133434A KR1020107022983A KR20107022983A KR20100133434A KR 20100133434 A KR20100133434 A KR 20100133434A KR 1020107022983 A KR1020107022983 A KR 1020107022983A KR 20107022983 A KR20107022983 A KR 20107022983A KR 20100133434 A KR20100133434 A KR 20100133434A
Authority
KR
South Korea
Prior art keywords
minutes
potential
koh
wafer
etching
Prior art date
Application number
KR1020107022983A
Other languages
English (en)
Other versions
KR101300074B1 (ko
Inventor
잉게마르 올레프조르드
티모시 씨. 롬마쓴
Original Assignee
노루트 나르비크 에이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노루트 나르비크 에이에스 filed Critical 노루트 나르비크 에이에스
Publication of KR20100133434A publication Critical patent/KR20100133434A/ko
Application granted granted Critical
Publication of KR101300074B1 publication Critical patent/KR101300074B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 실리콘 표면을 텍스쳐링하는 방법 및 그러한 방법에 의해서 제조된 실리콘 웨이퍼에 관한 것이며, 상기 방법은 pH>10의 알칼리 용액에 웨이퍼를 침지시키고, +10 내지 +85 V 범위의 전해질 중에서 웨이퍼와 백금 전극 사이에 전위차를 가함을 포함한다.

Description

실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼{Method for texturing silicon surfaces and wafers thereof}
본 발명은 실리콘 표면을 텍스쳐링하는 방법 및 그러한 방법에 의해서 제조된 실리콘 웨이퍼에 관한 것이다.
배경기술
화석 연료의 세계적인 공급은 다음 수십년내에 점진적으로 고갈될 것으로 예상된다. 이는 지난 세기 동안의 우리의 주된 에너지원이 몇 십년 내에 대체되어 현재의 에너지 소비 및 미래의 세계적인 에너지 수요의 증가를 수용해야 할 것임을 의미한다.
또한, 화석 에너지의 사용은 지구의 온실 효과를 위험한 상황이 될 수 있는 범위로 증가시킬 수 있다는 많은 우려가 증가하고 있다. 따라서, 현재의 화석 연료의 소비는 바람직하게는 우리의 기후 및 환경을 회복시키고 지속시킬 수 있는 에너지원/캐리어로 대체되어야 한다.
한 가지 그러한 에너지원은 인간의 에너지 소비의 현재 및 어떠한 장래의 증가량 보다 아주 더 많은 에너지를 지구에 비추고 있는 태양광이다. 그러나, 태양전지 전기는 현재까지 너무 비싸서 원자력 발전, 화력 발전 등과 경쟁할 수 없다. 이러한 상황은 태양전지 전기의 굉장한 잠재력이 실현된다면 바뀔 필요가 있다.
대부분의 태양전지는 단결정 또는 다결정 실리콘으로부터 생성된다. 이러한 실리콘의 높은 표면 반사성으로 인해서, 실리콘 기재 광전 물질의 표면이 일반적으로 입사선의 흡수를 향상시키고, 그에 따라서, 전지에서 생성된 전류를 증가시키도록 표면 처리된다. 거친 표면은 흡수를 개선시키고, 평탄 표면은 입사 빔을 더 고도로 반사시킨다. 전지의 효율을 최대화시키기 위해서, 그러한 실리콘은 텍스쳐링(거칠게 처리)되고/거나 하나 이상의 유전층을 증착시킴으로써 반사방지 코팅으로 피복된다.
종래기술
실리콘 웨이퍼의 텍스쳐링(texturing)은 현재 강알칼리 용액에서 또는 불화수소산과 질산의 혼합물 중에서 화학적 에칭에 의해서 수행되고 있다. 불행하게도, 두 기술 모두 이들의 명백한 단점을 지니고 있다.
알칼리 용액중에서의 에칭은 Si의 불균일 용해를 초래하고, 그리하여, 불균일 텍스쳐링을 생성시킨다. 그러한 성향에 대한 이유는 다결정 Si의 용해가 표면 그레인(grain)의 배향에 기인한다는 것이다. 그리하여, 광의 반사율이 비교적 높아진다. 이러한 문제는 배향에 무관한 등방성 에칭(isotropic etching)을 유도하는 불화수소산/질산중의 에칭의 이용에 의해서 해결된다. 그러나, 산의 취급과 폐기물의 처리가 비용이 많이 들고 환경적으로 위험하다. 또한, 이러한 공정은 조절이 어렵고, 웨이퍼가 손상되기 쉬우며, 공정이 더욱 비용 소모적이다.
미국특허 제6 284 670호는 마스크를 통한 실리콘 웨이퍼의 KOH-용액중의 이방성(anisotropic) 에칭에 의해 실리콘 표면상에 리세션(recession)을 형성시킨 다음, 동일한 에칭 용액중에서 그러한 이방성 에칭된 리세션의 등방성 에칭을 수행하는 실리콘 디바이스의 에칭 공정을 개시하고 있다. 등방성 에칭은 0.3 내지 6V의 전압을 가함으로써 얻어진다. 0.2V 내지 0V의 전압에서, 에칭은 이방성이 되며 부과된 전위에 의해서 향상된 화학적 에칭 공정으로서 여겨질 수 있다. 이방성 에칭은 예리한 에지/코너를 지닌 리세션을 형성시키는 것으로 보고되고 있으며, 등방성 에칭은 리세션 영역의 표면을 평활하게 하여 이방성 화학적 에칭에 의해서 형성된 리세션의 에지 부분을 둥글게 하는 것으로 보고되고 있다.
물속에서의 웨이퍼에서 실리콘의 전기화학적 거동은 전위, pH 및 온도의 함수이다. 25℃에서 형성된 반응 및 생성물은 도 1에 도시된 바와 같은 포베 도표(Pourbaix diagram) [1]에 기대되어 있다. 도표는 평형 상태에서의 전기 화학적 반응에 대한 전위와 pH 관계를 나타내고 있다.
Si와 물 사이의 양극 반응은 다음 식으로 설명될 수 있다:
Si + 2H2O = SiO2 + 4H+ + 4 e- (1)
이러한 반응에 대한 평형 전위는 다음과 같다:
E (O) = - 0.857 - 0.0591 pH. (2)
전위(방정식(2))은 pH 의존성을 나타내며, 이는 도 1에서 라인 3에 의해서 표시된다. SiO2은 그 라인 위에서 안정하고, 그 라인 아래에서는 Si가 열역할적 관점에서 안정하다.
그러한 도표에서의 라인 5는 다음 반응을 나타낸다:
SiO2 + H2O = HSiO3 - + H+ (3)
HSiO3 - 농도는 pH에 따라 변한다:
log (HSiO3 -) = - 15.21 + pH (4)
10-4 M인 HSiO3 -의 농도에서, pH는 11.21이 된다. 도표에서 a 및 b로 나타낸 선은 각각 수소 및 산소 발생 반응을 나타낸다. 이들 라인 사이의 전위 - pH 범위는 물의 안정성 범위를 나타낸다.
낮은 pH-값에서, 반응식 3의 평형은 왼쪽으로 이동하여 SiO2를 생성시킨다.
pH < 10에서 형성된 옥사이드는 HF-용액을 제외한 수용액에서 안정하다. 그러나, 더 높은 pH 값에서, SiO2는 물과 반응하고 상이한 실리케이트, H2SiO3, HSiO3 - 및 SiO3 2 -를 형성시킨다. 실리케이트의 용해도는 용액에 존재하는 양이온에 좌우된다. Na, K 등과 유사한 알칼리 금속을 함유하는 알칼리 용액에서, 실리케이트는 수용성이다.
발명의 목적
본 발명의 목적은 알칼리 에칭 용액을 사용할 수 있게 하고 현재의 화학적 에칭 공정에 주어진 웨이퍼에 비해서 실리콘 웨이퍼에 현저하게 낮은 반사성을 제공하는 실리콘 웨이퍼의 텍스쳐링 방법을 제공하는 것이다.
본 발명의 목적은 이하 본 발명의 설명 및/또는 특허청구범위에 기재된 특징에 의해서 얻어질 수 있다.
발명에 대한 설명
본 발명은 알칼리 용액 중의 실리콘 웨이퍼의 에칭 동안 물의 안정성 전위 위의 전위를 부과함으로써 웨이퍼 표면에서 산소와 프로톤(proton)을 국소적으로 형성시켜 웨이퍼 표면에서 pH를 저하시킴을 실현하는 것을 기초로 한다. 그리고, 추가로, 본 발명은, 충분히 강한 전위를 부과함으로써, 전류 밀도가 충분히 강한 웨이퍼 표면상에서 국소 스폿(spot)/부위를 형성시키고, 그에 따라서, 프로톤을 형성시켜서, 강한 알칼리 용액중에서도 안정한 SiO2가 형성되게 pH를 국소적으로 낮춤을 실현하는 것을 기초로 한다. 추가로, 이들 화학적으로 부동태화된(SiO2의 형성에 의해서) 영역의 인접 영역은 전류 유도된 프로톤 형성에 의해서 보호되지 않으며, 그에 따라서, 알칼리 용액에 의한 에칭에 주어질 것이다. 따라서, 강알칼리 에칭 용액에서의 높은 전위의 이용은 알칼리 용액중의 실리콘의 이방성 화학적 에칭을 알칼리 용액중의 통상의 화학적 에칭보다 더 균일한 특성을 나타내는 더욱 등방성의 에칭으로 이동시킬 것이다. 따라서, 본 발명에 따른 양극 분극은 웨이퍼의 균일한 에칭을 유발시킨다.
따라서, 첫 번째 관점으로, 본 발명은 실리콘 웨이퍼를 텍스쳐링하는 방법으로서, pH>10의 알칼리 용액에 웨이퍼를 침지시키고, +10 내지 +85 V의 전해질 중에서 웨이퍼와 백금 전극 사이에 전위차를 가함을 포함하는, 실리콘 웨이퍼를 텍스쳐링하는 방법에 관한 것이다.
본원에서 사용된 용어 "이방성 에칭"은 실리콘 재료의 결정에서 상이한 방향으로 상이한 에칭 속도를 포함하며, 그에 따라서, 표면 영역에 향상된 표면 조도를 제공하는 에칭 공정을 의미한다. 따라서, 본원에서 사용된 용어 "등방성 에칭"은 실리콘 재료의 상이한 결정 방향에서 동일한 속도로 수행되며 균일한 텍스쳐링된 표면을 제공하는 에칭 공정을 의미한다. 본원에서 사용된 용어 "텍스쳐링된 표면"은 표면 조도를 향상시키는 처리에 주어진 어떠한 표면을 의미한다.
본원에서 사용된 용어 "알칼리 용액"은 물중의 알칼리 금속 수산화물의 어떠한 용액을 의미한다. 알칼리 용액을 제조하기에 적합한 알칼리 화합물의 예는, 이로 한정되는 것은 아니지만, LiOH, RbOH, NaOH 및 KOH를 포함한다.
본원에서 사용된 용어 "전위차"는 두 지점 사이의 전위의 차이, 즉, 기전력(electromotive force: EMF)으로도 알려져 있는, 단위 전하를 한 지점에서 다른 지점으로 이동시키는 전기력에 대항해서 수행되어야 하는 일(work)을 의미한다. 전위차의 양은 작업 전극과 반대 백금 전극 사이의 V로 주어진다.
본 발명에 따른 방법은 입사선의 반사율을 현저하게 감소시키고, 그에 따라서, 전지의 효율을 현저하게 향상시키는 균일한 표면 텍스쳐링을 실리콘 웨이퍼상에 제공한다. 이러한 효과는 다음 메카니즘에 의해서 얻어지는 것으로 여겨진다:
물의 안정성 부위 위의 부과된 전위는 하기 반응식에 의해서 물을 프로톤과 산소 가스로 분해시키는 것으로 여겨진다:
2H2O = O2 + 4H+ + 4 e- (5)
반면, 실리콘은 알칼리 용액 중에 양극 용해된다:
Si = Si4 + + 4 e- (6)
상기 두 반응은 표면상에서 수행된다. 표면상의 pH가 10 위에 있으면, Si4 + 이온(반응식 (5))은 물과 즉각적으로 반응하고 실리케이트-이온을 형성시킨다. 반면, 전류 밀도가 높으면, 산소 반응(반응식(5))은 프로톤을 생성시키고, 표면에서의 pH를 국소적으로 저하시킨다. 그리하여, SiO2가 표면상에서 형성되며; 그 전체 반응은 상기 주어진 반응식(1)에 기재되어 있다.
표면상에서의 Si의 용해 및 SiO2의 형성은 먼저 (100)인 우선적인 배향을 지닌 결정 면상에서 수행되는 것으로 여겨진다. 추가로, 이들 반응은 먼저 산소 반응이 가장 강렬한 국소 영역상에서 수행된다. 그리하여, 이들 영역은 SiO2의 형성에 의해서 부동태화되고, 근처 영역의 용해(에칭)을 가능하게 한다. 산소 반응 속도는 부동태화된 영역상에서 느려지고; 그리하여, pH가 증가하며, 옥사이드가 용해되고 양극 용해가 수행된다. 공정은 표면상에서 변동되고, 그에 따라서, 불균일한 용해를 초래하여, 통상의 화학적 에칭 동안에 얻어지는 것에 비해서 더욱 균일하게 텍스쳐링된 표면을 제공한다. 높은 분극은 용해 관점으로 덜 선호되는 배향을 지닌 그레인을 활성화시키고; 전류 밀도가 증가하고, 그에 따라서, 그 영역이 국소적으로 에칭되고 부동태화된다. 공정은 정지 상태에 도달될 때까지 계속된다.
알칼리 용액중에서 표면상에 형성된 SiO2는 표면상의 pH가 pH<10으로 국소적으로 충분히 낮은 한 안정하다. 전류의 국소 변동에 기인하여, 옥사이드가 용해되는 경향을 보인다. 상기된 바와 같은 초기 상태 후에, 정지 상태가 얻어지며; 용해 속도와 옥사이드의 형성 속도가 동일하다. 표면상에서 형성된 옥사이드는 다공성이 되며; 이의 두께는 적용된 전위, 알칼리 농도, 및 온도에 좌우된다.
Si 및 SiO2의 용해 속도는 OH--이온의 농도 및 온도에 좌우되며; 용해 속도는 OH- 함량 및 온도와 함께 증가한다. 텍스쳐(texture)를 최적화하기 위해서, 요구되는 토포그래피(topography)를 생성시키는 파라메타 조합을 발견하는 것이 필요하다. 파라메타는 전위 대 노출 시간, 알칼리 농도, 및 온도이다. 그러나, 이것이 허용되는 텍스쳐링을 생성시키는 유일한 한 세트의 파라메타는 아닐 것이다. 따라서, 본 발명은 당업자라면 통상의 지식 및/또는 실험을 통해서 발견하게 될 광범위한 파라메타 범위의 세트를 포함한다.
알칼리 성분으로서 NaOH 또는 KOH를 사용하는 경우에, 본 발명의 방법을 이용하는 가능한 파라메타는 약 2 중량% 알칼리에서 포화에 이르는 알칼리 용액 범위의 농도이며, 전형적으로는 약 10중량% 내지 약 40중량% 알칼리의 범위일 것이다. 배쓰 온도는 약 10℃ 내지 약 70℃이며, 전형적으로는 약 30℃ 내지 약 50℃의 범위일 것이다. 언급된 바와 같이, 웨이퍼와 백금 상대 전극을 가로질러 인가된 전위는 +10 내지 +85 V 범위일 수 있으며, 전형적으로는 약 +20 내지 +85 V 범위일 것이다.
전위차가 적용되는 때의 알칼리 배쓰(bath)중에 웨이퍼의 침지시키는 시간인 노출 시간 또는 분극 시간은 배쓰 농도, 배쓰 온도 및 적용된 전위차에 좌우된다. 노출 시간은 배쓰 농도, 배쓰 온도 및 인가된 전위차가 증가함에 따라서 감소된다. 상기 주어진 파라메타 범위내에서, 노출 시간은 약 1분에서 약 2 시간에 이를 수 있으며, 전형적으로는 약 5 내지 약 30분의 범위일 수 있다. 상기 주어진 파라메타에서, 용어 "약"은 그 경계가 절대적이지 않음을 내포하는 것으로 적용된다.
웨이퍼는 유리하게는, 웨이퍼의 손상 없는 표면을 얻고/거나 최종 표면 옥사이드 층을 제거하기 위해서, 전위가 적용되기 전에 짧은 예비-에칭 기간 동안 알칼리 에칭 유체에 침지될 수 있다. 예비-에칭 기간은 웨이퍼의 손상의 범위 및 표면 옥사이드 층의 두께, 알칼리 농도 및 배쓰 온도에 따라서 1 내지 2초에서 약 30분에 이르기까지 다양할 수 있다. 전형적으로는, 예비-에칭 기간은 약 5 내지 10분이다.
부과된 전위, 및 그에 따른 전류는 전기 화학적 피트(pit) 에칭 효과를 향상시키기 위해서 펄스식일 수 있다. 알칼리 성분으로서 NaOH 또는 KOH의 경우에, 전위는 85 내지 20V에서 펄싱(pulsing)되는 펄스식일 수 있고, 알칼리 용액은 2 내지 40중량% KOH 또는 NaOH일 수 있으며, 온도는 30 내지 70℃일 수 있다. 적합한 파라메타 조합의 예는, 이로 한정되는 것은 아니지만, 85 내지 20V의 펄스식 전위, 10 내지 40중량% KOH 또는 NaOH의 알칼리 용액, 및 30 내지 50℃의 온도; 10 내지 40중량% KOH 또는 NaOH 및 50 내지 70℃의 온도에서의 10 내지 20V의 펄스식 전위; 2 내지 10중량% KOH 또는 NaOH, 또는 40중량% 내지 포화의 KOH 또는 NaOH 및 30 내지 50℃의 온도에서의 85 내지 20V의 펄스식 전위; 및 2 내지 10중량% KOH 또는 NaOH 또는 40중량% 내지 포화의 KOH 또는 NaOH 및 10 내지 30℃ 또는 50℃ 내지 KOH 또는 NaOH의 비점에서의 85 내지 20V의 펄스식 전위를 포함한다.
본 발명은 더욱 환경 친화적 및 비용 효과적 알칼리 에칭 용액을 사용하면서 공정 제어와 관련된 문제 없이 HF/HNO3 공정과 동일하게 선호되는 텍스쳐링을 얻을 것이다. 추가로, 전기화학적 분극 동안 형성된 다공성 표면, SiO2 층은 그 굴절율이 웨이퍼에 사용된 Si의 굴절율보다 더 작다는 사실로 인해서 광의 흡수를 증가시킨다. 따라서, 이의 반사방지 성질은 분극 파라메터의 선택에 의해서 고려된다. 옥사이드의 구조 및 두께는 파마메타, OH--농도, 전위, 온도 및 노출 시간에 좌우된다.
도면의 간단한 설명
도 1은 Si의 포베 도표[1]이다.
도 2는 배율 3000X의 비반응된(as cut) 실리콘 웨이퍼의 SEM 현미경 사진이다.
도 3은 20중량% KOH, 50℃ 및 10분 노출 시간으로 화학적으로 에칭된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 1150X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 4는 50℃에서 30중량% KOH중의 5분 동안 예비-에칭에 이어서 25V에서 10분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 650X 배율에서의 사진이고, 사진 b)은 17000X 배율에서의 사진이다.
도 5는 25V에서 10분 동안 50℃에서의 30중량% KOH중에서 분극된 웨이퍼를 나타내는 현미경 사진이다(예비-에칭되지 않음). 사진 a)은 1700X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 6은 40℃에서 20중량% KOH중의 10분 동안 예비-에칭에 이어서 50V에서 5분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 320X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 7은 50℃에서 10중량% KOH중의 10분 동안 예비-에칭에 이어서 50V에서 10분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 320X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 8은 50℃에서 5중량% KOH중의 15분 동안 예비-에칭에 이어서 50V에서 10분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 320X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 9은 50 내지 25V의 펄스식 전위로 70℃에서 5중량% KOH중의 5분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다(예비-에칭되지 않음). 사진 a)은 320X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이다.
도 10은 70℃에서 2중량% KOH중의 5분 동안 예비-에칭에 이어서 50 내지 30V의 펄스식 전위에서 5분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진 a)은 1700X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진(사진 a)의 옆 부분)이다.
도 11은 40℃에서 42중량% KOH중의 10분 동안 예비-에칭에 이어서 85V에서 0.5분 동안 및 50V에서 5분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진은 3200X 배율에서의 사진이다.
도 12는 50℃에서 20중량% KOH중의 5분 동안 예비-에칭에 이어서 6V에서 10분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진은 1000X 배율에서의 사진이다.
도 13은 85℃에서 20중량% KOH중의 5분 동안 예비-에칭에 이어서 6V에서 10분 동안 분극된 웨이퍼를 나타내는 현미경 사진이다. 사진은 1000X 배율에서의 사진이다.
도 14는 50℃에서 20중량% KOH에 10분 동안 노출된 화학적 에칭 웨이퍼로부터 기록된 XPS-스펙트럼이다. 샘플은 도 3에서의 샘플과 동일한 샘플이다.
도 15는 예비-에칭되고 분극된 샘플(30중량% KOH, 25V, 10분)로부터 기록된 XPS-스펙트럼이다. 표시(0 nm, 1Onm 및 20 nm)은 이온-에칭 깊이를 나타낸다.
도 16은 40℃에서의 20중량% KOH에서 10분 동안 예비-에칭되고, 이어서, 5분 20 V; 5분 50 V, 0.5분 70 V; 5분 50 V; 0.5분 70 V; 3분 50 V; 4분 20 V 분극된 샘플로부터 기록된 XPS-스펙트럼이다. 200X 배율. 이온-에칭 깊이는 0 nm, 20 nm, 40 nm 및 60 nm이다. 이러한 샘플은 도 17a에서의 사진 a)-b)에서와 동일한 샘플이다.
도 17a 및 도 17b는 40℃에서 20중량% KOH중의 10분 동안 예비-에칭에 이어서 20V에서 5분, 50V에서 5분, 70V에서 0.5분, 50V에서 5분, 70V에서 0.5분, 50V에서 3분, 및 20V에서 4분 동안 분극된 실리콘 웨이퍼의 SEM 현미경 사진을 나타낸다. 사진 a)은 320X 배율에서의 사진이고, 사진 b)은 3200X 배율에서의 사진이고, 사진 c)는 17000X 배율에서의 사진이고, 사진 d)는 35000X 배율에서의 사진이다.
도 18은 실리콘 웨이퍼로부터 입사광의 측정된 반사율에 대한 비교를 나타낸다. 상부 곡선은 KOH중에서 화학적으로 에칭된 웨이퍼를 나타내고, 중간 곡선은 비처리된 (비반응된) 웨이퍼를 나타내고, 하부 곡선은 본 발명에 따라서 에칭된 웨이퍼를 나타낸다.
발명에 대한 증명
본 발명은 본 발명의 효과를 입증하는 실험에 의해서 더 상세히 기재될 것이다. 이러한 실험은 강알칼리 용액 중에서 실리콘 웨이퍼의 이방성 에칭을 얻기 위해서 충분히 높은 전위를 이용하는 일반적인 발명 사상을 제한하는 것으로 여겨지지 않아야 한다.
Si-웨이퍼의 토포그래피에 대한 전기화학적 처리의 영향을 입증하기 위해서, 일련의 실험이 수행되었다. 샘플은 소잉 공정(sawing process)으로부터 얻었으며, 잘린 자국 및 소잉 유체(sawing fluid)의 잔류물을 제거하기 위해서 통상의 공정에 따라서 세척하고 건조시켜 3000X 배율의 SEM-현미경 사진인, 도 2에 도시된 바와 같은, 비처리된 웨이퍼를 형성시켰다. 사진은 실리콘 캐스트(silicon cast)를 절단함에 의한 웨이퍼의 생산이 실리콘의 취성 파괴(brittle fracturing)을 형성시키는 연삭 마멸 메카니즘(abrasive wear mechanism)에 의해서 유발됨을 나타낸다. 비반응된(as-cut) 웨이퍼의 표면은 매우 반짝이며; 입사광의 약 30%가 반사된다.
웨이퍼는 2 내지 42중량% 범위로 다양한 농도로 KOH를 함유하는 수용액에 노출되었다. 온도 범위는 30 내지 70℃였다. 분극 시간은 2 내지 15분이며, 전압은 20 내지 85V 범위로 다양하였다. 전위는 샘플과 백금 상대 전극 사이에서 측정되었다. 노출 후에, 샘플을 꺼내고, 탈이온수에 담그고, 에탄올을 분사하고, 가온 공기 스트림에서 건조시켰다. 전위는 꺼낸 후에 즉각적으로 차단되었다. 그러나, 이는 중요하지 않음이 발견되었다. 이러한 공정은 옥사이드의 용해를 방지하기 위해서 수행되었다.
도 2 내지 도 13에 도시된 샘플의 처리가 표 1에 요약되어 있다. 실험은 표에 나타낸 것들을 벗어난 파라메타 세트로도 수행되었다. 이들이 이하 설명이다. 전기화학적 텍스쳐링의 기술적 적용은 도면에 기재된 실험에서 사용된 파라메타 세트의 주요부 내에 있을 것임이 예상된다.
샘플의 일부는 전위가 인가되기 전에 노출 용액에서 예비-처리되었다. 이들 실험은 분극 전에 오픈 전위(open potential)에서의 화학적 에칭의 영향을 명확히 하기 위해서 수행되었다. 예비-에칭 동안에, 웨이퍼의 소잉(sawing) 동안 형성된 옥사이드가 용해된다. 예비-에칭의 필요는 노출 파라메타에 좌우됨이 이하 결론되어 진다.
표 1: 웨이퍼의 처리
Figure pct00001
도 3은 1150X 및 3200X 배율이며, 화학적으로 에칭된 웨이퍼의 표면을 도시한 것이다. 노출은 50℃에서 20중량% KOH 중에서 10분 동안이었다. 강력한 수소 생성이 2분 후에 관찰되었으며, 이는 예비-형성된 옥사이드가 제거됨을 시사한다. 에칭 패턴은 다결정 Si의 에칭에 대해 특징을 나타내는, 피라미드 구조이다. 도 3에서 사진 a)는 (100) 및 (110) 면을 에칭하는 동안 관찰된 것이며, 이러한 평평한 영역은 (111) 면으로부터 유래된다. 이러한 경우에 사용된 온도 및 농도는 실제보다 더 낮을 수 있으나, 이러한 경우 예비-에칭으로 소잉(sawing) 공정 동안에 형성된 표면 결함을 제거하기에는 충분하였다.
도 4에 도시된 샘플은 50℃에서 30중량% KOH 중에서 50분 동안 예비-에칭된 후, 25V에서 10분 동안 분극되었다. 저배율(650X)에서, 표면은 등방적으로 텍스쳐링되어 있음을 나타내며, 이는 크레이터(crater) 형성을 초래한다. 크레이터의 "직경"은 2 내지 10μm 범위내에 있다. 보다 고배율(17000X)에서, 도 4b는 마이크로 피트(micro pit)가 크레이터 내에 형성되어 있음을 보여주며, 피트 개구의 직경은 약 200nm이다. 이하에서는 피팅 메커니즘(pitting mechanism)이 옥사이드 형성과 관련하여 논의될 것이다.
예비-에칭의 영향은 도 5에서 입증된다. 도 5는 도 4에서와 동일한 전기화학적 파라미터로 노출된 것이나, 예비-에칭된 것은 아닌 샘플을 보여준다. 용액에 노출된 직후에 전위가 인가되었다. 표면이 균일하게 에칭되지 않으며, 비교적 대부분의 영역이 전혀 에칭되지 않은 것으로 나타난다. 예비-에칭이 표면의 옥사이드 필름을 제거하고, 피팅 공정을 촉진하는 것이 분명하다.
도 6 내지 10은 보다 낮은 농도의 KOH, 즉, 각각 20, 10, 5 및 2중량%의 KOH를 함유하는 용액 중에서 수행된 전기화학적 에칭을 보여준다. 가능한 한 우수한 에칭 결과를 얻기 위해, 다른 파라미터를 변경하는 것이 필요하였다. 도 6에 도시된 샘플을 40℃에서 20중량%의 KOH 중에서 분극시켰다(도 4에서보다 낮은 값임). 도 4에 도시된 바와 같은, 동일한 등방성 텍스쳐링 결과를 얻기 위해, 인가 전압을 25V에서 50V로 증가시키는 것이 필요하였다. 다른 한편으로는, 노출 시간이 5분으로 감소될 수 있다.
도 7 및 8은 10 및 5중량%의 KOH 중에서의 에칭이 허용될 수 있는 표면 구조를 제공함을 입증한다. 이러한 경우에, 예비-에칭은 각각 10분 및 15분으로 증가하였다. 온도, 전압 및 분극 시간은 50℃, 50V 및 10분이었다.
또한, 실험이 예비-에칭 없이 5중량%의 KOH 중에서 수행되었다. 비교적 우수한 에칭 효과가 70℃에서 5분 후에 달성되었다(도 9 참조). 그러나, 표면의 일부만이 에칭되었다. 이 온도에서, 전지 전류는, 전압이 약 30초 후에 50V에서 25V로 감소될 정도로 높게 되었다.
도 10의 현미경 사진은 70℃에서 2중량%의 KOH에 노출된 샘플에 의한 것이다. 샘플은 5분 동안 예비-에칭되었으며, 50V에서 수초 동안 분극된 후, 5분 동안 30℃에서 분극되었다. 이러한 경우에도 표면은 부분적으로만 에칭되었다. 그러나, 에칭된 영역 내 크레이터는 보다 낮은 온도에서 보다 높은 KOH에서 수득된 것과 동일한 형태를 가졌다.
상기로부터, 예비-에칭이 용해 공정을 개선시킨다는 것이 분명하다. 고온, 즉, 70℃에서, 필요한 예비-에칭 시간은 상대적으로 짧은 것으로 보인다. 예비-에칭 시간을 최적화하기 위한 어떠한 시도도 이루어지지 않았다.
도 11은 고전압, 85V에서의 에칭 후의 토포그래피(topograpy)를 보여준다. 샘플을 40℃에서 42중량%의 KOH 중에서 10분 동안 예비-에칭한 후, 약 30초 동안 85V에서 분극시키고, 이후, 5분 동안 50V로 낮추었다. 초기에, 전류는 매우 높았으나, 전압을 낮춘 후에도 여전히 전류가 높게 되었다. 배율 3200X인 도면에서, 표면이 심하게 에칭되어 있는 것으로 나타나 있다. 그러나, 최적의 토포그래피는 보다 낮은 KOH 농도 및 보다 낮은 온도에서 달성될 수 있을 것이다. 목적하는 표면 구조가 높은 전위에서도 달성될 수 있는 지를 입증하기 위한 실험이 수행되었다.
또한, 실험이 낮은 전압에서 수행되었다. 도 12 및 13은 각각 50℃ 및 85℃에서 20중량%의 KOH 중에서 6V에서 10분 동안 분극시킨 후의 표면을 보여준다. 샘플을 각각 5분 및 2분 동안 예비-에칭하였다. 도면으로부터 보이듯이, 샘플은 전기화학적 처리에 전혀 영향받지 않았다. 두 샘플 모두 화학적으로만 에칭된 것이다.
본 발명의 배경이 되는 주개념은, 분극 동안 표면 pH가 충분히 낮게 되어 SiO2의 형성을 허용한다는 것이다. 이 결과는 표면 상에 충분한 산소가 생성되도록 하기 위해 전위가 상대적으로 높아야 함을 입증하는 것이다. 6V에서 수행된 실험은 효과가 없음을 보여주었으며, 전위는 더 높아야 하고, 이러한 낮은 전위에서 웨이퍼는 KOH의 농도가 20중량%로 높다는 사실에도 불구하고, 50℃에서도 85℃에서도 전기화학적으로 에칭되지 않았다.
기재된 바와 같이, 피팅 구조는 산소 반응에 의해 좌우되는 표면 pH의 국소적 변동으로 인해 동시에 이루어지는 옥사이드 형성 및 용해 공정에 의해 얻어진다. 그러므로, 상이한 처리 후 옥사이드의 형성을 연구하는 것은 흥미롭다. 옥사이드 두께는 XPS(XPS-X-ray Photoelectron Spectroscopy)를 이용함으로써 일부 샘플을 노출시킨 후에 측정되었다.
도 14는 도 3에 의해 도시된 화학적으로 에칭된 샘플로부터 기록된 Si 2p 시그널을 도시한 것이다. 옥사이드 두께는 옥사이드, Si4 + 및 규소의 제로 원자가 Si0를 나타내는 피크의 세기로부터 산출된다. 추산된 옥사이드 두께는 1.5nm이다.
도 15는 도 4에 도시된 바와 같은 샘플로부터의 Si 2p 스펙트럼을 도시한 것이다. 옥사이드는 전자 평균 자유 행로(electron mean free path)보다 3배 더 두꺼우며, 이에 따라 순수한 Si 상태는 검출될 수 없다. 옥사이드 두께를 측정하기 위해, 표면을 단계적으로 이온 에칭하고, 분석하였다. 이에 따라, 옥사이드 두께가 측정될 수 있다. 에칭 깊이가 도면에 표시되어 있다. 옥사이드 상태는 미처리 상태(as-received state) 및 10nm 이온 에칭 후가 기록된 것을 나타내고 있다. 원래 표면 아래로 20nm 에칭 후, Si의 제로 원자가 상태가 검출되었다. 이러한 에칭 깊이에서, 산소 시그널의 세기는 최대 값의 절반으로 떨어졌다. 이러한 상태가 옥사이드 두께의 측정값으로서 사용된다. 따라서, 이러한 샘플의 전기화학적 에칭 동안에 형성된 옥사이드의 평균 두께는 10 내지 20nm 범위내에 있다. 옥사이드의 두께가 균질할 수 없다는 것이 지적되어야 하고, Si를 용해되게 하도록 다공성이어야 한다. 이 실험은 등방성 텍스쳐링 공정이 옥사이드 형성 및 용해 메커니즘에 의해 좌우되고, 이것이 +10V 초과의 전위가 웨이퍼와 백금 상대 전극 사이에 인가되는 경우에만 일어난다는 발견을 지지한다.
그 결과가 도 16 및 17에 도시되어 있는 실험의 목적은 전지 전압의 변동에 의해 표면 형태 및 옥사이드 두께를 조절할 수 있음을 입증하려는 것이다. 샘플을 40℃에서 20중량%의 KOH 중에서 10분 동안 예비-에칭하였다(도 6과 동일함). 노출 동안에, 전압을 하기와 같이 시간에 따라 변동시켰다: 5분 동안 20V; 5분 동안 50V; 0.5분 동안 70V; 5분 동안 50V; 0.5분 동안 70V; 3분 동안 50V; 및 4분 동안 20V. 총 노출 시간은 23분 이었다. 도 16은 기록된 XPS-스펙트럼을 보여준다. 이러한 경우에, 샘플은 Si(O) 상태가 기록되기 전에 원래 표면 하에 40nm 아래로 에칭되어야 한다. 이러한 수준에서, 산소 시그널은 최대 값은 절반으로 떨어졌다. 따라서, 평균 옥사이드 두께는 대략 40nm이다.
도 17a 및 도 17b의 SEM 현미경 사진은 샘플의 표면이 여러 전위에서 분극되었음을 보여준다. 표면 위 어디에도 동일한 형태가 발견된다. 도 17a에서 사진 a)와 사진 b)는 거친 크레이터가 5 내지 20μm 범위내에 있음을 보여준다. 거친 크레이터의 에지 내에, 그리고 그 위에, 보다 작은 피트가 드러났다. 이러한 개구는 2μm 또는 그 미만이었다. 고배율인, 각각 17000X 및 35000X의 도 17b에서의 사진 c)와 사진 d)는, 마이크로-피트가 이러한 피트 내에 형성되어 있음을 나타낸다. 이러한 마이크로-피트의 "직경"은 100 내지 200nm의 범위 내에 있다.
2차 전자(secondary electron)에 의해 기록된 바와 같은 마이크로-피트는 표면 상의 옥사이드의 비균질 분포에 의한 것일 수 있다. 이는 피트의 에지가 옥사이드 리지(ridge)에 의해 데코레이션(decoration)되며, 산소 반응이 피트의 루트(root)에서 일어남을 시사한다. 용해는 크레이터의 중심에서 일어난다. 메커니즘에 대한 상세한 사항은 추후에 풀려야 한다.
반사율 측정
광 파장에 대한 반사율의 기록 데이타가 도 18에 도시된다. 중간 곡선은 미반응 샘플의 반사율을 도시한 것이다. 상부 곡선은 화학적으로 NaOH(알칼리)-에칭된 표면으로부터 달성된 것이다. 이 표면 조건은 종래의 화학적 에칭 공정을 사용하는, 현재의 REC ScanCell에서 생산된 웨이퍼의 조건이다. 하부 곡선(A7)은 상기 실시예에서 제시된 바와 같이 분극 후에 얻어진 것이다. 도면은 반사율을 상당히 낮출 수 있음을 보여준다. 실제로, 50nm 파장에서, 분극된 샘플의 반사율은 알칼리 에칭된 표면으로부터 기록된 것의 1/3로 감소하였다.
참고 문헌
1. Marcel Pourbaix, Atlas of Electrochemical Equilibria in Aqueous Solutions, NACE, Houston Texas, USA.

Claims (11)

  1. 실리콘 웨이퍼를 텍스처링(texturing)하는 방법으로서,
    pH>10의 알칼리 용액에 웨이퍼를 침지시키고,
    +10 내지 +85 V 범위의 전해질 중에서 웨이퍼와 백금 전극 사이에 전위차를 가함을 포함하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  2. 제 1항에 있어서, 알칼리 용액이 다음 화합물; LiOH, RbOH, NaOH 및 KOH중 하나 이상의 수용액임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  3. 제 1항 또는 제 2항에 있어서, 분극 시간이 약 1 분 내지 약 2시간 범위, 바람직하게는, 약 5 내지 약 30분 범위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  4. 제 3항에 있어서, 알칼리 용액이 약 2중량% 알칼리에서 포화에 이르는 농도, 바람직하게는 약 10중량% 내지 약 40중량% 알칼리 범위의 KOH 또는 NaOH 용액이고, 배쓰(bath) 온도가 약 10℃ 내지 약 70℃, 바람직하게는 약 30℃ 내지 약 50℃ 이고, 분극 시간이 약 5분 내지 약 30분이고, 웨이퍼와 백금 상대 전극에 인가된 전위가 약 +20 내지 +85V 범위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  5. 제 3항에 있어서, 알칼리 용액이 2 내지 40중량% KOH 또는 NaOH 농도의 KOH 또는 NaOH 용액이고, 배쓰 온도가 30℃ 내지 70℃이고, 인가된 전위가 85 내지 20V 사이의 펄스식 전위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  6. 제 5항에 있어서, 알칼리 용액의 농도가 10 내지 40중량%이고, 배쓰 온도가 30 내지 50℃이고, 인가된 전위가 85 내지 20V 범위의 펄스식 전위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  7. 제 5항에 있어서, 알칼리 용액의 농도가 2 내지 10중량%이고, 배쓰 온도가 30 내지 50℃이고, 인가된 전위가 85 내지 20V 범위의 펄스식 전위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  8. 제 5항에 있어서, 알칼리 용액의 농도가 2 내지 10중량%이고, 배쓰 온도가 10 내지 30℃이고, 인가된 전위가 85 내지 20V 범위의 펄스식 전위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  9. 제 5항에 있어서, 알칼리 용액의 농도가 10 내지 40중량%이고, 배쓰 온도가 50℃에서 KOH 용액 또는 NaOH 용액의 비점에 이르며, 인가된 전위가 85 내지 20V 범위의 펄스식 전위임을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 전위가 인가되기 전에, 웨이퍼가 전위의 인가 없이 알칼리 용액에 침지됨으로써 예비-에칭 기간에 주어짐을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
  11. 제 10항에 있어서, 예비-에칭 기간이 1 내지 2초에서 약 3분에 이르기까지, 바람직하게는 약 5 내지 10분으로 다양함을 특징으로 하는, 실리콘 웨이퍼를 텍스처링하는 방법.
KR1020107022983A 2008-03-14 2009-03-12 실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼 KR101300074B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20081386 2008-03-14
NO20081386A NO20081386L (no) 2008-03-14 2008-03-14 Method for texturing silicon surfaces and wafers thereof
PCT/NO2009/000092 WO2009113874A2 (en) 2008-03-14 2009-03-12 Method for texturing silicon surfaces and wafers thereof

Publications (2)

Publication Number Publication Date
KR20100133434A true KR20100133434A (ko) 2010-12-21
KR101300074B1 KR101300074B1 (ko) 2013-08-30

Family

ID=41065685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022983A KR101300074B1 (ko) 2008-03-14 2009-03-12 실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼

Country Status (9)

Country Link
US (1) US8658544B2 (ko)
EP (1) EP2266142A2 (ko)
JP (1) JP5172975B2 (ko)
KR (1) KR101300074B1 (ko)
CN (1) CN102113123B (ko)
CA (1) CA2718397C (ko)
NO (1) NO20081386L (ko)
RU (1) RU2474008C2 (ko)
WO (1) WO2009113874A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477375B2 (ja) * 2009-03-31 2014-04-23 栗田工業株式会社 エッチング液の処理装置及び処理方法
EP2463410B1 (en) * 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
JP5909671B2 (ja) * 2012-03-27 2016-04-27 パナソニックIpマネジメント株式会社 太陽電池の製造方法及び半導体材料からなる基板の製造方法
CN102730631B (zh) * 2012-07-10 2015-05-20 西南交通大学 一种多点接触模式下的大面积硅表面织构化加工方法
RU2600076C1 (ru) * 2015-07-08 2016-10-20 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ получения светопоглощающей кремниевой структуры
CN111146313B (zh) * 2019-03-08 2024-06-14 欧浦登(顺昌)光学有限公司 晶硅片微纳浊透复合绒面的制备方法及其应用
CN111524985A (zh) * 2020-04-28 2020-08-11 中国科学院电工研究所 一种多晶硅片表面制绒的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078219A (en) * 1958-11-03 1963-02-19 Westinghouse Electric Corp Surface treatment of silicon carbide
US5129982A (en) 1991-03-15 1992-07-14 General Motors Corporation Selective electrochemical etching
KR950003953B1 (ko) * 1992-08-14 1995-04-21 주식회사금성사 태양전지의 제조방법
JPH0766437A (ja) * 1993-08-30 1995-03-10 Tonen Corp 光電変換装置用基板の製造方法
US5445718A (en) 1994-01-24 1995-08-29 General Motors Corporation Electrochemical etch-stop on n-type silicon by injecting holes from a shallow p-type layer
US5949118A (en) * 1994-03-14 1999-09-07 Nippondenso Co., Ltd. Etching method for silicon substrates and semiconductor sensor
US5863412A (en) * 1995-10-17 1999-01-26 Canon Kabushiki Kaisha Etching method and process for producing a semiconductor element using said etching method
US6284670B1 (en) * 1997-07-23 2001-09-04 Denso Corporation Method of etching silicon wafer and silicon wafer
JP3602323B2 (ja) 1998-01-30 2004-12-15 三菱電機株式会社 太陽電池の製造方法
RU2139601C1 (ru) * 1998-12-04 1999-10-10 ООО Научно-производственная фирма "Кварк" Способ изготовления солнечного элемента с n+-p-p+ структурой
RU2210142C1 (ru) * 2002-04-17 2003-08-10 Общество с ограниченной ответственностью Научно-производственный центр завода "Красное знамя" Способ изготовления солнечного элемента с n+-p-p+ структурой
US20050148198A1 (en) * 2004-01-05 2005-07-07 Technion Research & Development Foundation Ltd. Texturing a semiconductor material using negative potential dissolution (NPD)
US7494936B2 (en) * 2005-05-16 2009-02-24 Technion Research & Development Foundation Ltd. Method for electrochemical etching of semiconductor material using positive potential dissolution (PPD) in solutions free from hydrogen fluoride (HF)
ATE514193T1 (de) * 2006-08-19 2011-07-15 Univ Konstanz Verfahren zum texturieren von siliziumwafern zur herstellung von solarzellen
CN101271775B (zh) * 2008-04-30 2010-09-08 天津大学 一种铂合金电极及其制备方法

Also Published As

Publication number Publication date
RU2010143337A (ru) 2012-04-20
CA2718397A1 (en) 2009-09-17
JP5172975B2 (ja) 2013-03-27
WO2009113874A3 (en) 2010-07-08
NO20081386L (no) 2009-09-15
US8658544B2 (en) 2014-02-25
CN102113123A (zh) 2011-06-29
KR101300074B1 (ko) 2013-08-30
CA2718397C (en) 2015-11-24
EP2266142A2 (en) 2010-12-29
CN102113123B (zh) 2014-06-18
US20110059618A1 (en) 2011-03-10
RU2474008C2 (ru) 2013-01-27
JP2011515576A (ja) 2011-05-19
WO2009113874A2 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR101300074B1 (ko) 실리콘 표면을 텍스쳐링 하는 방법 및 그에 의한 웨이퍼
TWI494416B (zh) 用於蝕紋單晶及多晶矽基板表面之酸性蝕刻溶液及方法
Lu et al. Anti-reflection layers fabricated by a one-step copper-assisted chemical etching with inverted pyramidal structures intermediate between texturing and nanopore-type black silicon
JP4049329B2 (ja) 太陽電池用多結晶シリコン基板の製造方法
JP4610669B2 (ja) 太陽電池の製造方法
US20110059570A1 (en) Process For The Rough-Etching of Silicon Solar Cells
US20130025663A1 (en) Inverted pyramid texture formation on single-crystalline silicon
Sreejith et al. Etching methods for texturing industrial multi-crystalline silicon wafers: A comprehensive review
US20090038682A1 (en) Semiconductor substrate for solar cell, method for manufacturing the same, and solar cell
WO2012157179A1 (ja) 太陽電池用ウェーハの製造方法、太陽電池セルの製造方法、および太陽電池モジュールの製造方法
US9876128B2 (en) Texturing monocrystalline silicon substrates
TW201121085A (en) Method of fabricating solar cell
KR20120011006A (ko) 실리콘 단결정 기판의 데미지 에칭 및 텍스처링을 위한 방법
WO2017221710A1 (ja) 太陽電池の製造方法
Yang et al. Advanced Texturing
JP5724614B2 (ja) 太陽電池用ウェーハの製造方法、太陽電池セルの製造方法、および太陽電池モジュールの製造方法
Park et al. New approach to isotropic texturing techniques on multicrystalline silicon wafers
Fang et al. Research status and development of surface texturing methods for polycrystalline silicon solar cells
Park et al. Effect of Cu-Assisted Chemical Etching for Black Silicon
Yao et al. Surface Texturization of Multicrystalline Silicon with Electrochemical Etching in NaOH/H2O Solution for Solar Cell Application
TWI675126B (zh) 針對矽晶圓之經製絨的表面上孔洞之擴孔方法
Ahmad Morphological and Optical Properties of Silicon Nanostructure, Obtained by One Step Ag-assisted Chemical Etching
Dong et al. Low-reflective surface texturing for large area multicrystalline silicon using NaOH-NaClO solution
CN105845785A (zh) 一种制备晶硅纳米结构减反射层的方法
Lin et al. Surface-Texturing of Single-Crystalline Silicon Wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee