KR20100132858A - 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법 - Google Patents

저항 변화 비휘발성 메모리 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100132858A
KR20100132858A KR1020090051662A KR20090051662A KR20100132858A KR 20100132858 A KR20100132858 A KR 20100132858A KR 1020090051662 A KR1020090051662 A KR 1020090051662A KR 20090051662 A KR20090051662 A KR 20090051662A KR 20100132858 A KR20100132858 A KR 20100132858A
Authority
KR
South Korea
Prior art keywords
channel region
forming
recess
resistance change
nonvolatile memory
Prior art date
Application number
KR1020090051662A
Other languages
English (en)
Other versions
KR101007032B1 (ko
Inventor
김태근
안호명
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020090051662A priority Critical patent/KR101007032B1/ko
Publication of KR20100132858A publication Critical patent/KR20100132858A/ko
Application granted granted Critical
Publication of KR101007032B1 publication Critical patent/KR101007032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 반도체 기판, 반도체 기판의 소정의 영역이 식각되어 형성된 리세스, 리세스에 저항 변화 물질로 형성된 채널 영역, 반도체 기판 내에, 채널 영역의 양측면에 인접하여 형성된 소오스와 드레인 및 채널 영역 상에 형성된 게이트를 포함한다.
저항 변화, 메모리, 비휘발성

Description

저항 변화 비휘발성 메모리 소자 및 그의 제조 방법{DEVICE FOR NON-VOLATILE MEMORY OF RESISTANCE SWITCHING AND METHOD FOR FABRICATING THEREOF}
본 발명은 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 리세스를 형성하고 리세스에 저항 변화 물질로 채널을 형성함으로써, 공정이 간단하면서도 고집적이 가능한 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것이다.
언제 어디서나 하고 싶은 일을 할 수 있는 유비쿼터스(Ubiquitous) 시대가 도래함에 따라, 다양한 기능을 동시에 구현할 수 있는 디지털 정보 기기에 대한 수요가 폭발적으로 증가되고 있다.
이러한 디지털 정보 기기에 이용되는 메모리 또한 다양한 기능을 구현하도록 요구받고 있으며, 최근에는 저항 변화 메모리가 각광받고 있다.
그런데, 종래의 저항 변화 메모리는 하나의 모스 트랜지스터(MOS FET; Metal Oxide Semiconductor Field Effect Transistor)와 하나의 저항체로 구성되어 있어서, 플래시 메모리에 비해서 셀 면적이 커지고 추가 공정으로 인하여 제품의 단가가 비싸지는 문제점이 있었다.
따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 리세스를 형성하고 리세스에 저항 변화 물질로 채널을 형성함으로써, 공정이 간단하면서도 고집적이 가능한 저항 변화 비휘발성 메모리 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 저항 변화 비휘발성 메모리 소자의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 반도체 기판, 상기 반도체 기판의 소정의 영역이 식각되어 형성된 리세스, 상기 리세스에 저항 변화 물질로 형성된 채널 영역, 상기 반도체 기판 내에, 상기 채널 영역의 양측면에 인접하여 형성된 소오스와 드레인 및 상기 채널 영역 상에 형성된 게이트를 포함한다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 채널 영역이 페로브스카이트계 산화물로 형성된 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 채널 영역이 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 채널 영역이 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성된 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 채널 영역이 GeSTe로 형성된 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 채널 영역의 하부에 형성된 절연막을 더 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 상기 절연막이 실리콘산화막인 것이 바람직하다.
상기와 같은 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 반도체 기판의 소정의 영역을 식각하여 리세스를 형성하는 단계, 상기 리세스에 저항 변화 물질로 채널 영역을 형성하는 단계, 상기 채널 영역 상에 게이트를 형성하는 단계 및 상기 반도체 기판 내에, 상기 채널 영역의 양측면에 인접하여 소오스와 드레인를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 페로브스카이트계 산화물로 형성하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 GeSTe로 형성하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 리세스를 형성하는 단계 후에, 상기 리세스에 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상기 절연막은 실리콘산화막인 것이 바람직하다.
본 발명의 실시예들에 따른 저항 변화 비휘발성 메모리 소자는 리세스를 형성하고 리세스에 저항 변화 물질로 채널을 형성함으로써, 공정이 간단하면서도 고집적이 가능하다.
본 발명의 실시예들에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법은 상술한 저항 변화 비휘발성 메모리 소자를 용이하게 제조할 수 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 단면도이다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 도 1에 도시된 것처럼, 반도체 기판(1000), 리세스(1100), 절연막(1200), 채널 영역(1300), 게이트(1400) 및 소오스(1510)와 드레인(1520)을 포함하여 구성될 수 있다.
리세스(1100)는 반도체 기판(1000)의 소정의 영역이 식각되어 형성되며, 절연막(1200)은 리세스(1100)의 반도체 기판(1000) 상에 실리콘산화막으로 형성된다. 여기에서, 절연막(1200)은 채널 영역(1300)에서 반도체 기판(1000)으로 전류가 누설되는 것을 효과적으로 억제할 수 있다.
한편, 채널 영역(1300)은 리세스(1100) 내에서 절연막(1200) 상에 페로브스카이트계 산화물로 형성되며, 구체적으로 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성될 수 있다.
다른 방법으로는, 채널 영역(1300)은 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성되거나, 상변화물질인 GeSTe로 형성될 수 있다.
또한, 게이트(1400)는 채널 영역(1300) 상에 형성되며, 비정질 폴리 실리콘이나 알루미늄 등의 금속 물질로 형성될 수 있다.
한편, 소오스(1510)와 드레인(1520)은 반도체 기판(1000) 내에, 채널 영역(1300)의 양측면에 인접하며, 불순물을 이온 주입하여 형성된다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 채널 영역(1300)에 인가되는 전압에 의한 채널 영역(1300)의 저항 변화 상태로 데이터를 기입하거 소거할 수 있다.
본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자는 리세스(1100)를 형성하고 리세스(1100)에 저항 변화 물질로 채널을 형성함으로써, 별도의 저항체를 구성할 필요가 없으므로, 공정이 간단하면서도 고집적이 가능하다.
도 2a 내지 도 2c를 참조하여, 본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 제조 방법에 대해서 설명한다.
먼저, 도 2a에 도시된 것처럼, 반도체 기판(1000)의 소정의 영역을 식각하여 리세스(1100)를 형성한다.
다음으로, 도 2b에 도시된 것처럼, 리세스(1100)의 반도체 기판(1000) 상에 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 등으로 실리콘산화막(SiO2)으로 절연막(1200)을 형성된다.
다음으로, 리세스(1100) 내에서 절연막(1200) 상에 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 등으로 페로브스카이트계 산화물로 채널 영역(1300)을 형성하여, 구체적으로 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성할 수 있다.
다른 방법으로는, 채널 영역(1300)을 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성하거나, 상변화물질인 GeSTe로 형성할 수 있다.
다음으로, 도 2c에 도시된 것처럼, 채널 영역(1300) 상에 비정질 폴리 실리콘이나 알루미늄 등의 금속 물질로 게이트(1400)를 형성한다.
다음으로, 불순물을 이온 주입 공정으로 주입하여 반도체 기판(1000) 내에, 채널 영역(1300)의 양측면에 인접하여 소오스(1510)와 드레인(1520)를 형성한다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 비휘발성 메모리 소자의 단면도.
도 2a 내지 도 2c는 도 1의 저항 변화 비휘발성 메모리 소자의 제조 공정 단면도들.

Claims (14)

  1. 반도체 기판;
    상기 반도체 기판의 소정의 영역이 식각되어 형성된 리세스;
    상기 리세스에 저항 변화 물질로 형성된 채널 영역;
    상기 반도체 기판 내에, 상기 채널 영역의 양측면에 인접하여 형성된 소오스(1510)와 드레인; 및
    상기 채널 영역 상에 형성된 게이트를 포함하는 저항 변화 비휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 채널 영역은 페로브스카이트계 산화물로 형성된 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  3. 제 2 항에 있어서,
    상기 채널 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 채널 영역은 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성된 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 채널 영역은 GeSTe로 형성된 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  6. 제 1 항에 있어서,
    상기 채널 영역의 하부에 형성된 절연막을 더 포함하는 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  7. 제 6 항에 있어서,
    상기 절연막은 실리콘산화막인 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자.
  8. 반도체 기판의 소정의 영역을 식각하여 리세스를 형성하는 단계;
    상기 리세스에 저항 변화 물질로 채널 영역을 형성하는 단계;
    상기 채널 영역 상에 게이트를 형성하는 단계; 및
    상기 반도체 기판 내에, 상기 채널 영역의 양측면에 인접하여 소오스와 드레 인를 형성하는 단계를 포함하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 페로브스카이트계 산화물로 형성하는 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  11. 제 8 항에 있어서,
    상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 NiO, MgO, TiO2, ZrO2, HfO2 또는 CeO2로 형성하는 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  12. 제 8 항에 있어서,
    상기 채널 영역을 형성하는 단계에서, 상기 채널 영역은 GeSTe로 형성된 것 을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  13. 제 8 항에 있어서,
    상기 리세스를 형성하는 단계 후에, 상기 리세스에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 절연막은 실리콘산화막인 것을 특징으로 하는 저항 변화 비휘발성 메모리 소자의 제조 방법.
KR1020090051662A 2009-06-10 2009-06-10 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법 KR101007032B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051662A KR101007032B1 (ko) 2009-06-10 2009-06-10 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051662A KR101007032B1 (ko) 2009-06-10 2009-06-10 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100132858A true KR20100132858A (ko) 2010-12-20
KR101007032B1 KR101007032B1 (ko) 2011-01-12

Family

ID=43508399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051662A KR101007032B1 (ko) 2009-06-10 2009-06-10 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101007032B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102681261B1 (ko) 2019-12-31 2024-07-03 에스케이하이닉스 주식회사 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724528B1 (ko) 2005-04-04 2007-06-04 한국과학기술연구원 저항변화 기억소자용 박막 구조물 및 그 제조 방법
KR100853964B1 (ko) 2007-02-07 2008-08-25 한국과학기술원 비휘발성 메모리 소자의 구동방법

Also Published As

Publication number Publication date
KR101007032B1 (ko) 2011-01-12

Similar Documents

Publication Publication Date Title
JP7265570B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US10680057B2 (en) Methods of forming a capacitor comprising ferroelectric material and including current leakage paths having different total resistances
TWI834276B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
CN202996838U (zh) 基于finfet的一次可编程器件
CN107768372B (zh) Soi技术中的nvm装置以及制造相应装置的方法
US10269868B1 (en) Semiconductor structure and the method of making the same
US10283564B1 (en) Semiconductor structure and the method of making the same
TWI734214B (zh) 包含具有增加臨限電壓之電晶體的半導體裝置及其相關方法與系統
KR102022737B1 (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
US9054209B2 (en) Compact charge trap multi-time programmable memory
KR20140058278A (ko) 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
TWI765194B (zh) 記憶體元件及其製造方法
TWI686929B (zh) 半導體元件
US8546222B1 (en) Electrically erasable programmable non-volatile memory
TWI775049B (zh) 非揮發性記憶體元件及其製造方法
US20170117464A1 (en) Resistive random access memory device
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
US10283563B2 (en) Resistive memory cell having a compact structure
KR20210131209A (ko) 시드층을 가지는 강유전성 랜덤 액세스 메모리 소자
CN100550351C (zh) 闪速存储器件的制造方法
KR101007032B1 (ko) 저항 변화 비휘발성 메모리 소자 및 그의 제조 방법
US10121827B1 (en) Semiconductor structure and the method of making the same
KR20110093746A (ko) 멀티 펑션 4 비트/1 셀 비휘발성 퓨전 메모리 소자 및 그의 제조 방법
CN108257874B (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151215

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee