KR20100123412A - 다이 어태치 장비 - Google Patents
다이 어태치 장비 Download PDFInfo
- Publication number
- KR20100123412A KR20100123412A KR1020090042624A KR20090042624A KR20100123412A KR 20100123412 A KR20100123412 A KR 20100123412A KR 1020090042624 A KR1020090042624 A KR 1020090042624A KR 20090042624 A KR20090042624 A KR 20090042624A KR 20100123412 A KR20100123412 A KR 20100123412A
- Authority
- KR
- South Korea
- Prior art keywords
- die attach
- semiconductor chip
- collet
- head unit
- hole
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000004033 plastic Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 61
- 239000000945 filler Substances 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 32
- 239000012780 transparent material Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
본 발명에 따른 다이 어태치 장비는 반도체 칩을 인식할 수 있는 칩 인식부가 구비된 콜릿과 픽업 러버를 포함하는 본드 헤드 유닛; 상기 본드 헤드 유닛의 일면에 장착된 칩 인식 카메라; 및 상기 본드 헤드 유닛을 이송하는 이송 유닛을 포함하는 것을 특징으로 한다.
Description
본 발명은 다이 어태치 장비에 관한 것으로, 보다 구체적으로는 다이 어태치시 얼라인의 정밀성을 개선할 수 있는 다이 어태치 장비에 관한 것이다.
일반적으로 반도체 패키지의 제조방법에 있어서, 다이 어태치 공정은 다이 어태치 장비를 이용하여 기판 상에 반도체 칩을 부착하는 공정을 말한다. 이러한 다이 어태치 공정은 웨이퍼 내에서 전기적으로 양호한 반도체 칩만을 선별하여 웨이퍼로부터 각 반도체 칩을 떼어낸 후, 기판에 접착제를 매개로 부착시키는 일련의 반복 공정을 통해 이루어진다.
이러한 다이 어태치 공정이 완료되면, 반도체 칩과 기판 간의 전기적인 접속을 위해 금속 와이어를 이용한 와이어 본딩공정, 기판의 하면에 외부접속단자를 부착하는 마운팅공정과, 반도체 칩을 포함하는 기판의 일면을 밀봉하는 봉지공정 등을 통해 반도체 패키지를 제작하는 공정이 완료된다.
종래에 따른 다이 어태치 장비를 이용한 다이 어태치 공정에 대해 설명하면 다음과 같다.
ST1. 쏘잉 공정에 의해 분리된 반도체 칩들을 포함하는 웨이퍼를 웨이퍼 스 테이지의 상부에 안착하고, 제1 카메라를 이용하여 픽업할 반도체 칩의 위치를 인식하는 단계를 진행한다.
ST2. 다이 어태치 장비의 저면에 위치하는 콜릿과 픽업 러버를 이용하여 웨이퍼 스테이지의 상면으로 제1 카메라에 의해 인식된 반도체 칩을 픽업하는 단계를 진행한다. 상기 픽업된 반도체 칩은 전기적으로 양호한 양품 판정을 받은 임의의 반도체 칩을 말한다.
ST3. 상면에 기판이 정렬된 기판 스테이지로 픽업된 반도체 칩을 이송하는 단계를 진행한다.
ST4. 제2 카메라를 이용하여 기판에 부착시킬 위치를 인식하고 본드 헤드 유닛의 X, Y, θ를 조절하여 좌표값을 인식한 후, 픽업된 반도체 칩을 기판에 부착하는 단계를 진행한다.
다시, 처음으로 돌아가 제1 카메라를 이용하여 반도체 칩을 픽업한 후, 기판 스테이지로 이송하고 나서 제2 카메라를 이용하여 위치를 인식한 후 기판에 부착하는 단계를 진행한다. 이러한 일련의 반복 작업을 거쳐 기판에 픽업된 반도체 칩들을 부착하는 단계를 완료하게 된다.
그러나, 전술한 다이 어태치 공정은 반도체 칩을 픽업하기 전에 본드 헤드 유닛의 저면에 위치하는 콜릿과 픽업 러버를 이용하여 반도체 칩의 위치를 인식하는 것만으로 기판에 픽업된 반도체 칩을 부착하는 공정을 진행하게 되므로 반도체 칩의 픽업시에 발생하는 미세한 위치 변화와 본드 헤드 유닛이 기판 스테이지로 이동하는 과정에서 발생하는 위치 변화 간의 공차로 인해 위치 정렬이 틀어지는 문제 가 있다.
즉, 반도체 칩의 픽업시와, 이송 과정에서 발생된 미세 공차를 재설정할 수 있는 수단이 구비되지 않은 관계로 다이 어태치 불량이 빈번히 발생하고 있는 상황이다.
이러한 위치 정렬의 틀어짐은 후공정에서 발생한다는 측면에서 생산 수율과 직결된다. 따라서, 이러한 미스-얼라인에 따른 다이 어태치 불량을 미연에 방지하는 것이 무엇보다 시급한 상황이다.
본 발명은 다이 어태치 공정시 보다 정밀한 위치 제어로 다이 어태치 공정의 신뢰성을 향상시킬 수 있는 다이 어태치 장비를 제공한다.
본 발명의 실시예에 따른 다이 어태치 장비는 반도체 칩을 인식할 수 있는 칩 인식부가 구비된 콜릿과 픽업 러버를 포함하는 본드 헤드 유닛; 상기 본드 헤드 유닛의 일면에 장착된 칩 인식 카메라; 및 상기 본드 헤드 유닛을 이송하는 이송 유닛을 포함하는 것을 특징으로 한다.
상기 칩 인식부는 상기 콜릿에 구비된 제1 홀과, 상기 콜릿의 하면에 부착되며, 상기 제1 홀과 대응된 위치로 상기 픽업 러버에 구비된 제2 홀인 것을 특징으로 한다.
상기 제1 및 제2 홀은 적어도 하나 이상 구비된 것을 특징으로 한다.
상기 제1 홀과 제2 홀의 내부 공간에 채워진 투명 매립제를 더 포함하는 것을 특징으로 한다.
상기 투명 매립제는 플라스틱이나 고분자 물질 중 어느 하나인 것을 특징으로 한다. 상기 본드 헤드 유닛은 내부 공간에 배큠 라인이 더 구비된 것을 특징으로 한다.
상기 콜릿은 상기 배큠 라인과 연결된 배큠 홈이 구비되고, 상기 픽업 러버는 배큠 홈과 연결된 배큠 홀이 더 구비된 것을 특징으로 한다.
본 발명은 다이 어태치 공정의 신뢰성 향상으로 미스 얼라인에 따른 공정 수율의 저하 문제를 개선할 수 있는 효과가 있다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명에 따른 다이 어태치 장비에 대해 설명하도록 한다.
도 1a는 본 발명에 따른 다이 어태치 장비를 나타낸 사시도이고, 도 1b는 다이 어태치 장비가 반도체 칩을 픽업한 상태를 나타낸 사시도이고, 도 1c는 반도체 칩을 나타낸 평면도이다. 또한, 도 1d는 본 발명에 따른 다이 어태치 장비를 나타낸 단면도이고, 도 1e는 본 발명에 따른 칩 인식부가 구비된 픽업 러버와 콜릿을 나타낸 평면도이다.
도 1a 내지 도 1e에 도시한 바와 같이, 본 발명에 따른 다이 어태치 장 비(160)는 본드 헤드 유닛(155)과, 상기 본드 헤드 유닛(155)의 이송을 위한 이송 유닛(미도시)과, 상기 본드 헤드 유닛(155)의 일측 측면에 장착된 칩 인식 카메라(170)를 포함한다. 상기 본드 헤드 유닛(155)은 그 저면에 콜릿(130)과, 상기 콜릿(130)의 하면에 부착된 픽업 러버(120)를 더 포함한다.
상기 콜릿(130)과 픽업 러버(120)에는 서로 대응되는 위치로 제1 홀(H1)과 제2 홀(H2)이 각각 구비된다. 상기 제1 및 제2 홀(H1, H2)은 적어도 하나 이상을 구비하는 것이 바람직하며, 그 수에 있어서는 다양하게 적용할 수 있다.
특히, 상기 제1 및 제2 홀(H1, H2)은 반도체 칩(150)에 구비된 얼라인 마크(152)의 위치를 인식하는 기능을 한다. 상기 얼라인 마크(152)는 반도체 칩(150)의 가장자리에 형성된 패턴으로, 일 예로 본딩패드(미도시)들과 동일 물질이 이용될 수 있다. 이러한 제1 및 제2 홀(H1, H2)은 콜릿(130)과 픽업 러버(120)의 일정 부분을 각각 제거하는 것을 통해 제작되며, 그 크기에 있어서는 얼라인 마크(152)를 인식할 수 있는 면적을 확보하는 것으로 충분하다.
또한, 상기 본드 헤드 유닛(155)의 내부로는 반도체 칩(150)을 픽업하기 위한 배큠 라인(140)이 더 구비된다. 상기 콜릿(130)과 픽업 러버(120)에는 배큠을 흡일할 수 있는 배큠 홈(142)과 배큠 홀(144)이 더 구비된다. 따라서, 특정 반도체 칩(150)의 픽업시, 배큠 라인(140), 배큠 홈(142) 및 배큠 홀(144)을 이용하여 진공을 잡아준 상태에서 특정 반도체 칩(150)을 픽업한 후 픽업된 반도체 칩(150)을 이송하고자 하는 위치로 이송하는 것이 가능해진다.
상기 칩 인식 카메라(170)는 칩 인식부인 제1 및 제2 홀(H1, H2)을 통해 얼 라인 마크(152)의 위치를 인식하게 된다. 따라서, 반도체 칩(150)의 픽업시, 또는 픽업된 반도체 칩(150)을 기판 스테이지(미도시)로 이송한 후에 발생하는 위치 공차에 따른 미스-얼라인을 보정하는 것이 가능해진다.
이 때, 상기 제1 및 제2 홀(H1, H2)은 그 내부에 투명한 재질의 물질을 채워 넣은 구조, 또는 제1 및 제2 홀(H1, H2)을 구비하지 않고 콜릿(130)과 픽업 러버(120)를 투명한 재질로 형성하는 방법이 적용될 수 있다.
도 2a는 제1 홀과 제2 홀의 내부 공간에 투명한 재질의 물질을 채워 넣은 콜릿과 픽업 러버를 나타낸 평면도이고, 도 2b는 투명한 재질로 이루어진 콜릿과 픽업 러버를 나타낸 평면도로, 이를 참조로 설명하도록 한다.
우선, 도 2a에 도시한 바와 같이, 제1 홀(H1)이 구비된 콜릿(130)과 제2 홀(H2)이 구비된 픽업 러버(120)에 있어서, 상기 제1 및 제2 홀(H1, H2)의 내부 공간을 투명한 재질의 투명 매립제(174)로 충진한다. 일 예로, 상기 투명 매립제(174)는 플라스틱이나 고분자 물질 중 어느 하나가 이용될 수 있다.
상기 제1 및 제2 홀(H1, H2)에 투명 매립제(174)를 채워넣을 경우, 제1 및 제2 홀(H1, H2)만이 구비된 콜릿(130) 및 픽업 러버(120)에 비해 반도체 칩을 기판에 부착하는 공정시, 보다 균일한 압력이 가해질 수 있다.
또한, 도 2b에 도시한 바와 같이, 콜릿(130)과 픽업 러버(120)를 투명한 재질의 물질로 제작한 것을 나타낸 것이다. 이러한 구성은 콜릿(130)과 픽업 러버(120)가 투명한 재질로 이루어지기 때문에, 홀을 설계할 필요 없이 바로 칩 인식 카메라로 반도체 칩의 얼라인 마크를 인식하는 것이 가능해진다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 다이 어태치 장비를 이용한 어태치 방법을 설명하도록 한다.
도 3a 내지 도 3c는 본 발명에 따른 다이 어태치 장비를 이용한 다이 어태치 방법을 공정 순서에 따라 순차적으로 나타낸 공정 사시도이다.
도 3a에 도시한 바와 같이, 쏘잉 공정을 통해 다수의 반도체 칩으로 분리된 웨이퍼(112)가 안착된 웨이퍼 스테이지(110)의 상부로 다이 어태치 장비(160)를 위치 정렬시킨다. 이 때, 상기 다이 어태치 장비(160)는 본드 헤드 유닛(155)과, 상기 본드 헤드 유닛(155)의 이송을 위한 이송 유닛(미도시)과, 상기 본드 헤드 유닛(155)의 일 측면에 장착된 제3 카메라(170)를 포함한다.
상기 본드 헤드 유닛(155)은 그 저면에 콜릿(도 2a의 130)과, 상기 콜릿의 하면에 부착된 픽업 러버(도 2b의 120)를 더 포함한다. 상기 콜릿과 픽업 러버에는 서로 대응되는 위치로 제1 홀 및 제2 홀(도 2d의 H1, H2)이 각각 구비된다.
또한, 상기 웨이퍼 스테이지(110)의 하부로는 이를 고정하는 제1 테이블(100)이 더 장착된다. 상기 제1 테이블(100)의 일측으로는 제2 테이블(102)이 위치하고, 상기 제2 테이블(102)의 상면에는 기판(116)을 안착하는 기판 스테이지(114)가 위치한다.
상기 기판 스테이지(114)의 일측에는 제1 카메라(166)와 제2 카메라(168)의 이송 및 고정을 위한 카메라 고정부재(172)가 더 구비될 수 있다. 상기 제1 카메라(166)는 픽업 전 반도체 칩의 위치를 인식하는 기능을 하고, 제2 카메라(168)는 픽업된 반도체 칩이 부착될 기판(116)의 위치를 인식하는 기능을 한다.
다음으로, 상기 웨이퍼 스테이지(110)의 상부로 다이 어태치 장비(160)가 위치 정렬되면, 상기 제1 카메라(166)를 이용하여 픽업할 반도체 칩의 위치를 인식하는 단계를 진행한다.
도 3b에 도시한 바와 같이, 픽업할 반도체 칩의 위치가 정해지면, 본드 헤드 유닛(155)을 이용하여 해당 반도체 칩(150)을 픽업한다. 이 때, 본 발명에서는 반도체 칩(150)에 구비된 얼라인 마크(도 2c의 152)를 제1 및 제2 홀을 통해 제3 카메라(170)로 인식한 후, 본드 헤드 유닛(155)의 X, Y, θ값을 조절하여 반도체 칩(150)을 픽업하게 된다. 상기 반도체 칩(150)의 픽업시 X, Y, θ값은 전산 매체에 저장된다.
다음으로, 도 3c에 도시한 바와 같이, 상기 픽업된 반도체 칩(150)을 기판 스테이지(114)로 이송한다. 다음으로, 상기 픽업된 반도체 칩(150)이 기판(116) 상부로 위치 정렬되면, 상기 본드 헤드 유닛(155)에 장착된 제3 카메라(170)를 이용하여 픽업된 반도체 칩(150)의 위치를 보정하는 단계를 진행한다.
이 때, 상기 제3 카메라(170)는 반도체 칩(150)의 픽업시와, 픽업된 반도체 칩(150)을 기판 스테이지(114)로 이송하는 과정에서 발생된 위치 공차를 바로 잡아주기 위해 추가적으로 장착한 칩 인식 카메라이다.
즉, 픽업된 반도체 칩(150)이 기판 스테이지(114)로 이송되면, 제3 카메라(170)를 이용하여 X, Y, θ의 좌표값을 측정한다. 이 때, 반도체 칩(150)의 픽업시 또는 기판 스테이지(114)로의 이송 과정에서 발생한 위치 공차를 본드 헤드 유닛(155)을 이용하여 보정하게 된다. 따라서, 칩 인식 카메라인 제3 카메라(170) 의 추가 장착으로, 반도체 칩(150)의 픽업시와 기판 스테이지(114)로의 이송이나 이송 후에 발생된 위치 변동에 따른 공차를 보정하는 것이 가능해진다.
다음으로, 픽업된 반도체 칩(150)이 부착될 기판(116)의 위치를 제2 카메라(166)로 인식한 후, 위치 공차의 보정 작업이 완료된 반도체 칩(150)을 기판(116)에 부착한다.
이 때, 픽업된 반도체 칩(150)의 위치 공차를 보정하는 단계에 앞서 픽업된 반도체 칩(150)이 부착될 기판(116)의 위치를 제2 카메라(166)로 먼저 인식하고, 제3 카메라(170)로 위치 공차를 보정하는 것도 무방하다.
이러한 다이 어태치 장비(160)를 이용한 다이 어태치 공정은 적어도 하나 이상의 반도체 칩(150)을 일련의 반복 작업을 통해 기판(116)에 부착하는 것을 통해 이루어진다.
따라서, 본 발명에서는 반도체 칩의 픽업시 제3 카메라를 이용하여 1차 인식하고, 기판 스테이지로의 이송후 2차 인식하는 것을 통해 반도체 칩의 픽업시와 기판 스테이지로의 이송시 발생하는 위치 공차를 보정하는 것이 가능한바, 다이 어태치 공정의 신뢰성을 향상시킬 수 있는 효과가 있다.
특히, 픽업 러버와 접하는 면에 본딩패드들이 구비된 페이스 업 타입에 적용할 경우 보다 정밀도가 높은 다이 어태치 공정을 진행할 수 있다. 또한, 칩 인식부와 이를 인식하는 칩 인식 카메라의 도입으로 보다 정밀한 위치 제어가 가능한 장점으로 셋업 시간을 단축시킬 수 있는 효과가 있다.
나아가, 정밀한 위치 정렬을 요구하는 플립 칩 패키지, 계단형의 스택 패키 지 및 지그재그 타입의 스택 패키지의 제작에 적극적으로 대응할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a는 본 발명에 따른 다이 어태치 장비를 나타낸 사시도.
도 1b는 다이 어태치 장비가 반도체 칩을 픽업한 상태를 나타낸 사시도.
도 1c는 반도체 칩을 나타낸 평면도.
도 1d는 본 발명에 따른 다이 어태치 장비를 나타낸 단면도.
도 1e는 본 발명에 따른 칩 인식부가 구비된 픽업 러버와 콜릿을 나타낸 평면도.
도 2a는 제1 홀과 제2 홀의 내부 공간에 투명한 재질의 물질을 채워 넣은 콜릿과 픽업 러버를 나타낸 평면도.
도 2b는 투명한 재질로 이루어진 콜릿과 픽업 러버를 나타낸 평면도.
도 3a 내지 도 3c는 본 발명에 따른 다이 어태치 장비를 이용한 다이 어태치 방법을 공정 순서에 따라 순차적으로 나타낸 공정 사시도.
Claims (7)
- 반도체 칩을 인식할 수 있는 칩 인식부가 구비된 콜릿과 픽업 러버를 포함하는 본드 헤드 유닛;상기 본드 헤드 유닛의 일면에 장착된 칩 인식 카메라; 및상기 본드 헤드 유닛을 이송하는 이송 유닛;을 포함하는 다이 어태치 장비.
- 제 1 항에 있어서,상기 칩 인식부는 상기 콜릿에 구비된 제1 홀과, 상기 콜릿의 하면에 부착되며, 상기 제1 홀과 대응된 위치로 상기 픽업 러버에 구비된 제2 홀인 것을 특징으로 하는 다이 어태치 장비.
- 제 2 항에 있어서,상기 제1 및 제2 홀은 적어도 하나 이상 구비된 것을 특징으로 하는 다이 어태치 장비.
- 제 2 항에 있어서,상기 제1 홀과 제2 홀의 내부 공간에 채워진 투명 매립제를 더 포함하는 것을 특징으로 하는 다이 어태치 장비.
- 제 4 항에 있어서,상기 투명 매립제는 플라스틱이나 고분자 물질 중 어느 하나인 것을 특징으로 하는 다이 어태치 장비.
- 제 1 항에 있어서,상기 본드 헤드 유닛은 내부 공간에 배큠 라인이 더 구비된 것을 특징으로 하는 다이 어태치 장비.
- 제 6 항에 있어서,상기 콜릿은 상기 배큠 라인과 연결된 배큠 홈이 구비되고, 상기 픽업 러버는 배큠 홈과 연결된 배큠 홀이 더 구비된 것을 특징으로 하는 다이 어태치 장비.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090042624A KR20100123412A (ko) | 2009-05-15 | 2009-05-15 | 다이 어태치 장비 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090042624A KR20100123412A (ko) | 2009-05-15 | 2009-05-15 | 다이 어태치 장비 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100123412A true KR20100123412A (ko) | 2010-11-24 |
Family
ID=43408094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090042624A KR20100123412A (ko) | 2009-05-15 | 2009-05-15 | 다이 어태치 장비 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100123412A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109521583A (zh) * | 2017-09-19 | 2019-03-26 | 三星显示有限公司 | 用于制造显示装置的设备和方法 |
-
2009
- 2009-05-15 KR KR1020090042624A patent/KR20100123412A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109521583A (zh) * | 2017-09-19 | 2019-03-26 | 三星显示有限公司 | 用于制造显示装置的设备和方法 |
KR20190032707A (ko) * | 2017-09-19 | 2019-03-28 | 삼성디스플레이 주식회사 | 표시 장치의 제조 장치 및 표시 장치의 제조 방법 |
US11637034B2 (en) | 2017-09-19 | 2023-04-25 | Samsung Display Co., Ltd. | Apparatus and method for manufacturing display device |
CN109521583B (zh) * | 2017-09-19 | 2023-10-03 | 三星显示有限公司 | 用于制造显示装置的设备和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050007144A (ko) | 반도체장치의 제조방법 및 그것에 이용되는 반도체 제조장치 | |
JP4696227B2 (ja) | 半導体装置の製造方法 | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
US7960837B2 (en) | Semiconductor package | |
US8318548B2 (en) | Method for manufacturing semiconductor device | |
US7939382B2 (en) | Method of fabricating a semiconductor package having through holes for molding back side of package | |
JP2008103390A (ja) | 半導体装置の製造方法 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
KR20100123412A (ko) | 다이 어태치 장비 | |
TWI565008B (zh) | 半導體元件封裝結構及其形成方法 | |
TWI651827B (zh) | 無基板封裝結構 | |
US11502042B2 (en) | Processing of one or more carrier bodies and electronic components by multiple alignment | |
US20020121708A1 (en) | Method of manufacturing semiconductor device | |
US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
JP2007142128A (ja) | 半導体装置およびその製造方法 | |
CN110993631A (zh) | 一种基于背照式图像传感器芯片的封装方法 | |
KR100650769B1 (ko) | 적층형 패키지 | |
US20020052104A1 (en) | Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof | |
US20220068865A1 (en) | Semiconductor package and manufacturing method of the same | |
KR100788113B1 (ko) | 반도체 장치 제조용 금형 구조 | |
KR200211280Y1 (ko) | 반도체다이본딩장비의중간포켓 | |
KR20100100150A (ko) | 솔더볼 마운팅 장치 | |
KR100295673B1 (ko) | 티씨피용리드본딩장치 | |
JP2008004945A (ja) | 半導体チップボンディング方法 | |
KR20120039184A (ko) | 칩 스택 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |