KR20100113384A - Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자 - Google Patents

Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자 Download PDF

Info

Publication number
KR20100113384A
KR20100113384A KR1020090031936A KR20090031936A KR20100113384A KR 20100113384 A KR20100113384 A KR 20100113384A KR 1020090031936 A KR1020090031936 A KR 1020090031936A KR 20090031936 A KR20090031936 A KR 20090031936A KR 20100113384 A KR20100113384 A KR 20100113384A
Authority
KR
South Korea
Prior art keywords
led chip
film
wafer substrate
uneven
chip element
Prior art date
Application number
KR1020090031936A
Other languages
English (en)
Other versions
KR101075940B1 (ko
Inventor
윤무영
Original Assignee
윤무영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤무영 filed Critical 윤무영
Priority to KR1020090031936A priority Critical patent/KR101075940B1/ko
Publication of KR20100113384A publication Critical patent/KR20100113384A/ko
Application granted granted Critical
Publication of KR101075940B1 publication Critical patent/KR101075940B1/ko

Links

Images

Landscapes

  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 의하면, LED 칩 소자의 표면에 요철(凹凸) 피치가 300nm이하의 회절격자구조 (回折格子構造)를 형성시킨 것을 특징으로 하는 LED 칩 소자의 구조와 이의 제조방법 및 그에 의해 얻어지는 LED 칩 소자가 제공된다.
Figure P1020090031936
LED, 요철, 회절, 나노

Description

ＬＥＤ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ＬＥＤ 칩 소자{LED CHIP DEVICE STRUCTURE, METHOD FOR MANUFACTURING THE SAME, AND LED CHIP DEVICE OBTAINED BY THE METHOD}
본 발명은 LED 칩 소자의 발광 효율을 높일 수 있는 LED 칩 소자의 구조, 그의 제조방법 및 그에 의해 얻어진 LED 칩 소자에 관한 것이다.
LED 칩 소자(chip device)의 발광 효율을 높이는 방책으로 주로 칩 소자 구조개량이나 발색재의 재료개량, 기판 반사성능의 개량 등의 방법이 개발되었고, 칩 소자의 재료 개량이 주였다.
그러나, LED 칩 소자 표면의 개질 방법은 그다지 유효한 개발이 진행되지 않았다. 칩 소자의 표면 개량에는 칩 소자 표면을 조화(粗化)하여 표면적을 높이는 것에 의한 효율 향상 등이 이미 일반화 되어 있다.
본 발명은 칩 표면을 개질 하는 것으로 종래 기술에서는 얻을 수 없었던 광속(光束) 출광 효율이 높은 LED 칩 소자의 구조와 그 제조방법을 제공할 수 있는 것이다.
본 발명의 목적은 LED 칩 소자가 되는 웨이퍼 기판의 표면에 요철 피치가 300nm이하의 대략적으로 직방체 또는 입방체 또는 원통 등의 회절격자구조를 설계하는 것으로 LED 칩 소자에서 출광되는 광선의 출광효율을 높일 수 있는 구조와 그 제조법 및 그에 의해 얻어진 LED 칩 소자를 제공 하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따른 LED 칩 소자의 구조의 구성은, LED 칩 소자의 표면에 요철(凹凸) 피치가 300nm이하의 회절격자구조 (回折格子構造)를 형성된다.
바람직하게는, 상기 요철은 직방체, 입방체 및 원통으로 이루어지는 군으로부터 선택되는 어느 하나의 형상을 갖는다.
바람직하게는, 상기 회절격자구조는 GaP 웨이퍼 기판상에 형성된다.
바람직하게는, 상기 LED는 AlGaAs의 적색 LED에 적용될 수 있다.
본 발명의 다른 측면에 따른 LED 칩 소자 구조의 제조방법은,
(a) 피치가 300nm이하가 되는 요철 형상이 다수 연속하여 형성되는 롤 전사형을 만드는 단계;
(b) 상기 롤 전사형 면에 가공된 요철 형상을 플라스틱 필름에 전사시켜 피요철 전사 필름을 만드는 단계;
(c) 상기 (b) 단계에서 만들어진 피요철 전사 필름의 요철 형상면에 UV경화형 등의 감광성 재료를 도포한 후, 건조시켜 층을 형성시켜 레지스트용 적층 필름을 만드는 단계;
(d) 상기 (c) 단계에서 만들어진 레지스트용 적층 필름을 LED 칩 소자가 되는 웨이퍼 기판상에 적층하고, 상기 레지스트용 적층 필름의 외측에서 UV를 조사하여 상기 감광성 재료를 경화시키고, 상기 피요철 전사 필름을 상기 경화된 감광성 재료로부터 박리하여 상기 LED 칩 소자가 되는 웨이퍼 기판상에 요철 형상 구조의 감광성 재료 경화층을 형성하는 단계; 및
(e) 상기 요철 형상의 감광성 경화층이 형성되어 있는 LED 칩 소자가 되는 웨이퍼 기판에 요철 형상을 500nm 이하의 깊이까지 에칭하고, 에칭 후 불필요한 감광성 재료는 제거하여 LED 칩 소자가 되는 웨이퍼 기판상에 요철 피치가 300nm 이하의 회절격자 구조를 형성하는 단계를 포함한다.
바람직하게는, 상기 요철 형상은 직방체, 입방체 및 원통으로 이루어지는 군으로부터 선택되는 어느 하나이다.
바람직하게는, 상기 (b) 단계에서, 상기 플라스틱 필름은 폴리올레핀, 폴리염화비닐 및 2축 연신 폴리에칠렌 텔레프탈레이트로 이루어지는 군으로부터 선택된 어느 하나의 재질로 이루어진다.
바람직하게는, 상기 (c) 단계에서, 상기 감광성 재료의 면에 이형 필름을 피복하고, 상기 (d) 단계에서 상기 웨이퍼 기판 상에 적층하기 전 상기 이형 필름을 벗겨낸다.
바람직하게는, 상기 (b) 단계는, 피전사 필름상에 UV 경화수지를 도포시켜, 상기 롤 전사형으로 상기 피전사 필름상에 도포시킨 UV 경화수지의 면을 접촉시킨 상태에서, 상기 롤 전사형과 접촉되어 있는 상기 피전사 필름 면의 반대면에서 UV조사하여 상기 피전사 필름 면에 상기 요철 형상의 반대 형상을 연속적으로 전사시켜 피요철 전사 필름을 만든다.
바람직하게는, 상기 UV 경화수지는 롤 코터(Roll coater)도포, 스핀 코터(Spin coater)도포, 스프레이(Spray)도포, 디핑 코터(Diping coater)도포, 와이어 바 코터(Wire bar coater)도포, 그라비아 코터(Gravure coater)도포 및 에어 나이프 코터(Air knife coater)도포로 이루어지는 군으로부터 선택된 어느 하나의 방법을 이용하여 도포된다.
바람직하게는, 상기 UV 경화수지는, UA1(우레탄계 올리고머(평균분자량: 7,000)) 50중량부, 4EG-A(테트라 에칠렌 글리코올 디아크릴레이트(2관능 모노머)) 50중량부, 및 광개시제(1-하이드록시 싸이클로 헥실 페닐 케톤) 2중량부를 포함한다.
바람직하게는, 상기 (d) 단계에서, 상기 에칭은 반응성 이온 에칭 장치를 이용하여 수행된다.
바람직하게는, 상기 (d) 단계에서, 상기 불필요한 감광성 재료는 세정 또는 O2 가스를 이용한 ICP-RIE 공정에 의해 제거된다.
바람직하게는, 상기 감광성 재료는 네가티브(negative)형재 또는 포지티브(positive)형재의 폴리머이다.
바람직하게는, 상기 폴리머는 스틸렌, 메칠 메타크릴레이트, 에칠 아크릴레이트, 아크릴산, 글리시딜 메타크릴레이트공중합 수지를 이용한 폴리머 A이다.
바람직하게는, 상기 감광성 재료는, 폴리머 A 70 중량부, 펜타에리스리톨 테트라 아크릴레이트(모노머) 30중량부, Irgacure 369(개시제) 2.2중량부, N, N-테트라에칠-4, 4′-디아미노벤조페논(개시제) 2.2중량부, 프로필렌 글리코올모노메칠에테르(용제) 492중량부, p-메톡시페놀(중합금지제) 0.1중량부 및 퍼플루오르 알킬알콕실레이트(계면활성제) 0.01 중량부를 포함한다.
본 발명의 또 다른 측면에 따른 LED 칩 소자는 위에 기재된 방법에 의해 얻어진 LED 칩 소자 구조를 갖는 웨이퍼 기판을 소정 크기로 재단하여 얻어진다.
롤 전사형의 표면에 형성된 적어도 높이 300nm이하, 피치 300nm이하가 되는 개략적으로 직방체, 입방체 또는 원통 등의 요 또는 철 형상이 다수개 연속하여 배치되는 개략적으로 직방체, 입방체 또는 원통 등의 요 또는 철 형상은 LED 칩 소자가 되는 웨이퍼 기판에 형성되는 회절격자구조의 형상과 달라지고, LED 칩 소자용 웨이퍼 기판상에 형성되는 회절격자의 소정 깊이보다 얕은 것이 된다. 반응성 이온 에칭은 드라이 에칭으로 분류되는 미세가공기술의 하나이다.
원리로는 반응실 내에서 에칭 가스에 전자파 등을 부여하여 플라즈마화 시키고, 동시에 시료를 둔 음극에 고주파전압을 인가한다. 그렇게 하면 시료와 플라즈마 사이에 자기 바이어스 전위가 발생하고, 플라즈마 속에 이온이나 라디칼(radical)種이 시료 방향으로 가속되어 충돌한다. 그 때 이온에 의한 스퍼터링과 에칭 가스의 화학반응이 동시에 일어나고, 미세가공에 적합한 높은 정도에서의 에 칭이 이루어진다.
RIE 에칭 가스로는 4불화탄소 CF4를 베이스로, 불소와 반응하기 쉬우며 그 반응생성물이 휘발성 즉 쉽게 탈리(脫離)될 것으로 기대되는 H2를 첨가하고, CF4가스에 대한 H2 가스의 유량혼합비를 바꾸어 레지스트막과 SiO2막 각 각의 에칭 속도를 변화시킬 수 있다. 또 레지스트재가 되는 감광성 재료는 일반적인 UV경화수지를 이용할 수 있다.
RIE에칭 가스의 4불화탄소 CF4에 대해 H2가스 유량혼합비가 약 30%이상으로 하면 레지스트 막이 거의 에칭되지 않게 된다. 즉 에칭 저지마스크가 되는 유전체 막에 비해 보다 얇은 레지스트 막을 이용해도 레지스트 패턴의 고정도 전사가 가능하다는 것을 의미한다.
또, 레지스트 막의 요철 깊이보다 SiO2막에 에칭된 요철 형상 깊이는 보다 깊은 것을 형성 시킬 수 있다.
본 발명은 LED 칩 소자가 되는 웨이퍼 기판에 이미 롤 가공으로 연속적으로 제조된 피전사 적층 필름(감광성 재료 도포품)을 LED 칩 소자가 되는 웨이퍼 기판 상에 라미네이트 및 UV경화시키는 것으로 종래의 포토마스크(Photo mask)방식에 비해 공정을 대폭 단축할 수 있고, 간결한 공정으로 RIE처리를 위한 레지스트 막을 형성시키는 것이다.
이 LED 칩 소자가 되는 웨이퍼 기판상에 형성된 레지스트막에 RIE처리하는 것으로 ELD 칩 소자용 웨이퍼 기판의 표면에는 회절격자구조가 형성된다. 본 발명은 요철 피치가 300nm이하의 개략적으로 직방체, 입방체 또는 원통 등의 회절격자구조를 LED 칩 소자가 되는 웨이퍼 기판 상에 간단하게 형성 시킬 수 있는 것이다.
이 회절격자에 의해 뒤에서 설명하는 1차 회절광으로써 LED 칩 소자에서 출광되는 광선량을 증가시킬 수 있기 때문에, LED의 출광 효율을 올릴 수 있는 것이다.
본 발명으로 LED 칩 소자가 되는 웨이퍼 기판(7)상에 반복하여 정도가 양호하고 또한 간단한 공정으로 회절격자구조(9)를 형성시키는 것이 가능하게 되고, GaP형의 LED 칩 소자(26)의 가공면에서의 출광 효율을 2.3배 높일 수 있는 구조와 그 제조방법을 제공할 수 있다.
도면을 이용하여 본 발명을 설명한다.
도 1은 본 발명의 롤 전사형(1)을 나타낸 것이다. 형상은 요가 되든, 철이든 좋지만, 본 설명은 요 형상으로 기재한다. 요의 깊이와 형상은 RIE의 조건에 따라서도 달라지기 때문에 사전에 실험으로 형상을 설정할 필요가 있다. 이것은 본 발명의 주제는 아니기 때문에 생략한다.
도 2에 롤 전사형(1)을 제작하기까지의 개요공정도를 기재한다.
요철 형상은 Si 웨이퍼 기판(27)에 전자선 레지스트(ZEP520 : JAPAN ZEON)를 스핀코팅(spin coating)하고 소정 두께의 레지스트막(6)을 형성시킨다.
다음으로 Electron Beam Recorder(EBR)장치를 이용하여 패턴을 묘화(苗畵)한다. 패턴은 도 3에 표시한 것처럼 직경 100nm, 피치 200nm, 두께 100nm의 도트(Dot)를 형성시켰다. 이 형상은 개략적으로 직방체 또는 입방체라도 좋다.
다음으로 레지스트막(6)을 디핑(diping) 법으로 현상했다. 재료는 ZED-N50(Japan Zeon)를 이용했다.
다음으로 Inductively Coupled Plasma (ICP) RIE장치(8)을 이용하여 원통 등의 요 형상을 형성시킨다.
에칭 조건은 CF4가스를 이용한 ICP-RIE 프로세스로 Si 웨이퍼 기판(27)상에 원통 등의 요 형상을 형성시켰다. 프로세스는 30sccm, 압력은 0.5Pa, 에칭파워(Etching power)는 80W로 했다.
ICP-RIE장치(8)로 100nm원통의 깊이가 400nm가 되도록 Si 웨이퍼 기판(27)에 에칭한다. 400nm에칭한 후, 레지스트막(6)은 O2가스를 이용한 ICP-RIE프로세스로 제거한다.
Si 웨이퍼 기판(27)상에 형성된 원통 등의 요 형면에 무전해 도금법(54)로 Ag층(28)을 형성시키고, Ni전기도금법의 도전층으로 한다.
Si 웨이퍼 기판(27)에 무전해 도금법으로 Ag층(28)을 형성 시킨 것을 Ni전주조(36)에 넣고, Ni전기도금을 한다. 이 Ni전기도금으로 소정 두께의 Ni전주층(37)이 형성되었다면 Ni전주조(36)에서 Si 웨이퍼 기판(27)을 꺼낸다. Ni전주층(37)의 전주이면의 요철(30)은 다이아몬드 바이트 평면 가공기(31)로 깎고, Ni전주층(37) 의 도금이면요철(30)을 평활하게 함과 함께 Ni전주층(37)을 소정의 일정 두께로 한다. 그 후 Ni전주층(37)을 Si웨이퍼 기판(27)에서 박리하고, 마스터 전주형(29)을 제작한다. 이 조작을 반복하여 소정 매수의 마스터 전주형(29)은 표면을 연마, 평활하게 한 유리 기판(32)에 위치시키고 에폭시 등의 열경화형 접착제 등으로 접착 고정한다.
그것을 다시, Ni전주조(36)에 넣고 소정 두께로 Ni전주층(37)을 형성시킨다.마스터 전주형(29) 제작과 동일하게 Ni전주층(37)의 전주이면 요철(30)을 다이아몬드 바이트 평면가공기로 깎고, 전주이면을 평활하게 함과 함께 Ni전주층(37)을 소정의 일정 두께로 한다.
이것으로 제작된 롤 전사형(1)이 되는 띠 상의 Ni전주층(37)의 단말(端末)을 용접하고, 도 1에서 표시한 것 같은 띠 상의 롤 전사형(1)을 제작한다.
도 3에 롤 전사형 면에 실시한 요 형상(38)의 범례 형상을 표시한다.
이 롤 전사형의 요철형상(38)은 LED 칩 소자가 되는 웨이퍼 기판(7)에 형성되는 회절격자구조(9)보다 깊이가 얕은 것이 된다.
이것으로 앞에서 기재한 것처럼 RIE의 에칭가스 선택으로 레지스트막(6)이 거의 에칭되지 않게 된다. 즉, 레지스트막(6)의 요철 깊이보다 SiO2막에 에칭된 요철 형상 깊이는 보다 깊은 것을 형성시킬 수 있기 때문이다.
다음으로 피요철 전사 필름(4)를 만드는 공정을 설명한다.
피요철 전사 필름(4)로 이용되는 플라스틱 필름(2)는 변형 가능하고 화학적, 열적으로 안정된 것이 바람직하다. 플라스틱 필름(2)의 재질 예로는 폴리 올레핀, 폴리염화비닐이나 2축연신 폴리에칠렌 텔레프탈레이트 등이 있다. 이들 중에서도 가장 바람직한 것은 치수 안정성이 뛰어난 2축 연신 폴리에칠렌 텔레프탈레이트이다.
도 4는 피요철 전사 필름(4)를 제조하는 장치를 표시한 것이다.
도면 중 (2)는 공급된 플라스틱 필름, (16)은 UV경화수지공급장치를 나타낸다. 이 장치는 플라스틱 필름(2)에 도포할 UV수지(3)을 일정량, 정확하게 공급하는 장치이다. (10)은 이송 속도 제어 롤, (1)은 롤 전사형을 나타낸다. (12)는 UV램프를 가리키고, UV경화수지(3)을 경화시키기 위한 것이다. (17)은 UV경화수지 갭(gap) 롤로 UV경화수지(3)의 도포량을 일정하게 하기 위한 것이다. 또 (11a, 11b)는 갭제어롤을 가리키고, 피요철 전사 필름(4)에 도포된 UV경화수지(3)을 균일한 두께로 하기 위한 것이다. (15)는 갭판을 가리킨다. 이것은 UV경화수지(3)의 두께를 더 균일하게 하기 위한 것이다. (13)은 인장(tension)측의 권취 속도 제어 롤, (14)는 권취장치를 가리킨다.
상기 롤 전사형(1)은 Ni도금법으로 만들어진 띠 형상이고, 플라스틱 필름(2)의 이송 속도에 동조한 속도로 되어 있다. 이 롤 전사형(1)의 표면에는 도 3에서 표시한 것과 같은 요 형상이 설계되어 있다.
상기 플라스틱 필름(2)는 이송속도제어롤(10)을 거쳐 속도 제어되면서 장치 내에 반송되고, UV경화수지공급장치(16)로 플라스틱 필름(2)면에 UV경화수지(3)가 균일하게 도포된다. 롤 전사형(1) 및 플라스틱 필름(2)는 갭제어롤(11a, 11b) 및 갭판(15)으로 끼인 상태로 UV경화수지(3)가 도포된 플라스틱 필름(2)의 반대면에서 UV램프(12)로 조사하고, UV경화수지(3)을 UV경화시겼다. 이것으로 피요철 전사 필름(4)를 연속적으로 제조할 수 있다.
이 실시 형태에 관한 제조방법으로 피요철 전사 필름(4)면에 롤 전사형(1)의 요철형상(38)을 정확하게 성형할 수 있기 때문에, 뒤에 사용하는 RIE장치(8)의 레지스트막(6) 두께의 정도를 높여 결과적으로 LED 칩 소자용 웨이퍼 기판(7)상에 형성되는 회절격자구조(9)의 재현성을 높일 수 있다.
본 발명에서 플라스틱 필름(2) 재질적으로는 폴리올레핀, 폴리염화비닐이나 2축 연신 폴리에칠렌 텔레프탈레이트 등이 있다.
UV경화수지(3)은 광개시제나 에칠렌성 2중결합을 가진 모노머 등을 미리 첨가할 수 있다. 또 감광 타입으로서는 네가티브형재 또는 포지티브형재 어느 쪽도 좋다.
본 발명에서 이용한 UV경화수지(3)의 도포방법으로는 롤 코터(Roll coater)도포, 스핀 코터(Spin coater)도포, 스프레이(Spray)도포, 디핑 코터(Diping coater)도포, 와이어 바 코터(Wire bar coater)도포, 그라비아 코터(Gravure coater)도포, 에어 나이프 코터(Air knife coater)도포 등이 있다.
도 5는 본 발명에서 피요철 전사 필름(4) 적층체의 일례를 나타낸 단면도이다. 플라스틱 필름(2) 상에 요철 형상이 전사된 요철 UV경화수지층(18)이 적층되어 있다.
상기의 전사용 적층체에서 요철 UV경화수지층(18)로서는 변형 가능한 유기 중합체, 그것을 포함한 조성물 등을 이용할 수 있지만, 바람직한 것은 필름상으로 권취 가능한 유기중합체 또는 그 조성물을 이용한다.
요철 UV경화수지층(18)은 경도, 굴절율, 분광투과율은 특별히 제한하지 않는다.
UV경화수지(3)은 시판하고 있는 감광 타입의 네가티브형재 또는 포지티브형재 어느 쪽도 사용할 수 있다. 예로는 다음과 같은 성분을 이용할 수 있다.
표 1. UV경화수지의 조성
성분 비율(중량부)
UA1(우레탄系올리고머(평균분자량:7,000)) 50중량부
4EG-A(테트라 에칠렌 글리코올 디아크릴레이트
(Kyoeishya, 2관능모노머))		 50중량부
광개시제(1-하이드록시싸이클로헥실페닐케톤
(Chiba specialty chemicals, 상품명;Irgacure184))		 2중량부
이것으로 얻은 피요철 전사 필름(4)을 이용하고, 다음 공정에서는 이 요철 UV경화수지층(18)면에 감광성재 재료(5)를 도포한다.
도포하는 감광성 재료의 폴리머로는 시판하고 있는 네가티브형재 또는 포지티브형재 어느 쪽도 사용할 수 있다.
폴리머의 예로는 스틸렌, 메칠메타크릴레이트, 에칠아크릴레이트, 아크릴산, 글리시딜 메타크릴레이트공중합 수지를 이용한(폴리머 A). 분자량은 약 35000, 산가(酸價)는 110이다. 부는 중량부(이하 동일)
표 2. 감광성재료배합액
성분 비율
폴리머A 70중량부
펜타에리스리톨 테트라아크릴레이트(모노머) 30중량부
Irgacure 369
(Chiba specialty Chemicals 상품명)(개시제)		 2.2중량부
N,N-테트라에칠-4,4′-디아미노벤조페논(개시제) 2.2중량부
프로필렌글리코올모노메칠에테르(용제) 492중량부
p-메톡시페놀(중합금지제) 0.1중량부
퍼플루오르알킬알콕실레이트(계면활성제) 0.01중량부
피요철 전사 필름(4)의 요철 UV경화수지층(18)에 하기의 감광성 재료(5)가 되는 배합액을 콤마코터(Comma coater)로 평균 막두께가 1㎛이하의 막두께가 되도록 도포하고, 그 후 건조시킨다. 건조 후에는 먼지 부착이나 스크래치 방지 목적으로 폴리에칠렌필름 등의 보호 필름(19)을 피복한다.
이것으로 도 6에 표시한 단면구조의 RIE레지스트용 적층 필름(20)을 연속적으로 제조할 수 있다.
이 RIE레지스트용 적층 필름(20)의 보호필름(19)를 벗기고, LED 칩 소자가 되는 웨이퍼 기판(7)상에 RIE 레지스트용 적층 필름(20)의 감광성 재료(5)면이 LED 칩 소자가 되는 웨이퍼 기판(7)에 접하도록 라미네이터기를 이용하여 라미네이트 한다. 이 때 바람직하게는 LED 칩 소자가 되는 웨이퍼 기판(7)의 온도는 50°이상이 바람직하다. LED 칩 소자가 되는 웨이퍼 기판(7)상에 라미네이트 된 감광성 재료(5)층을 RIE 레지스트용 적층 필름(20)의 감광성재 재료(5)면과 반대면, 즉 RIE 레지스트용 적층 필름(20)의 바깥쪽에서 UV램프(12)로 조사하고, 감광성 재료(5)를 UV경화시킨다. 그 후, 감광성 재료(5)의 경화로 얻은 레지스트막(6)과 피요철 전사필름(4)를 박리하고, LED 칩 소자가 되는 웨이퍼 기판(7)상에 레지스트 막(6)을 형성시킨다.
LED 칩 소자가 되는 웨이퍼 기판(7) 상에 형성된 레지스트막(6)의 적층품을 도 7의 RIE장치(8)에 세트하고 드라이 에칭한다. 이들 공정 개략을 도 8에 표시한다.
반응성이온에칭(RIE)장치는 이온의 물리적인 스퍼터링 효과와 라디칼의 화학적인 에칭 효과의 상승효과로 높은 생산성을 얻을 수 있기 때문에 반도체 제조공정의 에칭장치 등에 이용되고 있다.
반응성 이온 에칭 장치의 메커니즘으로는 진공 배기한 에칭 실에 1-100Pa대 압력의 활성가스를 도입하고, 고주파 등의 플라즈마 발생수단으로 실내에 활성가스 플라즈마를 발생시켜, 활성 가스의 분리로 생기는 이온과 라디칼을 전극상에 둔 웨이퍼에 닿게 하는 것으로 에칭을 하는 것이다. 반응성 이온에칭(RIE)장치에는 복수의 웨이퍼를 동시에 처리하는 배치(batch)식, 웨이퍼를 1장씩 처리하는 고속 시트(sheet)식 등 많은 방식이 개발되고 있다. 도 9에 생산용 RIE장치개략도를 나타낸다. 반응성 이온 에칭장치의 진공실은 에칭실(40), 트랜스퍼실(41), 로드실(42), 언로드실(43)이 있고, 이들은 각 각 게이트 밸브(44)로 구분되어 있다. 2실 구조의 경우 로드실(42)에 다수의 에칭 전의 LED 칩소자용 웨이퍼 기판(7)을 보관하고, 진공 하의 트랜스퍼실(41)에 둔 진공 로봇트(45)로 에칭실(40)로 보내진다. 에칭 종료 시에도 동일하게 진공 로봇트(45)로 꺼내어 언로드실(43)으로 보낸다.
물론 장치의 용도, 규모에 따라 4실을 2-3실로 하는 것도 가능하지만, 이러한 로드 록(Load lock)구조는 LED 칩 소자용 웨이퍼 기판(7)의 출입 때 마다 에칭실(40)을 대기압으로 할 필요가 없기 때문에, 출입 시간의 단축에 따른 생산성 향 상뿐 아니라, 에칭 특성의 안정화로도 연결되고 있다.
에칭실(40)으로의 가스 도입은 매스플로우컨트롤러(46)으로 제어되고, 작동 압력은 에칭 특성이 가스 유량에 따라 영향을 받기 때문에 배기 속도를 제어하고 소정의 압력을 유지하도록 되어 있다. 배기는 터보분자펌프(47)등을 가지고 배기 중 제어는 흡입구 측의 컨덕턴스 가변밸브(48)의 열림도를 제어하는 것으로 하는 것이 일반적이다.
이 과정에서 사용되는 기기로는 RIE로 자주 사용되는 SiCl4, CCl4 등의 상온에서 액체인 응축되기 쉬운 가스의 막힘 대책을 위해 가열이나 내부식성, 반응생성물로 대책이 실시되고 있다. 또한 이들 프로세스 가스 및 반응생성물은 터보분자펌프(47) 등을 통하여 드라이펌프(49) 등의 펌프로 배출된다.
반도체 소자나 자기 소자에서 미세가공기술은 일반적으로 리소그래피기술과 이를 잇는 에칭기술 2가지 프로세스로 구성되고 있다. 에칭 기술에는 습식 에칭법과 저진공 플라즈마를 이용한 건식 에칭법이 있다. 일반적으로 후자는 가공정도, 플라즈마의 방향성에 따른 이방성(異方性)가공의 실현, 마스크와 피가공재료의 밀착성 등에서 전자보다 뛰어나다. 특히 플라즈마 속에서 반응성가스(CF4, CCl4 등의 활성종을 피가공 재료의 표면에 반응시켜 휘발성을 가진 반응 생성물 CF4, CCl4 등이 할로겐을 이용한 경우에는 할로겐 화합물을 생성시켜, 이들을 기판 표면에서 탈리시키는 것으로 에칭하는 반응성 이온에칭법(RIE)이 보다 미세한 가공을 실현할 수 있는 기술로써 널리 이용되고, 실리콘 초 LSI를 비롯한 각종 반도체 소자의 미 세가공 프로세스에서 기본 기술로써 크게 발전을 이루고 있다.
미세가공 예로는 CO가스는 플라즈마 속에서 탄소 단체(單體)와 이산화탄소분자로 분해되는 불균등 반응이 진행되기 때문에 CO가스를 플라즈마화 시켜도 CO의 활성종을 얻기 어렵고, 또한 유리된 단체 탄소가 천이 금속원소와 반응하여 천이금속탄화물을 형성하고 자성체 표면을 보호하기 때문에 에칭이 진행되지 않는다. 암모니아 가스(NH3)가 천이 금속의 존재하에서 CO가스의 분해를 억제하는 작용을 가진 것에 착안하여 CO 가스에 NH3 가스를 첨가했더니, 에칭속도가 증대되고, 금속자성체 재료에 대한 선택성이 향상되는 것을 알 수 있었다. 또한, 예리한 형상의 미세선 격자를 얻을 수 있는 등, 금속 자성 재료의 미세가공에 유효하다는 것이 알려져있다.
진공 중에 CO가스와 NH3가스를 도입하고, 고주파로 여기(起)시켜 이들의 플라즈마를 발생시키고, 그 분위기 속에서 피가공 재료의 금속 자성재료 박막을 두고, 전계(電界)를 거는 것으로 금속자성재료만을 선택적으로 에칭하는 것이다. 이것은 금이나 동 등의 도전 재료의 미세가공에도 유효하다. RIE를 하는 장치의 구성에 티탄 등의 내에칭성이 있는 내진공성 금속재료를 사용하는 것으로 장치의 부식이나 피가공 재료의 오염 등의 문제를 방지할 수 있고, 금속 자성 재료의 초미세 가공이 가능해 진다.
나노 구조에서 얻은 높은 종횡(aspect)높은 평활에 뛰어난 최적 가공조건의 실현에는 전자빔 노광 또는 축소 투영 스퍼터링 노광으로 형성된 레지스트 패턴을 에칭 방지 마스크가 되는 이산화규소 SiO2 또는 질화 규소 SiN 등의 유전체막으로의 높은 치수 정도로 정확하게 전사되는 고정도 레지스트 패턴 전사기술도 뺄 수 없다. 불화탄소계 가스를 이용한 RIE가 널리 이용되고 있지만 전사 정도 향상에서는 레지스트 막과 유전체막 각 각의 에칭 속도 비(선택비)의 개선 및 레지스트 박막화가 필요하고 이를 위해서는 레지스트막을 에칭되기 쉬운 불소 라디칼의 제어가 포인트가 될 것으로 생각한다.
에칭 가스로는 4 불화탄소 CF4를 베이스로 불소와 반응하기 쉽고, 또한 그 반응생성물이 휘발성 즉 용이하게 탈리(離)되기 쉬울 것으로 기대되는 H2를 첨가하고, CF4 가스에 대한 H2가스의 유량혼합비를 바꾸어 레지스트막과 SiO2 막 각 각의 에칭 속도를 가변하는 방법도 알려져 있다. 레지스트재로는 네가티브, 포지티브형 어느 쪽도 사용 가능하다. H2가스 혼합유량비가 0%인 경우, SiO2막과 레지스트막과의 에칭 속도는 거의 1:1, 즉 선택성이 거의 없고 레지스트 패턴을 SiO2막으로의 고정도 전사되는 조건으로 그다지 적합하지 않다.
또, H2가스의 유량혼합비를 증가시킴에 따라 레지스트막의 에칭 속도는 크게감소하는 경향이 있는 한편, SiO2막의 에칭 속도 저하는 레지스트막의 그것에 비해 적고 현저한 변화를 보이지 않았다. 게다가 H2가스 유량혼합비가 약 30%이상이 되면 레지스트막이 거의 에칭 되지 않게 되는 것도 알려져 있다.
그 결과는 에칭 방지 마스크가 되는 유전체막에 비해 보다 얇은 레지스트막을 이용해도 레지스트 패턴의 고정도 전사가 가능하다는 것을 의미하고, 나노 구조를 고정도 레지스트 패턴 전사가 가능하다는 것이다.
이것으로 LED 칩소자가 되는 웨이퍼 기판(7)상에는 정도 좋은 회절격자구조(9)를 형성시킬 수 있다.
나노 요철 구조로는 임계각 내에서는 무반사 구조이기 때문에 회절은 일어나지 않는다. 임계각보다 광각에서 1차 회절이 일어나는 조건은 이하의 계산식으로 추정할 수 있다.
도 10과 같은 회절격자구조에서 적절한 요철 간격을 회절의 (1)식에서 구했다. 회절 식은 아래와 같이 부여할 수 있다.
sinθkd - nG sinθi= kλ/m (m=0, ±1, ±2) (1)
(nG:GaP 의 굴절율(3.2), θi :입사각도, θk:출사각도, λ:파장, d :회절격자의 간격, k :회절차수, 회절차수 k 는 -1이다)
(1) 식에서 구한 1차회절광의 LED 칩 소자(26)에서 광선(50)이 출사 가능한 입사각도의 계산 결과를 표3에 표시했다.
표-3.
격자간격 d(㎚) 100 150 200 300 600
- 1차 회절광의 출사가능한 입사각(°) 없음 69-90 39-90 18-69 0-38
요철의 간격이 약 100nm에서는 회절이 일어나지 않았다. 요철 간격이 150, 200, 300nm에서는 입계각(18°)이상의 입사각도에서 LED 칩 소자(26)에서 광선(50)이 출사 가능한 회절이 일어나는 것을 알 수 있었다. 게다가 요철 간격이 파장과 동일한 600nm에서는 회절되는 각도가 38°내가 되어 적합하지 않다. 따라서 나노 요철 구조의 최적 요철 간격은 200nm전후인 것을 알 수 있다.
이상으로 LED 칩 소자(26)에 이용한 LED 칩 소자용 웨이퍼 기판(7)상에 회절격자구조(9)를 형성시키는 것으로 LED 칩 소자(26)에서의 빛 출사량이 증대되고, 고휘도화를 도모한 LED 칩 소자(26)의 구조, 및 그 제조법을 제공할 수 있는 것이다.
(실시예)
실시예로는 8인치로 Si 웨이퍼 기판(27)상에 RIE 드라이 에칭법으로 폭 100nm, 간격 200nm, 높이 100nm의 도 11에 표시한 개원통형의 요철형상(51)을 형성시켰다.
이 요철 형상(51)은 전자선 묘화, 3차원 레이저 노광, 포토리소법 등 여러 방법으로도 형성 가능하다.
이 요철 형상(51)의 특징적인 것은 앞서 기재한 도 8에서 기재했다. LED 칩소자용 셀의 웨이퍼 기판(7)상에 형성시킨 회절격자구조(9)의 깊이보다 대폭 얕게 할 수 있는 것이 본 발명의 특징이다.
LED 칩 소자용 셀의 웨이퍼 기판(7)상에 형성되는 레지스트막(6)을 연속시킨 필름으로 대량 생산이 가능하고, 도 5 및 도 6에 표시한 피요철 전사 필름(4)의 요철 UV경화 수지층(18)의 요철 형상을 충분히 전사 가능한 깊이가 된다는 점이다.
앞서 기재한 도 2a 및 도 2b에 표시한 것 같은 이 8인치 Si기판(27)의 요철면측에 무전해 도금법으로 Ag 도금층(28)을 형성시키고, 마스터 전주형(29)를 제작하기 위한 도전층으로 한다.
이것을 Ni전주조(36)에서 Ni전주 가공하고, 마스터 전주형(29)를 제작한다.마스터 전주형(29)의 두께는 실시예에서는 200㎛으로 했다.
전주 완료 후, 전주이면요철(30)은 다이아몬드 바이트 평면 가공기(31)로 절삭가공하고 이면의 평활성과 두께를 일정하게 한다.
이 공정을 반복하여 소정 매수의 마스터 전주형(29)를 제작한다.
이것으로 얻은 마스터 전주형(29)를 본 발명의 실시예로는 도 12에 표시한 것과 같은 유리기판(32)상에 소정 피치 치수로 마스터 전주형을 배치하고, 마스터 전주형 연속 배치형(33)을 제작한다.
이 마스터 전주형 연속 배치형(33)에 동일하게 무전해 도금법으로 Ag층(28)을 형성시키고 똑같이 Ni전해 도금법으로 롤 전사형(1)을 제작한다.
이 롤 전사형(1)을 앞서 기재한 도 4에 표시한 피요철 전사필름(4)를 제작하는 장치에 장착한다.
플라스틱 필름(2)는 Toyobo A4300 50㎛두께의 UV수지 등이 접착되기 쉬운type의 PET 필름을 이용했다. 이 플라스틱 필름(2)를 피요철 전사 필름(4)를 제작하는 장치에 장착하고, 이송 속도 제어 롤(10), 갭 제어 롤(11a, 11b)를 통해 앞의 롤 전사형(1)과 접촉하도록 플라스틱 필름(2)를 배치한다. 게다가 권취 속도 제어 롤(13)을 통해, 귄취 장치(14)에 감는다. 즉, 앞서 기술한 플라스틱 필름(2)는 이 송 속도제어롤(10)을 거쳐 속도 제어되고, 장치 내로 반송되는 구조로 되어있다. 또, UV경화수지 공급장치(16)에는 상기 표 1에 나타낸 조성의 UV경화수지를 공급한다.
플라스틱 필름(2) 위에 상기 조성의 UV경화성 수지를 UV경화 수지 공급장치(16)으로 정밀하게 수지 공급하고, 플라스틱 필름(2)면에 10㎛ 두께가 되도록 도포한다.
도포된 UV경화 수지(3)은 더욱 갭제어 롤(11a, 11b) 및 갭판(15)으로 끼워 UV수지(3)의 도포 두께를 균질하게 한다.
이 상태에서 UV수지(3)이 도포되어 있는 명의 반대면의 플라스틱 필름(2)의 외측에서 UV램프(12)로 광 조사하고, UV수지(3)을 경화시킴과 함께 롤 전사형(1)면에 형성된 도 11에 표시한 직경 100nm, 간격 200nm, 높이 100nm의 요철 형상을 연속적으로 전사시킨다. 이것으로 요철 형상을 연속적으로 플라스틱 필름(2) 상에 형성시킨 피요철 전사 필름(4)를 만들 수 있다. 이것을 권취 장치(14)로 권취한다.
롤 전사형(1)의 요철 형상을 정확하게 전사시키기 위해 이송 속도 제어 롤(10) 및 권취 속도 제어 롤(13)의 이송 속도와 롤 전사형(1)의 플라스틱 필름(2) 이송 속도는 동조한 속도로 되어 있다.
이 실시의 형태에 관한 제조방법에 따르면 UV경화수지(3)에 롤 전사형(1)의 패턴을 정확하게 전사시킬 수 있기 때문에 성형 정도가 높고, 이 정도의 높이는 뒤에 사용하는 RIE장치(8)의 레지스트층(6) 두께의 정도를 높일 수 있고 회절격자구조(9)의 재현성을 높일 수 있다.
UV경화수지(3)은 광개시제나 에칠렌성 2중결합을 가진 모노머 등을 미리 첨가할 수 있다. 또 감광 타입으로는 네가티브형재 또는 포지티브형재 어느 쪽을 사용해도 좋다.
본 발명에서 이용한 UV경화수지(3)의 도포방법으로는 롤 코터 도포, 스핀 코터 도포, 스프레이 코터 도포, 디핑 코터 도포, 와이어 바 코터 도포, 그라비아 코터 도포, 에어 나이프 코터 도포 등이 있지만 본 발명의 주제는 아니기 때문에 자세한 설명은 생략한다. 본 실시예에서는 롤 코터 도포를 이용했다.
이것으로 앞서 기재한 도 4에서 표시한 피요철 전사 필름(4)의 적층체를 연속적으로 제조할 수 있다.
상기 전사용 적층체에서 요철 UV경화수지층(18)로는 필름상으로 권취 가능한 유기중합체 또는 그 조성물을 이용하는 것이 바람직하다.
다음으로 앞서 기재한 것으로 제작한 피요철 전사 필름(4)의 요철 형상이 형성된 면에 표 2에 나타낸 조성용액의 감광성 재료(5)를 콤마 코터(Comma coater)로 평균 막두께 0.4이하의 막두께가 되도록 도포한 후 프로필렌글리코올모노메칠에테르(용제)를 건조시켜, 증발시켰다.
그 결과, 피요철 전사 필름(4)의 요철면상에 대략 0.15이하 두께의 감광성 재료(5)층이 형성된다. 이 감광성 재료(5)층의 용제를 증발시킨 후, 그 위에 폴리에칠렌필름을 이형 필름(19)로 피복하고, 감광성 재료(5)면을 보호한다.
이 공정으로 RIE레지스트용 적층필름(20)을 연속적으로 제조할 수 있다.
다음으로 앞서 기재한 도 8에 표시한 것과 같이 이 RIE레지스트용 적층필 름(20)의 보호 필름(19)을 벗기고 LED 칩 소자용 웨이퍼 기판(7)상에 라미네이트 한다.
라미네이트는 라미네이터(롤 라미네이터)를 이용하고 롤 온도 85°, 롤 압력 8kg/㎠, 속도 1.0m/분으로 LED 칩 소자용 웨이퍼 기판(7)상에 감광성 재료(5)층을 라미네이트 한다. 그 후 REI레지스트용 적층 필름(20)의 외측에서 UV램프(12)로 UV조사하고 감광성재료(5)를 UV경화시켜 레지스트막(6)을 형성시킨다.
다음으로 피요철 전사 필름(4)층을 LED 칩 소자용 웨이퍼 기판(7)에서 박리한다. 이것으로 LED 칩 소자용 웨이퍼 기판(7)상에 롤 전사형(1)의 요철 형상과 동일한 레지스트막(6)이 형성된다.
다음으로 레지스트막(6)이 LED 칩 소자용 웨이퍼 기판(7) 상에 형성된 것을 RIE장치(8)로 건식 에칭한다.
RIE장치(8)의 에칭실(40)은 진공 상태로 하고 매스 플로우 컨트롤러(46)으로 제어하고, 20-50Pa의 압력으로 에칭실(40)내에 활성 가스(53)을 도입한다.
활성가스(53)은 CF4가스에 대비 H2가스의 유량혼합비를 바꿔 고주파 등의 플라즈마 발생수단으로 실내에 활성 가스 플라즈마를 발생시켜, 활성 가스의 분리에 따라 생성되는 이온과 라디칼을 전극 상에 둔 웨이퍼에 닿게 하는 것으로 에칭하지만, 본 실시예에서는 CF4에 대한 H2가스의 농도를 25%로 했다. 이것으로 레지스트막의 에칭속도가 느려진다.
또한 도 13에 표시한 것처럼 레지스트막(6)의 박육 부분, 즉 레지스트막의 곡(谷)부(34)는 빠른 단계에서 에칭되고, LED 칩 소자용 웨이퍼 기판(7)의 가공면이 노출된다.
더욱 건식 에칭을 진행하는 것으로 도 13에 표시한 레지스트막의 산(山)부(35)는 에칭 속도가 느려진다.
또한 레지스트막의 곡부(34)는 LED 칩 소자용 웨이퍼 기판(7)의 노출로 레지스트막의 곡부(34), 레지스트막의 산부(35)의 요철 형상으로 깊은 심도의 회절격자구조(9)의 가공면이 LED 칩 소자용 웨이퍼 기판(7)상에 형성된다.
이것으로 회절격자구조(9)에 중요한 종횡(aspect)비를 크게 할 수 있다. 또 본 발명으로 LED 칩 소자용 웨이퍼 기판(7)상에 반복하여 정도 높은 레지스트막을 간단하게 형성시킬 수 있다는 것이 특징이다. 이것으로 LED 칩 소자용 웨이퍼 기판(7)면에는 회절격자구조(9)가 형성된다.
LED 칩 소자용 웨이퍼 기판(7)상에 회절격자구조(9)가 형성되는 것으로 도 14에서 표시한 것처럼 LED 칩 소자(26)에서 출광하는 직진광은 투과율 향상으로 광선 에너지가 늘어난다. 게다가 종래 구조에서는 LED 칩 소자(26)내에서 투과될 수 없었던 각도의 광선도 회절격자구조(9)로 1차 회절광으로써 LED 칩 소자에서 출광시킬 수 있기 때문에 LED 칩 소자(26)의 광선출사효율을 높일 수 있게 된다.
이 LED 칩 소자(26)의 회절격자구조(9)를 GaP 웨이퍼 기판상에 형성시키는 것으로 LED 칩 소자(26)의 가공면에서 종래 대비 2.3배의 광 출사효율을 높일 수 있다.
또한 Al Ga As 등의 적색등 등의 LED 칩 소자에도 응용할 수 있다.
도 1은 본 발명의 롤 전사형을 나타낸 도면이다.
도 2A 및 도 2B는 본 발명의 롤 전사형의 제작개요를 나타내는 공정도이다.
도3은 본 발명의 롤 전사형 요철(凹凸)형상의 범례 형상을 나타내는 도면이다.
도4는 본 발명의 피요철 전사 필름을 제조하는 장치를 나타내는 도면이다.
도 5는 본 발명의 피요철 전사필름 적층체의 단면도이다.
도 6은 RIE 레지스트용 적층 필름 적층체의 단면도이다.
도7은 RIE장치의 개요도이다.
도8은 RIE 처리 공정 개략도이다.
도 9는 생산용 RIE장치의 개요도이다.
도10은 회절격자(回折格子)구조와 광선진로를 나타낸다.
도 11은 본 발명의 실시예로 이용한 Si웨이퍼 기판의 요철형상을 나타낸다.
도 12는 본 발명의 실시예의 유리 기판으로의 마스터전주배치 예를 나타낸다.
도 13은 본 발명의 실시예의 레지스트막 형상과 드라이 에칭 상황을 나타낸다.
도 14는 본 발명의 실시예에 따른 광선 출사 상황을 나타낸다.
<도면 부호의 설명>
1 롤 전사형
2 플라스틱필름
3 UV경화수지
4 피요철 전사 필름
5 감광성 재료
6 레지스트막
7 LED 칩 소자용 웨이퍼 기판
8 RIE장치
9 회절격자구조
10 이송 속도 제어 롤
11a 갭 제어 롤a
11b 갭 제어 롤b
12 UV 램프
13 권취 속도 제어 롤
14 권취장치
15 갭판
16 UV 경화 수지 공급장치
17 UV 경화 수지 갭 롤
18 요철 UV 경화 수지층
19 이형 필름
20 RIE 레지스트용 적층 필름
21 갭 제어 롤
22 속도 제어 롤
23 금형 롤B
24 확산 패턴
25 권취 장치
26 LED 칩 소자
27 Si 웨이퍼 기판
28 Ag층
29 마스터 전주형
30 전주 이면의 요철
31 다이아몬드 바이트 평면 가공기
32 유리기판
33 마스터전주형 연속 배치형
34 레지스트막의 곡부(谷部)
35 레지스트막의 산(山)
36 Ni 전주조
37 Ni 전주층
38 롤 전사형의 요철 형상
39 RIE 진공실
40 에칭(Etching)실
41 트랜스퍼(Transfer)실
42 로드(Load)실
43 언로드(Unload)실
44 게이트 밸브(Gate valve)
44 진공 로봇트
46 매스플로우컨트롤러(Mass flow controller)
47 터보분자펌프(Turbo molecule pump)
48 컨덕턴스 가변밸브(Conductance variable valve)
49 드라이펌프(Dry pump)
50 광선
51 Si 웨이퍼기판의 요철형상
52 무전해 도금법 도금액
53 활성가스

Claims (17)

  1. LED 칩 소자의 표면에 요철 피치가 300nm이하의 회절격자구조를 형성시킨 것을 특징으로 하는 LED 칩 소자의 구조.
  2. 제1항에 있어서, 상기 요철은 직방체, 입방체 및 원통으로 이루어지는 군으로부터 선택되는 어느 하나의 형상을 갖는 것을 특징으로 하는 LED 칩 소자의 구조.
  3. 제1항에 있어서, 상기 회절격자구조는 GaP 웨이퍼 기판상에 형성되는 것을 특징으로 하는 LED 칩 소자의 구조.
  4. 제 1항에 있어서, 상기 LED는 AlGaAs의 적색 LED인 것을 특징으로 하는 LED 칩 소자의 구조.
  5. (a) 피치가 300nm이하가 되는 요철 형상이 다수 연속하여 형성되는 롤 전사형을 만드는 단계;
    (b) 상기 롤 전사형의 면에 가공된 요철 형상을 플라스틱 필름에 전사시켜 피요철 전사 필름을 만드는 단계;
    (c) 상기 (b) 단계에서 만들어진 피요철 전사 필름의 요철 형상면에 감광성 재료를 도포한 후, 건조시켜 층을 형성시켜 레지스트용 적층 필름을 만드는 단계;
    (d) 상기 (c) 단계에서 만들어진 레지스트용 적층 필름을 LED 칩 소자가 되는 웨이퍼 기판상에 적층하고, 상기 레지스트용 적층 필름의 외측에서 UV를 조사하여 상기 감광성 재료를 경화시키고, 상기 피요철 전사 필름을 상기 경화된 감광성 재료로부터 박리하여 상기 LED 칩 소자가 되는 웨이퍼 기판상에 요철 형상 구조의 감광성 재료 경화층을 형성하는 단계; 및
    (e) 상기 요철 형상의 감광성 경화층이 형성되어 있는 LED 칩 소자가 되는 웨이퍼 기판에 요철 형상을 500nm 이하의 깊이까지 에칭하고, 에칭후 불필요한 감광성 재료는 제거하여 LED 칩 소자가 되는 웨이퍼 기판상에 요철 피치가 300nm 이하의 회절격자 구조를 형성하는 단계를 포함하는 것을 특징으로 LED 칩 소자 구조의 제조방법.
  6. 제 5항에 있어서, 상기 요철 형상은 직방체, 입방체 및 원통으로 이루어지는 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  7. 제5항에 있어서, 상기 (b) 단계에서, 상기 플라스틱 필름은 폴리올레핀, 폴리염화비닐 및 2축 연신 폴리에칠렌 텔레프탈레이트으로 이루어지는 군으로부터 선택된 어느 하나의 재질로 이루어지는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  8. 제5항에 있어서, 상기 (c) 단계에서, 상기 감광성 재료의 면에 이형 필름을 피복하고, 상기 (d) 단계에서 상기 웨이퍼 기판 상에 적층하기전 상기 이형 필름을 벗겨내는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  9. 제 5항에 있어서, 상기 (b) 단계는, 상기 플라스틱 필름상에 UV 경화수지를 도포시켜, 상기 롤 전사형으로 상기 플라스틱 필름상에 도포시킨 UV 경화수지의 면을 접촉시킨 상태에서, 상기 롤 전사형과 접촉되어 있는 상기 플라스틱 필름 면의 반대면에서 UV조사하여 상기 플라스틱 필름 면에 상기 요철 형상의 반대 형상을 연속적으로 전사시켜 피요철 전사 필름을 만드는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  10. 제9항에 있어서, 상기 UV 경화수지는 롤 코터(Roll coater)도포, 스핀 코터(Spin coater)도포, 스프레이(Spray)도포, 디핑 코터(Diping coater)도포, 와이어 바 코터(Wire bar coater)도포, 그라비아 코터(Gravure coater)도포 및 에어 나이프 코터(Air knife coater)도포으로 이루어지는 군으로부터 선택된 어느 하나의 방법을 이용하여 도포되는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  11. 제9항에 있어서, 상기 UV 경화수지는, UA1(우레탄계 올리고머(평균분자량: 7,000)) 50중량부, 4EG-A(테트라 에칠렌 글리코올 디아크릴레이트(2관능 모노머)) 50중량부, 및 광개시제(1-하이드록시 싸이클로 헥실 페닐 케톤) 2중량부를 포함하는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  12. 제5항에 있어서, 상기 (e) 단계에서, 상기 에칭은 반응성 이온 에칭 장치를 이용하여 수행되는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  13. 제5항에 있어서, 상기 (e) 단계에서, 상기 불필요한 감광성 재료는 세정 또는 O2 가스를 이용한 ICP-RIE 공정에 의해 제거되는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  14. 제5항에 있어서, 상기 감광성 재료는 네가티브형재 또는 포지티브형재의 폴리머인 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  15. 제14항에 있어서, 상기 폴리머는 스틸렌, 메칠메타크릴레이트, 에칠아크릴레이트, 아크릴산, 글리시딜메타크릴레이트공중합 수지를 이용한 폴리머 A인 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  16. 제15항에 있어서, 상기 감광성 재료는, 폴리머 A 70 중량부, 펜타에리스리톨 테트라아크릴레이트(모노머) 30중량부, Irgacure 369(개시제) 2.2중량부, N, N-테 트라에칠-4, 4′-디아미노벤조페논(개시제) 2.2중량부, 프로필렌 글리코올모노메칠에테르(용제) 492중량부, p-메톡시페놀(중합금지제) 0.1중량부 및 퍼플루오르알킬알콕실레이트(계면활성제) 0.01 중량부를 포함하는 것을 특징으로 하는 LED 칩 소자 구조의 제조방법.
  17. 제5항 내지 제16항 중 어느 한 항에 기재된 방법에 의해 얻어진 LED 칩 소자 구조를 갖는 웨이퍼 기판을 소정 크기로 재단하여 얻어지는 것을 특징으로 하는 LED chip 소자.
KR1020090031936A 2009-04-13 2009-04-13 Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자 KR101075940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090031936A KR101075940B1 (ko) 2009-04-13 2009-04-13 Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031936A KR101075940B1 (ko) 2009-04-13 2009-04-13 Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자

Publications (2)

Publication Number Publication Date
KR20100113384A true KR20100113384A (ko) 2010-10-21
KR101075940B1 KR101075940B1 (ko) 2011-10-21

Family

ID=43132981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090031936A KR101075940B1 (ko) 2009-04-13 2009-04-13 Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자

Country Status (1)

Country Link
KR (1) KR101075940B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878969B2 (en) 2002-07-29 2005-04-12 Matsushita Electric Works, Ltd. Light emitting device
KR101071450B1 (ko) 2006-12-22 2011-10-10 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2009038188A (ja) * 2007-08-01 2009-02-19 Toyoda Gosei Co Ltd 表示装置用ｌｅｄランプ及びｌｅｄ表示装置

Also Published As

Publication number Publication date
KR101075940B1 (ko) 2011-10-21

Similar Documents

Publication Publication Date Title
CN104170056B (zh) 模具、抗蚀剂积层体及其制造方法以及凹凸结构体
US20210347135A1 (en) Materials and methods for forming nano-structures on substrates
EP3289604B1 (en) Swellable film forming compositions and methods of nanoimprint lithography employing same
US10763123B2 (en) Method for processing workpiece
TW201502710A (zh) 採用具有金屬或氧化物塗層之可重複使用聚合物模板的奈米壓印技術
US10942453B2 (en) Method for making microstructures and photolithography mask plate
US10942454B2 (en) Method for making microstructures and photolithography mask plate
WO2013145943A1 (ja) ガスバリアフィルムおよびガスバリアフィルムの製造方法
US20140024217A1 (en) Method for forming resist patterns and method for producing patterend substrates employing the resist patterns
US10372031B2 (en) Method for making microstructures
JP6968290B2 (ja) 積層体の製造方法
KR101075940B1 (ko) Ｌｅｄ 칩 소자의 구조, 그 제조방법 및 그에 의해 얻어진 ｌｅｄ 칩 소자
JP5239145B2 (ja) 光学用部品およびその製造方法
US20240043989A1 (en) Metallic Nanohole Arrays on Nanowells with Controlled Depth and Methods of Making the Same
CN113727827A (zh) 在表面具备微细凹凸结构的塑料元件的制造方法
Lee et al. Anti-adhesive characteristics of CHF3/O2 and C4F8/O2 plasma-modified silicon molds for nanoimprint lithography
KR100968809B1 (ko) 산화 아연 나노 패턴 형성방법
US20200408959A1 (en) Apparatus for plasma processing on optical surfaces and methods of manufacturing and use thereof
KR20230088573A (ko) 나노 임프린팅용 마스터 몰드 및 이를 이용한 나노 임프린팅 방법
US20200150525A1 (en) Method for making microstructures and photolithography mask plate
JP2010014822A (ja) グリッド偏光フィルムの製造方法
US20130078815A1 (en) Method for forming semiconductor structure with reduced line edge roughness
CN103855265A (zh) 发光器件制备方法及发光器件
WO2023054527A1 (ja) モールド、モールドの製造方法および微細凹凸構造体の製造方法
JP2005353926A (ja) 基板表面のクリーニング方法及び基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee