KR20100109832A - 드라이 에칭방법 - Google Patents
드라이 에칭방법 Download PDFInfo
- Publication number
- KR20100109832A KR20100109832A KR1020090068337A KR20090068337A KR20100109832A KR 20100109832 A KR20100109832 A KR 20100109832A KR 1020090068337 A KR1020090068337 A KR 1020090068337A KR 20090068337 A KR20090068337 A KR 20090068337A KR 20100109832 A KR20100109832 A KR 20100109832A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- etching step
- gas
- pattern
- rate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000001312 dry etching Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 316
- 239000007789 gas Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 claims description 66
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 14
- 229910001882 dioxygen Inorganic materials 0.000 description 14
- -1 C 4 F 8 Chemical compound 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical group N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 마이크로 로딩 효과의 제한을 받지 않고, 또한 사이드 에치가 적은 양호한 형상을 얻을 수 있는 드라이 에칭방법을 제공하는 것이다.
이를 위한 본 발명은 플라즈마를 이용하여, 성긴부 및 조밀부를 가지는 패턴을 표면에 형성한 시료를 에칭하는 드라이 에칭방법에 있어서, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 CF계 가스와 질소가스를 포함하는 에칭가스를 사용한 제 1 에칭 단계와, 패턴의 조밀부의 에칭속도에 비하여 패턴의 성긴부의 에칭속도가 빠른 제 2 에칭 단계를 사용한다.
Description
본 발명은, 드라이 에칭방법에 관한 것으로, 특히 반도체 디바이스의 제조 에서의 실리콘 기판의 드라이 에칭방법에 관한 것이다.
최근, 반도체 디바이스에 있어서, 저소비 전력화, 동작 속도 향상, 고집적화에 따라, 반도체 소자 분리나, 메모리·셀 용량 면적의 확보가 과제의 하나로서 제기되고 있다. 그 과제에 대한 해결수단의 하나로서, 실리콘 기판에 트렌치를 형성하는 프로세스가 있고, 소자 분리에서는 Shallow Trench Isolation법(이하, STI법이라 한다)이라 불리우는 방법이 있다.
이 STI법은, 먼저 반도체 기판에 트렌치를 형성하는 프로세스와, 다음에 그것을 절연막으로 매립하여 평탄화하는 프로세스로 구성된다. 따라서, STI법으로 소자분리를 행하는 경우는, 먼저, 반도체 기판에 트렌치를 형성할 필요가 있다.
통상, 포토리소그래피법 및 에칭법에서는, 레지스트 패턴을 형성하고, 당해 패턴 형성된 레지스트를 마스크로 하여 에칭을 행하고 있다. 그러나, 트렌치가 형성되는 기판과 같은 단단한 층(여기서「단단하다」란 일반적으로 사용되는 피에칭 재질 중에서 비교적 에칭 레이트가 작다는 표현을 형용한다)의 에칭에서는, 레지스 트 자체가 취약하여, 단독으로는 마스크로서 사용할 수 없다. 그래서, 질화막이나 산화막이라던, 소위 하드 마스크라 호칭되는 에칭 마스크가 사용된다.
또한, 하드 마스크도, 포토리소그래피법과 에칭법을 사용하여 패터닝할 필요가 있다. 그리고, 하드 마스크 위에 레지스트를 남긴 채로, 또는 제거 후에, 그 하드 마스크를 사용하여 반도체 기판에 트렌치를 형성한다. 당해 트렌치 형성 후에, CVD법 등에 의하여 절연막, 예를 들면 산화실리콘막을 당해 트렌치에 매립하고, 또한 Chemical Mechanical Polishing(CMP)법으로, 기판 표면을 평탄화하는 프로세스를 행하여 STI법이 실현된다.
이와 같이 하여 형성되는 STI법에서, 도 4a에 나타내는 바와 같은 실리콘 기판(20)의 위에 패터닝된 마스크(21)가 실시된 웨이퍼를 에칭할 때, 기판 재료인 실리콘이 노출하는 치수 폭(또는 면적)이 좁은 곳(마스크 패턴이 조밀한 부분)은, 넓은 곳(마스크 패턴이 성긴 부분)과 비교하여 에칭 레이트가 늦어지는, 소위 Micro loading effect가 있다. 결과적으로, 도 4b에 나타내는 바와 같이 이 마이크로 로딩 효과는, 패턴의 조밀한 부분의 마모량이 성긴 부분의 마모량보다 작아져, 원하는 깊이의 트렌치의 실현을 곤란하게 한다.
마이크로 로딩 효과는, 마스크 패턴이 성긴 부분과 조밀한 부분의 곳에서 패턴 사이에 단위시간으로 입사하는 라디칼의 양(라디칼은 등방적 자유운동이기 때문에)에 차이가 생기는 것이 주된 원인이라고 생각되고 있다. 즉, 마스크 패턴이 조밀한 부분에서는 주위의 마스크에 라디칼의 입사가 차단되어, 마스크 패턴이 성긴 부분에 비하여, 에칭 레이트가 극도로 저하된다.
이 문제를 해결하기 위한 하나의 기술로서, 특허문헌 1에 기재된 기술이 제안되어 있다. 당해 기술은, 실리콘 기판을 에칭하기 전단계에서 불활성 이온을 실리콘이 노출된 부분에 넣고, 일부를 아몰퍼스화하여, 그 부분을 주로 에칭하는 방법이다. 이것은, 이온이 이방성 입사하기 때문에, 에칭에서의 마스크 패턴의 소밀(疏密) 의존성(여기서 마스크 패턴의 소밀이란 마스크 패턴이「성기다」, 또는 마스크 패턴이「조밀」하다는 성질을 추출하는 추상적 개념의 표현을 형용한다.)이 거의 없다. 따라서, 원래 에칭해야 할 부분만을 아몰퍼스화하여, 제거할 수 있다.
또 다른 기술로서, 특허문헌 2에 제안되어 있는 바와 같이, 실리콘 기판을 에칭하는 전단계에서 레지스트 마스크를 제거하고, 패턴 사이의 종횡비를 내리고, 이온·어시스트 에칭에 의하여 이방 에칭하는 기술이 있다.
[특허문헌 1]
일본국 특개2001-053138호 공보
[특허문헌 2]
일본국 특표2004-507086호 공보
그러나, 이들 상기한 기술은, 다소의 개선은 할 수 있으나, 어느 쪽도 하전입자의 이방성 입사를 주로 이용한 에칭 때문에, 마이크로 로딩 효과에 의한 제한을 완전히 철폐할 정도까지는 이르지 않고, 더욱 높은 종횡비의 경우에 대해서는, 충분히 배려되어 있지 않기 때문에, 이온의 입사속도의 웨이퍼면에 평행한 방향의 속도성분을 무시할 수 없어, 역시 마이크로 로딩 효과에 의한 제한을 받는다.
따라서, 더욱 고정밀도로 에칭을 행하기 위해서는 마이크로 로딩 효과에 의한 제한을 해결하는 것이 필요하게 된다.
본 발명의 목적은, 마스크 패턴에 성긴 부분과 조밀한 부분을 가지는 웨이퍼의 에칭에 있어서, 마이크로 로딩 효과의 제한을 받지 않고, 사이드 에치가 적은 양호한 형상을 얻을 수 있는 드라이 에칭방법을 제공하는 것에 있다.
상기 목적은 플라즈마를 사용하여, 성긴부 및 조밀부의 마스크 패턴을 가지는 시료를 에칭하는 드라이 에칭방법에 있어서, 성긴부의 패턴의 에칭속도에 비하여 조밀부 패턴의 에칭속도가 빠른 역마이크로 로딩 에칭 단계(이하, 제 1 에칭 단계라는 경우가 있다)와, 조밀부 패턴의 에칭속도에 비하여 성긴 패턴부의 에칭속도가 빠른 마이크로 로딩 단계(이하, 제 2 에칭 단계라는 경우가 있다)를 사용함으로써, 달성된다. 본 명세서에서, 제 1 에칭 단계 및 제 2 에칭 단계에서의 제 1 또는 제 2는, 반드시 순서를 의미하고 있지 않다.
즉, 본 발명은, 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 제 1 에칭 단계와, 패턴의 조밀부의 에칭속도에 비하여 패턴의 성긴부의 에칭속도가 빠른 제 2 에칭 단계를 가짐으로써 구성된다.
본 발명은, 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 제 1 에칭 단계와, 패턴의 조밀부의 에칭속도에 비하여 패턴의 성긴부의 에칭속도가 빠른 제 2 에칭 단계를 가지고, 제 1 에칭 단계가 CF계 가스와 질소원자를 가지는 가스와의 혼합가스이고, 제 1 에칭 단계와 제 2 에칭 단계와의 에칭 시간비를 선택함으로써 패턴의 성긴부와 조밀부의 에칭 깊이를 소정의 값으로 함으로써 구성된다.
본 발명은, 상기 드라이 에칭방법에 있어서, 제 1 에칭 단계가, CF계 가스와 질소원자를 가지는 가스와 산소원자를 가지는 가스와의 혼합가스인 것에 의하여 구성된다.
본 발명은, 또한, 제 1 에칭 단계에서, 질소원자함유 가스의 유량은, CF계 가스유량의 10% 이상이고 또한 50% 이하의 범위로 제어됨으로써 구성된다.
또, 본 발명은, 제 1 에칭 단계에 있어서, 산소원자를 함유하는 가스의 유량은, 질소가스 유량 이하로 제어됨으로써 구성된다.
본 발명은, 제 1 에칭 단계에서의 처리압력은, 0.2 Pa∼3 Pa의 범위 내로 제어됨으로써 구성된다.
본 발명은, 상기 드라이 에칭방법에 있어서, 상기 제 1 에칭 단계가 역마이크로 로딩 효과가 발생하는 에칭 단계이고, 상기 제 2 에칭 단계가 마이크로 로딩 효과가 발생하는 에칭 단계이며, 상기 제 1 에칭 단계와 상기 제 2 에칭 단계를 교대로 행함으로써 구성된다.
본 발명은, 상기 드라이 에칭방법에 있어서, 상기 제 1 에칭 단계가 CF계 가스와 질소원자를 가지는 가스와의 혼합가스를 사용한 제 1 에칭 단계이고, 상기 제 2 에칭 단계가 할로겐 가스를 사용한 에칭 단계인 것에 의하여 구성된다.
본 발명은, 플라즈마를 사용하여, 실리콘 기판 상에, 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서, 성긴부에서의 에천트에 의한 에칭 레이트보다 디포지터에 의한 퇴적 레이트가 앞서는 제 1 에칭 단계와, 성긴부에서의 에천트에 의한 에칭 레이트가 디포지터에 의한 퇴적 레이트보다 앞서는 제 2 에칭 단계를 가짐으로써 구성된다.
본 발명은, 상기 드라이 에칭방법에 있어서, 제 1 에칭 단계의 에칭가스로서, 에천트로서의 성분과 반응에 의하여 퇴적성분을 생성하는 성분을 가지는 가스를 사용함으로써 구성된다.
본 발명은, 상기 드라이 에칭방법에 있어서, 제 1 에칭 단계의 에칭가스가 CF계 가스와 N계 가스를 가짐으로써 구성된다.
본 발명은, 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서, 상기 시료 웨이퍼와 동일한 마스크 패턴을 가지는 더미 웨이퍼를 사용하여, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 역마이크로 로딩 효과를 일으키는 제 1 에칭처리를 행하고, 제 1 에칭 단계에서의 패턴 조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하는 공정과, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 느린 마이크로 로딩 효과를 일으키는 제 2 에칭처리를 행하고, 제 2 에칭 단계에서의 패턴 조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하는 공정과, 상기 제 1 에칭 단계에서의 데이터와 제 2 에칭 단계에서의 데이터를 사용하여 소밀 바이어스가 원하는 값이 되도록 제 1 에칭 단계의 처리시간과 제 2 에칭 단계의 처리시간을 산출하는 공정을 가지고, 시료 웨이퍼에 대하여 산출한 제 1 에칭 단계의 처리시간만큼 역마이크로 로딩 효과를 일으키는 에칭처리를 행하고, 산출한 제 2 에칭 단계의 처리시간만큼 마이크로 로딩 효과를 일으키는 에칭처리를 행함으로서 구성된다.
본 발명은, 마이크로 로딩 효과의 영향을 받기 쉬운 형상의 피에칭물을 처리할 때에, 마이크로 로딩 효과와는 반대로 성긴부의 에칭 레이트보다 조밀부의 에칭 레이트의 쪽이 빨라지는 현상의 효과(이하, 역마이크로 로딩 효과라 부른다)가 발생하는 에칭 단계를 사용하고, 이 역마이크로 로딩 효과가 생기는 에칭 단계와, 마이크로 로딩 효과가 생기는 에칭 단계를 행하여, 에칭처리한다. 이에 의하여, 양 자가 에칭속도가 느린 부분을 서로 보충하여 최종적으로 성긴부 및 조밀부에서 치우침이 없는 에칭형상을 얻을 수 있다.
(실시예 1)
이하, 본 발명의 일 실시예를, 도 1 내지 도 9를 이용하여 설명한다. 도 1은, 본 발명의 드라이 에칭방법을 실시하기 위한 에칭장치의 일례를 나타내는 개략 단면도이고, 플라즈마생성수단에 마이크로파와 자장을 이용한 마이크로파 플라즈마 에칭장치이다. 도 1에서, 플라즈마 에칭장치는, 피처리물인 시료의 웨이퍼(10)를 배치하는 시료대(1)와, 시료대(1)를 내부에 설치하는 진공용기(2)와, 진공용기(2)를 지지하는 가대(3)와, 진공용기(2)의 상면에 설치된 샤워 플레이트(4)와, 샤워 플레이트(4)의 윗쪽에 설치된 도파관(5)과, 도파관(5)의 선단에 설치된 마그네트론(6)과, 진공용기(2)의 주위에 설치된 솔레노이드 코일(7)과, 시료대(1)에 설치한 정전척에 접속된 정전흡착 전원(8)과, 시료대(1)에 접속된 고주파 전원(9)으로 이루어진다.
이와 같이 구성된 플라즈마 에칭장치에서는, 웨이퍼(10)는 웨이퍼 반입구(11)로부터 진공용기(2) 내로 반입된 후, 정전흡착 전원(8)에 의해 시료대(1)에 설치된 정전척에 직류전압을 인가하여, 웨이퍼(10)를 정전 흡착시킨다. 다음에, 프로세스 가스가 샤워 플레이트(4)를 거쳐 진공용기(2)로 도입된다. 또, 진공용기(2) 내는, 배기구(12)를 거쳐 진공펌프(도시 생략)에 의해 감압 배기되고, 소정의 압력(예를 들면, 0.1 Pa∼10 Pa)으로 조정된다. 다음에, 마그네트론(6)으로부터 주파수 2.45 GHz의 마이크로파가 발진되고, 도파관(5)을 통하여 진공용기(2) 내 로 전파된다. 진공용기(2) 내에서는 도파관(5)으로부터 전파된 마이크로파와 솔레노이드 코일(7)에 의하여 발생한 자장과의 작용에 의하여 처리가스가 여기되고, 웨이퍼(10) 상부의 공간에 플라즈마(13)가 형성된다.
한편, 시료대(1)에는, 고주파 전원(9)에 의해 바이어스 전압이 인가되고, 플라즈마(13) 중의 이온을 웨이퍼(10) 상에 수직 입사시킨다. 이것에 의하여, 플라즈마(13)로부터의 라디칼과 이온의 작용에 의하여 웨이퍼(10)가 에칭된다.
다음에, 상기한 플라즈마 에칭장치를 사용한 본 발명의 드라이 에칭방법을, 도 2를 이용하여 설명한다. 도 2는, 본 발명의 일 실시예인 드라이 에칭방법에서의 처리를 나타낸다. 먼저, 제 1 단계로서 역마이크로 로딩 효과가 생기는 에칭을 웨이퍼 처리의 도중까지 실시한다(단계 S1). 다음에, 제 2 단계로서 마이크로 로딩 효과가 생기는 에칭을 웨이퍼 처리의 종료까지 실시한다(단계 S2).
또한, 본 발명은, 역마이크로 로딩 효과를 일으키는 제 1 에칭 단계와 마이크로 로딩 효과를 일으키는 제 2 에칭 단계는 반드시 제 1 에칭 단계를 먼저 해야만 하는 것은 아니고, 제 2 에칭 단계를 실행한 후에 제 2 에칭 단계를 실행하여도 되고, 제 1 에칭 단계와 제 2 에칭 단계를 복수회 교대로 교체하여도 된다.
여기서, 역마이크로 로딩 효과가 생기는 제 1 에칭 단계(S1)는, 다음과 같이 하여 행하여진다. 도 1의 플라즈마 에칭장치를 사용하여 샤워 플레이트(4)로부터 CF계 가스와 질소가스를 포함한 혼합가스를 주입하여, 시료 웨이퍼(10)의 에칭을 행한다. 이 때의 에칭조건을, 표 1에 나타낸다. 또한, 본 실시예에서는 CF계 가 스로서 CF4 가스를 사용하였으나, CF4 가스 대신 CHF3 등 CF4 이외의 CF계 가스이어도 되고, 또 질소가스 대신 NF3 등 탄소와 결합하여 시안화화합물을 생성하는 질소원자함유의 가스를 사용하여도 된다. 즉, CF계 가스로서는, 상기 가스 이외에, C4F8, C4F6, C5F8, CH3F, CH2F2, CHF3 등의 질소와 반응하여 퇴적성 성분(시안화화합물 : 디포지터)을 생성하는 원자(C)와, 라디칼이나 이온을 생성하여 에칭성분(불소 라디칼 : 에천트)을 생성하는 성분(F)을 가지는 가스를 사용할 수 있다.
제 1 에칭 단계에 사용한 에칭조건을 표 1에 나타낸다.
| 처리압력 | 0.8 Pa |
| 웨이퍼 바이어스 | 100 W(0.14 W/㎠) |
| 마이크로파 파워 | 800 W |
| CF4 가스 유량 | 50 ml/min |
| 질소가스 유량 | 10 ml/min |
이 때의 에칭상태를, 도 3a, 도 3b를 이용하여 설명한다. 도 3a는 처리를 하기 전의 시료 웨이퍼(10)의 구조를 나타낸다. 실리콘 기판(20)의 위에 마스크(21)의 패턴이 구비되어 있고, 그 패턴은 성긴 부분(패턴의 성긴부)과 조밀 부분(패턴의 조밀부)이 존재한다. 여기서, 마스크(21)는 포토레지스트 등의 소프트 마스크이어도, 질화 실리콘층이나 산화 실리콘층 등의 하드 마스크이어도 되고, 또, 그것이 복수층으로 구성되어 있어도 된다.
본 실시예에서의, 실리콘 기판(20)의 에칭량의 목표값과 조밀부 개구폭의 설정을 표 2에 나타낸다.
| 실리콘 에칭량 목표값 | 300 nm |
| 조밀부 개구폭 | 30 nm |
도 3b에, 표 1에 나타내는 조건으로 도중까지 에칭한 후의 실리콘 기판(20)의 단면형상을 나타낸다. 도 3b에 나타내는 형상에는 특징이 2개 있다. 제 1 특징은, 패턴의 조밀부 쪽이 패턴의 성긴부보다 깊은 트렌치가 형성되는 것이다. 이와 같은 형상이 되는 이유는, 에칭이 시작되었을 때, 플라즈마(13) 내부의 CF4 분자와 질소가 반응하여, 질소원자와 탄소원자로 구성되는 퇴적성 성분인 시안화 화합물(디포지터)과 에칭성분인 불소 라디칼(에천트) 또는 불소 이온(에천트)이 발생한다. 여기서, 불소 라디칼과 시안화 화합물을 추출하여 생각하면, 불소 라디칼에 의한 에칭 레이트보다 시안화 화합물에 의한 퇴적 레이트의 쪽이 앞서고 있는 경우, 웨이퍼 표면에서는 에칭이 진행되지 않고, 시안화 화합물이 퇴적하며, 특히, 패턴의 성긴부쪽이 패턴의 조밀부에 비하여 많이 퇴적한다. 그곳에 불소 이온 등에 의한 이온·어시스트 에칭의 효과가 들어 가면, 패턴의 성긴부 및 패턴의 조밀부의 양쪽에서 에칭이 진행되나, 패턴의 성긴부쪽은 시안화 화합물의 퇴적에 이온·어시스트 에칭이 저해되기 쉽기 때문에, 패턴의 조밀부쪽이 패턴의 성긴부보다 깊게 진행하여 에칭 레이트가 빨라진다. 이것이 역마이크로 로딩 효과이다. 이것에 의하여 패턴의 조밀부쪽이 패턴의 성긴부보다 깊게 에칭된다.
제 2 특징은, 질소가 실리콘 패턴의 표면 및 주로 홈의 상부 측면을 질화물로 코팅하기 때문에, 사이드 에치가 억제되고, 양호한 형상으로 에칭이 진행되는 것이다.
표 3에, 표 1에 나타내는 제 1 에칭 단계의 조건에서 패턴의 각 성긴부 조밀부에서의 에칭 레이트를 나타낸다.
| 조밀부 에칭 레이트 | 89.4 nm/min(1.49 nm/s) |
| 성긴부 에칭 레이트 | 74.4 nm/min(1.24 nm/s) |
즉, 표 1의 조건으로, 표 2에 나타내는 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 실리콘 웨이퍼를 에칭하면, 패턴의 조밀부의 에칭 레이트는 89.47 nm/min(1.49 nm/s)이고, 패턴의 성긴부의 에칭 레이트는 74.4 nm/min(1.24 nm/s)가 되어, 역마이크로 로딩 효과를 일으키고 있다.
다음에, 실리콘 패턴의 표면 및 주로 홈의 상부 측면을 질화물로 코팅한 실리콘 웨이퍼를 제 2 에칭 단계에 의하여 에칭함으로써, 사이드 에치가 0 이고, 마이크로 로딩 효과를 일으키게 할 수 있다. 제 2 에칭 단계를, 표 4에 나타내는 에칭 조건으로 행한다.
| 처리압력 | 0.4 Pa |
| 웨이퍼 바이어스 | 130 W(0.18 W/㎠) |
| 마이크로파 파워 | 900 W |
| HBr 가스유량 | 200 ml/min |
| 산소가스유량 | 10 ml/min |
| 염소가스유량 | 20 ml/min |
이때의 에칭상태를 도 4a 및 도 4b에 나타낸다. 비교를 위해, 도 3a와 동일한 에칭이 개시되기 전의 상태를 도 4a에 나타낸다. 표 4의 에칭조건에 의하여, 도 4b에 나타내는 바와 같은 패턴의 성긴부 쪽이 패턴의 조밀부보다 깊게 파이는 마이크로 로딩 효과가 발생하고, 이것을 제 1 에칭 단계 후에 행함으로써, 그 효과가 제 1 에칭 단계에서 생긴 소밀 바이어스를 메우는 방향으로 작용한다. 여기서, ID 바이어스라고도 불리우는 소밀 바이어스는, 패턴의 성긴부의 에칭량과 패턴의 조밀부의 에칭량의 차의 절대값으로 나타낸다.
표 5에, 표 4에 나타낸 제 2 에칭 단계의 조건에서의 각 성긴부 조밀부에서의 에칭 레이트를 나타낸다.
| 조밀부 에칭 레이트 | 92.4 nm/min(1.54 nm/s) |
| 성긴부 에칭 레이트 | 135.6 nm/min(2.26 nm/s) |
즉, 상기 조건화에서의 제 2 에칭 단계에서는, 패턴의 조밀부의 에칭 레이트는 92.4 nm/min(1.54 nm/s)이고, 패턴의 성긴부의 에칭 레이트는 135.6 nm/min(2.26 nm/s)이 되어, 마이크로 로딩 효과를 일으키고 있다.
실리콘의 에칭 레이트가 실리콘의 깊이에 대하여, 일률적으로 변화하지 않는다고 가정하고, 에칭 후의 조밀부의 깊이를 목표값인 300 nm로 고정한 경우, 표 3의 결과와 표 5의 결과로부터 성긴부의 깊이를 계산에 의해 유도할 수 있다. 그것을, 도 6에 나타낸다.
도 6의 가로축은, 제 1 에칭 단계와 제 2 에칭 단계의 총합 에칭시간에 대한 제 1 에칭 단계의 에칭시간의 비율을 나타낸다. 또, 세로축은, 에칭 종료 후에 예측되는 패턴의 조밀부의 에칭량(b)과 패턴의 성긴부의 에칭량(a)을 나타낸다. 패턴의 성긴부 및 조밀부 모두 300 nm 깎이는 경우, 제 1 에칭 단계의 에칭시간의 비율은 74.2%로 도출된다. 그리고 조밀부를 300 nm 에칭할 때의 제 1 에칭 단계와 제 2 에칭 단계의 총합시간은, 총합시간 = 300 ÷ {1.49 × 0.742 + 1.54 ×(1 - 0.742)} 상기 식으로부터, 200초가 된다. 즉, 제 1 에칭 단계는 148초이고, 제 2 에칭 단계의 시간은 52초가 된다.
그러나, 실제로는 에칭시, 실리콘의 깊이가 증가하여 가면 에칭 레이트도 저하하기 때문에 그것을 고려하여, 10% 정도 시간을 연장시켜 주면 좋다고 생각한다. 즉, 제 1 에칭 단계는 163초이고, 제 2 에칭 단계는 57초가 된다. 이와 같이 하여 에칭 단계 시간을 구하여, 실제로 에칭처리를 행하였을 때의 결과가 표 6이다.
| 조밀부 깊이 | 301 nm |
| 성긴부 깊이 | 299 nm |
즉, 패턴의 조밀부의 에칭 깊이는 301 nm이고, 패턴의 성긴부의 에칭 깊이는 299 nm가 되어 소밀 바이어스는 2 nm가 되고, 에칭 깊이에 대한 소밀 바이어스의 비율은, 0.7%로, 아주 정밀도가 좋은 에칭을 행할 수 있다. 이상, 본 발명에 의하여, 소밀 바이어스가 개선되고, 또한 양호한 형상을 얻을 수 있었다.
또한, 이 설명에서는, 소밀 바이어스를 없애는 것을 목적으로 하였으나, 소밀 바이어스를 소정의 범위로 하고 싶은 경우에는, 본 실시예와 동일한 방법으로 미리 에칭 레이트를 예상하고, 그곳부터 원하는 소밀 바이어스가 되는 제 1 에칭 단계와 제 2 에칭 단계의 시간 배분을 산출하여, 본 발명을 실시함으로써 달성할 수 있다.
본 발명은, 상기 조건에 한정하지 않고, 다른 가스의 조합 등 에칭조건의 변경이 있어도, 마찬가지로, 제 1 에칭 단계와 제 2 에칭 단계의 관계를 산출하여 최적의 소밀 바이어스를 가지는 에칭처리를 행할 수 있다.
다음에, 도 7 내지 도 9를 이용하여, 역마이크로 로딩 효과를 발하는 에칭조건의 상관관계를 설명한다. 도 7 내지 도 9에서, 곡선 (가)는 패턴의 성긴부분의 실리콘의 에칭 레이트와 패턴의 조밀부분의 실리콘의 에칭 레이트의 차분값(즉, 패턴의 성긴부의 실리콘의 에칭 레이트 - 패턴의 조밀부의 에칭 레이트)이고, 오른쪽세로축에 의한다. 곡선 (나)는 패턴의 성긴부와 패턴의 조밀부의 실리콘의 에칭 레이트의 평균값(즉, (패턴의 성긴부의 실리콘의 에칭 레이트 + 패턴의 조밀부의 에칭 레이트)/2)이고, 왼쪽 세로축에 의한다.
역마이크로 로딩 효과에 의하여 형성되는 형상은, 상기 에칭 레이트의 차분값과 상기 에칭 레이트의 평균값의 비로부터 상사(相似)의 관계로 비교 평가할 수 있다.
도 7은, 역마이크로 로딩 효과와 그 처리압력 의존성에 대하여 조사한 것이다. 이것은, 표 1의 조건을 기준으로 하고, 웨이퍼 바이어스와 마이크로파 파워와 CF4 가스의 유량과 질소가스의 유량을 고정하고, 처리압력(가로축에 의한다)을 변동시켰을 때의 그것에 따라 성긴부분의 실리콘의 에칭 레이트와 조밀부분의 실리콘의 에칭 레이트의 차분값과 평균값의 변동을 나타내고 있다. 처리압력은, 0.1 Pa∼3.0 Pa 에 대하여 측정하였다.
도 8은, 역마이크로 로딩 효과와 그 질소가스 유량 의존성에 대하여 조사한 것이다. 이것은, 표 1의 조건을 기준으로 하여, 처리압력과 웨이퍼 바이어스와 마이크로파 파워와 가스 전체의 유량을 고정하고, CF4 가스의 유량에 대한 질소가스의 유량의 비(가로축에 의한다)를 변동시켰을 때의 그것에 따라 패턴의 성긴부의 실리콘의 에칭 레이트와 패턴의 조밀부의 실리콘의 에칭 레이트의 차분값과 평균값의 변동을 나타내고 있다. 즉, 표 1의 처리조건에서, 처리압력을 높게 할수록 에칭 레이트의 차가 마이너스측으로 커져, 역마이크로 로딩의 효과가 현저해진다.
도 9는, 역마이크로 로딩 효과와 산소가스 유량 의존성에 대하여 조사한 것이다. 이것은, 표 1의 조건을 기준으로 하여, 처리압력과 웨이퍼 바이어스와 마이크로파 파워와 가스 전체의 유량과 CF4 가스와 질소가스의 유량비를 고정하고, 그것에 대하여 산소가스를 첨가하여, 가스 전체의 유량에 대한 산소가스의 유량의 비(산소가스 유량비는 가로축에 의한다)를 변동시켰을 때의 그것에 따라 패턴의 성긴부의 실리콘의 에칭 레이트와 패턴의 조밀부의 실리콘의 에칭 레이트의 차분값과 평균값의 변동을 나타내고 있다. 즉, 이 경우에는, CF4 가스에 대한 질소가스의 유량비를 2O% 정도로 하였을 때에 에칭 레이트의 차분은 마이너스측으로 커지고, 그 전후의 유량비에서는 에칭 레이트의 차분은 적어진다.
이들 결과에 의하면, 도 7의 역마이크로 로딩 효과와 그 압력 의존성에서, 역마이크로 로딩 효과가 강하게 나오는 것은 고압의 조건인 것을 알 수 있다. 이것은 고압을 향함에 따라, 시안화 화합물의 퇴적 절대량이 증가하였기 때문에, 패턴의 성긴부가 패턴의 조밀부에 비하여 더욱 깎이기 어렵게 되었기 때문이라고 생각된다. 결과로부터 역마이크로 로딩 효과는 0.2 Pa∼3.0 Pa 이면 적어도 발생하는 것을 알 수 있다.
도 8의 역마이크로 로딩 효과와 그 질소가스 유량비 의존성에서는, CF4 가스의 유량에 대하여, 유량비 약 2O% 전후가 최선의 조건인 것을 알 수 있다. 최선의 조건이 아닌 질소가스 유량이 적은 영역에서는, 시안화 화합물 퇴적량이 적고, 역마이크로 로딩 효과가 약해지기 때문에, 또 많은 영역에서는, 시안화 화합물이 조밀부분에도 충분히 퇴적하여, 전체적으로 실리콘의 에칭 레이트가 저하하였기 때문이라고 생각된다. 결과로부터, 역마이크로 로딩 효과는, 질소가스 유량이 CF4 가스 유량에 대하여 10% 내지 5O% 이면 적어도 발생하는 것을 알 수 있다.
도 9의 역마이크로 로딩 효과와 그 산소가스 유량비 의존성에서는, 산소가스를 첨가하면 패턴의 성긴부 조밀부 양쪽 모두 실리콘의 에칭 레이트가 향상하나, 역마이크로 로딩 효과가 약해진다. 그 이유는 CF4가 질소뿐만 아니라 산소와도 반응하여, 불소 라디칼 또는 불소 이온을 생성하기 때문에, 시안화 화합물의 디포지터에 대하여, 에천트가 증가하였기 때문이다(덧붙여 말하면 탄소와 산소가 반응하여 형성하는 CO계 분자는 휘발성이 강하여 디포지터로는 되지 않는다). CF4 가스와 질소가스만으로는 에칭 레이트가 느리고, 스루풋에 문제가 발생하는 가능성을 생각할 수 있다. 이것에 대하여, 산소가스의 주입을 해결책으로서 생각할 수 있으나, 이 결과에서 나타내는 바와 같이, 산소가스를 첨가하면, 에칭 레이트가 빨라지는 만큼, 역마이크로 로딩 효과는 약해진다. 실제로 본 발명을 이용할 때는 이 성질을 고려할 필요가 있다. 또한, 본 실시예에서 산소가스를 사용하였으나, 산소가스 대신 산소원자를 함유하는 가스를 사용하여도 동일한 경향을 볼 수 있다. 결과와 그 원인을 고려하여, 역마이크로 로딩 효과는, 산소가스의 유량이 질소가스유량 이하이면 적어도 발생하는 것을 알 수 있다.
이상의 결과로부터, 역마이크로 로딩 효과를 끌어 내는 가장 바람직한 조건은, 고압이 좋고, 질소가스는 CF4 가스유량에 대하여, 2O% 전후가 좋은 것을 알 수 있다.
본 일 실시예에 의하면, CF4 가스와 질소가스, 그리고 산소가스를 함유하는 가스계에서의 실리콘 에칭 단계(제 1 에칭 단계)와, 할로겐계 가스에서의 실리콘 에칭 단계(제 2 에칭 단계)를 조합하고, 또한 그 에칭 시간비를 선택함으로써, 깊이에서의 소밀 바이어스를 소정의 값으로 제어할 수 있어, 결과로서 소밀 바이어스가 해결된다.
이상과 같이, 본 발명은, 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서, 상기 시료 웨이퍼와 동일한 마스크 패턴을 가지는 더미 웨이퍼를 사용하여, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 역마이크로 로딩 효과를 일으키는 제 1 에칭처리를 행하고, 제 1 에칭 단계에서의 패턴 조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하여, 패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 느린 마이크로 로딩 효과를 일으키는 제 2 에칭처리를 행하고, 제 2 에칭 단계에서의 패턴조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하여, 상기 제 1 에칭 단계에서의 데이터와 제 2 에칭 단계에서의 데이터를 사용하여 소밀 바이어스가 원하는 값이 되도록 제 1 에칭 단계의 처리시간과 제 2 에칭 단계의 처리시간을 산출하고, 시료 웨이퍼를, 산출한 제 1 에칭 단계의 처리시간만큼 역마이크로 로딩 효과를 일으키는 에칭처리를 행하고, 산출한 제 2 에칭 단계의 처리시간만큼 마이크로 로딩 효과를 일으키는 에칭처리를 행함으로써, 소밀 바이어스를 원하는 값으로 제어할 수 있다.
이 드라이 에칭방법에서의, 제 1 에칭 단계에 사용하는 에칭가스는, CF계 가스와 질소를 함유하는 가스의 혼합가스로 할 수 있고, 또한 이 혼합가스에 산소원자를 함유하는 가스로 할 수 있다. 또, 제 1 에칭 단계에서, 질소원자 함유 가스의 유량은, CF계 가스 유량의 10% 내지 50%의 범위로 제어되고, 산소원자를 함유하는 가스의 유량은, 질소가스 유량 이하로 제어된다. 제 1 에칭 단계에서의 처리압력은, 0.2 Pa ∼ 3 Pa의 범위 내로 제어된다. 제 1 에칭 단계와 제 2 에칭 단계를 교대로 행할 수 있다. 또한, 본 발명은, 제 2 에칭 단계에 할로겐 가스를 사용할 수 있다.
도 1은 본 발명의 드라이 에칭방법을 실시하기 위한 플라즈마 에칭장치의 일례를 나타내는 개략 단면도,
도 2는 본 발명의 일 실시예인 드라이 에칭방법을 나타내는 플로우도,
도 3a는 본 발명의 역마이크로 로딩 효과를 일으키게 하는 에칭 단계에서의 에칭 전의 상태를 나타내는 실리콘 기판의 종단면도,
도 3b는 본 발명의 역마이크로 로딩 효과를 일으키게 하는 에칭 단계에서의 에칭 후의 상태를 나타내는 실리콘 기판의 종단면도,
도 4a는 마이크로 로딩 효과가 생기는 에칭 단계에서의 에칭 전의 상태를 나타내는 실리콘 기판의 종단면도,
도 4b는 마이크로 로딩 효과가 생기는 에칭 단계에서의 에칭 후의 상태를 나타내는 실리콘 기판의 종단면도,
도 5는 본 발명의 에칭방법에 의한 에칭이 완료된 후의 실리콘 기판의 단면도,
도 6은 본 발명의 효과로서 예측되는 마스크 패턴의 성긴부 및 조밀부의 에칭량과 제 1 단계와 제 2 단계의 총합 에칭시간에 대한 제 1 단계의 에칭시간의 비율과의 관계를 나타내는 상관도,
도 7은 본 발명의 드라이 에칭방법에 의한 역마이크로 로딩 효과와 그 처리압력과의 관계를 나타내는 상관도,
도 8은 본 발명의 드라이 에칭방법에 의한 역마이크로 로딩 효과와 그 질소 가스 유량 비율과의 관계를 나타내는 상관도,
도 9는 본 발명의 드라이 에칭방법에 의한 역마이크로 로딩 효과와 그 산소가스 유량 비율과의 관계를 나타내는 상관도이다.
Claims (17)
- 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서,마스크 패턴의 성긴부의 에칭속도에 비하여 마스크 패턴의 조밀부의 에칭속도가 빠른 제 1 에칭 단계와,마스크 패턴의 조밀부의 에칭속도에 비하여, 마스크 패턴의 성긴부의 에칭속도가 빠른 제 2 에칭 단계를 가지는 것을 특징으로 하는 드라이 에칭방법.
- 제 1항에 있어서,상기 제 1 에칭 단계가 CF계 가스와 질소원자를 가지는 가스와의 혼합가스 이고,제 1 에칭 단계와 제 2 에칭 단계의 에칭 시간비를 선택함으로써 마스크 패턴의 성긴부와 조밀부의 에칭깊이를 소정의 값으로 하는 것을 특징으로 하는 드라이 에칭방법.
- 제 2항에 있어서,제 1 에칭 단계가, CF계 가스와 질소원자를 함유하는 가스와 산소원자를 가지는 가스와의 혼합가스인 것을 특징으로 하는 드라이 에칭방법.
- 제 2항에 있어서,질소원자 함유 가스의 유량은 CF계 가스유량의 10%∼50%의 범위로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 3항에 있어서,질소원자 함유 가스의 유량은 CF계 가스유량의 10%∼50%의 범위로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 3항에 있어서,산소원자를 함유하는 가스의 유량은 질소가스 유량 이하로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 1항에 있어서,제 1 에칭 단계에서의 처리압력은 0.2 Pa∼3 Pa의 범위 내로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 2항에 있어서,제 1 에칭 단계에서의 처리압력은 0.2 Pa∼3 Pa의 범위 내로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 3항에 있어서,제 1 에칭 단계에서의 처리압력은 0.2 Pa∼3 Pa의 범위 내로 제어되는 것을 특징으로 하는 드라이 에칭방법.
- 제 1항에 있어서,상기 제 1 에칭 단계가 역마이크로 로딩 효과가 발생하는 에칭 단계이고,상기 제 2 에칭 단계가 마이크로 로딩 효과가 발생하는 에칭 단계이며,상기 제 1 에칭 단계와 상기 제 2 에칭 단계를 교대로 행하는 것을 특징으로 하는 드라이 에칭방법.
- 제 2항에 있어서,상기 제 1 에칭 단계가 역마이크로 로딩 효과가 발생하는 에칭 단계이고,상기 제 2 에칭 단계가 마이크로 로딩 효과가 발생하는 에칭 단계이며,상기 제 1 에칭 단계와 상기 제 2 에칭 단계를 교대로 행하는 것을 특징으로 하는 드라이 에칭방법.
- 제 1항에 있어서,상기 제 1 에칭 단계가 CF계 가스와 질소원자를 함유하는 가스와의 혼합 가스를 사용한 제 1 에칭 단계이고,상기 제 2 에칭 단계가 할로겐 가스를 이용한 에칭 단계인 것을 특징으로 하는 드라이 에칭방법.
- 제 2항에 있어서,상기 제 2 에칭 단계가 할로겐 가스를 이용한 에칭 단계인 것을 특징으로 하는 드라이 에칭방법.
- 플라즈마를 사용하여, 실리콘 기판 상에, 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서,성긴부에서의 에천트에 의한 에칭 레이트보다 디포지터에 의한 퇴적 레이트가 앞서는 제 1 에칭 단계와,성긴부에서의 에천트에 의한 에칭 레이트가 디포지터에 의한 퇴적 레이트보다 앞서는 제 2 에칭 단계를 가지는 것을 특징으로 하는 드라이 에칭방법.
- 제 14항에 있어서,제 1 에칭 단계의 에칭가스로서, 에천트로서의 성분과 반응에 의해 퇴적성분을 생성하는 성분을 가지는 가스를 사용하는 것을 특징으로 하는 드라이 에칭방법.
- 제 15항에 있어서,제 1 에칭 단계의 에칭가스가 CF계 가스와 N계 가스를 가지는 것을 특징으로 하는 드라이 에칭방법.
- 플라즈마를 사용하여, 실리콘 기판 상에 적어도 1층에서, 성긴부 및 조밀부를 가지는 마스크 패턴을 형성한 시료 웨이퍼를 에칭하는 드라이 에칭방법에 있어서,상기 시료 웨이퍼와 동일한 마스크 패턴을 가지는 더미 웨이퍼를 사용하여, 패턴의 성긴부의 에칭 속도에 비하여 패턴의 조밀부의 에칭속도가 빠른 역마이크로 로딩 효과를 일으키는 제 1 에칭처리를 행하고, 제 1 에칭 단계에서의 패턴 조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하는 공정과,패턴의 성긴부의 에칭속도에 비하여 패턴의 조밀부의 에칭속도가 느린 마이크로 로딩 효과를 일으키는 제 2 에칭처리를 행하고, 제 2 에칭 단계에서의 패턴 조밀부의 에칭 레이트와 패턴 성긴부의 에칭 레이트의 데이터를 취득하는 공정과,상기 제 1 에칭 단계에서의 데이터와 제 2 에칭 단계에서의 데이터를 사용하여 소밀 바이어스가 원하는 값이 되도록 제 1 에칭 단계의 처리시간과 제 2 에칭 단계의 처리시간을 산출하는 공정을 가지고,시료 웨이퍼를, 산출한 제 1 에칭 단계의 처리시간만큼 역마이크로 로딩 효과를 일으키는 에칭처리를 행하고, 산출한 제 2 에칭 단계의 처리시간만큼 마이크로 로딩 효과를 일으키는 에칭처리를 행하는 것을 특징으로 하는 드라이 에칭방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-089103 | 2009-04-01 | ||
| JP2009089103A JP2010245101A (ja) | 2009-04-01 | 2009-04-01 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100109832A true KR20100109832A (ko) | 2010-10-11 |
| KR101095603B1 KR101095603B1 (ko) | 2011-12-19 |
Family
ID=42826516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090068337A KR101095603B1 (ko) | 2009-04-01 | 2009-07-27 | 드라이 에칭방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8207066B2 (ko) |
| JP (1) | JP2010245101A (ko) |
| KR (1) | KR101095603B1 (ko) |
| TW (1) | TW201037765A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160100924A (ko) * | 2013-12-23 | 2016-08-24 | 인텔 코포레이션 | 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법 |
| KR20160147669A (ko) * | 2015-06-15 | 2016-12-23 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012005A (ko) * | 2002-01-12 | 2002-02-09 | 오병희 | 무술주 |
| JP5719648B2 (ja) | 2011-03-14 | 2015-05-20 | 東京エレクトロン株式会社 | エッチング方法、およびエッチング装置 |
| US8575035B2 (en) * | 2012-02-22 | 2013-11-05 | Omnivision Technologies, Inc. | Methods of forming varying depth trenches in semiconductor devices |
| JP6228860B2 (ja) * | 2014-02-12 | 2017-11-08 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
| JP6486137B2 (ja) | 2015-02-16 | 2019-03-20 | キヤノン株式会社 | 半導体装置の製造方法 |
| EP3067919A1 (en) * | 2015-03-11 | 2016-09-14 | IMEC vzw | Method for forming vertical structures in a semiconductor target layer |
| CN105529258B (zh) * | 2016-01-29 | 2019-04-09 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中稳定栅极形貌的工艺方法 |
| US10453738B2 (en) * | 2017-12-22 | 2019-10-22 | Texas Instruments Incorporated | Selective etches for reducing cone formation in shallow trench isolations |
| KR20210089254A (ko) * | 2018-12-05 | 2021-07-15 | 램 리써치 코포레이션 | 기판 내에 격리 피처들 및 치밀 피처들 에칭 |
| JP7296277B2 (ja) * | 2019-08-22 | 2023-06-22 | 東京エレクトロン株式会社 | エッチングする方法、デバイス製造方法、及びプラズマ処理装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2918892B2 (ja) * | 1988-10-14 | 1999-07-12 | 株式会社日立製作所 | プラズマエッチング処理方法 |
| KR910010516A (ko) * | 1989-11-15 | 1991-06-29 | 아오이 죠이치 | 반도체 메모리장치 |
| US5356515A (en) * | 1990-10-19 | 1994-10-18 | Tokyo Electron Limited | Dry etching method |
| KR100257149B1 (ko) * | 1997-06-24 | 2000-05-15 | 김영환 | 반도체 소자의 제조 방법 |
| JP4013308B2 (ja) * | 1998-01-21 | 2007-11-28 | ヤマハ株式会社 | 配線形成方法 |
| JP4039504B2 (ja) * | 1998-11-10 | 2008-01-30 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2001053138A (ja) * | 1999-08-10 | 2001-02-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
| KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4816478B2 (ja) * | 2007-02-02 | 2011-11-16 | 東京エレクトロン株式会社 | エッチング方法及び記憶媒体 |
| US8809196B2 (en) * | 2009-01-14 | 2014-08-19 | Tokyo Electron Limited | Method of etching a thin film using pressure modulation |
-
2009
- 2009-04-01 JP JP2009089103A patent/JP2010245101A/ja not_active Ceased
- 2009-07-27 KR KR1020090068337A patent/KR101095603B1/ko not_active IP Right Cessation
- 2009-07-30 US US12/512,094 patent/US8207066B2/en not_active Expired - Fee Related
- 2009-08-24 TW TW098128384A patent/TW201037765A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160100924A (ko) * | 2013-12-23 | 2016-08-24 | 인텔 코포레이션 | 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법 |
| KR20210087111A (ko) * | 2013-12-23 | 2021-07-09 | 인텔 코포레이션 | 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법 |
| KR20160147669A (ko) * | 2015-06-15 | 2016-12-23 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8207066B2 (en) | 2012-06-26 |
| US20100255612A1 (en) | 2010-10-07 |
| JP2010245101A (ja) | 2010-10-28 |
| KR101095603B1 (ko) | 2011-12-19 |
| TW201037765A (en) | 2010-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101095603B1 (ko) | 드라이 에칭방법 | |
| Banna et al. | Pulsed high-density plasmas for advanced dry etching processes | |
| JP3155513B2 (ja) | 高密度プラズマ中での高アスペクト比フィーチャ用の異方性選択的窒化物エッチング方法 | |
| TWI514462B (zh) | 氮化矽膜中之特徵部的蝕刻方法 | |
| US6391788B1 (en) | Two etchant etch method | |
| US8932947B1 (en) | Methods for forming a round bottom silicon trench recess for semiconductor applications | |
| JP4579611B2 (ja) | ドライエッチング方法 | |
| TWI478234B (zh) | 氮化矽膜之蝕刻方法 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| JP3527901B2 (ja) | プラズマエッチング方法 | |
| KR20160044545A (ko) | 하드마스크를 측면으로 트리밍하기 위한 방법 | |
| KR20070060963A (ko) | 플라즈마에칭방법 | |
| JP5851349B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| US20110171833A1 (en) | Dry etching method of high-k film | |
| US20220157614A1 (en) | Dry Etching Method and Method for Producing Semiconductor Device | |
| JP2015130385A (ja) | プラズマエッチング方法 | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| KR100894300B1 (ko) | 드라이에칭방법 | |
| KR20210110657A (ko) | 플라스마 처리 방법 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| Yang et al. | Silicon surface roughness improvement during plasma etch | |
| KR20240109252A (ko) | 데포지션막의 형성 방법 | |
| Jeon et al. | Characteristics of SiO2 Etching with a C4F8/Ar/CHF3/O2 Gas Mixture in 60-MHz/2-MHz Dual-frequency Capacitively Coupled Plasmas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |