KR20100108969A - Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지 - Google Patents

Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지 Download PDF

Info

Publication number
KR20100108969A
KR20100108969A KR1020090027310A KR20090027310A KR20100108969A KR 20100108969 A KR20100108969 A KR 20100108969A KR 1020090027310 A KR1020090027310 A KR 1020090027310A KR 20090027310 A KR20090027310 A KR 20090027310A KR 20100108969 A KR20100108969 A KR 20100108969A
Authority
KR
South Korea
Prior art keywords
dicing
substrate
molding
led
chip
Prior art date
Application number
KR1020090027310A
Other languages
English (en)
Other versions
KR101537795B1 (ko
Inventor
김방현
박병규
김오석
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020090027310A priority Critical patent/KR101537795B1/ko
Publication of KR20100108969A publication Critical patent/KR20100108969A/ko
Application granted granted Critical
Publication of KR101537795B1 publication Critical patent/KR101537795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 기판의 다이싱 정렬 마크와 기판에 성형된 몰딩부의 다이싱 마크를 이용하여 몰딩부가 기판에 대해 정확한 위치에 성형되었는지를 바로 판별할 수 있도록 한 LED 패키지 제조 방법을 제공하는 것을 기술적 과제로 한다.
이를 위해, 본 발명에 따른 LED 패키지 제조 방법은 다이싱 정렬 마크가 구비된 기판을 준비하는 단계; 다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및 상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함한다.
다이싱, 마크, 하우징, 기판, 공차, 홈, 불량, 판별, 접촉, 노출, 몰딩

Description

ＬＥＤ 패키지 제조 방법 및 그 ＬＥＤ 패키지{METHOD FOR FABRICATING LIGHT EMITTING DIODE PACKANG AND LIGHT EMITTING DIODE PACKAGE}
본 발명은 LED 패키지 제조 방법 및 그 LED 패키지에 관한 것으로, 더욱 상세하게는 다이싱 정렬 마크가 구비된 기판에 몰딩부 성형시 몰딩부의 다이싱 마크와 기판의 다이싱 정렬 마크가 일치하는지 여부에 따라 LED칩 실장전에 몰딩부가 결합된 기판이 불량인지를 쉽게 판별할 수 있도록 한 LED 패키지 제조 방법 및 그 LED 패키지에 관한 것이다.
일반적으로, 발광다이오드(LED: Light Emitting Diode, 이하 'LED'라 한다)는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, LED는 저전압, 저전류로 연속 발광이 가능하고 소비전력이 작은 이점 등 기존의 광원에 비해 많은 이점을 갖고 있다.
특히, LED는 각종 표시장치, 백라이트 광원 등에 널리 사용되고 있으며, 최근 적색광, 녹색광, 청색광을 각각 방출하는 3개의 LED칩들을 이용하거나, 또는 형광체를 사용하여 파장을 변환시킴으로써 백색광을 방출하는 기술이 개발되어 조명장치로도 그 적용 범위를 넓히고 있다.
위와 같은 LED는 통상 패키지 구조로 제조되며, LED 패키지 제조공정을 살펴보면, 예를 들면 다수의 리드프레임 패턴을 포함하는 배선 패턴이 형성된 기판이 준비된다. 이 기판에는 다이싱 공정을 위한 다이싱 정렬 마크가 형성되어 있다. 다음, 기판에는 예를 들면 사출 성형 공정에 의해 하나 이상의 몰딩부가 형성된다. 이 몰딩부는 다음에 있을 다이싱 공정에 의해 기판과 함께 절단되어 여러 LED 패키지의 하우징이 된다. 그리고, 몰딩부는 다수의 캐비티를 구비하는데, 캐비티 각각은 다이싱 후 나뉘어지는 각 LED 패키지의 리드프레임 또는 전극 패턴을 노출시킨다. 해당 캐비티에는 LED칩이 실장되며 또한 그 LED칩과 리드프레임 또는 전극 패턴 사이가 배선에 의해 전기적으로 연결된다. 통상 LED칩의 실장 및 배선 공정은 다이싱 공정 전에 이루어진다. 다이싱 공정에 의해, 기판과 그 위의 몰딩부가 함께 절단되어, 여러개의 개별 LED 패키지가 제조된다.
종래에는 다이싱을 위한 기준으로 기판 상의 다이싱 정렬 마크만을 이용하므로, 정확한 다이싱이 이루어질 수 없었다. 즉, 원래 의도한 다이싱 라인이 위의 다이싱 정렬 마크에 일치하지만, 몰딩부에서의 오차가 있을 수 있었다. 이러한 오차는 최종 제조된 LED 패키지의 불량을 야기하며, 결과적으로, 생산 수율을 떨어뜨린다. 또한, 다이싱 정렬 마크만으로는 다이싱 공정 전, 몰딩부가 기판에 대해 정확한 위치에 성형되었는지의 판별도 불가능하였다. 몰딩부가 기판에 대한 위치 불량 여부를 미리 판별할 수 있다면, 그 불량의 원인을 미리 바로잡을 수 있을 것이며, 불량된 재료를 이용해 계속 공정을 수행할 때 야기되는 시간적 경제적 낭비를 줄일 수 있을 것이다.
본 발명이 이루고자 하는 기술적 과제는, 기판의 다이싱 정렬 마크와 몰딩부에 형성된 다이싱 마크에 의해 LED칩 실장 전에 몰딩부가 기판에 대해 정확한 위치에 성형되었는지의 판별이 용이한 LED 패키지 제조 방법을 제공함에 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 하우징의 모서리에 형성된 홈이 캐소드 또는 애노드의 방향을 나타내는 형상임에 따라 극성을 쉽게 판별할 수 있도록 한 LED 패키지를 제공함에도 있다.
상기 기술적 과제들을 이루기 위하여, 본 발명의 실시예에 따른 불량 판별이 가능한 LED 패키지 제조 방법은 다이싱 정렬 마크가 구비된 기판을 준비하는 단계; 다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및 상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함한다.
본 실시예에서, 상기 LED 패키지 제조 방법은 상기 다이싱하는 단계 이전에, 상기 기판상에 LED칩을 실장하는 단계; 상기 실장된 LED칩이 전기적으로 연결되도록 본딩와이어를 연결하는 단계; 및 상기 LED칩과 상기 본딩와이어를 덮도록 봉지재를 형성하는 단계를 포함한다. 또한, 상기 몰딩부를 성형하는 단계는 상기 기판의 리드프레임에 형성된 홈에 사출물이 채워지되, 상기 홈과 부분적인 접촉면을 갖도록 성형된다.
한편, 본 발명에 따른 LED 패키지는 기판과, 상기 기판에 형성된 몰딩부를 다이싱 공정에 의해 여러개 분리하여 제조된 LED 패키지로서, 상기 다이싱 공정에 의해 상기 기판으로부터 분리된 리드프레임들; 및 상기 다이싱 공정에 의해 상기 몰딩부에 의해 분리된 하우징을 포함하며, 상기 하우징은 상기 다이싱 공정에 의해 다이싱 마크로 이용된 홈을 모서리에 구비한다.
본 실시예에서, 상기 홈은 캐소드 또는 애노드의 방향을 나타내면, 상기 리드프레임들에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈이 구비된다. 상기 칩 정렬 홈은 상기 하우징과 부분적으로 접촉된 접촉면과, 외부로 노출된 노출면으로 이루어지고, 나아가 상기 칩 정렬 홈에는 상기 몰딩부 사출 성형시에 함께 사출물이 채워진다.
본 발명의 실시예에 따르면 기판의 다이싱 정렬 마크와 기판에 사출 성형된 몰딩부의 다이싱 마크가 일치하는지 여부에 따라, 몰딩부가 기판에 대해 정확한 위치에 성형되었는지를 쉽게 판별할 수 있는 효과가 있다. 이에 따라, LED칩 실장 전에 미리 몰딩부가 기판에 대한 위치 불량 여부를 판별할 수 있어, 불량된 재료를 이용해 다음에 있을 공정을 수행할때 야기되는 시간적 경제적 낭비를 줄일 수 있다.
또한, 본 발명의 실시예에 따르면 LED칩의 실장 위치를 정하는 칩 정렬 홈에 몰딩부 성형시의 사출물이 채워짐에 따라, 기판과 몰딩부간의 결합차이를 바로 판별할 수 있는 효과도 있다.
그리고, 본 발명의 실시예에 따르면 하우징의 한쪽편 모서리에 각각 형성된 홈이 캐소드 또는 애노드의 방향을 나타냄으로써 극성을 용이하게 판별할 수 있는 효과도 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들을 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 적용되는 기판을 도시한 도면이고, 도 2는 도 1에 도시된 기판에 몰딩부가 성형된 상태를 도시한 도면이고, 도 3은 도 2에 도시된 기판상에 LED칩이 실장된 상태를 도시한 도면이며, 도 4는 도 3에 도시된 리드프레임들을 도시한 사시도이다.
본 발명에 따른 LED 패키지 제조 방법을 설명하면, 먼저 도 1에 도시된 바와 같은 기판(2)을 준비한다. 상기 기판(2)은 리드프레임들 또는 전극 패턴들을 갖는다. 또한, 상기 기판(2)은 단품 LED 패키지 단위로 나눠지도록 예를 들면, 리드프레임들(22, 23)을 사이에 두고 종방향 패턴(2a)과 횡방향 패턴(2b)이 형성되고, 리드프레임들(22, 33)이 이격되도록 이격패턴(2c)이 형성된다. 상기 기판(2)에는 복수개의 LED 패키지를 제조하기 위하여 종방향 패턴(2a), 횡방향 패턴(2b) 및 이격 패턴(2c)이 복수개 형성되어 있다. 또한, 상기 기판(2)의 외곽부분에는 다이싱시에 상기 기판(2)의 공차를 줄이기 위하여 다이싱 정렬 마크(2d)가 예컨대, 에칭(etching) 방식에 의해 형성된다. 상기 다이싱 정렬 마크(2d)는 도 1에 잘 도시되어 있다.
다음, 상기 기판(2)에 예를 들면, 사출 성형 공정에 의해 몰딩부(21)를 성형한다. 상기 몰딩부(21)는 도 2에 도시된 바와 같은 형상을 갖는 금형 내에 사출물이 주입되어 성형되며, 상기 몰딩부(21)는 다음에 있을 다이싱 공정에 의해 기판(2)과 함께 절단되어 여러 LED 패키지의 하우징이 된다. 그리고, 상기 몰딩부(21)는 다수의 캐비티를 구비하는데, 캐비티 각각은 다이싱 후 나뉘어지는 각 LED 패키지의 리드프레임들(22, 23)을 노출시킨다. 전술된 횡방향 패턴(2b)과 이격패턴(2c)은 상기 몰딩부(21)의 성형시 사용되는 사출물로 채워지며, 사출물로 채워진 이격패턴(2c)의 상면 및 바닥면은 리드프레임들(22, 23)과 동일평면상에 있다. 상기 리드프레임들(22, 23)은 사출 성형된 몰딩부(21)에 의해 지지된다. 특히, 상기 몰딩부(21)에는 다이싱 마크(211)가 형성되며, 상기 다이싱 마크(211)는 기판(2)의 다이싱 정렬 마크(2d)와 일직선상에 위치하는지 여부에 따라 몰딩부(21)가 기판(2)에 대해 정확한 위치에 성형되었는지 여부를 육안으로 바로 판별할 수 있다. 또한, LED칩 실장 전에 미리 몰딩부(21)가 기판(2)에 대한 위치 불량인지 여부를 판별할 수 있어, 다음에 진행될 공정에 야기되는 시간적 경제적 낭비를 줄일 수 있다.
다음, 상기 몰딩부(21)에 구비된 캐비티의 바닥면에 제 1 및 제 2 LED 칩(24a, 24b)을 실장한다. 본 실시예에서는 도 3에 도시된 바와 같이, 제 1 리드프레임(22) 위에 제 1 LED칩(24a)을 실장하고 제 2 리드프레임(23) 위에 제 2 LED칩(24b)을 실장하는 것으로 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니고, 제 1 및 제 2 리드프레임(22, 23) 중 어느 하나의 리드프레임 상에 하나의 LED칩, 또는 그 이상의 LED칩을 실장하는 것도 고려될 수 있다.
상기 제 1 및 제 2 리드프레임(22, 23) 각각에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈들이 형성된다. 즉, 상기 제 1 리드프레임(22)에는 제 1 LED칩(24a)이 실장될 위치를 정하기 위한 제 1 칩 정렬 홈(221)이 형성되고, 제 2 리드프레임(23)에는 제 2 LED칩(24b)이 실장될 위치를 정하기 위한 제 2 칩 정렬 홈(231)이 형성된다. 상기 제 1 및 제 2 칩 정렬 홈(221, 231)은 상기 기판(2)에 사출 성형된 몰딩부(21)와 부분적으로 접하는 위치에 각각 형성된다. 즉, 제 1 및 제 2 칩 정렬 홈(221, 231)은 상기 몰딩부(21)와 접하는 접촉면과, 외부로 노출되는 노출면으로 각각 이루어진다. 이에 따라, 몰딩부(21)와 제 1 및 제 2 리드프레임(22, 23)의 결합치수가 다르면 몰딩부(21) 사출 성형시의 사출물이 채워지지 않는 칩 정렬 홈이 존재하기 때문에, 몰딩부(21)가 기판(2)에 대해 불량 위치에 성형되었는지 여부를 육안으로 쉽게 판별할 수 있다. 나아가, 제 1 및 제 2 칩 정렬 홈(221, 231)의 길이를 조절하면 몰딩부(21)가 성형되었을때 육안으로 기판(2)과 몰딩부(21)간의 결합 불량을 바로 가려낼 수 있다.
도 4를 참조하면, 상기 제 1 칩 정렬 홈(221)은 제 2 리드프레임(23)과 마주하는 가장자리를 제외한 제 1 리드프레임(22)의 세 가장자리의 중심에 각각 형성되 고, 그 제 1 칩 정렬 홈(221)을 기준으로 일정간격 이격되도록 제 1 LED칩(24a)이 실장된다. 상기 제 2 칩 정렬 홈(231)은 제 1 리드프레임(22)과 마주하는 가장자리를 제외한 제 2 리드프레임(23)의 세 가장자리의 중심에 각각 형성되고, 그 제 2 칩 정렬 홈(231)을 기준으로 일정간격 이격되도록 제 2 LED칩(24b)이 실장된다.
다음, 상기 제 1 및 제 2 리드프레임(22, 23) 상에 각각 실장된 제 1 및 제 2 LED칩(24a, 24b)을 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)에 의해 전기적으로 연결한다. 본 실시예에서, 제 1 및 제 2 LED칩(24a, 24b)을 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)에 의해 제 1 리드프레임(22)과 제 2 리드프레임(23)에 전기적으로 연결하는 것으로 설명하고 있으나, 제 1 및 제 2 LED칩(24a, 24b) 각각을 하나의 본딩와이어에 의해 제 1 및 제 2 리드프레임(22, 23)에 전기적으로 연결시킬 수 있다. 단, 하나의 본딩와이어를 사용하는 경우는 제 1 및 제 2 LED칩(24a, 24b)의 바닥면과 극성이 다른 서브마운트를 설치해야 한다.
다음, 상기 제 1 및 제 2 LED칩(24a, 24b) 및 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)를 덮도록 상기 캐비티 내에 봉지재(25)를 형성한다. 그 봉지재(25)는 적어도 하나의 형광체가 포함될 수 있다.
추가로, 상기 봉지재(25)의 상부에는 광학부재(미도시)가 더 설치할 수 있으며, 그 광학부재는 프레넬 렌즈(fresnel lens)일 수 있다.
다음, 상기 기판(2)의 다이싱 정렬 마크(2d)와 상기 몰딩부(21)의 다이싱 마크(211)가 일치되도록 상기 기판(2)을 다이싱 공정에 의해 패키지 단위로 다이싱하여 여러개의 LED 패키지가 제조되며, 제조된 LED 패키지는 도 5에 도시된 바와 같 다.
도 5을 참조하면 본 발명에 따른 LED 패키지는 다이싱 공정에 의해 상기 기판(2)으로부터 분리된 리드프레임들(22, 23)과, 다이싱 공정에 의해 상기 몰딩부(21)로부터 분리된 하우징(21a)을 포함한다.
상기 하우징(21a)에는 다이싱 공정에서 다이싱 마크(211)로 이용된 홈(211a, 211b)을 한쪽편 모서리에 각각 구비한다. 나아가, 상기 홈(211a, 211b)은 캐소드 또는 애노드의 방향을 나타내는 마크, 또는 형상일 수 있다. 이에 따라, 극성의 위치를 용이하게 파악할 수 있다.
상기 하우징(21a)은 캐비티를 구비하고, 그 캐비티는 리드프레임들(22, 23)을 노출시킨다. 상기 하우징(21a)은 상기 리드프레임들(22, 23)을 지지하되, 상기 하우징(21a)은 상기 리드프레임들(22, 23) 각각에 예를 들면 에칭 방식에 의해 형성된 칩 정렬 홈(221, 231)과 부분적인 접촉면과, 상기 하우징(21a)과 접촉되지 않고 외부로 노출된 노출면을 갖는다. 이러한 칩 정렬 홈(221, 231)은 하우징(21a) 성형시에 함께 사출물이 채워진다. 이에 따라, 하우징(21a)이 기판(2)에 정확한 위치에 성형되었는지를 단품 LED 패키지에서도 쉽게 판별할 수 있을 뿐만 아니라, 상기 리드프레임들(22, 23) 위에 제 1 및 제 2 LED칩(24a, 24b)이 각각 정확한 위치에 실장되었는지도 판별할 수 있다.
상기 하우징(21a)에 형성된 제 1 및 제 2 칩 정렬 홈(221, 231)과 일정간격 이격되게 실장된 제 1 및 제 2 LED칩(24a, 24b)은 리드프레임들(22, 23)과 본딩와이어(W1, W2, W3, W4)에 의해 연결된다. 즉, 제 1 리드프레임(22) 위에 실장된 제 1 LED칩(24a)은 제 1 본딩와이어(W1)에 의해 상기 제 1 리드프레임(22)에 전기적으로 연결되고, 제 2 본딩와이어(W2)에 의해 제 2 리드프레임(23)에 전기적으로 연결된다. 상기 제 2 리드프리엠(23) 위에 실장된 제 2 LED칩(24b)은 제 3 본딩와이어(w3)에 의해 상기 제 1 리드프레임(22)에 전기적으로 연결되고, 제 4 본딩와이어(W4)에 의해 상기 제 2 리드프레임(23)에 전기적으로 연결된다.
상기 제 1 및 제 2 LED칩(24a, 24b), 그리고 제 1 내지 제 4 본딩와이어(W1, W2, W3, W4)을 덮도록 봉지재(25)가 형성된다. 추가로 상기 봉지재(25)의 상부에 광학부재가 더 설치될 수 있다. 상기 광학부재는 프레넬 패턴이 형성될 수 있으며,상기 광학부재의 저면은 봉지재(25)와 이격된 입광면이고, 상기 광학부재의 상면은 평평한 출광면도 가능하지만, 제 1 및 제 2 LED칩(24a, 24b)에서 나온 광의 지향각을 좁혀 원하는 방향으로의 국부조명을 가능하게 하는 볼록부를 구비한 렌즈의 사용도 가능하다.
도 1은 본 발명이 적용되는 기판을 도시한 도면.
도 2는 도 1에 도시된 기판에 몰딩부가 성형된 상태를 도시한 도면.
도 3은 도 2에 도시된 기판상에 LED칩이 실장된 상태를 도시한 도면.
도 4는 도 3에 도시된 리드프레임들을 도시한 사시도.
도 5는 도 3에 도시된 기판과 몰딩부를 다이싱하여 제조된 LED 패키지의 사시도.
<도면의 주요부분에 대한 부호의 설명>
2 : 기판 2d : 다이싱 정렬 마크
21 : 몰딩부 211 : 다이싱 마크
22, 23 : 리드프레임들 221, 231 : 제 1 및 제 2 칩 정렬 홈
24a, 24b : 제 1 및 제 2 LED칩 25 : 봉지재

Claims (8)

  1. 다이싱 정렬 마크가 구비된 기판을 준비하는 단계;
    다이싱 마크를 갖는 몰딩부를 상기 기판에 성형하는 단계; 및
    상기 다이싱 정렬 마크와 상기 다이싱 마크가 일치되도록 상기 기판을 패키지 단위로 다이싱하는 단계를 포함하는 LED 패키지 제조방법.
  2. 청구항 1에 있어서,
    상기 다이싱하는 단계 이전에,
    상기 기판상에 LED칩을 실장하는 단계;
    상기 실장된 LED칩이 전기적으로 연결되도록 본딩와이어를 연결하는 단계; 및
    상기 LED칩과 상기 본딩와이어를 덮도록 봉지재를 형성하는 단계를 포함하는 것을 특징으로 하는 LED 패키지 제조방법.
  3. 청구항 2에 있어서,
    상기 몰딩부를 성형하는 단계는
    상기 기판의 리드프레임에 형성된 칩 정렬 홈에 사출물이 채워지되, 상기 칩 정렬 홈과 부분적인 접촉면을 갖도록 성형된 것 특징으로 하는 LED 패키지 제조 방법.
  4. 기판과, 상기 기판에 형성된 몰딩부를 다이싱 공정에 의해 여러개 분리하여 제조된 LED 패키지로서,
    상기 다이싱 공정에 의해 상기 기판으로부터 분리된 리드프레임들; 및
    상기 다이싱 공정에 의해 상기 몰딩부에 의해 분리된 하우징을 포함하며,
    상기 하우징은 상기 다이싱 공정에 의해 다이싱 마크로 이용된 홈을 모서리에 구비한 것을 특징으로 하는 LED 패키지.
  5. 청구항 4에 있어서,
    상기 홈은 캐소드 또는 애노드의 방향을 나타내는 것을 특징으로 하는 LED 패키지.
  6. 청구항 4에 있어서,
    상기 리드프레임들에는 LED칩의 실장 위치를 정하기 위한 칩 정렬 홈이 구비된 것을 특징으로 하는 LED 패키지.
  7. 청구항 6에 있어서,
    상기 칩 정렬 홈은 상기 하우징과 부분적으로 접촉된 접촉면과, 외부로 노출된 노출면으로 이루어진 것을 특징으로 하는 LED 패키지.
  8. 청구항 7에 있어서,
    상기 칩 정렬 홈에는 상기 몰딩부 사출 성형시에 함께 사출물이 채워진 것을 특징으로 하는 LED 패키지.
KR1020090027310A 2009-03-31 2009-03-31 Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지 KR101537795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090027310A KR101537795B1 (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090027310A KR101537795B1 (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지

Publications (2)

Publication Number Publication Date
KR20100108969A true KR20100108969A (ko) 2010-10-08
KR101537795B1 KR101537795B1 (ko) 2015-07-22

Family

ID=43130157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027310A KR101537795B1 (ko) 2009-03-31 2009-03-31 Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지

Country Status (1)

Country Link
KR (1) KR101537795B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772816B2 (en) 2009-12-01 2014-07-08 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
AT513747B1 (de) * 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
AT514599A4 (de) * 2013-07-05 2015-02-15 Melecs Ews Gmbh & Co Kg Verfahren zur Bestückung elektronischer Leiterplatten mit optischen Bauelementen
JP2019046929A (ja) * 2017-08-31 2019-03-22 日亜化学工業株式会社 基板の製造方法と発光装置の製造方法
US10634325B2 (en) 2014-08-04 2020-04-28 Fuji Corporation Mounting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311916A (ja) * 2003-02-21 2004-11-04 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2005175280A (ja) * 2003-12-12 2005-06-30 Citizen Electronics Co Ltd 電子部品用パッケージの製造方法
KR100643318B1 (ko) * 2005-05-26 2006-11-10 럭스피아 주식회사 초소형 발광다이오드 패키지 및 그 제조방법
JP4193905B2 (ja) * 2007-03-20 2008-12-10 日亜化学工業株式会社 半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978921B2 (en) 2009-12-01 2018-05-22 LG Innotek, Co. Ltd. Light emitting device and method of manufacturing the same
US10230036B2 (en) 2009-12-01 2019-03-12 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US9711702B2 (en) 2009-12-01 2017-07-18 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US10749092B2 (en) 2009-12-01 2020-08-18 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US9831409B2 (en) 2009-12-01 2017-11-28 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US9035348B2 (en) 2009-12-01 2015-05-19 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US9136453B2 (en) 2009-12-01 2015-09-15 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US8772816B2 (en) 2009-12-01 2014-07-08 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US10446730B2 (en) 2009-12-01 2019-10-15 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US10388840B1 (en) 2009-12-01 2019-08-20 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US9461223B2 (en) 2009-12-01 2016-10-04 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
US10672672B2 (en) 2013-02-28 2020-06-02 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Placement method for circuit carrier and circuit carrier
US10217675B2 (en) 2013-02-28 2019-02-26 A.B. Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Placement method for circuit carrier and circuit carrier
AT513747B1 (de) * 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
US10991632B2 (en) 2013-02-28 2021-04-27 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Assembly process for circuit carrier and circuit carrier
AT513747A4 (de) * 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
AT514599B1 (de) * 2013-07-05 2015-02-15 Melecs Ews Gmbh & Co Kg Verfahren zur Bestückung elektronischer Leiterplatten mit optischen Bauelementen
AT514599A4 (de) * 2013-07-05 2015-02-15 Melecs Ews Gmbh & Co Kg Verfahren zur Bestückung elektronischer Leiterplatten mit optischen Bauelementen
US10634325B2 (en) 2014-08-04 2020-04-28 Fuji Corporation Mounting device
JP2019046929A (ja) * 2017-08-31 2019-03-22 日亜化学工業株式会社 基板の製造方法と発光装置の製造方法

Also Published As

Publication number Publication date
KR101537795B1 (ko) 2015-07-22

Similar Documents

Publication Publication Date Title
US8969143B2 (en) Semiconductor package and method of manufacturing the same
JP2007049167A (ja) 一体型のレンズを備えるｐｌｃｃパッケージ及びそのパッケージを作製するための方法
US20100127294A1 (en) Side view type light-emitting diode package structure, and manufacturing method and application thereof
KR20100108969A (ko) Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지
JP2008300553A (ja) 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
JP2014017460A (ja) 発光ダイオードのリードフレームアセンブリーの製造方法
JP5180694B2 (ja) Ｌｅｄチップ実装用基板の製造方法、ｌｅｄチップ実装用基板のモールド金型、ｌｅｄチップ実装用基板、及び、ｌｅｄ
TWI413785B (zh) 發光二極體測試方法及在該方法中使用的發光二極體型材
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
TW201432944A (zh) 發光二極體封裝結構及其製造方法
TWI484670B (zh) 發光二極體的支架結構製作方法（四）
KR101888444B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP2009295883A (ja) Ｌｅｄチップ実装用基板の製造方法、ｌｅｄチップ実装用基板のモールド金型、ｌｅｄチップ実装用リードフレーム、ｌｅｄチップ実装用基板、及び、ｌｅｄ
JP2008227176A (ja) 発光装置およびその製造方法
US20120106171A1 (en) Led package structure
KR100609969B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR101725221B1 (ko) 발광 다이오드 패키지용 몰드 구조체
KR100628884B1 (ko) 백색 발광다이오드 및 그 제조방법
JP2004104153A (ja) 発光素子および半導体装置
TW201513410A (zh) 發光二極體製造方法
TWI390777B (zh) 發光二極體組件之製造方法
JP2013069904A (ja) 発光ダイオードの支持フレーム構造およびその製作方法（二）
JP3218269U (ja) 載置体及び発光装置
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
JP6318644B2 (ja) 光半導体用リードフレーム、光半導体用樹脂成形体及びその製造方法、並びに光半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration