KR20100107130A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20100107130A
KR20100107130A KR1020090025257A KR20090025257A KR20100107130A KR 20100107130 A KR20100107130 A KR 20100107130A KR 1020090025257 A KR1020090025257 A KR 1020090025257A KR 20090025257 A KR20090025257 A KR 20090025257A KR 20100107130 A KR20100107130 A KR 20100107130A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
landing plug
semiconductor device
gas
gate
Prior art date
Application number
KR1020090025257A
Other languages
English (en)
Inventor
김재기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090025257A priority Critical patent/KR20100107130A/ko
Publication of KR20100107130A publication Critical patent/KR20100107130A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 BPSG막을 포함하는 절연막 형성시 상기 BPSG막 내의 불순물이 랜딩 플러그용 도전막의 표면에 도핑되어 전기적 특성을 감소시키는 것을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 제조방법은, 랜딩 플러그 형성 영역을 갖는 반도체 기판 상부에 게이트를 형성하는 단계와, 상기 반도체 기판의 랜딩 플러그 형성 영역에 랜딩 플러그를 형성하는 단계와, 상기 랜딩 플러그를 포함한 게이트 상에 확산 방지막을 형성하는 단계 및 상기 확산 방지막 상에 절연막을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는, BPSG막을 포함하는 절연막 형성시 상기 BPSG막 내의 불순물이 랜딩 플러그용 도전막의 표면에 도핑되어 전기적 특성을 감소시키는 것을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
주지된 바와 같이, 디램(DRAM)과 같은 반도체 소자에서 랜딩 플러그는 트랜지스터의 접합 영역과 비트라인 및 캐패시터를 전기적으로 연결시켜주는 콘택용 플러그의 일종이다.
이하에서는, 종래 기술에 따른 랜딩 플러그 형성 과정을 포함한 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
먼저, 랜딩 플러그 형성 영역을 갖는 반도체 기판 상에 게이트를 형성한 후, 상기 게이트를 덮도록 층간 절연막을 형성한다. 상기 층간 절연막을 식각하여 게이트 및 상기 랜딩 플러그 형성 영역을 노출시키는 콘택홀을 형성한 후, 상기 콘택홀을 매립하는 랜딩 플러그용 도전막을 형성한다. 그런 다음, 상기 랜딩 플러그용 도전막을 CMP해서 랜딩 플러그를 형성한 후, 상기 랜딩 플러그를 포함한 게이트 상에 절연막을 형성한다. 여기서, 상기 절연막은 BPSG(Boro-phospho silicate glass)막으로 형성한다. 이어서, 상기 절연막의 리플로우 특성, 즉, 갭-필 능력을 향상시키기 위하여 열공정을 수행한다.
한편, 상기 절연막을 BPSG막으로 형성하는 경우, 상기 열공정시 상기 붕소(B) 및 인(P)이 확산되어 상기 게이트 및 랜딩 플러그의 표면에 도핑되는 문제가 발생된다. 상기 확산된 붕소 및 인은 상기 랜딩 플러그 내부에서 카운트 도핑을 일으키고, 캐리어(Carrier) 수를 감소시키는 요소로 작성한다. 이로 인해, 저항이 증가되어 소자의 전기적 특성이 감소하게 된다.
본 발명은 BPSG막을 포함하는 절연막 형성시 상기 BPSG막 내의 불순물이 랜딩 플러그용 도전막의 표면에 도핑되어 전기적 특성을 감소시키는 것을 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은 전기적 특성 감소에 의한 저항 증가를 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
게다가, 본 발명은 셀 스페이서의 산화를 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 제조방법은, 랜딩 플러그 형성 영역을 갖는 반도체 기판 상부에 게이트를 형성하는 단계와, 상기 반도체 기판의 랜딩 플러그 형성 영역에 랜딩 플러그를 형성하는 단계와, 상기 랜딩 플러그를 포함한 게이트 상에 확산 방지막을 형성하는 단계 및 상기 확산 방지막 상에 절연막을 형성하는 단계를 포함한다.
상기 확산 방지막은 SA-USG(Sub atmospheric undoped silicate glass)막이다.
상기 확산 방지막은 PE-CVD(Plasma-enhanced chemical vapor deposition) 방식으로 형성한다.
상기 확산 방지막은 소오스 가스로서 SiH4 가스 및 반응 가스로서 N2 가스 또는 N2O 가스를 사용하여 형성한다.
상기 확산 방지막은 비활성 가스를 더 첨가하여 형성한다.
상기 비활성 가스는 He 가스를 포함한다.
상기 확산 방지막은 150Å∼200Å의 두께로 형성한다.
상기 절연막은 BPSG막으로 형성한다.
본 발명은 랜딩 플러그를 포함한 게이트 상에 확산 방지막을 형성한 후, 상기 확산 방지막 상에 BPSG막을 포함하는 절연막을 형성한다.
이렇게 하면, 상기 절연막의 리플로우 특성을 향상시키기 위한 열공정시 상기 확산 방지막이 상기 게이트 및 랜딩 플러그의 표면에 도핑되는 것을 방지할 수 있다.
따라서, 본 발명은 상기 불순물로 인해 상기 랜딩 플러그 내부에서 카운트 도핑되는 것을 방지하여 저항이 증가되는 것을 방지할 수 있으므로, 이로 인해, 소자의 전기적 특성을 향상시킬 수 있다.
게다가, 본 발명은 상기 확산 방지막을 형성함으로써, 셀 스페이서의 산화를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 1e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 랜딩 플러그 형성 영역을 갖는 반도체 기판(100) 상부에 게이트 절연막(102), 게이트 도전막(104) 및 게이트 하드마스크막(106)을 갖는 게이트(G)들을 형성한다. 상기 게이트 절연막(102)은 산화막으로 형성하고, 상기 게이트 도전막(104)은 폴리실리콘막으로 형성하며, 상기 게이트 하드마스크막(106)은 질화막으로 형성한다. 그런 다음, 상기 게이트(G)의 양측벽에 질화막으로 이루어진 스페이서(S)를 형성한다. 상기 스페이서(S)를 포함하는 게이트(G) 양측의 반도체 기판(100) 표면 내에 소오스 및 드레인 영역(도시안됨)을 형성한다.
도 1b를 참조하면, 상기 반도체 기판(100) 상에 상기 게이트(G)들을 덮도록 산화막으로 이루어진 층간 절연막(108)을 형성한다. 상기 층간 절연막(108)의 표면에 대해 CMP 공정을 수행하여 그 표면을 평탄화시킨다. 그런 다음, 상기 평탄화된 층간 절연막(108) 상에 랜딩 플러그 형성 영역을 노출시키는 랜딩 플러그 형성용 마스크 패턴(109)을 형성한다.
도 1c를 참조하면, 상기 마스크 패턴을 이용해서 상기 노출된 층간 절연막(108)을 식각하여 게이트(G) 및 게이트(G)들 사이의 반도체 기판(100) 부분을 동시에 노출시키는 다수의 랜딩 플러그용 콘택홀을 형성한 후, 상기 마스크 패턴을 제거한다. 상기 층간 절연막(108) 상에 상기 콘택홀을 매립하도록 랜딩 플러그용 도전막을 형성한다. 상기 도전막은, 예를 들어, 폴리실리콘막으로 형성함이 바람직하며, 폴리실리콘막 외에 다른 물질로 형성하는 것도 가능하다.
그런 다음, 상기 층간 절연막(108) 및 게이트 하드마스크막(106)의 상면이 노출되도록 상기 층간 절연막(108) 및 도전막을 식각하여 상기 콘택홀을 매립하는 랜딩 플러그(110)를 형성한다. 이때, 상기 층간 절연막(108) 및 도전막은, 예를 들어, 에치백 공정 또는 CMP 공정을 수행하여 제거한다.
도 1d를 참조하면, 상기 랜딩 플러그(110)를 포함한 게이트(G) 및 층간 절연막(108) 상에 확산 방지막(112)을 형성한다. 상기 확산 방지막(112)은, 예를 들어, 플라즈마를 이용한 실리콘 산화막 또는 SA-USG(Sub atmospheric undoped silicate glass)막 중 어느 하나의 막으로 형성하며, 바람직하게, SA-USG막으로 형성한다.
상기 확산 방지막(112)은, 예를 들어, 150Å∼200Å의 두께로 형성하며, 인-시튜(In-Situ)로 형성하기 위해 다중 반응 챔버로 구성되는 PE-CVD(Plasma-enhanced chemical vapor deposition) 설비를 이용하는 PE-CVD 방식으로 형성한다.
이때, 상기 확산 방지막(112)은 소오스 가스로서 SiH4 가스를 사용하고, 반응 가스로서 N2 가스 또는 N2O 가스를 사용하여 형성하는데, 반응을 촉진시키기 위하여 비활성 가스, 예를 들어, He 가스를 더 첨가하여 형성할 수도 있다.
여기서, 상기 SiH4 가스는 100∼500sccm의 유량 및 1∼4Torr의 압력을 사용하며, 바람직하게, 상기 SiH4 가스는 300sccm의 유량 및 2.2Torr의 압력을 사용한다. 상기 N2 가스는 600∼800sccm, 바람직하게, 660sccm의 유량을, 상기 N2O 가스는 15,000∼20,000sccm, 바람직하게, 16,000sccm의 유량을, 그리고, 상기 He 가스는 8,000∼12,000sccm, 바람직하게, 10,000sccm의 유량을 사용한다.
도 1e를 참조하면, 상기 확산 방지막(112) 상에 절연막(114)을 형성한다. 상기 절연막(114)은 BPSG막으로 형성한다. 이어서, 상기 절연막(114)에 대해 열공정을 수행한다. 상기 열공정은 상기 절연막(114)의 리플로우 특성, 즉, 갭-필 능력을 향상시키기 위하여 상기 BPSG막 내의 불순물(116)인 붕소 및 인의 도우즈량을 증가시킬 수 있다.
이후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.
전술한 바와 같이, 본 발명은 상기 게이트(G) 및 층간 절연막(108) 상에 확산 방지막(112)을 형성함으로써, 상기 열공정시 상기 불순물(116)인 붕소 및 인이 확산되어 상기 게이트(G) 및 상기 랜딩 플러그(110)의 표면에 도핑되는 것을 방지 할 수 있을 뿐만 아니라 셀 스페이서의 산화를 방지할 수 있다.
그래서, 본 발명은 상기 불순물(116)로 인해 상기 랜딩 플러그(110) 내부에서 카운트 도핑되는 것을 방지하여 저항이 증가되는 것을 방지할 수 있으므로, 이로 인해, 소자의 전기적 특성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 1e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 게이트 절연막
104 : 게이트 도전막 106 : 게이트 하드마스크막
G : 게이트 S : 스페이서
108 : 층간 절연막 109 : 마스크 패턴
110 : 랜딩 플러그 112 : 확산 방지막
114 : 절연막 116 : 불순물

Claims (8)

  1. 랜딩 플러그 형성 영역을 갖는 반도체 기판 상부에 게이트를 형성하는 단계;
    상기 반도체 기판의 랜딩 플러그 형성 영역에 랜딩 플러그를 형성하는 단계;
    상기 랜딩 플러그를 포함한 게이트 상에 확산 방지막을 형성하는 단계; 및
    상기 확산 방지막 상에 절연막을 형성하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 확산 방지막은 SA-USG(Sub atmospheric undoped silicate glass)막인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 확산 방지막은 PE-CVD(Plasma-enhanced chemical vapor deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 확산 방지막은 소오스 가스로서 SiH4 가스 및 반응 가스로서 N2 가스 또는 N2O 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 확산 방지막은 비활성 가스를 더 첨가하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 비활성 가스는 He 가스를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 확산 방지막은 150Å∼200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 절연막은 BPSG막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020090025257A 2009-03-25 2009-03-25 반도체 소자의 제조방법 KR20100107130A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090025257A KR20100107130A (ko) 2009-03-25 2009-03-25 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090025257A KR20100107130A (ko) 2009-03-25 2009-03-25 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20100107130A true KR20100107130A (ko) 2010-10-05

Family

ID=43128980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090025257A KR20100107130A (ko) 2009-03-25 2009-03-25 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20100107130A (ko)

Similar Documents

Publication Publication Date Title
CN110364529B (zh) 包括超低k间隔件的半导体器件及其制造方法
US8642466B2 (en) Semiconductor device with air gap and method for fabricating the same
KR101815527B1 (ko) 반도체 소자 및 그 제조 방법
KR100724568B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR101096164B1 (ko) 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법
KR101096223B1 (ko) 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법
KR101721036B1 (ko) 반도체 소자 및 그 제조 방법
KR20140028944A (ko) 반도체 장치 및 그 제조 방법
US7524751B2 (en) Method for forming contact hole in semiconductor device
KR20220151819A (ko) 반도체 장치 및 그 제조 방법
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR20090057730A (ko) 반도체 소자의 층간 절연막 형성 방법
US7678677B2 (en) Semiconductor device and manufacturing method thereof
KR20100107130A (ko) 반도체 소자의 제조방법
KR100541369B1 (ko) 반도체 소자의 배선 형성방법
KR20020092682A (ko) 반도체 장치의 절연막 형성 방법
KR100811258B1 (ko) 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100548579B1 (ko) 반도체소자의 제조방법
KR100814257B1 (ko) 반도체 소자 제조 방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR20040065031A (ko) 반도체소자의 제조방법
KR20050012610A (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법
KR20010082902A (ko) 반도체소자의 커패시터 및 그 제조방법
KR20040049737A (ko) 반도체소자의 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid