KR20100104475A - 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체 - Google Patents

저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체 Download PDF

Info

Publication number
KR20100104475A
KR20100104475A KR1020090022913A KR20090022913A KR20100104475A KR 20100104475 A KR20100104475 A KR 20100104475A KR 1020090022913 A KR1020090022913 A KR 1020090022913A KR 20090022913 A KR20090022913 A KR 20090022913A KR 20100104475 A KR20100104475 A KR 20100104475A
Authority
KR
South Korea
Prior art keywords
filter
filtering
result
filter coefficients
odd
Prior art date
Application number
KR1020090022913A
Other languages
English (en)
Other versions
KR101050108B1 (ko
Inventor
김제우
최병호
조충상
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090022913A priority Critical patent/KR101050108B1/ko
Priority to US12/616,368 priority patent/US8463833B2/en
Publication of KR20100104475A publication Critical patent/KR20100104475A/ko
Application granted granted Critical
Publication of KR101050108B1 publication Critical patent/KR101050108B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H2017/0247Parallel structures using a slower clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체에 관한 것으로서, 본 발명의 일면에 따른 저 복잡도 유한 임펄스 응답 필터의 필터링 방법은 2N개의 필터와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 필터링 하는 단계; 2N+1번째 필터와 상기 입력신호를 이용하여 필터링 하는 단계; 및 상기 2N개의 필터에 의한 필터링 결과와 상기 2N+1번째 필터에 의한 필터링 결과를 합산하는 단계를 포함하는 저 복잡도 유한 임펄스 응답 필터의 필터링 방법을 포함하는 것을 특징으로 한다. 한편, 본 발명에 따르면 유한 임펄스 응답 필터의 계산량을 감소시켜 최적의 성능을 가지는 유한 임펄스 응답 필터를 구현 할 수 있다.
유한 임펄스 응답(Finite impulse response; FIR), 복잡도(complexity)

Description

저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체{LOW COMPLEXITY FILTERING METHOD AND APPARATUS FOR FILTERING OF FIR FIRTER, AND RECORDING MEDIUM THEREOF}
본 발명은 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체에 관한 것으로서, 더욱 상세하게는 계산방법을 단순화하여 필터차수에 관계없이 적용가능한 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체에 관한 것이다.
이동통신 단말기를 포함하여 오디오, 음성, 영상 등의 많은 디지털 전자기기들은 스펙트럼 쉐이핑 또는 신호방식을 이용해 노이즈를 제거한다. 이러한 디지털 전자기기의 노이즈 제거에 일반적으로 가장 많이 사용되는 필터가 유한 임펄스 응답(FIR : Finite Impulse Response) 필터이다.
유한 임펄스 응답 필터는 유한 임펄스 응답 함수 h(n)을 가지며, 이 유한 임펄스 응답함수 h(n)은 N차수의 다항식으로 표현된다.
만일, N차수의 유한 임펄스 응답 필터에 입력되는 입력신호를 x(n), 출력신호를 y(n)이라 하면, 유한 임펄스 응답 필터의 응답함수 h(n)에 의해 입력신호 x(n)에 대한 출력신호 y(n)은 다음과 같이 정의될 수 있다.
Figure 112009016241704-PAT00001
식 중, h(k)는 필터계수이고, N은 필터차수(혹은 탭(tab)수)이고, x(n)은 필터입력이고, y(n)은 필터출력이다. 상기 수학식 1에 의한 유한 임펄스 응답 필터의 연산은 입력신호와 필터계수를 일대일로 대응시켜 N 번의 곱셈연산을 수행하고, 상기 곱셈연산 결과를 모두 합산한다. 따라서, 필터계수가 증가함에 따라 곱셈기와 더욱 많이 필요로 하게 되고 계산량이 많아 지는 문제점이 존재한다.
특히, 오디오, 음성, 영상 등 많은 신호처리 분야에서 오디오, 음성, 영상 코덱을 계산함에 있어서 유한 임펄스 응답 필터에 의한 계산이 많은 부분을 차지하고 있으며 오디오, 음성, 영상코덱을 계산함에 있어서 상기와 같은 종래의 유한 임펄스 응답 필터를 사용할 경우 필터링 구조가 복잡하고 계산량이 매우 많아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 유한 임펄스 응답 필터링 구조를 개선하여 계산방법을 간소화하는 방법, 장치 및 그 기록매체를 제공하는 데 있다.
본 발명의 다른 목적은 필터차수에 관계없이 적용 가능한 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체를 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 저 복잡도 유한 임펄스 응답 필터의 필터링 방법은 2N개의 필터와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 필터링 하는 단계; 2N+1번째 필터와 상기 입력신호를 이용하여 필터링 하는 단계; 및 상기 2N개의 필터에 의한 필터링 결과와 상기 2N+1번째 필터에 의한 필터링 결과를 합산하는 단계를 포함한다.
상기 2N개의 필터와 입력신호를 이용하여 필터링 하는 단계는 입력 스트림(input stream) 중에서 연속하는 한 쌍의 입력신호와 상기 짝수번째 필터계수와 홀수번째 필터계수로 분리되어 구성되는 연속하는 한 쌍의 필터계수를 연산하여 제 1 연산결과를 산출하는 단계; 상기 구분된 짝수번째 필터계수와 상기 짝수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제2 연산결과를 산출하는 단계; 상기 구분된 홀수번째 필터계수의 상기 홀수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제3 연산결과를 산출하는 단계; 및 상기 산출된 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 n번째 출력을 산출하는 단계를 포함한다.
상기 저 복잡도 유한 임펄스 응답 필터의 필터링 방법은 상기 산출된 n번째 입력신호에 대응하는 출력을 이용하여 상기 유한 임펄스 응답 필터의 n+1번째 입력신호에 대응하는 출력을 산출하는 단계를 더 포함한다.
본 발명의 다른 일면에 따르면, 저 복잡도 유한 임펄스 응답 필터의 필터링 방법은 필터차수가 2의 정수배인지를 판단하는 단계; 상기 필터차수가 2의 정수배인 경우, 2N개의 필터계수와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 연산하는 제1 필터링 단계; 및 상기 필터차수가 2의 정수배가 아닌 경우, 2N개의 필터계수와 나머지 1개의 필터계수를 구분하여 필터링 하되, 상기 2N개의 필터계수를 상기 제1 필터링 단계를 수행하여 연산하고, 상기 연산결과를 나머지 1개의 필터계수에 의한 연산결과와 합산하는 제2 필터링 단계를 포함한다.
본 발명의 또 다른 일면에 따르면, 저 복잡도 유한 임펄스 응답 필터는 2N개의 필터와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 필터링 하는 2N 필터차수 처리부; 2N+1번째 필터계수와 상기 입력신호를 이용하여 필터링 하는 2N+1번째 필터차수 처리부; 상기 2N 필터차수 처리부에 의한 결과와 상기 2N+1번째 필터차수 처리부에 의한 결과를 합산하는 덧셈부를 포함한다.
본 발명의 또 다른 일면에 따르면, 저 복잡도 유한 임펄스 응답 필터필터차수가 2의 정수배인지를 판단하는 필터차수 판단부; 상기 필터차수가 2의 정수배인 경우, 2N개의 필터계수와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 연산하는 제1 필터; 및 상기 필터차수가 2의 정수배가 아닌 경우, 2N개의 필터계수와 나머지 1개의 필터계수를 구분하여 필터링 하되, 상기 2N개의 필터계수를 상기 제1 필터링 단계를 수행하여 연산하고, 상기 연산결과를 나머지 1개의 필터계수에 의한 연산결과와 합산하는 제2 필터를 포함한다.
본 발명의 또 다른 일면에 따르면, 저 복잡도 유한 임펄스 응답 필터의 필터링 방법을 실행하기 위한 프로그램을 저장하는 컴퓨터 판독 가능한 저장매체를 포함한다.
본 발명에 따르면, 유한 임펄스 응답 필터의 계산량을 감소시켜 최적의 성능을 가지는 유한 임펄스 응답 필터를 구현할 수 있다.
또한, 본 발명에 따르면, 필터차수에 관계없이 적용할 수 있는 유한 임펄스 응답 필터를 구현할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범위에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조부호는 동일 구성요소를 지칭한다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체를 상세히 설명한다.
도 1은 일반적인 유한 임펄스 응답 필터의 블록도이고, 도 2는 도 1에 따른 유한 임펄스 응답 필터의 구조도이다.
도 1 및 도 2를 참조하면, 유한 임펄스 응답 필터는(100)는 샘플링 데이터 출력부(111), 데이터 쉬프팅부(112), 곱셈부(120), 덧셈부(130), 메모리부(140)를 포함한다.
샘플링 데이터 출력부(111)는 소정의 개수의 플립플롭(Flip-Flop)(미도시)으로 이루어져 클럭 신호에 동기되어 입력 스트림(input stream)을 쉬프트(shift)하여 출력한다.
데이터 쉬프팅부(112)는 샘플링 데이터 출력부(111)에서 출력된 입력 스트림에 대하여 한 싸이클(cycle)의 연산이 끝나면 다음 연산을 수행하기 위하여 상기 입력 스트림을 쉬프팅 시킨다.
따라서, 상기 쉬프팅 과정으로 통해 입력 현재 입력되는 신호는 과거에 입력되어 쉬프팅 된 신호들과 함께 계산된다.
곱셈부(120)는 다수의 곱셈기로 구성되며, 유한 임펄스 응답 필터의 필터계수(Coefficient)가 저장된 메모리부(140)로부터 출력된 필터계수와 샘플링 데이터 출력부(111)의 각 플립플롭으로부터 출력된 신호를 곱한다.
덧셈부(130)는 다수의 덧셈기로 구성되며, 곱셈부(120)의 각 곱셈기에 의해 승산되어 출력된 신호를 합하여 출력한다.
도 3은 본 발명의 실시예에 따른 저 복잡도 유한 임펄스 응답 필터를 나타내는 블록도이고, 도 4는 필터차수에 따른 저 복잡도 유한 임펄스 응답 필터의 필터링 수행 과정을 나타낸 순서도이다.
도 3 내지 도 4를 참조하면, 본 발명에 따른 유한 임펄스 응답 필터는 필터차수 판단부(210), 필터차수가 짝수인 FIR 필터(220)(이하 '제1 필터'라 함), 필터차수가 홀수인 FIR 필터(230)(이하 '제2 필터'라 함)을 포함한다.
제1 필터(220)는 계산과정을 간소화하기 위하여 필터계수를 짝수부분과 홀수부분으로 구분하여 연산한다. 즉, 2N개의 필터와 입력신호를 이용하여 필터링을 수행하되, 2N개의 필터계수를 짝수번째 필터계수와 상기 짝수번째 필터계수와 연속하는 홀수번째 필터계수로 구분하고, 상기 구분된 한 쌍의 연속하는 필터계수와 입력 스트림 중에서 연속하는 한 쌍의 입력신호를 곱셈연산한다. 상기 곱셈연산은 상기 연속하는 모든 필터계수에 대하여 수행되고, 각각의 필터계수들에 의한 곱셈연산의 결과를 최종적으로 합산하여 2N개의 필터에 의한 출력을 산출한다.
데이터가 입력되면(S300) 필터 차수 판단부(210)는 필터차수가 짝수인지 홀수인지를 판단하고(S400), 상기 판단결과 필터차수가 짝수이면 제1 필터(220)에서 상기 입력 신호의 필터링을 수행한다. 이하에서 제 1 필터의 연산과정을 수학식을 이용하여 상세히 설명한다.
도 1에 도시된 일반적인 유한 임펄스 응답 필터에서는 필터계수 hk(k=0,1…,(N-1))를 입력신호 x(n)과 일대일로 곱셈연산을 수행하지만, 제 1필터(220)는 상기 필터계수 hk(k=0,1,…,(N-1))를 h2k, h2k +1 (k=0,1,…,(N/2-1))로 분리하여 연산한다.
상기 제1 필터(220)의 연산은 다음 수학식 2와 같이 표현된다.
Figure 112009016241704-PAT00002
식 중, y1'(n)은 본 발명에 따른 제1 필터(220)에서 계산을 간소화하기 위하여 새롭게 정의된 부분(이하 '제1 연산결과'라 함)이고, N은 필터의 차수이다.
제1 필터는(220) 먼저, 입력되는 입력 스트림(input stream) 중에서 연속하는 한 쌍의 입력신호와 짝수번째 필터계수와 홀수번째 필터계수로 구분되는 연속하는 한 쌍의 필터계수를 곱셈연산하고, 각각의 곱셈연산 결과를 모두 합산하여 제1 연산결과를 출력한다.
즉, 상기 필터계수 hk(k=0,1,…,(N-1))를 짝수번째 필터계수 h2k 와 홀수번째 필터계수 h2k +1 (k=0,1,…,(N/2-1))로 구분하여 한 쌍의 필터계수 h2k h2k +1 와 이에 대응되는 한 쌍의 입력신호 x(n-2k) 및 x(n-2k-1)를 곱셈연산하고, 각각의 상기 곱셈연산의 결과를 모두 합산하여 제1 연산결과 y'1(n)를 산출한다.
또한, 본 발명에 따른 제1 필터(220)는 상기 구분된 필터계수 중 짝수번째 필터계수 h2k(k=0,1,…,(N/2-1))과 상기 짝수부분 필터계수에 대응하는 입력신호를 곱셈연산하고, 각 곱셈연산 결과를 모두 합산하여 제2 연산결과 y1even을 산출한다. 제 연산결과는 다음 수학식 3을 통해 계산된다.
Figure 112009016241704-PAT00003
식 중, N은 필터차수이고, y1even(n-1)는 y(n-1)의 짝수계수 부분이고, h(2k)는 짝수번째 필터계수이다.
상기 구분된 필터계수 중 홀수부분 필터계수 h2k +1 (k=0,1,…,(N/2-1))과 상기 홀수부분 필터계수에 대응하는 입력신호를 곱셈연산 하고, 상기 곱셈연산 결과를 모두 합산하여 제3 연산결과 y1odd를 산출한다. 제3 연산결과는 다음 수학식 4를 통해 계산된다.
Figure 112009016241704-PAT00004
식 중, N은 필터차수이고, y1odd(n+1)는 y(n+1)의 홀수계수 부분이다.
한편, yeven(n-1) 및 yodd(n+1)가 연산되는 과정을 통해 상기 y1even(n-1) 및 y1odd(n+1)의 도출과정을 표 1을 통해 설명한다.
Figure 112009016241704-PAT00005
표 1을 참조하여 yeven(n-1), yodd(n+1)이 도출되는 과정을 살펴보면, yeven(n-1)은 h2k(k=0,1,…,(N/2-1))과 상기 h2k 에 대응되는 제1 입력스트림 각각의 입력신호를 곱하고, 각 곱셈결과를 합산한 것이다.
예컨대, yeven(n-1)= h0×x(n-1)+h2×x(n-3)+ h4×x(n-5)+……+ h(N-2)×x(1)이고, 필터계수 hk 중에서 짝수번째 필터계수 h0,h2,h4… 들만이 필터링 연산에 사용되므로 N/2번의 곱셈연산을 수행한다. 이 때, k 값은 1부터 시작하는 것이 아니라, 0부터 시작되는 값이으로, 이해의 편의를 위하여 h1을 첫번째 필터계수로 정의하여 연산한다. 따라서 h0는 짝수번째 필터계수이고 h1는 홀수번째 필터계수이다.
yodd(n+1)은 h2k +1(k=0,1,…,(N/2-1))과 상기 h2k +1 에 대응되는 제3 입력스트림 각각의 입력신호를 곱하고, 각 곱셈결과를 합산한 것이다. 이 때, 상기 h2k +1 에 대응되는 각각의 입력신호는 y(n)의 결과도출에 사용된 입력신호들이 쉬프트된 것이다.
예컨대, yodd(n-1)= h1×x(n-1)+h3×x(n-3)+ h5×x(n-5)+……+ h(N-1)×x(0)이고, 필터계수 hk 중에서 홀수번째 필터계수 h1,h3,h5… 들만이 필터링 연산에 사용되므로 N/2번의 곱셈연산을 수행한다.
다만, 본 발명에 따른 필터링 방법에 따르면, y(n)은 상기 표와 같이 직접 계산하지 않고, yeven(n-1), yodd(n+1), y'(n)을 이용하여 y(n)을 추출한다(S412). 상기 표 1에서 y(n)은 yeven(n-1), yodd(n+1)이 계산되는 과정의 이해를 돕기 위해 상기 입력 스트림이 쉬프트된 결과를 표시한 것이다.
한편, 상기 수학식 2를 정리하면 다음 수학식 5와 같이 표현될 수 있다.
Figure 112009016241704-PAT00006
즉, 제1 연산결과는 제2 연산결과와 제3 연산결과를 이용하여 표현된다.
상기 산출된 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 제1 필터(220)의 출력 y1(n)을 산출한다.
종래의 유한 임펄스 응답 필터에서 출력 y(n)은 N번의 곱셈연산을 수행하여 직접 y(n)을 연산하지만, 본 발명에 따른 제1 필터(220)에서는 출력 y1(n)을 직접 연산하는 것이 아니라, 각각 N/2의 곱셈연산을 수행하는 제1 연산결과 y1'(n), 제2 연산결과 y1even(n-1), 제3 연산결과 y1odd(n+1)를 이용하여 y1(n)을 산출한다. 즉, 3N/2번의 곱셈과 3N/2번의 덧셈으로 y1(n)을 산출할 수 있다.
상기 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 y1(n)을 산출하는 식을 다음 수학식 6과 같이 표현할 수 있다.
Figure 112009016241704-PAT00007
한편, y1(n+1) 또한 y1(n+1)을 y1even(n+1)과 y1odd(n+1)으로 분리하여 다음 수학식 7로 표현할 수 있다.
Figure 112009016241704-PAT00008
y1(n+1)을 구하기 위해서는 새로운 곱셈연산을 수행하는 것이 아니라, 미리 산출된 y1even(n+1)과 y1odd(n+1)를 이용하여 한 번의 덧셈만으로 산출할 수 있다.
여기서, y1odd(n+1)은 상기 수학식 4를 통해 그 결과값을 이용할 수 있고, y1even(n+1)의 경우, 상기 수학식 6을 이용하여 다음 수학식 8을 통해 그 결과값을 이용할 수 있다.
Figure 112009016241704-PAT00009
따라서, y(n) 및 y(n+1)을 계산함에 있어서 평균적으로 하나의 출력당 3N/4번의 곱셈과 3N/4+1/2번의 덧셈을 수행한다.
이는 종래의 일반적인 유한 임펄스 응답 필터가 N번의 곱셈과 N번의 덧셈을 수행하는 것과 비교할 때 계산량을 약 25% 감소시키는 결과가 된다.
필터차수 판단부(210)에서 판단결과 필터차수가 홀수이면, 제2 필터(230)에서 필터링을 수행한다. 이하에서 제 2 필터(230)의 연산과정을 수학식을 이용하여 설명한다.
제2 필터(230)는 필터차수가 2N+1(N은 0 이상의 정수)인 경우, 2N개의 필터와 입력신호를 이용하여 필터링을 수행하되, 2N개의 필터에 의한 필터링은 전술한 제1 필터에의 필터링 방법과 동일한 방법으로 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 연산한다. 마지막 2N+1번째 필터에 의한 필터는 2N+1번째 필터계수와 입력신호를 곱셈연산하여 필터링한다.
그 후, 2N개의 필터에 의한 필터링 결과와 마지막 2N+1번째 필터에 의한 필 터결과를 합산하여 필터차수가 2N+1인 필터의 출력을 산출한다. 필터차수가 2N+1인 경우의 필터 출력 y2(n)은 다음 수학식 9에서 계산된다.
Figure 112009016241704-PAT00010
식 중, y2(n)은 제2 필터(230)에 의한 연산결과이고, h(N-1)x(n-(N-1))은 2N+1번째 필터에 의한 연산결과이다.
여기서, 상기 y2(n)는 다음 수학식 10으로 나타낼 수 있다.
Figure 112009016241704-PAT00011
식 중,
Figure 112009016241704-PAT00012
이고, y2(n)은 제2 필터(230)의 출력이고 y2'(n)은 필터차수가 2N+1인 경우에 있어서, 2N개의 필터에 의한 연산결과이다.
여기서, 상기 y2'(n)는 (N-1)+1=N 번의 곱셈연산을 수행해야 하므로 계산량을 감소시키기 위해 y1(n)와 동일한 방법으로 y2"(n)을 정의하여 계산한다. 즉, y2"(n), y'2even(n-1) 및 y'2odd(n+1)를 이용하여 y2'(n)를 계산하며, 계산식은 다음 수학식 11과 같다.
Figure 112009016241704-PAT00013
식 중, y2"(n)은 계산을 간소화하기 위해 새롭게 정의된 부분이고, y2'even(n-1)는 y2'(n-1)의 짝수계수 부분이고, y2'odd(n+1)는 y2'(n+1)의 홀수계수 부분이다. 또한, 상기 y2"(n), y2'even(n-1) 및 y2'odd(n+1)은 필터차수가 2N인 경우와 동일하므로 전술한 방법에 따른다.
한편, y2'(n+1)은 수학식 7에서와 같이 y2'even(n+1)과 y2'odd(n+1)을 이용하여 계산되고, 상기 y2'(n+1)과 2N+1번째 필터와의 조합을 통해서 제2 필터(230)의 또 다른 출력 y2(n+1)을 산출할 수 있다.
따라서, y2(n) 및 y2(n+1)을 계산함에 있어서 평균적으로 하나의 출력당 3(N-1)/4+1번의 곱셈과 3N/4+3/2번의 덧셈을 수행하면 되고, 이는 종래의 일반적인 유한 임펄스 응답 필터가 N번의 곱셈과 N번의 덧셈을 수행하는 것과 비교할 때 계산량을 약 25% 감소시키는 결과가 된다.
따라서, 필터차수가 2N+1(N은 0 이상의 정수)인 경우 필터계수가 2N개 부분과 필터계수 1개 부분을 구분하여 처리하고 처리결과를 최종적인 결과부분에서 서로 조합하는 구조를 사용한다.
한편, 이하에서는 도 4를 참조하여 본 발명의 실시예에 따른 저 복잡도 유한 임펄스 응답 필터를 필터차수에 관계없이 적용되는 과정을 설명한다.
샘플링 데이터 출력부(111)를 통해 데이터가 필터로 입력되면(S300), 필터차수 판단부(210)는 필터차수가 2N인지 2N+1인지를 판단한다(S400). 상기 판단결과 필터차수가 2N인 경우, 2N개의 필터에 의해 필터링을 수행한다.
먼저, 필터차수가 2N(N은 0 이상의 정수)인 경우, 상기 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 곱셈연산과 덧셈연산을 수행하는 y1'(n)을 정의하여 제1 연산결과를 산출한다(S411).
상기 제1 연산결과 y1'(n)의 식을 정리하면 y1(n), y1even(n), y1odd(n)으로 표현되며, y1(n)은 N번의 곱셈연산이 필요하고, y1even(n), y1odd(n)는 각각 N/2번의 곱셈연산이 필요하다.
한편, 전술한 수학식 2를 참조하면 제1 연산결과 y1'(n) 또한 N/2번의 곱셈연산을 필요로 한다. 따라서, y1(n)을 직접 연산하지 않고, y1'(n), y1even(n), y1odd(n)을 이용하여 y(n)을 산출한다(S415). 이를 위해서 전술한 수학식 3 및 수학식 4를 이용하여 제2 연산결과 y1even(n)과 제3 연산결과 y1odd(n)를 산출한다(S413).
필터계수를 짝수부분과 홀수부분으로 나누어 연산하므로 y1(n)뿐 아니라 n+1번째 출력인 y1(n+1)을 함께 산출한다(S417). n+1번째 출력은 전술한 수학식 7과 같이 짝수계수 부분 y1even(n+1)과 홀수계수 부분 y1odd(n+1)으로 분리하여 표현되고 상기 y1even(n+1)과 y1odd(n+1)는 미리 계산된 값을 이용하므로. y1(n+1)을 산출함에 있 어서는 계산량을 상당부분 감소시킬 수 있게 된다.
그리고 2N개의 필터에 의한 필터결과 y1(n)을 출력한다(S419).
한편, 필터차수가 2N+1(N은 0 이상인 정수)인 경우 필터차수 중에서 2N개의 필터에 필터링과 2N+1번째 필터에 의한 필터링으로 분리하여 계산한다. 즉, 2N개의 필터 부분은 전술한 방법과 동일한 방법으로 출력값을 연산하고 그 결과를 나머지 하나의 필터에 의한 출력값과 합산한다.
전술한 2N 필터의 계산과 동일한 방법을 적용하여 설명하면, 상기 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 곱셈연산과 덧셈연산을 수행하는 y2"(n)을 정의하여 제1 연산결과를 산출한다(S421_1).
제2 연산결과 y2'even(n-1) 및 제3 연산결과 y2'odd(n+1)를 산출하고(S423), 상기 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 2N개 필터의 n번째 출력 y'2(n)을 산출한다(S425). 전술한 2N개의 필터에서와 같이 n+1번째 출력 y'2(n+1)을 y'2(n)의 짝수계수 부분과 홀수계수 부분을 이용하여 산출한다(S427). 그리고 2N개의 필터에 의한 필터결과 y2'(n)을 출력한다(S429).
여기서 2N+1번째 필터의 필터링 결과는 독립적으로 산출하고(S421_2) 상기 독립적으로 산출된 결과와 2N개의 필터에 의한 출력 y2'(n)을 합산하여 필터차수 2N+1인 유한 임펄스 응답 필터의 필터링 결과를 출력한다(S431).
아래의 표 2는 본 발명의 실시예에 따른 계산량 감소 비율을 측정한 실험결 과를 나타낸 표로서, 본 발명에 따른 필터링 방법을 적용하였을 경우 게산량 감소 비율을 MIPS,WMOPS, MCPS 측면에서 측정한 것이다.
Figure 112009016241704-PAT00014
MOPS, WMOPS는 PC에서 측정된 복잡도이며, MCPS는 DSP(Digital Signal Processor)에서 측정된 복잡도이다. 상기 표 1에서와 같이 본 발명에 따른 필터링 방법을 적용하였을 경우 MIPS 약 16%, WMOPS 18%, MCPS 약 25%의 계산량 감소를 보임을 알 수 있다.
한편, 전술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 판독 가능한 저장매체를 이용하여 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 컴퓨터로 판독 가능한 저장매체는 마그네틱 저장매체(예컨대, 롬, 플로피 디스크, 하드 디스크 등), 광학적 판독매체(예컨대, 시디롬, 디브이디 등) 및 캐리어 웨이브(예컨대, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 유한 임펄스 응답 필터의 블록도.
도 2는 유한 임펄스 응답 필터의 일반적인 구조도.
도 3은 본 발명의 실시예에 따른 저 복잡도 유한 임펄스 응답 필터를 나타내는 블록도.
도 4는 필터차수에 따른 저 복잡도 유한 임펄스 응답 필터의 필터링 수행 과정을 나타낸 순서도.
《도면의 주요 부분에 대한 부호의 설명》
111 : 샘플링 데이터 출력부 112 : 데이터 쉬프팅부
120 : 승산부 130 : 가산부
140 : 메모리부 210 : 필터차수 판단부
220 : 필터차수가 2N인 FIR 필터 230 : 필터차수가 2N+1인 FIR 필터

Claims (24)

  1. 필터차수가 2N+1(N은 0 이상의 정수)인 유한 임펄스 응답 필터의 필터링 방법에 있어서,
    2N개의 필터와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 필터링 하는 단계;
    2N+1번째 필터와 상기 입력신호를 이용하여 필터링 하는 단계; 및
    상기 2N개의 필터에 의한 필터링 결과와 상기 2N+1번째 필터에 의한 필터링 결과를 합산하는 단계
    를 포함하는 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  2. 제1항에 있어서, 상기 2N개의 필터와 입력신호를 이용하여 필터링 하는 단계는
    입력 스트림(input stream) 중에서 연속하는 한 쌍의 입력신호와 상기 짝수번째 필터계수와 홀수번째 필터계수로 분리되어 구성되는 연속하는 한 쌍의 필터계수를 연산하여 제1 연산결과를 산출하는 단계;
    상기 구분된 짝수번째 필터계수와 상기 짝수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제2 연산결과를 산출하는 단계;
    상기 구분된 홀수번째 필터계수의 상기 홀수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제3 연산결과를 산출하는 단계; 및
    상기 산출된 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 n번째 출력을 산출하는 단계
    를 포함하는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  3. 제2항에 있어서, 상기 제1 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00015
    식 중, N은 필터차수이고, y2"(n)은 상기 제1 연산결과이고, x(n-2k)와 x(n-2k-1)은 상기 연속하는 한 쌍의 입력신호이고, h2k와 h2K +1은 각각 짝수번째 필터계수와 홀수번째 필터계수로서 연속하는 한 쌍의 필터계수이다.
  4. 제2항에 있어서, 상기 제2 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00016
    식 중, N은 필터차수이고, y2even"(n-1)은 상기 제2 연산결과이고, h2k는 상기 구분된 짝수번째 필터계수이고, x(n-2k-1)은 상기 필터계수 h2k에 대응하는 입력신호이다.
  5. 제2항에 있어서, 상기 제3 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00017
    식 중, N은 필터차수이고, y'2odd(n+1)는 상기 제3 연산결과이고, h2k +1은 상기 구분된 홀수번째 필터계수 부분이고, x(n-2k)는 상기 h2k +1에 대응하는 입력신호이다.
  6. 제2항에 있어서, 상기 n번째 출력은
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00018
    식 중, y2'(n)은 상기 n번째 출력이고, y2"(n)은 상기 제1 연산결과이고, y'2even(N-1)은 상기 제2 연산결과, y'2odd(n+1)는 상기 제3 연산결과이다.
  7. 제2항에 있어서,
    상기 산출된 n번째 출력을 이용하여 n+1번째 출력을 산출하는 단계를 더 포함하는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  8. 제7항에 있어서, 상기 n+1번째 출력은
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00019
    식 중, y2'(n+1)은 상기 n+1번째 출력이고, y'2even(n+1)은 y2'(n+1)의 짝수번째 필터계수들에 의한 결과이고, y2'odd(n+1)은 y2'(n+1)의 홀수번째 필터계수들에 의한 결과이다.
  9. 제8항에 있어서,
    상기 n+1번째 출력 중에서 짝수번째 필터계수에 의한 출력은 n+2번째 출력을 이용하여 산출되고, 다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00020
    식 중, y2'(n+2)는 n+2번째 출력이고, y2"(n+2)는 y2'(n+2)를 산출하기 위해 짝수번째 필터계수와 홀수번째 필터계수를 구분하여 연산되는 결과이고, y'2even(n+1)은 y2'(n+1)의 짝수번째 필터계수들에 의한 결과이고, y'2odd(n+3)은 y2'(n+3)의 홀수번째 필터계수들에 의한 결과이다.
  10. 필터차수가 2의 정수배인지를 판단하는 단계;
    상기 필터차수가 2의 정수배인 경우, 2N개의 필터계수와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 연산하는 제1 필터링 단계; 및
    상기 필터차수가 2의 정수배가 아닌 경우, 2N개의 필터계수와 나머지 1개의 필터계수를 구분하여 필터링 하되, 상기 2N개의 필터계수를 상기 제1 필터링 단계 를 수행하여 연산하고, 상기 연산결과를 나머지 1개의 필터계수에 의한 연산결과와 합산하는 제2 필터링 단계
    를 포함하는 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  11. 제10항에 있어서, 제1 필터링 단계는
    입력 스트림(input stream) 중에서 연속하는 한 쌍의 입력신호와 상기 짝수번째 필터계수와 홀수번째 필터계수로 분리되어 구성되는 연속하는 한 쌍의 필터계수를 연산하여 제1 연산결과를 산출하는 단계;
    상기 구분된 짝수번째 필터계수와 상기 짝수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제2 연산결과를 산출하는 단계;
    상기 구분된 홀수번째 필터계수의 상기 홀수번째 필터계수에 대응하는 상기 입력신호를 연산하여 제3 연산결과를 산출하는 단계; 및
    상기 산출된 제1 연산결과, 제2 연산결과 및 제3 연산결과를 이용하여 n번째 출력을 산출하는 단계
    를 포함하는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  12. 제11항에 있어서, 상기 제1 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00021
    식 중, N은 필터차수이고, y1'(n) 은 상기 제1 연산결과이고, x(n-2k)+x(n-2k-1)은 상기 한 쌍의 입력신호이고, (h2k+h2K +1)은 상기 한 쌍의 필터계수이다.
  13. 제11항에 있어서, 상기 제2 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00022
    식 중, N은 필터차수이고, y1even(n-1)은 상기 제2 연산결과이고, h2k는 상기 구분된 짝수번째 필터계수이고, x(n-2k-1)은 상기 h2k에 대응하는 입력신호이다.
  14. 제11항에 있어서, 상기 제3 연산결과는
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00023
    식 중, N은 필터계수이고, y1odd(n+1)는 상기 제3 연산결과이고, h2k +1은 상기 구분된 홀수번째 필터계수이고, x(n-2k)는 상기 h2k +1에 대응하는 입력신호이다.
  15. 제11항에 있어서, 상기 n번째 출력은,
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00024
    식 중, y1(n) 은 상기 n번째 출력이고, y1'(n)은 상기 제1 연산결과이고, y1even(n-1)는 y1(n-1)의 짝수번째 필터계수들에 의한 결과이고, y1odd(n+1)는 y1(n+1)의 홀수번째 필터계수들에 의한 결과이다.
  16. 제11항에 있어서,
    상기 산출된 n번째 출력을 이용하여 n+1번째 출력을 산출하는 단계를 더 포함하는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법.
  17. 제16항에 있어서, 상기 n+1번째 출력은
    다음 식에 의해 계산되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00025
    식 중, y1(n+1)은 상기 n+1번째 출력이고, y1even(n+1)는 y1(n+1)의 짝수번째 필터계수들에 의한 결과이고, y1odd(n+1)는 y1(n+1)의 홀수번째 필터계수들에 의한 결과이다.
  18. 제17항에 있어서,
    상기 n+1번째 출력 중에서 짝수번째 필터계수들에 의한 출력은 n+2번째 출력으로부터 산출되는 것인 저 복잡도 유한 임펄스 응답 필터의 필터링 방법;
    Figure 112009016241704-PAT00026
    식 중, y1(n+2)는 상기 n+2번째 출력이고, y1'(n+2)은 상기 제1 연산결과 중에서 n+2번째 결과이고, y1even(n+1)은 y(n+2)의 짝수번째 필터계수들에 의한 결과이고, y1odd(n+3)은 n+3번째 출력 y1(n+3)의 홀수번째 필터계수들에 의한 결과이다.
  19. 필터차수가 2N+1(N은 0 이상의 정수)인 유한 임펄스 응답 필터에 있어서,
    2N개의 필터와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 필터링 하는 2N 필터차수 처리부;
    2N+1번째 필터계수와 상기 입력신호를 이용하여 필터링 하는 2N+1번째 필터차수 처리부;
    상기 2N 필터차수 처리부에 의한 결과와 상기 2N+1번째 필터차수 처리부에 의한 결과를 합산하는 덧셈부
    를 포함하는 저 복잡도 유한 임펄스 응답 필터.
  20. 제19항에 있어서, 상기 2N 필터차수 처리부는
    입력 스트림(input stream) 중에서 연속하는 한 쌍의 입력신호와 상기 짝수번째 필터계수와 홀수번째 필터계수로 분리되어 구성되는 연속하는 한 쌍의 필터계수를 연산하여 제1 연산결과를 산출하고,
    상기 구분된 필터계수 중에서 짝수번째 필터계수에 의해 제2 연산결과를 산출하고, 홀수번째 필터계수에 의해 제3 연산결과를 산출하되,
    상기 제1 연산결과, 제2 및 제3 연산결과를 이용하여 n째 출력을 산출하는 것인 저 복잡도 유한 임펄스 응답 필터.
  21. 제19항에 있어서, 상기 2N 필터차수 처리부는
    상기 n번째 출력을 이용하여 n+1번째 출력을 산출하는 것인 저 복잡도 유한 임펄스 응답 필터.
  22. 필터차수가 2의 정수배인지를 판단하는 필터차수 판단부;
    상기 필터차수가 2의 정수배인 경우, 2N개의 필터계수와 입력신호를 이용하여 필터링 하되, 상기 2N개의 필터계수를 짝수번째 필터계수와 홀수번째 필터계수로 구분하여 연산하는 제1 필터; 및
    상기 필터차수가 2의 정수배가 아닌 경우, 2N개의 필터계수와 나머지 1개의 필터계수를 구분하여 필터링 하되, 상기 2N개의 필터계수를 상기 제1 필터링 단계를 수행하여 연산하고, 상기 연산결과를 나머지 1개의 필터계수에 의한 연산결과와 합산하는 제2 필터;
    를 포함하는 저 복잡도 유한 임펄스 응답 필터.
  23. 제22항에 있어서, 상기 제2 필터는
    상기 2N개의 필터에 의한 필터링 결과와 상기 2N+1번째 필터에 의한 필터링 결과를 합산하는 덧셈부를 더 포함하는 것인 저 복잡도 유한 임펄스 응답 필터.
  24. 제1항 내지 제18항 중 어느 한 항의 방법을 실행하기 위한 프로그램을 저장하는 컴퓨터 판독 가능한 저장매체.
KR1020090022913A 2009-03-18 2009-03-18 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체 KR101050108B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090022913A KR101050108B1 (ko) 2009-03-18 2009-03-18 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체
US12/616,368 US8463833B2 (en) 2009-03-18 2009-11-11 Filtering method and apparatus of low complexity fir filter, and recording medium thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022913A KR101050108B1 (ko) 2009-03-18 2009-03-18 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체

Publications (2)

Publication Number Publication Date
KR20100104475A true KR20100104475A (ko) 2010-09-29
KR101050108B1 KR101050108B1 (ko) 2011-07-19

Family

ID=42738552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022913A KR101050108B1 (ko) 2009-03-18 2009-03-18 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체

Country Status (2)

Country Link
US (1) US8463833B2 (ko)
KR (1) KR101050108B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435431B1 (ko) * 2012-08-27 2014-08-29 주식회사 이노와이어리스 I/q 타이밍 스큐 보정 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11509291B2 (en) * 2018-03-12 2022-11-22 Texas Instruments Incorporated Digital filtering for a signal with target and secondary signal bands
CN109525214B (zh) * 2018-10-11 2022-10-14 上海辛格林纳新时达电机有限公司 Fir滤波器的滤波方法、fir滤波器及伺服驱动器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3484701D1 (de) * 1983-10-05 1991-07-18 Nec Corp Digitale signalverarbeitungseinrichtung mit einem digitalen filter.
JPS6165616A (ja) * 1984-09-07 1986-04-04 Nippon Hoso Kyokai <Nhk> 対称形firディジタルフィルタ
JPH09298451A (ja) 1996-04-30 1997-11-18 New Japan Radio Co Ltd デジタルフィルタ回路およびその制御方法
US6687722B1 (en) * 2000-03-16 2004-02-03 Agere Systems, Inc. High-speed/low power finite impulse response filter
US7120656B1 (en) * 2000-10-04 2006-10-10 Marvell International Ltd. Movable tap finite impulse response filter
KR20020041510A (ko) * 2000-11-28 2002-06-03 구자홍 유한 충격 응답 필터 회로
KR100571642B1 (ko) 2004-05-04 2006-04-17 주식회사 팬택앤큐리텔 유한임펄스응답 필터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435431B1 (ko) * 2012-08-27 2014-08-29 주식회사 이노와이어리스 I/q 타이밍 스큐 보정 장치

Also Published As

Publication number Publication date
KR101050108B1 (ko) 2011-07-19
US8463833B2 (en) 2013-06-11
US20100241681A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
US6279021B1 (en) Digital filters
JP2007067646A (ja) サンプリングレート変換方法及びその回路
TW501344B (en) Complex-valued multiplier-and-accumulator
KR101050108B1 (ko) 저 복잡도 유한 임펄스 응답 필터의 필터링 방법, 장치 및 그 기록매체
CN101877577A (zh) 有限冲激响应滤波器的实现方法和有限冲激响应滤波器
JP5065784B2 (ja) 同相成分抽出方法及び装置
JPS6384312A (ja) デイジタルフイルタ
TW567680B (en) Compression device and method, decompression device and method, compression/decompression system, program, recording medium
CN107979354A (zh) 用于采样率转换的多相设备及其制造方法和测试方法
JPWO2008018197A1 (ja) デジタルフィルタ、その合成装置、合成プログラム、及び合成プログラム記録媒体
EP2418773A1 (en) Glitch-free switchable FIR-filter
KR100905153B1 (ko) 디지털 업다운 컨버터용 필터, 인터폴레이션 필터, 및데시메이션 필터
CN105591630B (zh) 基于fpga的插值滤波器优化的方法及装置
CN108092643A (zh) 音频解码器的模数转换器及数模转换器
US6003055A (en) Digital filter interpolation circuit
JPH0998069A (ja) Fir型ディジタルフィルタ
CN115603707A (zh) 通用滤波器、协处理器及滤波方法
JP2864597B2 (ja) ディジタル演算回路
US6944217B1 (en) Interleaved finite impulse response filter
JP4072299B2 (ja) マッチドフィルタおよびそれを用いた大規模集積回路と通信システム
JPH06216715A (ja) ディジタルフィルタ
KR20040072265A (ko) 디지털 이퀄라이저
CN116579353A (zh) 一种实现并行转置fir滤波器的方法及装置
SU1124322A1 (ru) Устройство дл решени линейных интегральных уравнений Вольтерры
RU2649799C2 (ru) Устройство для изменения частоты дискретизации в многоканальных цифровых приемниках

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190708

Year of fee payment: 9