CN115603707A - 通用滤波器、协处理器及滤波方法 - Google Patents

Abstract

本申请公开一种通用滤波器、协处理器及滤波方法。通用滤波器包括运算单元，该运算单元包括乘法器和累加减单元，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出数字输入信号对应的数字输出信号，实现对数字输入信号的滤波。本申请公开的通用滤波器具有占用芯片面积较小的优势。

Description

通用滤波器、协处理器及滤波方法

技术领域

本申请属于信号处理技术领域，尤其涉及一种通用滤波器、协处理器及滤波方法。

背景技术

滤波器是一种基础电路，被广泛应用于放大器、模数转换器、数模转换器、射频电路和传感器中。按照所通过信号的频段，滤波器可以分为低通滤波器、高通滤波器、带通滤波器和带陷滤波器。通用滤波器是指，根据配置可以灵活地实现低通滤波、高通滤波、带通滤波和带陷滤波的通用型的滤波器。

通用滤波器的传输函数为：

通过配置系数b₀、b₁、b₂、a₁、和a₂，通用滤波器可以针对频率随着时间增大或减小的输入信号实现不同的滤波效果。

图1示出了现有的通用滤波器的结构。通过图1中可以看到，现有的通用滤波器至少包含5个乘法器和2个累加器，而乘法器和累加器的面积较大，这导致现有的通用滤波器会占用较大的芯片面积，无法满足芯片小型化的要求。

发明内容

有鉴于此，本申请的目的在于提供一种通用滤波器，以减小通用滤波器所占用的芯片面积。

为实现上述目的，本申请提供如下技术方案：

第一方面，本申请提供一种通用滤波器，包括运算单元；

所述运算单元包括乘法器和累加减单元，通过分时复用所述乘法器和所述累加减单元，基于输入的待滤波的数字输入信号、所述数字输入信号的一拍延迟信号、所述数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、所述反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出所述数字输入信号对应的数字输出信号，所述数字输出信号为所述数字输入信号的滤波结果；

其中，所述反馈信号为所述运算单元在前一滤波周期得到的滤波结果。

可选的，所述运算单元还包括信号选择单元和中间结果锁存器；

在一个滤波周期内，所述信号选择单元向所述乘法器依次输出五组信号中的每一组，所述五组信号分别为：所述数字输入信号与所述第一量化系数、所述数字输入信号的一拍延迟信号与所述第二量化系数、所述数字输入信号的二拍延迟信号与所述第三量化系数、所述反馈信号的一拍延迟信号与所述第四量化系数、以及所述反馈信号的二拍延迟信号与所述第五量化系数；

所述乘法器的输入端与所述信号选择单元的输出端连接；

所述累加减单元的第一输入端与所述乘法器的输出端连接，所述累加减单元的第二输入端与所述中间结果锁存器的输出端连接，所述累加减单元的输出端与所述中间结果锁存器的输入端连接。

可选的，所述运算单元的一次滤波运算包括：

在第一节拍至第五节拍，所述信号选择单元向所述乘法器依次输出所述五组信号中的每一组；

在第一节拍至第五节拍，所述乘法器分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；其中，所述中间结果锁存器用于锁存所述累加减单元的输出；

在第六节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；

在第七节拍，所述中间结果锁存器输出当前的锁存结果。

可选的，所述信号选择单元包括第一选择器和第二选择器；

所述第一选择器的第一输入端用于接收所述数字输入信号，所述第一选择器的第二输入端用于接收所述数字输入信号的一拍延迟信号，所述第一选择器的第三输入端用于接收所述数字输入信号的二拍延迟信号，所述第一选择器的第四输入端用于接收所述反馈信号的一拍延迟信号,所述第一选择器的第五输入端用于接收所述反馈信号的二拍延迟信号；

所述第二选择器的第一输入端用于接收第一量化系数,所述第二选择器的第二输入端用于接收第二量化系数,所述第二选择器的第三输入端用于接收第三量化系数,所述第二选择器的第四输入端用于接收第四量化系数,所述第二选择器的第五输入端用于接收第五量化系数；

所述乘法器的第一输入端与所述第一选择器的输出端连接，所述乘法器的第二输入端与第二选择器的输出端连接。

可选的，在上述通用滤波器的基础上，进一步设置延迟寄存器单元；

所述延迟寄存器单元用于生成所述数字输入信号的一拍延迟信号、所述数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、以及所述反馈信号的二拍延迟信号。

可选的，所述延迟寄存器单元包括第一触发器、第二触发器、第三触发器和第四触发器；

第一触发器用于对所述数字输入信号进行延迟，得到所述数字输入信号的一拍延迟信号；

第二触发器的输入端与所述第一触发器的输出端连接，用于对所述数字输入信号的一拍延迟信号进行延迟，得到所述数字输入信号的二拍延迟信号；

第三触发器用于对所述反馈信号进行延迟，得到所述反馈信号的一拍延迟信号；

第四触发器的输入端与所述第三触发器的输出端连接，用于对所述反馈信号的一拍延迟信号进行延迟，得到所述反馈信号的二拍延迟信号。

可选的，所述延迟寄存器单元包括第一触发器、第二触发器、第三触发器、第四触发器、第三选择器、第四选择器、第五选择器和第六选择器；

所述第一触发器对所述数字输入信号进行延迟；

所述第三选择器的第一输入端与所述第一触发器的输出端连接，所述第三选择器的第二输入端接收外部输入的数字信号，所述第三选择器选择性输出指定输入端输入的数字信号，所述第三选择器输出的数字信号作为所述数字输入信号的一拍延迟信号；

所述第二触发器的输入端与所述第三选择器的输出端连接，用于对所述第三选择器输出的数字信号进行延迟；

所述第四选择器的第一输入端与所述第二触发器的输出端连接，所述第四选择器的第二输入端接收外部输入的数字信号，所述第四选择器选择性输出指定输入端输入的数字信号，所述第四选择器输出的数字信号作为所述数字输入信号的二拍延迟信号；

所述第三触发器对所述反馈信号进行延迟；

所述第五选择器的第一输入端与所述第三触发器的输出端连接，所述第五选择器的第二输入端接收外部输入的数字信号，所述第五选择器选择性输出指定输入端输入的数字信号，所述第五选择器输出的数字信号作为所述反馈信号的一拍延迟信号；

所述第四触发器的输入端与所述第五选择器的输出端连接，用于对所述第五选择器输出的数字信号进行延迟；

所述第六选择器的第一输入端与所述第四触发器的输出端连接，所述第六选择器的第二输入端接收外部输入的数字信号，所述第六选择器选择性输出指定输入端输入的数字信号，所述第六选择器输出的数字信号作为所述反馈信号的二拍延迟信号。

可选的，在上述通用滤波器的基础上，进一步设置量化系数寄存器单元；

所述量化系数寄存器单元用于存储所述第一量化系数、所述第二量化系数、所述第三量化系数、所述第四量化系数和所述第五量化系数。

可选的，在上述通用滤波器的基础上，进一步设置滤波结果锁存单元；

所述滤波结果锁存单元用于对滤波结果进行锁存处理。

可选的，所述运算单元还包括取整单元；

所述累加减单元的第二输入端通过所述取整单元与所述中间结果锁存器的输出端连接。

在上述通用滤波器的基础上，进一步设置有符号数饱和运算单元；

所述有符号数饱和运算单元的输入端与所述取整单元的输出端连接，所述有符号数饱和运算单元的输出端与所述滤波结果锁存单元的输入端连接，所述滤波结果锁存单元的输出端为所述通用滤波器的输出端。

第二方面，本申请提供一种协处理器，包括：总线接口单元、流水线计数器和通用滤波器，所述通用滤波器包括量化系数寄存器单元、延迟寄存器单元、运算单元和滤波结果锁存单元；

所述总线接口单元通过总线与主处理器连接，所述总线接口单元还与所述量化系数寄存器单元、所述延迟寄存器单元和所述运算单元连接；

所述流水线计数器分别与所述总线接口单元、所述延迟寄存器单元和所述运算单元连接；

所述总线接口单元响应所述主处理器的指令对所述量化系数寄存器单元进行配置，在所述主处理器完成数字音频信号的写操作后，启动所述流水线计数器，由所述通用滤波器对所述数字音频信号进行滤波，并且在所述主处理器执行数字音频信号的读操作之前完成滤波。

第三方面，本申请提供一种滤波方法，包括：

在第一节拍至第五节拍，信号选择单元向乘法器依次输出五组信号中的每一组，所述五组信号分别为：数字输入信号与第一量化系数、所述数字输入信号的一拍延迟信号与第二量化系数、所述数字输入信号的二拍延迟信号与第三量化系数、反馈信号的一拍延迟信号与第四量化系数、以及所述反馈信号的二拍延迟信号与第五量化系数，其中，所述反馈信号为在前一滤波周期得到的滤波结果；

在第一节拍至第五节拍，所述乘法器分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，累加减单元对所述乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行加/减法运算；其中，所述中间结果锁存器用于锁存所述累加减单元的输出；

在第六节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；

在第七节拍，所述中间结果锁存器输出当前的锁存结果。

由此可见，本申请的有益效果为：

本申请公开的通用滤波器，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出对应的数字输出信号(即完成对数字输入信号的滤波)。可以看到，与现有的通用滤波器相比，本申请公开的通用滤波器，采用分时复用的方式，利用更少的乘法器和累加减单元在多个节拍内完成对数字输入信号的滤波，减少了通用滤波器中乘法器和累加减单元的数量，从而减小了通用滤波器所占用的芯片面积。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的通用滤波器的结构示意图；

图2为本申请实施例公开的一种通用滤波器的结构图；

图3为本申请实施例公开的另一种通用滤波器的结构图；

图4为本申请实施例公开的另一种通用滤波器的结构图；

图5为本申请实施例公开的另一种通用滤波器的结构图；

图6为本申请实施例公开的另一种通用滤波器的结构图；

图7为本申请实施例公开的通用滤波器所在音频处理芯片的时序图；

图8为本申请实施例公开的一种协处理器的结构图；

图9为本申请实施例公开的另一种协处理器的结构图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

对通用滤波器的传输函数进行推导，可以得到：数字输出信号(即数字输入信号的滤波结果)是待滤波的数字输入信号以及输出反馈(即反馈信号)的一组滤波器差分方程。该差分方程具体为：

Y(n)＝b0*x(n)+b1*x(n-1)+b2*x(n-2)-a1*y(n-1)-a2*y(n-2)

其中，b0、b1、b2、a1和a2为通用滤波器的量化系数，x(n)为数字输入信号，x(n-1)为数字输入信号的一拍延迟信号，x(n-2)为数字输入信号的二拍延迟信号，y(n-1)为反馈信号的一拍延迟信号，y(n-2)为反馈信号的二拍延迟信号。为了便于描述，在本申请中，将b0称为第一量化系数，将b1称为第二量化系数，将b2称为第三量化系数，将a1称为第四量化系数，将a2称为第五量化系数。

通过上述的差分方程可以看到，计算与数字输入信号对应的数字输出信号的过程(即对数字输入信号进行滤波的过程)，包含5次乘法运算和4次加(减)法运算。

现有的通用滤波器，滤波过程中的5次乘法运算和4次加(减)法运算，是在1个节拍内完成的，需要设置5个乘法器和2个累加器，除此之外，还设置有带符号饱和运算单元(图1中以ssat表示)、4个延迟寄存器(图1中以Z^-1表示)和用于存储量化系数的寄存器(图1中未示出)，图1中的Din为数字输入信号，Dout为对应的数字输出信号，即滤波结果。由于乘法器和累加器的面积较大，导致现有的通用滤波器会占用较大的芯片面积。

为了解决上述问题，本申请实施例公开的通用滤波器，采用分时复用的方式，利用较少的硬件对数字输入信号进行滤波处理，从而减小通用滤波器所占用的芯片面积。

本申请实施例公开的通用滤波器的结构如图2所示，包括运算单元10。

其中，运算单元10包括乘法器和累加减单元，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出数字输入信号对应的数字输出信号，该数字输出信号为数字输入信号的滤波结果。其中，反馈信号为运算单元在前一滤波周期得到的滤波结果。

现有的通用滤波器中，是利用5个乘法器和2个累加器在1个节拍内完成5次乘法运算和4次加(减)法运算，以完成对数字输入信号的滤波处理。本申请公开的通用滤波器，采用不同的技术思路，通过分时复用乘法器和累加减单元的方式对数字输入信号进行滤波，也就是说，采用分时复用的方式，利用更少的乘法器和累加减单元在多个节拍内完成对数字输入信号的滤波。

本申请实施例公开的通用滤波器，运算单元中乘法器的数量为1个至4个，即图1中的N为1至4中的任意一个数值，累加减单元的数量为1个。可以理解的是，运算单元中乘法器的数量越少，完成对数字输入信号的滤波所需的时间就越长，在应用中，可以根据滤波的速率需求设置运算单元中乘法器的数量。

本申请实施例公开的通用滤波器，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出对应的数字输出信号(即完成对数字输入信号的滤波)。可以看到，与现有的通用滤波器相比，本申请公开的通用滤波器，采用分时复用的方式，利用更少的乘法器和累加减单元在多个节拍内完成对数字输入信号的滤波，减少了通用滤波器中乘法器和累加减单元的数量，从而减小了通用滤波器所占用的芯片面积。

需要说明的是，通过对第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数进行配置，本申请实施例公开的通用滤波器可以对数字输入信号进行低通滤波、高通滤波、带通滤波和带陷滤波。

参见图3，图3为本申请公开的另一种通用滤波器的结构示意图。

该通用滤波器包括运算单元10。其中，运算单元10包括乘法器101、累加减单元102、信号选择单元103和中间结果锁存器104。

在一个滤波周期内，信号选择单元103向乘法器101依次输出五组信号中的每一组。这五组信号分别为：数字输入信号与第一量化系数、数字输入信号的一拍延迟信号与第二量化系数、数字输入信号的二拍延迟信号与第三量化系数、反馈信号的一拍延迟信号与第四量化系数、以及反馈信号的二拍延迟信号与第五量化系数。

乘法器101的输入端与信号选择单元103的输出端连接。

累加减单元102的第一输入端与乘法器101的输出端连接，累加减单元102的第二输入端与中间结果锁存器104的输出端连接，累加减单元102的输出端与中间结果锁存器104的输入端连接。

乘法器101对输入的每组信号所包含的两个信号进行乘法运算，累加减单元102对乘法器101输出的运算结果和中间结果锁存器104的锁存结果进行加法运算或减法运算，由中间结果锁存器104对累加减单元102的输出进行锁存。

下面对图2中运算单元10的工作原理进行说明。

运算单元10的一次滤波运算包括：

在第一节拍至第五节拍，信号选择单元103向乘法器101依次输出五组信号中的每一组；

在第一节拍至第五节拍，乘法器101分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，累加减单元102对乘法器101在前一节拍的计算结果和中间结果锁存器104当前的锁存结果进行加/减法运算；其中，中间结果锁存器104用于锁存累加减单元102的输出；

在第六节拍，累加减单元102对乘法器101在前一节拍的计算结果和中间结果锁存器104当前的锁存结果进行加/减法运算；

在第七节拍，中间结果锁存器104输出当前的锁存结果。

需要说明的是，在第二节拍至第六节拍，累加减单元102执行加法运算还是减法运算，由乘法器101在前一节拍对何种数据进行乘法运算决定。具体的，如果乘法器101在前一节拍对数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号进行乘法运算，那么累加减单元102对乘法器101在前一节拍的计算结果和中间结果锁存器104当前的锁存结果进行加法运算，如果乘法器101在前一节拍对反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号进行乘法运算，那么累加减单元102对乘法器101在前一节拍的计算结果和中间结果锁存器104当前的锁存结果进行减法运算。

也就是：

在第一节拍(即节拍1)，信号选择单元103向乘法器101输出第一组信号，第一组信号为前述五组信号中的任意一组信号。乘法器101计算第一组信号所包含的两个信号的乘积，为了便于描述，将在第一节拍得到的乘积称为第一乘积。

在第二节拍(即节拍2)，信号选择单元103向乘法器101输出第二组信号，第二组信号为前述五组信号中除第一组信号之外的任意一组信号。乘法器101计算第二组信号所包含的两个信号的乘积，为了便于描述，将在第二节拍得到的乘积称为第二乘积。累加减单元102对乘法器101在第一节拍的计算结果(即第一乘积)和中间结果锁存器104当前的锁存结果(为空)进行加/减法运算，由中间结果锁存器104锁存累加减单元102的计算结果。

如果第一组信号包含数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号，那么累加减单元102在第二节拍执行加法运算；如果第一组信号包含反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号，那么累加减单元102在第二节拍执行减法运算。

在第三节拍(即节拍3)，信号选择单元103向乘法器101输出第三组信号，第三组信号为前述五组信号中除第一组信号和第二组信号之外的任意一组信号。乘法器101计算第三组信号所包含的两个信号的乘积，为了便于描述，将在第三节拍得到的乘积称为第三乘积。累加减单元102对乘法器101在第二节拍的计算结果(即第二乘积)和中间结果锁存器104当前的锁存结果进行加/减法运算，由中间结果锁存器104锁存累加减单元102的计算结果。

如果第二组信号包含数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号，那么累加减单元102在第三节拍执行加法运算；如果第二组信号包含反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号，那么累加减单元102在第三节拍执行减法运算。

在第四节拍(即节拍4)，信号选择单元103向乘法器101输出第四组信号，第四组信号为前述五组信号中除第一组信号至第三组信号之外的任意一组信号。乘法器101计算第四组信号所包含的两个信号的乘积，为了便于描述，将在第四节拍得到的乘积称为第四乘积。累加减单元102对乘法器101在第三节拍的计算结果(即第三乘积)和中间结果锁存器104当前的锁存结果进行加/减法运算，由中间结果锁存器104锁存累加减单元102的计算结果。

如果第三组信号包含数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号，那么累加减单元102在第四节拍执行加法运算；如果第三组信号包含反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号，那么累加减单元102在第四节拍执行减法运算。

在第五节拍(即节拍5)，信号选择单元103向乘法器101输出第五组信号，第五组信号为前述五组信号中除第一组信号至第四组信号之外的一组信号。乘法器101计算第五组信号所包含的两个信号的乘积，为了便于描述，将在第五节拍得到的乘积称为第五乘积。累加减单元102对乘法器101在第四节拍的计算结果(即第四乘积)和中间结果锁存器104当前的锁存结果进行加/减法运算，由中间结果锁存器104锁存累加减单元102的计算结果。

如果第四组信号包含数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号，那么累加减单元102在第五节拍执行加法运算；如果第四组信号包含反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号，那么累加减单元102在第五节拍执行减法运算。

在第六节拍(即节拍6)，累加减单元102对乘法器101在前一节拍的计算结果(即第五乘积)和中间结果锁存器104当前的锁存结果进行加/减法运算，由中间结果锁存器104锁存累加减单元102的计算结果。

如果第五组信号包含数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号，那么累加减单元102在第六节拍执行加法运算；如果第五组信号包含反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号，那么累加减单元102在第六节拍执行减法运算。

在第七节拍(即节拍7)，中间结果锁存器104输出当前的锁存结果。

优选的，信号选择单元103在第一节拍至第五节拍，向乘法器101依次输出数字输入信号与第一量化系数、数字输入信号的一拍延迟信号与第二量化系数、数字输入信号的二拍延迟信号与第三量化系数、反馈信号的一拍延迟信号与第四量化系数、以及反馈信号的二拍延迟信号与第五量化系数。

在本申请上述各个实施例中，可以由外部器件将待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数传输至信号选择单元的输入端，由信号选择单元向乘法器依次输出五组信号中的每一组，通过分时复用乘法器和累加减单元的方式，对数字输入信号进行滤波处理。

可选的，在图2和图3所示的通用滤波器的基础上，进一步设置量化系数寄存器单元，由量化系数寄存器单元存储第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数。

可选的，在图2和图3所示的通用滤波器的基础上，进一步设置延迟寄存器单元，由延迟寄存器单元生成数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、以及反馈信号的二拍延迟信号。

可选的，在图2和图3所示的通用滤波器的基础上，进一步设置滤波结果锁存单元，由滤波结果锁存单元对滤波结果进行锁存处理。

在本申请的另一个实施例中，通用滤波器包括运算单元10、延迟寄存器单元20、量化系数寄存器单元30和滤波结果锁存单元40，其结构如图4所示。

延迟寄存器单元20用于生成数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、以及反馈信号的二拍延迟信号。

量化系数寄存器单元30用于存储第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数。

运算单元10分别与延迟寄存器单元20、量化系数寄存器单元30和滤波结果锁存单元40连接。运算单元10包括乘法器和累加减单元，通过分时复用乘法器和累加减单元，基于输入的待滤波的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出数字输入信号对应的数字输出信号，该数字输出信号为数字输入信号的滤波结果。

滤波结果锁存单元40用于对滤波结果进行锁存处理。

其中，数字输出信号为：数字输入信号和第一量化系数的乘积，加上数字输入信号的一拍延迟信号与第二量化系数的乘积，加上数字输入信号的二拍延迟信号与第三量化系数的乘积，减去反馈信号的一拍延迟信号与第四量化系数的乘积，减去反馈信号的二拍延迟信号与第五量化系数的乘积。

下面结合图5和图6对通用滤波器中各单元的结构和功能进行说明。

量化系数寄存器单元30包括第一寄存器组、第二寄存器组、第三寄存器组、第四寄存器组和第五寄存器组。

其中，第一寄存器组用于存储第一量化系数，第二寄存器组用于存储第二量化系数，第三寄存器组用于存储第三量化系数，第四寄存器组用于存储第四量化系数，第五寄存器组用于存储第五量化系数。

需要说明的是，量化系数寄存器单元30中每个寄存器组所包含寄存器的数量根据第一量化系数至第五量化系数的位数确定。例如，第一量化系数至第五量化系数为24位二进制数，那么量化系数寄存器单元10中的第一寄存器组、第二寄存器组、第三寄存器组、第四寄存器组和第五寄存器组均包含24个寄存器。

图5和图6所示的通用滤波器，是以第一量化系数至第五量化系数为24位二进制数，数字输入信号为24位二进制数为例来说明的。当然，第一量化系数至第五量化系数、以及数字输入信号并不限定于24位。图5和图6中出现的各符号所表征的信号含义，见下文中的表1。

另外，需要说明的是，在现有的通用滤波器中，同样需要设置用于存储滤波器量化系数的寄存器组。

在一种可能的实现方式中，延迟寄存器单元20包括第一触发器、第二触发器、第三触发器和第四触发器，如图5所示。

其中：第一触发器用于对数字输入信号进行延迟，得到数字输入信号的一拍延迟信号；第二触发器的输入端与第一触发器的输出端连接，用于对数字输入信号的一拍延迟信号进行延迟，得到数字输入信号的二拍延迟信号；第三触发器用于对反馈信号进行延迟，得到反馈信号的一拍延迟信号；第四触发器的输入端与第三触发器的输出端连接，用于对反馈信号的一拍延迟信号进行延迟，得到反馈信号的二拍延迟信号。

在另一种可能的实现方式中，延迟寄存器单元20包括第一触发器、第二触发器、第三触发器、第四触发器、第三选择器、第四选择器、第五选择器和第六选择器，如图6所示。

其中：

第一触发器对数字输入信号进行延迟。

第三选择器的第一输入端与第一触发器的输出端连接，第三选择器的第二输入端接收外部输入的数字信号，第三选择器选择性输出指定输入端输入的数字信号，第三选择器输出的数字信号作为数字输入信号的一拍延迟信号。

第二触发器的输入端与第三选择器的输出端连接，用于对第三选择器输出的数字信号进行延迟。

第四选择器的第一输入端与第二触发器的输出端连接，第四选择器的第二输入端接收外部输入的数字信号，第四选择器选择性输出指定输入端输入的数字信号，第四选择器输出的数字信号作为数字输入信号的二拍延迟信号。

第三触发器对反馈信号进行延迟。

第五选择器的第一输入端与第三触发器的输出端连接，第五选择器的第二输入端接收外部输入的数字信号，第五选择器选择性输出指定输入端输入的数字信号，第五选择器输出的数字信号作为反馈信号的一拍延迟信号。

第四触发器的输入端与第五选择器的输出端连接，用于对第五选择器输出的数字信号进行延迟。

第六选择器的第一输入端与第四触发器的输出端连接，第六选择器的第二输入端接收外部输入的数字信号，第六选择器选择性输出指定输入端输入的数字信号，第六选择器输出的数字信号作为反馈信号的二拍延迟信号。

基于上述公开的延迟寄存器单元20的第二种方案，可以根据需要灵活地对通用滤波器的运行模式进行调整。例如，在T0时刻，通用滤波器运行于第一滤波模式(低通滤波模式、高通滤波模式、带通滤波模式和陷波滤波模式中的一种)，假如在T1时刻，需要将通用滤波器调整至第二滤波模式(低通滤波模式、高通滤波模式、带通滤波模式和陷波滤波模式中的另一种)，那么对输入至运算单元30的数字输入信号、数字输入信号的一拍延迟信号、数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号和反馈信号的二拍延迟信号进行相应配置即可。也就是说，向第三选择器、第四选择器、第五选择器和第六选择器的第二输入端输入相应的数字信号，并且控制第五选择器、第六选择器、第五选择器和第六选择器均输出由其第二输入端输入的数字信号即可。

运算单元10包括乘法器101、累加减单元102、信号选择单元103和中间结果锁存器104。

可选的，信号选择单元103包括第一选择器和第二选择器。

第一选择器的第一输入端用于接收数字输入信号，第一选择器的第二输入端用于接收数字输入信号的一拍延迟信号，第一选择器的第三输入端用于接收数字输入信号的二拍延迟信号，第一选择器的第四输入端用于接收反馈信号的一拍延迟信号,第一选择器的第五输入端用于接收反馈信号的二拍延迟信号；

第二选择器的第一输入端用于接收第一量化系数,第二选择器的第二输入端用于接收第二量化系数,第二选择器的第三输入端用于接收第三量化系数,第二选择器的第四输入端用于接收第四量化系数,第二选择器的第五输入端用于接收第五量化系数。

乘法器101的第一输入端与第一选择器的输出端连接，乘法器101的第二输入端与第二选择器的输出端连接，乘法器101的输出端与累加减单元102的第一输入端连接，累加减单元102的第二输入端与中间结果锁存器104的输出端连接，中间结果锁存器104的输入端与累加减单元102的输出端连接，中间结果锁存器104的输出端还连接至第三触发器的输入端。

本申请图5和图6中公开的信号选择单元103由第一选择器和第二选择器构成，具有结构简单、便于在芯片上布局的优势，而且控制过程也较为简单。

当然，上述仅是信号选择单元103的一种结构。实施中，只要是能够选择性地依次输出五组信号中的每一组信号的结构均可。例如，信号选择单元103可以包括两个以上的选择器。

可选的，在运算单元10中进一步设置取整单元105。取整单元105的输入端与中间结果锁存器104的输出端连接，取整单元105的输出端与累加减单元102的第二输入端连接。在运算过程中，为了不损失精度会提高位宽，但位宽不能无限制地增加，因此设置取整单元105。

可选的，在本申请公开的通用滤波器中，进一步设置有符号数饱和运算单元50。具体的：

有符号数饱和运算单元50的输入端与取整单元105的输出端连接，有符号数运算单元50的输出端与滤波结果锁存单元40的输入端连接，滤波结果锁存单元40的输出端为通用滤波器的输出端。

下面结合图7所示的时序图对通用滤波器的工作过程进行说明。

通用滤波器在8个节拍内完成一次滤波运算，这8个节拍依次记为节拍0、节拍1、节拍2、…节拍6、节拍7。

在节拍0，写入待滤波的数字输入信号。

在节拍1，第一选择器的第一输入端与第一选择器的输出端连通，第二选择器的第一输入端与第二选择器的输出端连通，乘法器计算iRb0*din的值，其中，iRb0为第一量化系数，din为数字输入信号。

在节拍2，第一选择器的第二输入端与第一选择器的输出端连通，第二选择器的第二输入端与第二选择器的输出端连通，乘法器计算iRb1*aRx_d1的值，其中，iRb1为第二量化系数，aRx_d1为数字输入信号的一拍延迟信号。

在节拍3，第一选择器的第三输入端与第一选择器的输出端连通，第二选择器的第三输入端与第二选择器的输出端连通，乘法器计算iRb2*aRx_d2的值，累加减单元进行加法运算，在iRb0*din的基础上计算iRb0*din+iRb1*aRx_d1。其中，iRb2为第三量化系数，aRx_d2为数字输入信号的二拍延迟信号。

在节拍4，第一选择器的第四输入端与第一选择器的输出端连通，第二选择器的第四输入端与第二选择器的输出端连通，乘法器计算iRa1*aRy_d1的值，累加减单元进行加法运算，在iRb0*din+iRb1*aRx_d1的基础上计算iRb0*din+iRb1*aRx_d1+iRb2*aRx_d2。其中，iRa1为第四量化系数，aRy_d1为反馈信号的一拍延迟信号。

在节拍5，第一选择器的第五输入端与第一选择器的输出端连通，第二选择器的第五输入端与第二选择器的输出端连通，乘法器计算iRa2*aRy_d2的值，累加减单元进行减法运算，在iRb0*din+iRb1*aRx_d1+iRb2*aRx_d2的基础上计算iRb0*din+iRb1*aRx_d1+iRb2*aRx_d2-iRa1*aRy_d1。其中，iRa2为第五量化系数，aRy_d1为反馈信号的二拍延迟信号。

在节拍6，累加减单元进行减法运算，在iRb0*din+iRb1*aRx_d1+iRb2*aRx_d2-iRa1*aRy_d1的基础上计算iRb0*din+iRb1*aRx_d1+iRb2*aRx_d2-iRa1*aRy_d1-iRa2*aRy_d2。

在节拍7，中间结果锁存器锁存累加减单元当前的计算结果。

需要说明的是，当本申请实施例公开的通用滤波器应用于音频处理芯片中时，当处理器(如CPU)完成数字音频信号的写操作后，启动一次滤波处理，并且，通用滤波器需要在处理器执行数字音频信号的读操作之前完成滤波处理。

表1

本申请实施例还公开一种协处理器。该协处理器包括总线接口单元、流水线计数器和通用滤波器。通用滤波器的结构如图4所示，包括：量化系数寄存器单元30、延迟寄存器单元20、运算单元10和滤波结果锁存单元40。

总线接口单元通过总线与主处理器连接，总线接口单元还与通用滤波器中的量化系数寄存器单元30、延迟寄存器单元20和运算单元10连接。

流水线计数器分别与总线接口单元、延迟寄存器单元20和运算单元10连接。

总线接口单元响应主处理器的指令对量化系数寄存器单元30进行配置，在主处理器完成数字音频信号的写操作后，启动流水线计数器，由通用滤波器对数字音频信号进行滤波，并且在主处理器执行数字音频信号的读操作之前完成滤波。

其中，主处理器可以为CPU或者DPS。总线接口单元对量化系数寄存器单元30进行配置是指：将通用滤波器的第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数写入量化系数寄存器单元。

图8为本申请实施例公开的一种协处理器的结构图，图9为本申请实施例公开的另一种协处理器的结构图。本申请实施例公开的协处理器的工作过程，可以参见图7所示的时序图。另外，关于协处理器中通用滤波器的结构的扩展和细化，可以参见前文中的描述，这里不再进行赘述。

本申请实施例公开的协处理器利用硬件资源实现，其中的通用滤波器，采用分时复用的方式，利用更少的乘法器和累加减单元在多个节拍内完成对数字输入信号的滤波，减少了通用滤波器中乘法器和累加减单元的数量，从而减小了通用滤波器所占用的芯片面积，进而减小了协处理器所占用的芯片连接。另外，协处理器利用硬件资源实现对数字音频信号的滤波，在协处理器的配合下，减少了主处理器对软件资源的需求。

本申请实施例还公开一种滤波方法。该滤波方法包括：

在第一节拍至第五节拍，信号选择单元向乘法器依次输出五组信号中的每一组，五组信号分别为：数字输入信号与第一量化系数、数字输入信号的一拍延迟信号与第二量化系数、数字输入信号的二拍延迟信号与第三量化系数、反馈信号的一拍延迟信号与第四量化系数、以及反馈信号的二拍延迟信号与第五量化系数，其中，反馈信号为在前一滤波周期得到的滤波结果；

在第一节拍至第五节拍，乘法器分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，累加减单元对乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行加/减法运算；其中，中间结果锁存器用于锁存累加减单元的输出；

在第六节拍，累加减单元对乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行加/减法运算；

在第七节拍，中间结果锁存器输出当前的锁存结果。

其中，在第二节拍至第六节拍，累加减单元执行加法运算还是减法运算，由乘法器在前一节拍对何种数据进行乘法运算决定。具体的，如果乘法器在前一节拍对数字输入信号、数字输入信号的一拍延迟信号或者数字输入信号的二拍延迟信号进行乘法运算，那么累加减单元对乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行加法运算，如果乘法器在前一节拍对反馈信号的一拍延迟信号或者反馈信号的二拍延迟信号进行乘法运算，那么累加减单元对乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行减法运算。

本申请实施例公开的滤波方法，采用分时复用乘法器和累加减单元的方式，利用一个乘法器和一个累加减单元完成对数字输入信号的滤波处理。

需要说明的是，说明书中的各个实施例记载的技术特征可以相互替代或组合，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同或相似的部分互相参见即可。本申请各实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本申请各实施例装置及设备中的模块和子模块可以根据实际需要进行合并、划分和删减。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的协处理器和滤波方法而言，由于其与实施例公开的通用滤波器相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种通用滤波器，其特征在于，包括运算单元；

所述运算单元包括乘法器和累加减单元，通过分时复用所述乘法器和所述累加减单元，基于输入的待滤波的数字输入信号、所述数字输入信号的一拍延迟信号、所述数字输入信号的二拍延迟信号、反馈信号的一拍延迟信号、所述反馈信号的二拍延迟信号、第一量化系数、第二量化系数、第三量化系数、第四量化系数和第五量化系数，计算出所述数字输入信号对应的数字输出信号，所述数字输出信号为所述数字输入信号的滤波结果；

其中，所述反馈信号为所述运算单元在前一滤波周期得到的滤波结果。

2.根据权利要求1所述的通用滤波器，其特征在于，所述运算单元还包括信号选择单元和中间结果锁存器；

在一个滤波周期内，所述信号选择单元向所述乘法器依次输出五组信号中的每一组，所述五组信号分别为：所述数字输入信号与所述第一量化系数、所述数字输入信号的一拍延迟信号与所述第二量化系数、所述数字输入信号的二拍延迟信号与所述第三量化系数、所述反馈信号的一拍延迟信号与所述第四量化系数、以及所述反馈信号的二拍延迟信号与所述第五量化系数；

所述乘法器的输入端与所述信号选择单元的输出端连接；

所述累加减单元的第一输入端与所述乘法器的输出端连接，所述累加减单元的第二输入端与所述中间结果锁存器的输出端连接，所述累加减单元的输出端与所述中间结果锁存器的输入端连接。

3.根据权利要求2所述的通用滤波器，其特征在于，所述运算单元的一次滤波运算包括：

在第一节拍至第五节拍，所述信号选择单元向所述乘法器依次输出所述五组信号中的每一组；

在第一节拍至第五节拍，所述乘法器分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；其中，所述中间结果锁存器用于锁存所述累加减单元的输出；

在第六节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；

在第七节拍，所述中间结果锁存器输出当前的锁存结果。

4.根据权利要求2或3所述的通用滤波器，其特征在于，所述信号选择单元包括第一选择器和第二选择器；

所述第一选择器的第一输入端用于接收所述数字输入信号，所述第一选择器的第二输入端用于接收所述数字输入信号的一拍延迟信号，所述第一选择器的第三输入端用于接收所述数字输入信号的二拍延迟信号，所述第一选择器的第四输入端用于接收所述反馈信号的一拍延迟信号,所述第一选择器的第五输入端用于接收所述反馈信号的二拍延迟信号；

所述第二选择器的第一输入端用于接收第一量化系数,所述第二选择器的第二输入端用于接收第二量化系数,所述第二选择器的第三输入端用于接收第三量化系数,所述第二选择器的第四输入端用于接收第四量化系数,所述第二选择器的第五输入端用于接收第五量化系数；

所述乘法器的第一输入端与所述第一选择器的输出端连接，所述乘法器的第二输入端与第二选择器的输出端连接。

5.根据权利要求4所述的通用滤波器，其特征在于，还包括延迟寄存器单元；

所述延迟寄存器单元用于生成所述数字输入信号的一拍延迟信号、所述数字输入信号的二拍延迟信号、所述反馈信号的一拍延迟信号、以及所述反馈信号的二拍延迟信号。

6.根据权利要求5所述的通用滤波器，其特征在于，所述延迟寄存器单元包括第一触发器、第二触发器、第三触发器和第四触发器；

第一触发器用于对所述数字输入信号进行延迟，得到所述数字输入信号的一拍延迟信号；

第二触发器的输入端与所述第一触发器的输出端连接，用于对所述数字输入信号的一拍延迟信号进行延迟，得到所述数字输入信号的二拍延迟信号；

第三触发器用于对所述反馈信号进行延迟，得到所述反馈信号的一拍延迟信号；

第四触发器的输入端与所述第三触发器的输出端连接，用于对所述反馈信号的一拍延迟信号进行延迟，得到所述反馈信号的二拍延迟信号。

7.根据权利要求5所述的通用滤波器，其特征在于，所述延迟寄存器单元包括第一触发器、第二触发器、第三触发器、第四触发器、第三选择器、第四选择器、第五选择器和第六选择器；

所述第一触发器对所述数字输入信号进行延迟；

所述第三选择器的第一输入端与所述第一触发器的输出端连接，所述第三选择器的第二输入端接收外部输入的数字信号，所述第三选择器选择性输出指定输入端输入的数字信号，所述第三选择器输出的数字信号作为所述数字输入信号的一拍延迟信号；

所述第二触发器的输入端与所述第三选择器的输出端连接，用于对所述第三选择器输出的数字信号进行延迟；

所述第四选择器的第一输入端与所述第二触发器的输出端连接，所述第四选择器的第二输入端接收外部输入的数字信号，所述第四选择器选择性输出指定输入端输入的数字信号，所述第四选择器输出的数字信号作为所述数字输入信号的二拍延迟信号；

所述第三触发器对所述反馈信号进行延迟；

所述第五选择器的第一输入端与所述第三触发器的输出端连接，所述第五选择器的第二输入端接收外部输入的数字信号，所述第五选择器选择性输出指定输入端输入的数字信号，所述第五选择器输出的数字信号作为所述反馈信号的一拍延迟信号；

所述第四触发器的输入端与所述第五选择器的输出端连接，用于对所述第五选择器输出的数字信号进行延迟；

所述第六选择器的第一输入端与所述第四触发器的输出端连接，所述第六选择器的第二输入端接收外部输入的数字信号，所述第六选择器选择性输出指定输入端输入的数字信号，所述第六选择器输出的数字信号作为所述反馈信号的二拍延迟信号。

8.根据权利要求1所述的通用滤波器，其特征在于，还包括量化系数寄存器单元；

所述量化系数寄存器单元用于存储所述第一量化系数、所述第二量化系数、所述第三量化系数、所述第四量化系数和所述第五量化系数。

9.根据权利要求2所述的通用滤波器，其特征在于，还包括滤波结果锁存单元；

所述滤波结果锁存单元用于对滤波结果进行锁存处理。

10.根据权利要求9所述的通用滤波器，其特征在于，所述运算单元还包括取整单元；

所述累加减单元的第二输入端通过所述取整单元与所述中间结果锁存器的输出端连接。

11.根据权利要求10所述的通用滤波器，其特征在于，还包括有符号数饱和运算单元；

所述有符号数饱和运算单元的输入端与所述取整单元的输出端连接，所述有符号数饱和运算单元的输出端与所述滤波结果锁存单元的输入端连接，所述滤波结果锁存单元的输出端为所述通用滤波器的输出端。

12.一种协处理器，其特征在于，包括：总线接口单元、流水线计数器和通用滤波器，所述通用滤波器包括量化系数寄存器单元、延迟寄存器单元、运算单元和滤波结果锁存单元；

所述总线接口单元通过总线与主处理器连接，所述总线接口单元还与所述量化系数寄存器单元、所述延迟寄存器单元和所述运算单元连接；

所述流水线计数器分别与所述总线接口单元、所述延迟寄存器单元和所述运算单元连接；

所述总线接口单元响应所述主处理器的指令对所述量化系数寄存器单元进行配置，在所述主处理器完成数字音频信号的写操作后，启动所述流水线计数器，由所述通用滤波器对数字音频信号进行滤波，并且在所述主处理器执行数字音频信号的读操作之前完成滤波。

13.一种滤波方法，其特征在于，包括：

在第一节拍至第五节拍，信号选择单元向乘法器依次输出五组信号中的每一组，所述五组信号分别为：数字输入信号与第一量化系数、所述数字输入信号的一拍延迟信号与第二量化系数、所述数字输入信号的二拍延迟信号与第三量化系数、反馈信号的一拍延迟信号与第四量化系数、以及所述反馈信号的二拍延迟信号与第五量化系数，其中，所述反馈信号为在前一滤波周期得到的滤波结果；

在第一节拍至第五节拍，所述乘法器分别计算出在当前节拍接收到的一组信号所包含的两个信号的乘积；

在第二节拍至第五节拍，累加减单元对所述乘法器在前一节拍的计算结果和中间结果锁存器当前的锁存结果进行加/减法运算；其中，所述中间结果锁存器用于锁存所述累加减单元的输出；

在第六节拍，所述累加减单元对所述乘法器在前一节拍的计算结果和所述中间结果锁存器当前的锁存结果进行加/减法运算；

在第七节拍，所述中间结果锁存器输出当前的锁存结果。

Images