KR20100098595A - 다결정 반도체층을 포함하는 반도체 부품 - Google Patents

다결정 반도체층을 포함하는 반도체 부품 Download PDF

Info

Publication number
KR20100098595A
KR20100098595A KR1020107008743A KR20107008743A KR20100098595A KR 20100098595 A KR20100098595 A KR 20100098595A KR 1020107008743 A KR1020107008743 A KR 1020107008743A KR 20107008743 A KR20107008743 A KR 20107008743A KR 20100098595 A KR20100098595 A KR 20100098595A
Authority
KR
South Korea
Prior art keywords
substrate
layer
semiconductor
component according
polycrystalline
Prior art date
Application number
KR1020107008743A
Other languages
English (en)
Inventor
오또 하우제어
하어트무트 프라이
Original Assignee
드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게 filed Critical 드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게
Publication of KR20100098595A publication Critical patent/KR20100098595A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

기판과 그 기판의 일측면에 다결정이 되도록 구현된 적어도 하나의 반도체층을 포함하는 반도체 부품. 다결정 반도체층은 결정핵을 포함하고 있다.

Description

반도체 부품{SEMICONDUCTOR COMPONENT}
전자장치의 수요가 증가하는 만큼 반도체 부품에 대한 수요도 마찬가지로 증가한다. 이들 반도체 부품에는 빛으로부터 전류를 얻기 위한 태양전지뿐만 아니라 집적회로 또는 단일 구성부품의 제조원료가 되는 기초성분이나 웨이퍼가 포함된다.
제조시에 반도체재료의 결정층은 지금까지는 예를 들어 에피택시에 의해 기판상에 성장되었다. 이 제조방법은 시간이 많이 소모되며, 대체로 진공하에서 실시되어야 한다.
따라서, 본 발명의 과제는 다결정 반도체층을 간단한 방식으로 공업적으로 생산할 수 있는 새로운 부품을 만드는 것이다.
또한, 본 발명의 과제는 본 발명의 부품을 제조하는데 적합한 방법을 만드는 것이다.
본 발명에 따르면, 상기 과제는 청구항 1의 특징을 갖는 부품에 의해 해결된다. 또한 상기 과제는 청구항 18에 따른 방법에 의해 해결된다.
상기 부품은 표면을 갖는 기판을 포함한다. 기판의 적어도 일부에는 반도체 재료로 된 다결정층이 마련된다. 다결정층은 확산방식으로 분포된 다수의 결정핵을 포함하고 있다. 따라서 확산방식으로 분포된 결정핵이 다결정층의 전기적 특성에 영향을 주지 않으면서도 신속한 결정화가 이루어진다.
기판은 바람직하게는 800℃ 내지 900℃의 온도에서 치수안정성을 갖는 재료로 구성될 수 있다. 이 온도범위는 전체 도포된 피복이 완전히 결정화될 때까지 이 온도범위내에서의 결정화가 결정핵의 부근에서 보다 신속하게 진행되기 때문에 유리하다. 이 과정은 결정핵이 전체 도포량에 균일하게 확산방식으로 분포되기 때문에 비교적 빠르다. 이 온도는 또한 반도체 공여체가 열적으로 분해하여 반도체 재료를 원자로 방출하기 때문에 유리하다.
이 새로운 부품에서는 진공하에서 반도체층을 형성할 필요가 없고 오히려 보호가스 분위기면 충분하다.
기판에 대한 적절한 재료는 스테인레스 스틸(니켈-크롬강), 유리 또는 탄소 또는 이와 동등한 재료일 수 있다.
기판은 판상이거나 막형상일 수 있다. 또한 기판은 직물재료로 형성되거나 직선형상을 가질 수 있다.
기판의 재료에 따라서는 기판과 다결정 반도체 재료의 제 1 층 사이에 확산장벽층을 부여하는 것이 적절하다. 이를 위해 선택하는 재료는 몰리브덴이다.
다결정 반도체층의 기초재료는 실리콘 반도체층이 관계된 경우는 반도체 재료용 공여체로서 적합한 물질, 예를 들어 액체 또는 가스가 될 수 있거나, 또는 실리콘 반도체층이 다결정 게르마늄인 경우는 게르만이 될 수 있다.
다결정 반도체층은 해당 도핑원자에 의해 p전도성 또는 n전도성이 되도록 구현될 수 있다.
결정핵은 다결정 반도체층의 주성분과 동일한 재료로 구성될 수 있으며, 따라서 예를 들어 실리콘층의 경우에는 실리콘으로 구성되거나 또는 원하는 재료의 종결정(seed crystal)으로서 작용하는 다른 재료로 구성될 수 있다. 여기서 게르마늄도 선택할 수 있다.
또한 이 부품은 서로 적층된 몇 층의 다결정 반도체재료층을 포함할 수 있다. 이런 방식으로 대면적 반도체 부품, 예를 들어 태양전지로서 적합한 해당 크기를 갖는 포토다이오드가 만들어질 수 있다. 반도체층은 동일한 과정에 따라서 차례로 형성되며 따라서 동일한 나노구조를 갖는다.
이 경우, 원하는 p-n 접합을 만들기 위해 한 층은 p전도성이 되도록 도핑되고 다른 층은 n전도성이 되도록 도핑된다.
기판의 반대측으로 향하며 기판으로부터 가장 멀리 있는 반도체층의 측면상에서 이 부품은 본질적으로 전도성, 각각 금속적으로 전도성을 갖는 층을 구비한다.
태양전지로서 이 부품을 적용함에 있어서, 예를 들어 기판은 포토다이오드/광소자의 방식으로 양측면이 피복되는 것이 적절하다. 사용시에 일 측면은 직사일광을 받는 한편 타 측면은 주위로부터 확산광을 받기 때문에 전체적으로 효율이 향상된다.
결정핵의 두께는 입경에 따라서 반도체층 mm3 당 100 내지 100,000 입자의 크기이다.
본 발명의 다른 면에 따르면, 상술한 과제는 본 발명의 부품을 제조하는 방법을 제안하는데 있다.
이 방법은 기판상에 도포될 액체 또는 기체 형태의 유체와 결정핵으로 구성된 에어로졸 또는 현탁액을 제공한다. 원하는 반도체재료는 유체 내에 화학적으로 결합된다. 에어로졸 또는 에멀젼은 기판에 도포한 후, 형성된 층은 열처리되어 다결정층을 만들 수 있게 된다. 이 과정중에 반도체 재료를 포함하고 있는 화학물질이 반도체 재료를 원자형태로 방출하게 되어 결정핵 주위에 결정형태로 침착할 수 있게 된다.
결정화 원자로서 실리콘/게르마늄을 방출할 수 있는 실란, 게르만은 기체 또는 액체 형태의 유체로서 적합하다.
결정핵은 100nm 내지 10,000nm, 바람직하게는 500nm 내지 2,000nm, 보다 바람직하게는 700nm 내지 1,400nm의 크기를 가질 수 있다.
원하는 결정화 온도에서 충분한 치수안정성을 갖는 어떤 재료라도 기판용 재료로 생각할 수 있다. 적절한 재료의 예는 스테인레스 스틸(니켈-크롬강), 탄소, 유리 및 이와 동등한 재료이다.
이 기판은 평면형상 또는 직선형상이 되거나 또는 직조물, 편물 또는 니트웨어 등의 시트직물이 될 수 있다. 부직포라도 가능하다.
전술한 방법은 다수의 중첩층을 만들기 위해 다수 회 적용될 수 있다. 이 경우, 도핑제를 에어로졸 또는 유체에 첨가하여 p전도성 또는 n전도성 반도체층을 만들 수 있다.
결정핵을 만들기 위해서, 기초재료는 볼밀에서 미세하게 분쇄될 수 있다.
본 발명의 또 다른 개발점들은 종속항의 대상이다.
이후의 도면의 설명은 본 발명의 이해를 위한 특징들을 설명한다. 당업자라면 설명되지 않았지만 도면설명을 부가하는 또 다른 상세 내용을 도면으로부터 유추할 수 있다. 다수의 변형예가 가능하다는 것을 이해하여야 한다. 당업자라면 주어진 정보에 기초하여 정확한 치수결정을 실험적으로 용이하게 달성할 수 있다.
본 발명의 대상의 일 실시예를 도면에 도시하는데:
도 1은 단일 반도체층만을 갖는 본 발명의 부품의 구조를 단면으로 도시한다.
도 2는 기판의 양측면에 두 개의 포토다이오드 구조를 갖는 본 발명의 부품을 도시한다.
도 3은 직물시트재료로 만들어진 기판의 일 예를 도시한다.
도 4는 본 발명의 부품을 얻기 위한 본 발명의 방법을 실시하기 위한 설비를 크게 도식적으로 도시한다.
도 1은 본 발명의 반도체 부품의 단면을 크게 도식적으로 표현한다. 반도체 부품(1)은 스트립형상의 무단 기판(2)을 포함한다. 기판(2)은 충분한 온도안정성을 갖는 금속성의 전도성 재료, 예를 들어 니켈-크롬강으로 구성될 수 있다. 스트립형상의 기판(2)은 서로 평행하게 이격되어 연장되는 두 개의 평탄측면으로 한계가 정해진다. 평탄측면(4) 상에는 예를 들어 몰리브덴층 형태의 확산장벽층(약 200nm의 두께를 가짐)이 제공된다. 몰리브덴층은 기판(2)에 전기적으로 접촉하는 것을 막지 않도록 전기적 전도성을 갖는다.
몰리브덴층(5) 상에는 얇은 반도체층(6)이 마련된다. 이 반도체층(6)은 다결정 실리콘(7)(약 30μm 내지 100μm의 두께를 가짐)으로 구성되는데, 여기에는 결정핵(8)들이 균일하게 확산분배되어 매립되어있다. 결정핵(8)은 예를 들어 실란 등의 실리콘 공여체로부터 원자력으로 방출된 실리콘이 결정핵(8)의 주위로 다결정 형태로 결정화하게 한다.
확산방식으로 분포된 결정핵 때문에 결정화 과정이 비교적 신속한 방식으로 진행되는데, 이는 결정이 시작되는 면이 많기 때문이다.
반도체층 자체로서 동일한 기본재료로 구성되는 결정핵(8)은 이후의 반도체 특성에 영향을 주지 않는다.
이하 도 5를 참조하여 제조방법을 설명한다.
스테인레스 스틸의 기판 대신에 충분한 온도안정성을 갖는 카본필름, 유리 또는 그 외의 필름으로 된 기판도 사용할 수 있다. 전기전도성을 갖지 않는 필름을 사용하는 경우, 확산장벽층(5)과 기판(2) 사이에 금속전도층이 삽입될 수 있다. 이 금속전도층은 두께가 약 500nm의 것으로서 공지의 어떤 방법으로도 기판(2) 상에 형성될 수 있다. 금속층을 형성하는 것은 본 발명의 대상이 아니므로 그에 대한 상세한 설명은 여기서 필요하지 않다. 확산에 대하여 관련이 없다면 확산장벽층도 생략할 수 있다.
도 2는 태양광으로부터 전류를 생산하는데 사용되는 것 같은 다층 평면 포토다이오드/광소자의 형태의 다층 반도체 부품을 도시한다. 전체적으로 부호 10으로 나타낸 반도체 부품은 니켈-크롬강으로 구성된 스트립형상 기판(2)을 포함한다. 전술한 바와 같이 측면(4) 상에는 확산장벽층으로서 몰리브덴층(5)이 마련되어있다. 반대측 평탄측면(3)에는 다른 확산장벽층(11)이 마련되어있다. 기판(2)의 반대측으로 향하는 확산장벽층(5)의 평탄측면 상에는 예를 들어 n전도성을 갖도록 투입된 제 1 반도체층(12)이 마련되는데, 이는 그 속에 결정핵(8)을 포함하고 있다. n전도성 반도체층(12)에는 마찬가지로 균일하게 분포된 다수의 결정핵(8)을 포함하는 p전도성 반도체층(13)이 형성된다.
기판(2)의 반대측으로 향하는 반도체층(13)의 측면상에는 두 개의 층(12, 13)으로 형성된 포토다이오드용 전극의 기능을 갖는 얇은 금속층(14)이 마련되어있다.
도 2에서 하방으로 향하는 측면상에는 확산장벽층(11) 상에 직접 놓여지는 n전도성 반도체층(15)과 p전도성 반도체층(16)으로 구성된 유사한 구조가 마련되어있다. 결국 하방으로의 종결부는 하측의 평탄한 포토다이오드용 전극으로서 기능하는 금속전도층(17)을 형성한다. 두 개의 포토다이오드에 대한 다른 전극은 기판(2)에 의해 함께 형성된다.
이런 도핑 때문에 일측면 상에서는 반도체층(13)에 의해 반도체 부품(10) 내의 애노드가 형성되고 반도체층(12)에 의해 캐소드가 형성되며, 타측면 상에서는 반도체층(16)에 의해 애노드가 형성되고 반도체층(15)에 의해 캐소드가 형성된다. 따라서 광으로 비추어질 때, 애노드에서 전압원의 양극단자가 형성되고 층(8)에서 그리고 기판(2)에서 음극단자가 형성된다.
본 발명의 반도체 부품(1), 부품(10)은 각각 막형상의 기판(2)의 기초 상에 얇은 스테인레스 시트 또는 카본필름 형태로 도시되어있다. 기판(2)에 대한 또 다른 재료로서 대응하는 부하제(loading agent)를 갖는 유리, 즉 산화실리콘이 가능하다. 막형상 부품 이외에, 온도에 안정한 재료로 된 직물 등의 다른 평탄구조물도 사용할 수 있다. 이런 직물의 일부를 도 3에 도시한다. 이 직물은 평직(plain weave) 상태를 보여주며 종사 및 횡사(21, 22)로 구성된다.
도 1 및 도 2에 따른 반도체 부품의 제조방법을 크게 도식적인 방식으로 도 4에 도시한다. 예를 들어 양측면에 확산장벽층(5)이 미리 마련된 기판(2)이 저장로울(25)에 감겨져있다. 이로부터 기판(2)은 먼저 분무부(26)를 통과한 후에 가열부(27)를 통과하고 나서 다시 28에서 로울(29)에 감겨진다.
분무부(26)는 크게 도식적인 방식으로 도시되어 있는데, 이는 압력측 또는 출구측이 분무노즐(32)에 연결된 펌프(31)를 포함한다. 입구측에서는 펌프(31)가 라인시스템(33)을 통하여 유체저장기(34) 및 분말용기(35)와 연통되어있다. 유체저장기(34) 내에는 반도체 재료용 공여체로서 문제의 화합물이 위치한다. 이 화합물은 예를 들어 액체 실란 또는 액체 게르만(germane)이 될 수 있다.
분말용기(35) 내에는 해당 분말형태의 결정핵이 담겨있다. 적합한 결정핵은 미세하게 분쇄된 실리콘 또는 게르마늄이다. 이 분말은 당업자에게 알려진 바와 같은 볼밀에서 순수 실리콘 또는 순수 게르마늄으로부터 만들어질 수 있다.
분말용기(35)에서 나오는 분말은 제어형 혼합부(36)에서 저장기(34)로부터 유출되는 실란 또는 게르만에 해당 투여량으로 혼합된다. 이렇게 담겨진 액체 및 고체물질분말의 혼합물은 펌프(31)에 이르고 노즐(32)을 통하여 확산장벽층(5)가 마련된 기판의 상측면 위로 분무된다. 크기 비율 때문에 이미 존재하는 확산장벽층은 도 4에서 보이지 않는다.
분무된 현탁액은 피복기판(2)의 상향측면 위에 균일한 두께를 갖는 얇은 유체층을 형성한다.
스트립은 도시된 부분의 방향에 따라서 로울(25)로부터 로울(29)로 일정 속도로 진행되기 때문에 기판(2)의 전장에 걸쳐서 각각의 측면이 연속적으로 현탁액으로 분무된다.
현탁액이 기판(2), 즉 이전에 피복된 기판의 자유측면에 분무된 후, 기판(2)의 각각의 자유부분은 가열부(27)에 도달한다. 상면에 현탁액이 도포되어 통과하는 기판(2)의 이 부위는 가열부에서 800℃보다는 높고 900℃보다는 낮은 온도로 가열된다. 이 온도에서는 실란이나 게르만의 열분해가 일어난다. 잔류 성분이 증발하면서 화학적으로 결합된 실리콘 또는 게르마늄이 방출된다. 분말용기(35)에서 나오는 분쇄된 반도체분말 형태의 결정핵 때문에 결정핵(8) 주위에서 바로 결정화가 시작되므로 원래의 액체 현탁액층이 다결정 반도체층으로 전환된다.
실란, 게르만으로부터 휘발성 성분이 증발하는 과정은 결정화에 영향을 주지도 않고 층의 결함도 만들지 않는다.
결정화가 끝나고 반도체층에 의해 기판(2)이 충분히 냉각된 후, 기판(2)은 다시 28에서 로울(29)에 감겨진다.
제 1 단계 후에는 확산장벽층 위의 처리된 면상에 반도체층을 갖는 기판(2)이 얻어진다. 반도체층의 두께는 현탁층의 두께에 따라서 넓은 한계 내에서 변화될 수 있다. 현탁층의 두께는 결국 액적의 직경, 분무량 및 노즐(32)의 전방에서의 기판(2)의 통과속도에 따라서 달라진다.
전술한 방식으로 제 1 반도체층이 부여된 후, 얻어진 로울(29)은 이 장치의 좌측으로 이동되어 기판이 이미 제 1 반도체층을 갖는 새로운 로울(25)을 형성할 수 있다. 현탁액에 의한 전술한 피복공정과 이어지는 가열부(27)에서의 결정화는 두 번 실시된다. 따라서 도 2의 도시로부터 이제 분무부(26)를 통과하여 이미 반도체층(12)에 대응하는 제 1 반도체층뿐만 아니라 확산장벽층을 구비하는 기판에 전술한 바와 같이 가열부(27)에서 부여된 또 다른 현탁층이 제공되므로 도 2처럼 반도체층(13)에 따른 반도체층내의 다결정으로 변환할 수 있게 된다. 두 번째 통과한 후, 로울(29)은 상면에 확산장벽층(5), 반도체층(12) 및 반도체층(13)이 존재하는 기판을 갖게 된다.
전술한 공정들은 또한 도 4에 도시한 바와 같이 하방으로 향하는 기판(2)의 반대측면에도 동일한 방식으로 다수 회 실시하여 궁극적으로 양측면에 차례로 적층된 두 개의 반도체층이 마련된 스트립형상의 구조가 형성된다.
다른 실시예에서도 4개의 반도체층을 형성하는 공정단계의 전부를 차례로 실시하여 스트랜드만이 그 후에 감겨질 수 있다. 최후로 스트립형상의 스트랜드는 최종 스풀링 전에 모든 반도체층(12, 13, 15, 16)을 갖고 있다.
현탁액의 분무도포 및 가열부(27)에서의 가열은 어느 경우라도 보호가스분위기 및 정상압력하에서 실시된다. 문제가 있는 시일링은 필요하지 않으며, 마찬가지로 보호가스 분위기에서의 권취 및 풀기 공정을 실시할 필요도 없지만, 이는 반도체층을 보호하는데 유리할 수 있다.
반도체층에 대한 여러 가지 전도성을 만들기 위해서는 도핑제가 필요하다. 이 도핑제는 포토다이오드와 광소자에서 각각 갈륨 및 비소이다. p전도층은 갈륨에 의해 만들어지고, n전도층은 비소에 의해 만들어진다. 이들 물질은 그 자신의 용기로부터 별개로 혼합부(36)에 공급되던지 또는 미리 실란(34)과 혼합되던지 또는 결정핵을 갖는 분말용기(35)내에 분말형태로 담겨질 수 있다.
전술한 방식으로 서로 적층될 수 있는 반도체층의 수는 한정되지 않는다. 또한 원자를 투여하지 않고 반도체층을 만든 후에 이온주입에 의한 다결정화 다음에 각 타입의 전도성을 만들 수도 있다.
전술한 방법은 실란이나 게르만의 사용에만 한정되는 것은 아니다. 오히려 이 방법에서 게르마늄 및 실리콘의 혼합결정층을 얻기 위해서 게르만 및 실란의 혼합물을 사용할 수 있다. 혼합비는 임의로 할 수 있으며 원하는 전기적 특성에 따라서 다르다. 또한 실란 및 게르만의 혼합물에서 결정핵은 실리콘이나 게르마늄 또는 이들 양 원소의 혼합물이다.
최종적으로 대면적의 박막 트랜지스터 구조를 만들기 위해 나중에 공지의 방법을 이용하여 서로 분리되어 접촉되는 기재상의 트랜지스터용 3층 구조를 만드는 것을 생각할 수 있다. 가능한 또 다른 구조는 소위 TFT 부품을 얻기 위해 트랜지스터 구조와 발광다이오드 구조를 결합하는데 있다.
마찬가지로 이 구조를 사용하여 2차원 발광 반도체소자를 만드는 것을 생각할 수 있다.
반도체 소자는 기판과 상기 기판의 일면에 다결정이 되도록 구현된 적어도 하나의 반도체층을 포함한다. 이 다결정 반도체층은 결정핵을 담고 있다.

Claims (27)

  1. 표면(3, 4)을 포함하는 기판(2)을 가지며,
    상기 표면(3, 4)의 적어도 일부 상에 반도체 재료로 된 적어도 하나의 다결정층(6, 12, 13, 15, 16)을 가지며,
    상기 다결정층(6, 12, 13, 15, 16)은 확산방식으로 분포된 다수의 결정핵(8)을 포함하고 있는 것을 특징으로 하는 부품.
  2. 제 1 항에 있어서, 상기 기판(2)은 800℃ 내지 900℃ 사이의 온도에서 치수안정성을 갖는 재료로 구성되는 것을 특징으로 하는 부품.
  3. 제 1 항에 있어서, 상기 기판(2)은 스테인레스 스틸, 유리 또는 탄소로 구성되는 것을 특징으로 하는 부품.
  4. 제 1 항에 있어서, 상기 기판(2)은 판형상이거나 막형상인 것을 특징으로 하는 부품.
  5. 제 1 항에 있어서, 상기 기판(2)은 시트직물로 형성되는 것을 특징으로 하는 부품.
  6. 제 1 항에 있어서, 상기 기판(2)은 직선형상인 것을 특징으로 하는 부품.
  7. 제 1 항에 있어서, 상기 기판(2)과 반도체 재료로 된 바로 인접한 다결정층(6, 12, 13, 15, 16) 사이에는 확산장벽층(5, 11)이 포함되어있는 것을 특징으로 하는 부품.
  8. 제 7 항에 있어서, 상기 확산장벽층(5, 11)은 몰리브덴으로 형성되는 것을 특징으로 하는 부품.
  9. 제 1 항에 있어서, 상기 반도체 재료로 된 다결정층(6, 12, 13, 15, 16)은 실리콘이나 게르마늄 또는 실리콘 및 게르마늄의 혼합물을 포함하고 있는 것을 특징으로 하는 부품.
  10. 제 1 항에 있어서, 상기 반도체 재료로 된 다결정층(6, 12, 13, 15, 16)은 p전도성 또는 n전도성이 되도록 도핑되는 것을 특징으로 하는 부품.
  11. 제 1 항에 있어서, 상기 결정핵(8)은 상기 다결정 반도체층(6, 12, 13, 15, 16) 자체와 동일한 재료로 구성되는 것을 특징으로 하는 부품.
  12. 제 1 항에 있어서, 상기 결정핵(8)은 상기 다결정층(6, 12, 13, 15, 16) 이외에 다른 반도체 재료로 구성되는 것을 특징으로 하는 부품.
  13. 제 1 항에 있어서, 상기 결정핵(8)은 게르마늄 또는 실리콘 입자인 것을 특징으로 하는 부품.
  14. 제 1 항에 있어서, 상기 결정핵(8)의 입경은 100nm 내지 10,000nm, 바람직하게는 500nm 내지 2,000nm, 보다 바람직하게는 700nm 내지 1,400nm의 범위인 것을 특징으로 하는 부품.
  15. 제 1 항에 있어서, 상기 부품(1, 10)은 서로 다른 전도성을 갖는 반도체 재료가 서로 적층되어 된 적어도 두 개의 다결정층(6, 12, 13, 15, 16)을 포함하는 것을 특징으로 하는 부품.
  16. 제 1 항에 있어서, 상기 기판(2)의 반대측으로 향하며 기판(2)으로부터 가장 멀리 있는 반도체층(13, 16)의 측면은 반도체 특성을 갖지 않는 광투과성 전기전도층(14, 17)을 구비하는 것을 특징으로 하는 부품.
  17. 제 1 항에 있어서, 상기 기판(2)은 편평하며, 두 개의 편평한 측면을 포함하는데, 양측면(3, 4)은 반도체 재료로 된 적어도 하나의 다결정층(6, 12, 13, 15, 16)을 구비하고, 상기 다결정층(6, 12, 13, 15, 16)은 확산방식으로 분포된 결정핵(8)을 포함하고 있는 것을 특징으로 하는 부품.
  18. 제 1 항에 있어서, 상기 결정핵(8)의 밀도는 반도체 재료로 된 다결정층(6, 12, 13, 15, 16)의 범위에 걸쳐서 균일한 것을 특징으로 하는 부품.
  19. 결정핵(8)과 액체 또는 가스 형태의 유체로 구성되어 원하는 반도체 재료가 화학적으로 결합된 상태를 유지하게 하는 현탁액을 기판(2)에 도포하는데, 형성된 층(6, 12, 13, 15, 16)은 다결정층(6, 12, 13, 15, 16)을 얻기 위해 기판(2)에 대한 에어로졸 또는 현탁액의 도포 후에 열처리되는 것을 특징으로 하는 청구항 1에 따른 부품을 제조하는 방법.
  20. 제 19 항에 있어서, 상기 유체는 실란 또는 게르만 또는 실란 및 게르만의 혼합물인 것을 특징으로 하는 방법.
  21. 제 19 항에 있어서, 상기 결정핵(8)은 입경이 100nm 내지 10,000nm, 바람직하게는 500nm 내지 2,000nm, 보다 바람직하게는 700nm 내지 1,400nm인 것을 특징으로 하는 방법.
  22. 제 19 항에 있어서, 상기 결정핵(8)은 실리콘 또는 게르마늄 등의 물질로부터 선택되는 것을 특징으로 하는 방법.
  23. 제 19 항에 있어서, 상기 기판(2)은 결정화온도에서 치수안정성을 유지하는 기판인 것을 특징으로 하는 방법.
  24. 제 19 항에 있어서, 상기 기판(2)은 스테인레스 스틸 또는 카본 또는 유리인 것을 특징으로 하는 방법.
  25. 제 19 항에 있어서, 상기 기판(2)은 평면 형상 또는 직선 형상인 것을 특징으로 하는 방법.
  26. 제 19 항에 있어서, 다른 다결정층(6, 12, 13, 15, 16)을 부여하기 위해 청구항 19에 따른 방법을 적어도 2번 반복하는 것을 특징으로 하는 방법.
  27. 제 19 항에 있어서, 상기 결정핵을 제조하는 재료는 볼밀에서 분쇄되는 것을 특징으로 하는 방법.
KR1020107008743A 2007-10-18 2008-07-29 다결정 반도체층을 포함하는 반도체 부품 KR20100098595A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007050288.7 2007-10-18
DE102007050288A DE102007050288A1 (de) 2007-10-18 2007-10-18 Halbleiterbauteil

Publications (1)

Publication Number Publication Date
KR20100098595A true KR20100098595A (ko) 2010-09-08

Family

ID=39933968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008743A KR20100098595A (ko) 2007-10-18 2008-07-29 다결정 반도체층을 포함하는 반도체 부품

Country Status (8)

Country Link
US (1) US8354673B2 (ko)
EP (2) EP2544222A1 (ko)
JP (1) JP2011501421A (ko)
KR (1) KR20100098595A (ko)
CN (1) CN101939819B (ko)
CA (1) CA2702781A1 (ko)
DE (1) DE102007050288A1 (ko)
WO (1) WO2009052878A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154774B1 (ko) * 2011-04-08 2012-06-18 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008033217A1 (de) 2008-07-15 2010-01-21 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Solarpanel
DE102017011673A1 (de) * 2016-12-21 2018-06-21 Marquardt Gmbh Sensorsystem mit einer Solarzelle

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394529A (en) * 1981-08-05 1983-07-19 Rca Corporation Solar cell array with lightweight support structure
JPS59208793A (ja) * 1983-05-12 1984-11-27 Sanyo Electric Co Ltd アモルフアス半導体装置
JPS6079780A (ja) * 1983-10-05 1985-05-07 Toyobo Co Ltd 非晶質シリコン太陽電池
US4686322A (en) * 1985-08-12 1987-08-11 Rca Corporation Solar panel
JPH081959B2 (ja) * 1992-09-18 1996-01-10 シャープ株式会社 太陽電池
JPH06283742A (ja) * 1993-03-29 1994-10-07 Tdk Corp 多結晶シリコン太陽電池及びその製造方法
JPH09237927A (ja) * 1995-12-26 1997-09-09 Toshiba Corp 半導体薄膜形成方法および太陽電池の製造方法
JPH11260721A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子
KR100425934B1 (ko) * 2000-12-29 2004-04-03 주식회사 하이닉스반도체 실리콘-게르마늄막 형성 방법
CN100423197C (zh) * 2002-08-23 2008-10-01 Jsr株式会社 硅膜形成用组合物和硅膜的形成方法
JP4016419B2 (ja) * 2002-08-23 2007-12-05 Ｊｓｒ株式会社 シリコン膜形成用組成物およびシリコン膜の形成方法
JP2004186320A (ja) * 2002-12-02 2004-07-02 Jsr Corp シリコン膜形成用組成物および太陽電池
JP3787629B2 (ja) * 2003-01-29 2006-06-21 国立大学法人東北大学 太陽電池
AU2003220253A1 (en) * 2003-03-14 2004-10-11 Midwest Research Institute Bifacial structure for tandem solar cell formed with amorphous semiconductor materials
EP1684362A3 (en) * 2004-12-02 2006-08-02 Technische Universiteit Delft Process for the production of thin layers, preferably for a photovoltaic cell
DE102004060737B4 (de) * 2004-12-15 2007-03-08 Degussa Ag Verfahren zur Herstellung von halbleitenden oder photovoltaisch aktiven Filmen
WO2008047881A1 (fr) * 2006-10-19 2008-04-24 Kyocera Corporation Procédé et appareil de production de grain de silicium cristallin

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154774B1 (ko) * 2011-04-08 2012-06-18 엘지이노텍 주식회사 태양전지 및 이의 제조방법
US9735294B2 (en) 2011-04-08 2017-08-15 Lg Innotek Co., Ltd. Solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
DE102007050288A1 (de) 2009-04-23
CN101939819A (zh) 2011-01-05
US20100213465A1 (en) 2010-08-26
WO2009052878A1 (de) 2009-04-30
JP2011501421A (ja) 2011-01-06
CA2702781A1 (en) 2009-04-30
EP2544222A1 (de) 2013-01-09
US8354673B2 (en) 2013-01-15
CN101939819B (zh) 2014-04-30
EP2201598A1 (de) 2010-06-30

Similar Documents

Publication Publication Date Title
Lee et al. Passivation of grain boundaries by phenethylammonium in formamidinium-methylammonium lead halide perovskite solar cells
TW201513380A (zh) 高效率堆疊太陽電池
CN101681936A (zh) 清洗由太阳能蚀刻浆料制造的太阳能电池表面开口的方法
Lan et al. Revealing Electrical‐Poling‐Induced Polarization Potential in Hybrid Perovskite Photodetectors
KR20150000466A (ko) 실리콘 나노입자 잉크를 포함하는 구조체, 나노입자 실리콘 데파짓으로부터 얻어진 조밀화된 실리콘 물질 및 이들의 제조방법
KR101103330B1 (ko) ＩｎＰ의 강제도핑에 의한 고농도 Ｐ 도핑 양자점 태양전지 및 제조방법
Ye et al. Enhanced morphology and stability of high-performance perovskite solar cells with ultra-smooth surface and high fill factor via crystal growth engineering
KR20100098595A (ko) 다결정 반도체층을 포함하는 반도체 부품
US20220197097A1 (en) Electrochromic electrodes and methods of making and use thereof
US20210383977A1 (en) Method of forming a perovskite film for an optoelectronic device
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
CN106252458A (zh) 制造太阳能电池的方法
Zhang et al. Self‐Assembled Perovskite Nanoislands on CH3NH3PbI3 Cuboid Single Crystals by Energetic Surface Engineering
US20120255599A1 (en) Nanocone-based photovoltaic solar cells
US20100193015A1 (en) P-n zinc oxide nanowires and methods of manufacturing the same
KR101541529B1 (ko) 그래핀 소자 및 그의 제조방법
Edinger et al. All‐solution‐processed transparent front contact for monograin layer kesterite solar cells
JP6635934B2 (ja) バックコンタクト型Ｓｉ薄膜太陽電池
CN106794985A (zh) 垂直对齐的GaAs半导体纳米线阵列的大面积制造方法
JP2007273491A (ja) 光電変換素子、繊維状構造体、織物、布地および壁紙材料
US20120061836A1 (en) SPRAY PYROLYSIS OF Y-DOPED ZnO
JP2011014776A (ja) 成膜方法、成膜装置及びこれを用いた薄膜モジュール並びに多層薄膜モジュール
Zhang et al. Pen-writing high-quality perovskite films and degradable optoelectronic devices
KR101171757B1 (ko) 나노 구조물 상에 유기 박막을 형성하기 위한 방법
KR101584196B1 (ko) 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right