KR101584196B1 - 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지 - Google Patents

미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지 Download PDF

Info

Publication number
KR101584196B1
KR101584196B1 KR1020140147159A KR20140147159A KR101584196B1 KR 101584196 B1 KR101584196 B1 KR 101584196B1 KR 1020140147159 A KR1020140147159 A KR 1020140147159A KR 20140147159 A KR20140147159 A KR 20140147159A KR 101584196 B1 KR101584196 B1 KR 101584196B1
Authority
KR
South Korea
Prior art keywords
solar cell
semiconductor substrate
silicon oxide
electrode
oxide film
Prior art date
Application number
KR1020140147159A
Other languages
English (en)
Inventor
정채환
이종환
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020140147159A priority Critical patent/KR101584196B1/ko
Application granted granted Critical
Publication of KR101584196B1 publication Critical patent/KR101584196B1/ko

Links

Images

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명의 일 실시예는 태양 전지의 제조 방법 및 이에 따른 태양 전지에 관한 것으로, 해결하고자 하는 기술적 과제는 태양 전지의 후면 전극을 반도체 기판의 후면 전체가 아닌 후면 일부에 미세 인쇄 패턴 방식으로 형성함으로써, 전자와 정공의 재결합 속도를 낮추고, 이에 따라 전압 및 전류를 증가시켜, 효율을 향상시킬 수 있는 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공하는 데 있다.
이를 위해 본 발명은 전면과 후면을 갖고, 제1도전형 불순물이 도핑된 반도체 기판을 준비하는 단계; 반도체 기판의 전면에 제2도전형 불순물을 도핑하는 단계; 반도체 기판의 전면과 후면에 전면 실리콘 산화막과 후면 실리콘 산화막을 각각 형성하는 단계; 후면 실리콘 산화막의 표면에 점 형태로 배열된 제1후면 전극을 스크린 프린팅하는 단계; 전면 실리콘 산화막의 표면에 전면 전극을 스크린 프린팅하는 단계; 및, 제1후면 전극 및 전면 전극을 동시에 열처리하는 단계로 이루어진 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.

Description

미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지{Method for fabricating high efficiency solar cell with variation on thermal process conditions of fine printed pattern and solar cell thereof}
본 발명의 일 실시예는 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지에 관한 것이다.
일반적으로 태양 전지는 PN 접합면을 갖는다. 이러한 PN 접합면에 빛을 비추면 전자와 정공이 발생하며, 이들은 P 영역과 N 영역으로 이동하며, 이 현상에 의해 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 이때 태양 전지에 부하를 연결하면 전류가 흐르게 된다.
이러한 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 실리콘 반도체에 의한 것은 결정계와 비결정계로 분류된다.
현재, 태양광 발전 시스템으로 일반적으로 사용하고 있는 것은 실리콘 반도체가 대부분이다. 특히, 결정계 실리콘 반도체의 단결정 및 다결정 태양전지는 변환 효율이 좋고 신뢰성이 높아서 널리 사용되고 있다.
본 발명의 해결하고자 하는 과제는 태양 전지의 후면 전극을 반도체 기판의 후면 전체가 아닌 후면 일부에 국부적으로 및 미세 인쇄 패턴 방식으로 형성함으로써, 전자와 정공의 재결합 속도를 낮추고, 이에 따라 전압 및 전류를 증가시켜, 효율을 향상시킬 수 있는 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공하는 데 있다.
본 발명의 다른 해결하고자 하는 과제는 태양 전지의 후면 전극 면적을 반도체 기판의 전체 후면 면적 대비 대략 1 % 이내가 되도록 함으로써, 웨이퍼 휨 현상(bowing)을 방지하고, 이에 따라 웨이퍼의 박형화가 가능한 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공하는 데 있다.
본 발명의 일 실시예에 따른 태양 전지의 제조 방법은 전면과 후면을 갖고, 제1도전형 불순물이 도핑된 반도체 기판을 준비하는 단계; 상기 반도체 기판의 전면에 제2도전형 불순물을 도핑하는 단계; 상기 반도체 기판의 전면과 후면에 전면 실리콘 산화막과 후면 실리콘 산화막을 각각 형성하는 단계; 상기 후면 실리콘 산화막의 표면에 점 형태로 배열되도록 제1후면 전극을 스크린 프린팅하는 단계; 상기 전면 실리콘 산화막의 표면에 전면 전극을 스크린 프린팅하는 단계; 및, 상기 제1후면 전극 및 전면 전극을 동시에 열처리하는 단계를 포함한다.
상기 점 형태로 배열된 제1후면 전극이 모두 연결되도록 제2후면 전극을 증착하는 단계를 더 포함할 수 있다.
상기 전면 실리콘 산화막 및 후면 실리콘 산화막의 두께는 50 nm 내지 150 nm일 수 있다.
상기 제1후면 전극은 상기 열처리 단계에 의해 상기 후면 실리콘 산화막을 관통하여 반도체 기판의 후면에 컨택하고, 상기 반도체 기판의 후면에 후면 전계층을 형성할 수 있다.
상기 전면 전극은 상기 열처리 단계에 의해 상기 전면 실리콘 산화막을 관통하여 반도체 기판의 전면에 컨택할 수 있다. 상기 후면 전계층은 3 ㎛ 내지 7 ㎛의 깊이로 형성될 수 있다.
상기 열처리 단계는 가열 공정을 포함하고, 상기 가열 공정의 피크 온도는 700 ℃ 내지 900 ℃일 수 있다. 상기 가열 공정은 50초 내지 70초 내에 완료될 수 있다.
상기 열처리 단계는 쿨링 공정을 포함하고, 상기 쿨링 공정의 쿨링 레이트는 10 ℃/s 내지 30 ℃/s일 수 있다. 상기 쿨링 공정은 50초 내지 70초 내에 완료될 수 있다.
상기 점 형태로 배열된 제1후면 전극의 개별 폭은 40 ㎛ 내지 110 ㎛일 수 있다.
상기 반도체 기판의 전체 후면 면적 대비 상기 점 형태로 배열된 제1후면 전극의 전체 면적은 0.1 % 내지 1 %일 수 있다.
본 발명의 일 실시예는 위에 기재된 방법으로 제조 태양 전지를 포함한다.
본 발명의 일 실시예는 태양 전지의 후면 전극을 반도체 기판의 후면 전체가 아닌 후면 일부에 국부적으로 및 미세 인쇄 패턴 방식으로 형성함으로써, 전자와 정공의 재결합 속도를 낮추고, 이에 따라 전압 및 전류를 증가시켜, 효율을 향상시킬 수 있는 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.
본 발명의 일 실시예는 태양 전지의 후면 전극 면적을 반도체 기판의 전체 후면 면적 대비 대략 1 % 이내가 되도록 함으로써, 웨이퍼 휨 현상(bowing)을 방지하고, 이에 따라 웨이퍼의 박형화가 가능한 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 열처리 시간 대비 온도 프로파일을 도시한 그래프이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 태양 전지의 피크 온도 대비 후면 전계(BSF; Back Surface Field)층 사이의 관계를 도시한 사진이다.
도 5a 내지 5e는 본 발명의 일 실시예에 따른 태양 전지의 쿨링 레이트 대비 후면 전계층 사이의 관계를 도시한 사진이다.
도 6a 내지 6e는 본 발명의 일 실시예에 따른 태양 전지의 쿨링 레이트 대비 후면 전계층 사이의 관계를 도시한 사진이다.
도 7은 본 발명의 일 실시예에 따른 태양 전지의 전압 및 전류 밀도 사이의 관계를 도시한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순서도가 도시되어 있다.
도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제조 방법은 반도체 기판 준비 단계(S1), 도핑 단계(S3), 실리콘 산화막 형성 단계(S4), 제1후면 전극 스크린 프린팅 단계(S5), 전면 전극 스크린 프린팅 단계(S6) 및 열처리 단계(S7)를 포함한다.
여기서, 마이크로/나노 구조 형성 단계(S2)가 반도체 기판 준비 단계(S1)와 도핑 단계(S3)의 사이에 수행될 수 있다. 또한, 제2후면 전극 증착 단계(S8)가 열처리 단계(S7) 이후에 수행될 수 있다.
도 2a 내지 도 2i를 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 제조 방법에 대한 단면도가 도시되어 있다.
도 2a에 도시된 바와 같이, 반도체 기판 준비 단계(S1)에서는, 대략 평평한 전면(111)(상면)과, 전면(111)의 반대면으로서 대략 평평한 후면(112)(하면)을 가지며, 제1도전형 불순물이 도핑된 반도체 기판(110)이 준비된다.
일례로, 반도체 기판(110)은 P형 실리콘 반도체 기판일 수 있다. 즉, 실리콘 반도체 기판에 주기율표에서 13족 원소인 붕소(B) 또는 갈륨(Ga)과 같은 불순물이 도핑된 P형 실리콘 반도체 기판일 수 있다.
도 2b에 도시된 바와 같이, 마이크로/나노 구조 형성 단계(S2)에서는, 반도체 기판(110)의 전면(111)에 마이크로/나노 구조(113)가 형성될 수 있다. 예를 들면, 폭이 대략 1 ㎛ 내지 3 ㎛이고, 높이가 대략 3 ㎛ 내지 5 ㎛인 마이크로 와이어, 또는/및 폭이 대략 1 nm 내지 100 ㎚이고, 높이가 대략 1 nm 내지 3 ㎛인 나노 와이어가 반도체 기판(110)의 전면(111)에 형성될 수 있다. 그러나, 이러한 마이크로/나노 구조(113)는 본 발명의 이해를 위한 일례일 뿐이며, 본 발명은 이러한 마이크로/나노 구조(113)가 없는 태양 전지에도 적용될 수 있다.
도 2c에 도시된 바와 같이, 도핑 단계(S3)에서는, 반도체 기판(110)의 전면(111), 예를 들면, 마이크로/나노 구조(113)에 제2도전형 불순물이 도핑됨으로써, 반도체 기판(110)의 전면(111)에 제2도전형 불순물 도핑 영역(114)이 형성된다. 즉, 반도체 기판(110)에 PN 접합 영역이 형성된다. 일례로, 주기율표에서 15족 원소인 인(P), 비소(As) 또는 안티모니(Sb)와 같은 불순물이 마이크로/나노 구조(113)에 도핑될 수 있다. 더불어, 도핑 깊이는 대략 0.5 ㎛ 정도 될 수 있기 때문에, 마이크로/나노 구조(113)에 라디알(Radial) 형태의 PN 접합 영역이 형성된다. 따라서, 마이크로/나노 구조(113)가 PN 접합 영역으로서 동작하는 동시에, 태양 전지(100)로 입사되는 빛의 경로를 증가시켜, 광자 구속과 같은 양자 효과를 발생시키고, 이에 따라 태양 전지(100)의 효율이 증가하도록 한다.
도 2d에 도시된 바와 같이, 실리콘 산화막 형성 단계(S4)에서는, 상술한 반도체 기판(110)의 전면(111) 및 후면(112)에 각각 전면 실리콘 산화막(121) 및 후면 실리콘 산화막(122)이 형성된다. 이러한 실리콘 산화막(121,122)은 두께가 대략 50 nm 내지 150 nm, 바람직하게는 대략 80 nm 내지 120 nm, 더욱 바람직하게는 대략 90 nm 내지 110 nm일 수 있다. 실리콘 산화막(121,122)의 두께가 대략 50 nm 보다 작을 경우 하기할 열처리 단계에서 실리콘 산화막(121,122)이 크랙되거나 손상될 수 있다. 또한, 후면 실리콘 산화막(122)의 두께가 대략 150 nm보다 클 경우 하기할 열처리 단계에서 제1후면 전극(131)이 후면 실리콘 산화막(122)을 관통하지 못하여 반도체 기판(110)의 후면(112)에 직접 컨택되지 못하고, 이에 따라 후면 전계층이 형성되지 않는다. 또한, 전면 실리콘 산화막(121)의 두께가 대략 150 nm보다 클 경우 하기할 열처리 단계에서 전면 전극(141)이 전면 실리콘 산화막(121)을 관통하지 못하여 반도체 기판(110)의 전면(111)에 직접 컨택되지 않는다.
이와 같이 하여, 본 발명에서는 통상의 사진 식각 공정을 이용하여 실리콘 산화막(121,122)에 오프닝을 형성하는 공정을 생략하면서도, 제1후면 전극 및 전면 전극을 반도체 기판에 전기적으로 컨택시킬 수 있게 되고, 이에 따라 제조 공정이 간단해짐은 물론 제조 공정 시간이 단축된다.
도 2e에 도시된 바와 같이, 제1후면 전극 스크린 프린팅 단계(S5)에서는, 후면 실리콘 산화막(122)의 표면에 제1후면 전극(131)이 스크린 프린팅 방식으로 형성된다. 여기서, 제1후면 전극(131)은 점이 일정 간격을 가지며 배열된 매트릭스 형태로 형성된다.
스크린 프린팅은 다수의 오프닝을 갖는 스크린이 후면 실리콘 산화막(122)의 표면에 안착된 후, 스크래퍼에 의해 도전성 페이스트가 스크린의 오프닝에 충진되어 이루어진다. 이때, 오프닝의 크기 및 간격에 따라 제1후면 전극(131)의 크기 및 간격이 결정된다.
일례로, 점 형태의 제1후면 전극(131)이 갖는 폭(크기)은 대략 40 ㎛ 내지 110 ㎛, 바람직하기로 대략 50 ㎛ 내지 100 ㎛, 더욱 바람직하기로 대략 60 ㎛ 내지 90 ㎛일 수 있다. 점 형태의 제1후면 전극(131)이 갖는 폭이 대략 40 ㎛보다 작을 경우 태양 전지의 효율 향상을 위한 후면 전계층의 적절한 폭 및 깊이를 얻을 수 없다. 또한, 점 형태의 제1후면 전극(131)이 갖는 폭이 대략 110 ㎛보다 클 경우 후면 전계층의 폭 및 깊이가 너무 커짐으로써, 반도체 기판의 후면 전체에 제1후면 전극을 형성한 것과 별 차이가 없게 된다.
또한, 반도체 기판(110)의 후면(112)의 전체 면적 대비 모든 점 형태의 제1후면 전극(131)이 차지하는 면적의 비율은 대략 0.1 % 내지 1 %, 바람직하기로 대략 0.2 % 내지 0.9 %, 더욱 바람직하기로 대략 0.3 % 내지 0.8 %가 되도록, 상술한 제1후면 전극(131)의 폭(크기) 및 제1후면 전극(131)들 사이의 피치가 제어된다. 제1후면 전극(131)이 차지하는 면적 비율이 대략 0.1 %보다 작을 경우 태양 전지의 효율을 향상시킬 수 있는 후면 전계층의 적절한 폭 및 깊이를 얻을 수 없다. 또한, 제1후면 전극(131)이 차지하는 면적 비율이 대략 1 %보다 클 경우, 반도체 기판의 후면 전체에 제1후면 전극을 형성한 것과 별 차이가 없을 뿐만 아니라, 웨이퍼가 휘는 현상을 억제할 수도 없다.
이와 같이 태양 전지(100)의 제1후면 전극(131)이 차지하는 면적이 반도체 기판(110)의 전체 후면(112)의 면적 대비 1 % 이내가 됨으로써, 웨이퍼 휨 현상(bowing)이 방지되고, 이에 따라 웨이퍼의 박형화가 가능하게 된다.
한편, 제1후면 전극(131)은, 예를 들면, 유기 용제, 글래스 프릿(또는 실리콘 분말) 및 알루미늄 분말을 포함하는 도전성 페이스트에 의해 형성될 수 있다. 여기서, 유기 용제는 열처리 시 모두 휘발되어 제거되고, 글래스 프릿(또는 실리콘 분말)과 알루미늄 분말이 용융되어 반도체 기판(110)의 후면(112)에 컨택된다.
도 2f에 도시된 바와 같이, 전면 전극 스크린 프린팅 단계(S6)에서는, 반도체 기판(110)의 전면 실리콘 산화막(121)의 표면에 전면 전극(141)이 스크린 프린팅 방식으로 형성된다.
스크린 프린팅은 앞에서 설명한 바와 동일한 방식으로 이루어질 수 있다. 또한, 전면 전극(141)은, 예를 들면, 유기 용제 및 은(Ag) 분말을 포함하는 도전성 페이스트에 의해 형성될 수 있다. 여기서, 유기 용제는 열처리 시 모두 휘발되어 제거되고, 은 분말이 용융되어 반도체 기판(110)의 전면(111)에 컨택된다.
도 2g에 도시된 바와 같이, 열처리 단계(S7)에서는, 제1후면 전극(131) 및 전면 전극(141)이 동시에 열처리됨으로써, 제1후면 전극(131)은 후면 실리콘 산화막(122)을 관통하여 반도체 기판(110)의 후면(112)에 컨택되고, 전면 전극(141)은 전면 실리콘 산화막(121)을 관통하여 반도체 기판(110)의 전면(111)에 컨택된다.
한편, 이러한 열처리 단계에 의해 제1후면 전극(131)은 후면 실리콘 산화막(122)을 관통하여 반도체 기판(110)의 후면(112)에 후면 전계층(115)을 형성한다. 이러한 후면 전계층(115) 역시 제1후면 전극(131)과 마찬가지로 점 형태로 배열됨으로써, 전자와 정공의 재결합 속도를 낮추고, 이에 따라 전압 및 전류를 증가시켜, 태양 전지(100)의 효율을 향상시키게 된다.
이러한 열처리 단계는 가열 공정과 쿨링 공정을 포함한다. 가열 공정의 피크 온도는 대략 700 ℃ 내지 900 ℃일 수 있다. 피크 온도가 대략 700 ℃보다 작으면 제1후면 전극의 열처리(소성)가 불완전하여 후면 전계층이 형성되지 않을 수 있고, 피크 온도가 대략 900 ℃보다 크면 제1후면 전극과 반도체 기판 사이의 접촉 저항이 너무 커져 필 팩터(Fill Factor)가 작아지는 문제가 있다. 여기서, 필 팩터는 태양 전지의 직렬 또는 병렬 저항에 관련된 값으로, 그 값이 작을 수록 태양 전지의 효율이 작아진다.
또한, 가열 공정은 대략 50초 내지 70초 내에 완료될 수 있다. 가열 공정이 대략 50 초 이내에 완료되면 급격한 온도 변화로 인해 반도체 기판이 손상될 수 있고, 가열 공정이 대략 70초 이후에 완료되면 후면 전계층의 깊이 제어가 쉽지 않다.
더불어, 쿨링 공정은 대략 50초 내지 70초 내에 완료될 수 있다. 쿨링 공정이 대략 50 초 이내에 완료되면 급격한 온도 변화로 인해 반도체 기판이 손상될 수 있고, 쿨링 공정이 대략 70초 이후에 완료되면 후면 전계층의 깊이가 증가하지 않으면서 공정 시간만 길어진다.
여기서, 쿨링 공정의 쿨링 레이트는 대략 10 ℃/s 내지 30 ℃/s일 수 있다. 쿨링 레이트가 10 ℃/s 보다 작으면 후면 전계층(115)의 깊이가 대략 3 ㎛보다 작게 형성되고, 이에 따라 재결합 속도가 감소하지 않고, 따라서 전압 및 전류가 상승하지 않아 태양 전지(100)의 효율이 향상되지 않는다. 또한, 쿨링 레이트가 30 ℃/s보다 높아도 후면 전계층(115)의 깊이가 대략 7 ㎛의 깊이보다 더 커지지 않는다.
도 2h에 도시된 바와 같이, 제2후면 전극 증착 단계(S8)에서는, 점 형태로 배열된 제1후면 전극(131)이 모두 전기적으로 연결되도록 제2후면 전극(132)이 증착된다.
이러한 제2후면 전극(132)의 두께는 대략 1 ㎛ 내지 3 ㎛의 두께가 바람직하다. 제2후면 전극(132)의 두께가 대략 1 ㎛ 보다 작을 경우 점 형태의 제1후면 전극(131)이 상호간 전기적으로 연결되지 않을 수 있다. 물론, 제2후면 전극(132)의 두께는 두꺼울수록 좋으나, 증착 장비의 한계로 한번에 대략 3 ㎛보다 큰 두께로 형성하기 어렵다.
여기서, 제2후면 전극(132)은 바람직하기로 100 ℃ 이내에서 증착(evaporation) 공정에 의해 형성되기 때문에, 이러한 제2후면 전극(132)에 의해 후면 전계층이 추가적으로 형성되지는 않는다.
한편, 도 2i에 도시된 바와 같이, 전면 전극(141)이 형성된 반도체 기판(110)의 전면(111)에는 실리콘 질화막(150)이 더 형성됨으로으로써, 반도체 기판(110)의 전면(111)이 외부 환경으로부터 안전하게 보호된다.
이와 같이 하여, 본 발명은 태양 전지(100)의 제1후면 전극(131)을 반도체 기판(110)의 후면(112) 전체가 아닌 후면(112) 일부에 국부적으로 및 미세 인쇄 패턴 방식으로 형성함으로써, 전자와 정공의 재결합 속도를 낮추고, 이에 따라 전압 및 전류를 증가시켜, 효율을 향상시킬 수 있는 고효율 태양 전지(100)의 제조 방법 및 이에 따른 태양 전지(100)를 제공한다.
또한, 본 발명은 태양 전지(100)의 후면(112) 전극 면적을 반도체 기판(110)의 전체 후면(112)의 면적 대비 대략 1 % 이내가 되도록 함으로써, 웨이퍼 휨 현상(bowing)을 방지하고, 이에 따라 웨이퍼의 박형화가 가능한 고효율 태양 전지(100)의 제조 방법 및 이에 따른 태양 전지(100)를 제공한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 열처리 시간 대비 온도 프로파일에 대한 그래프가 도시되어 있다.
도 3에서 X축은 시간이고, Y축은 온도이다. 또한, 일례로, 480-870-660-550 ℃는 열처리 장비에 입력된 온도를 의미하고, 90 ipm(inch per minute)은 열처리 장비에서 컨베이어 벨트의 이동 속도를 의미한다. 물론, 도 3의 그래프는 측정된 온도를 의미한다.
또한, 도 4a 내지 도 4c를 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 피크 온도 대비 후면 전계층(115) 사이의 관계에 대한 사진이 도시되어 있다.
도 3에 도시된 바와 같이, 가열 공정 시 피크 온도가 각각 750 ℃, 800 ℃ 및 850 ℃에 도달하도록 하였으며, 이때의 시간은 60초로 설정하였다.
도 4a에 도시된 바와 같이, 피크 온도 750 ℃에서 대략 3 ㎛의 깊이를 갖는 후면 전계층(115)이 관찰되었고, 도 4b에 도시된 바와 같이, 피크 온도 800 ℃에서 대략 4 ㎛의 깊이를 갖는 후면 전계층(115)이 관찰되었으며, 도 4c에 도시된 바와 같이, 피크 온도 850 ℃에서 대략 5 ㎛의 깊이를 갖는 후면 전계층(115)이 관찰되었다.
이와 같이 하여, 피크 온도 850 ℃일 때 균일하고 두꺼운 후면 전계층(115)이 형성됨을 알 수 있다.
도 5a 내지 5e를 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 쿨링 레이트 대비 후면 전계층(115) 사이의 관계에 대한 사진이 도시되어 있다. 여기서, 점 형태의 제1후면 전극(131)의 폭(크기)은 대략 60 ㎛이고, 쿨링 공정 시 피크 온도 850 ℃에서부터 쿨링되도록 하였다.
도 5a에 도시된 바와 같이, 쿨링 레이트 10 ℃/s에서 후면 전계층(115)의 깊이는 대략 3 ㎛로 관찰되었고, 도 5b에 도시된 바와 같이, 쿨링 레이트 15 ℃/s에서 후면 전계층(115)의 깊이는 대략 4.2 ㎛로 관찰되어, 쿨링 레이트가 커짐에 따라 후면 전계층(115)의 깊이가 깊어짐을 알 수 있다.
그러나, 도 5c에 도시된 바와 같이, 쿨링 레이트 20 ℃/s에서 후면 전계층(115)의 깊이는 대략 4.5 ㎛로 관찰되었고, 도 5d에 도시된 바와 같이, 쿨링 레이트 30 ℃/s에서 후면 전계층(115)의 깊이는 대략 3.8 ㎛로 관찰되었으며, 도 5e에 도시된 바와 같이, 쿨링 레이트 40 ℃/s에서 후면 전계층(115)의 깊이는 대략 4.4 ㎛로 관찰되어, 쿨링 레이트가 일정 범위보다 커진다고 해도 후면 전계층(115)의 깊이가 더 이상 증가되지 않고 포화됨을 알 수 있다.
이와 같이 제1후면 전극(131)의 폭(크기)이 60 ㎛일 경우, 피크 온도 850 ℃로부터 쿨링 레이트는 대략 10 ℃/s 내지 15 ℃/s가 가장 바람직함을 알 수 있다.
도 6a 내지 6e를 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 쿨링 레이트 대비 후면 전계층(115) 사이의 관계에 대한 사진이 도시되어 있다. 여기서, 점 형태의 제1후면 전극(131)의 폭(크기)은 대략 90 ㎛이고, 쿨링 공정 시 피크 온도 850 ℃에서부터 쿨링되도록 하였다.
도 6a에 도시된 바와 같이, 쿨링 레이트 10 ℃/s에서 후면 전계층(115)의 깊이는 대략 5 ㎛로 관찰되었고, 도 6b에 도시된 바와 같이, 쿨링 레이트 15 ℃/s에서 후면 전계층(115)의 깊이는 대략 5.25 ㎛로 관찰되어, 쿨링 레이트가 커짐에 따라 후면 전계층(115)의 깊이가 깊어짐을 알 수 있다.
그러나, 도 6c에 도시된 바와 같이, 쿨링 레이트 20 ℃/s에서 후면 전계층(115)의 깊이는 대략 6.5 ㎛로 관찰되었고, 도 6d에 도시된 바와 같이, 쿨링 레이트 30 ℃/s에서 후면 전계층(115)의 깊이는 대략 6.7 ㎛로 관찰되었으며, 도 6e에 도시된 바와 같이, 쿨링 레이트 40 ℃/s에서 후면 전계층(115)의 깊이는 대략 6.5 ㎛로 관찰되어, 쿨링 레이트가 일정 범위보다 커질 경우 후면 전계층(115)의 깊이가 더 이상 증가되지 않고 포화됨을 알 수 있다.
이와 같이 제1후면 전극(131)의 폭(크기)이 90 ㎛일 경우, 피크 온도 850 ℃로부터 쿨링 레이트는 대략 10 ℃/s 내지 15 ℃/s가 가장 바람직함을 알 수 있다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)의 전압 및 전류 밀도 사이의 관계에 대한 그래프가 도시되어 있다. 도 7에서 X축은 전압을 의미하고, Y축은 전류 밀도를 의미한다. 또한, 태양 전지(100)의 면적은 10.24 cm2이다.
도 7에 도시된 바와 같이, 태양 전지(100)의 개방 전압 VOC는 0.662 V, 개방 전압 0 V일 때 단락 전류 JSC는 38.21 mA/cm2, 직,병렬 저항과 관련있는 충진율 EF(Fill Factor)는 81.9 %, 효율은 20.7 %로 측정되었다.
이와 같이 하여, 본 발명에서는 태양 전지의 후면 전극을 반도체 기판의 후면 전체가 아닌 후면 일부에 국부적으로 및 미세 인쇄 패턴 방식으로 형성함으로써, 충진율을 낮추고 효율을 증가시킬 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공하게 된다.
이상에서 설명한 것은 본 발명에 따른 태양 전지의 제조 방법 및 이에 따른 태양 전지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 본 발명에 따른 태양 전지
110; 반도체 기판 111; 전면
112; 후면 113; 마이크로/나노 구조
114; 도핑 영역 115; 후면 전계층
121; 전면 실리콘 산화막
122; 후면 실리콘 산화막 131; 제1후면 전극
132; 제2후면 전극 141; 전면 전극
150; 실리콘 질화막

Claims (13)

  1. 전면과 후면을 갖고, 제1도전형 불순물이 도핑된 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 전면에 제2도전형 불순물을 도핑하는 단계;
    상기 반도체 기판의 전면과 후면에 전면 실리콘 산화막과 후면 실리콘 산화막을 각각 형성하는 단계;
    상기 후면 실리콘 산화막의 표면에 점 형태로 배열되도록 제1후면 전극을 스크린 프린팅하는 단계;
    상기 전면 실리콘 산화막의 표면에 전면 전극을 스크린 프린팅하는 단계; 및,
    상기 제1후면 전극 및 전면 전극을 동시에 열처리하는 단계를 포함하고,
    상기 점 형태로 배열된 제1후면 전극의 개별 폭은 40 ㎛ 내지 110 ㎛인 것을 특징으로 하는 태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 점 형태로 배열된 제1후면 전극이 모두 연결되도록 제2후면 전극을 증착하는 단계를 더 포함함을 특징으로 하는 태양 전지의 제조 방법.
  3. 제1항에 있어서,
    상기 전면 실리콘 산화막 및 후면 실리콘 산화막의 두께는 50 nm 내지 150 nm인 것을 특징으로 하는 태양 전지의 제조 방법.
  4. 제1항에 있어서,
    상기 제1후면 전극은 상기 열처리 단계에 의해 상기 후면 실리콘 산화막을 관통하여 반도체 기판의 후면에 컨택하고, 상기 반도체 기판의 후면에 후면 전계층을 형성함을 특징으로 하는 태양 전지의 제조 방법.
  5. 제1항에 있어서,
    상기 전면 전극은 상기 열처리 단계에 의해 상기 전면 실리콘 산화막을 관통하여 반도체 기판의 전면에 컨택함을 특징으로 하는 태양 전지의 제조 방법.
  6. 제4항에 있어서,
    상기 후면 전계층은 3 ㎛ 내지 7 ㎛의 깊이로 형성됨을 특징으로 하는 태양 전지의 제조 방법.
  7. 제1항에 있어서,
    상기 열처리 단계는 가열 공정을 포함하고,
    상기 가열 공정의 피크 온도는 700 ℃ 내지 900 ℃인 것을 특징으로 하는 태양 전지의 제조 방법.
  8. 제7항에 있어서,
    상기 가열 공정은 50초 내지 70초 내에 완료됨을 특징으로 하는 태양 전지의 제조 방법.
  9. 제1항에 있어서,
    상기 열처리 단계는 쿨링 공정을 포함하고,
    상기 쿨링 공정의 쿨링 레이트는 10 ℃/s 내지 30 ℃/s인 것을 특징으로 하는 태양 전지의 제조 방법.
  10. 제9항에 있어서,
    상기 쿨링 공정은 50초 내지 70초 내에 완료됨을 특징으로 하는 태양 전지의 제조 방법.
  11. 삭제
  12. 제1항에 있어서,
    상기 반도체 기판의 전체 후면 면적 대비 상기 점 형태로 배열된 제1후면 전극의 전체 면적은 0.1 % 내지 1 %인 것을 특징으로 하는 태양 전지의 제조 방법.
  13. 제1항 내지 제10항 및 제12항 중 어느 한 항에 기재된 방법으로 제조된 것을 특징으로 하는 태양 전지.
KR1020140147159A 2014-10-28 2014-10-28 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지 KR101584196B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140147159A KR101584196B1 (ko) 2014-10-28 2014-10-28 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140147159A KR101584196B1 (ko) 2014-10-28 2014-10-28 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지

Publications (1)

Publication Number Publication Date
KR101584196B1 true KR101584196B1 (ko) 2016-01-14

Family

ID=55173086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140147159A KR101584196B1 (ko) 2014-10-28 2014-10-28 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지

Country Status (1)

Country Link
KR (1) KR101584196B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677374B1 (ko) * 2005-11-14 2007-02-02 준 신 이 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법
JP2007299844A (ja) * 2006-04-28 2007-11-15 Sharp Corp 光電変換素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677374B1 (ko) * 2005-11-14 2007-02-02 준 신 이 박판 실리콘 기판을 이용한 다공성 실리콘 태양전지 및 그제조방법
JP2007299844A (ja) * 2006-04-28 2007-11-15 Sharp Corp 光電変換素子の製造方法

Similar Documents

Publication Publication Date Title
KR101579854B1 (ko) 인 시투 표면 패시베이션을 구비한 이온 주입된 선택적 이미터 태양전지
US10749069B2 (en) Solar cell and method for manufacturing the same
KR101648440B1 (ko) 혼성 확산 및 이온 주입 공정에 의해서 제조된 선택적 이미터 태양전지
EP2713403B1 (en) Solar cell and method of manufacturing the same
US9312420B2 (en) Solar cell and method for manufacturing the same
US8822262B2 (en) Fabricating solar cells with silicon nanoparticles
US20110284986A1 (en) Bypass diode for a solar cell
KR101902887B1 (ko) 태양 전지의 제조 방법
US9978888B2 (en) Solar cell and method for manufacturing the same
KR101457427B1 (ko) 태양전지 및 그 제조방법
KR101626162B1 (ko) 태양 전지 및 그 제조 방법
JP2013536589A (ja) 選択的表面電界を有する裏面接合型太陽電池
TWI424582B (zh) 太陽能電池的製造方法
KR102320551B1 (ko) 태양 전지의 제조 방법
KR100643031B1 (ko) 광전 변환 소자 및 그 제조 방법
KR102140068B1 (ko) 태양 전지의 제조 방법
KR101584196B1 (ko) 미세 인쇄 패턴의 열처리 조건 가변을 통한 고효율 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR102005444B1 (ko) 태양 전지 및 태양 전지 제조 방법
KR101612960B1 (ko) 태양 전지, 태양 전지의 패턴 형성용 전사 필름 및 이 필름을 이용한 태양 전지의 제조 방법
KR101597825B1 (ko) 태양전지, 태양전지의 제조방법 및 열확산용 열처리 장치
KR101929444B1 (ko) 태양 전지 및 이의 제조 방법
KR101579321B1 (ko) 태양 전지의 제조 방법
KR101929445B1 (ko) 태양 전지 및 이의 제조 방법
KR102547806B1 (ko) 후면접합 실리콘 태양전지 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 5