KR20100095400A - 용량성 터치 패널 - Google Patents

용량성 터치 패널 Download PDF

Info

Publication number
KR20100095400A
KR20100095400A KR1020100015225A KR20100015225A KR20100095400A KR 20100095400 A KR20100095400 A KR 20100095400A KR 1020100015225 A KR1020100015225 A KR 1020100015225A KR 20100015225 A KR20100015225 A KR 20100015225A KR 20100095400 A KR20100095400 A KR 20100095400A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
touch panel
spaced apart
electrode units
Prior art date
Application number
KR1020100015225A
Other languages
English (en)
Inventor
퉁-양 탕
훙-중 창
Original Assignee
아크로센스 테크놀로지 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW98202527U external-priority patent/TWM374618U/zh
Application filed by 아크로센스 테크놀로지 캄파니 리미티드 filed Critical 아크로센스 테크놀로지 캄파니 리미티드
Publication of KR20100095400A publication Critical patent/KR20100095400A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

용량성 터치 패널은 패턴 형성 표면(21)을 갖는 기판, 기판 상에 형성된 컬러 픽셀층(19), 및 기판의 패턴 형성 표면(21) 상에 형성된 패터닝된 도전층(3)을 포함한다. 패터닝된 도전층(3)은 복수의 제 1 전극 유닛(31), 복수의 제 2 전극 유닛(32), 복수의 이격된 제 1 도전성 라인(33) 및 복수의 이격된 제 2 도전성 라인(34)을 포함한다. 제 1 전극 유닛(31)은 복수의 2 차원적으로 배치된 용량성 감지 유닛(5)을 형성하기 위해 제 2 전극 유닛(32)에 용량 결합된다. 제 1 전극 유닛(31)의 각각은 복수의 제 1 전극(311)을 포함한다. 제 1 도전성 라인(33)의 각각은 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)의 적어도 하나에 접속되며, 패턴 형성 표면(21)을 따라 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)의 적어도 하나로부터 패턴 형성 표면(21)의 본딩 구역(213)으로 연장한다. 제 2 도전성 라인(34)은 제 2 전극 유닛(32)으로부터 본딩 구역(213)으로 각각 연장되며, 제 1 도전성 라인(33)과 교차하지 않는다.

Description

용량성 터치 패널{CAPACITIVE TOUCH PANEL}
관련 출원에 대한 상호 참조
본 출원은 2009년 2월 20일 출원된 대만 출원 번호 제098202527호의 우선권을 주장하며, 2009년 8월 25일에 출원된 미국 특허 출원 번호 제12/547,438호의 일부 계속 출원이다. 미국 특허 출원 번호 제12/547,438호 및 대만 출원 번호 제098202527호의 내용은 본 명세서에서 참조로써 인용된다.
본 발명은 용량성 터치 패널에 관한 것으로, 보다 구체적으로는, 2 차원으로 배열된 제 1 및 제 2 전극과, 기판의 동일 표면 상에 직접 형성된 제 1 및 제 2 도전성 라인을 가진 패터닝된 도전층을 포함하는 용량성 터치 패널에 관한 것이다.
대만 출원 번호 제096115152호는 기판, 기판 상에 형성되고 교번적으로 배치된 제 1 및 제 2 전극, 제 1 도전성 라인, 제 2 도전성 라인, 및 절연체 패드를 포함하는 종래의 용량성 터치 패널을 개시한다. 제 1 전극은 병렬 열로 배열된다. 제 2 전극은 병렬 행으로 배열된다. 제 1 도전성 라인의 각각은 제 1 전극의 열의 각각의 제 1 전극 중 2 개의 인접하는 제 1 전극을 상호접속시킨다. 절연체 패드의 각각은 제 1 도전성 라인의 각각의 일부를 피복한다. 제 2 도전성 라인의 각각은 제 2 전극의 행의 각각의 제 2 전극 중 2 개의 인접하는 제 2 전극을 상호접속시키고, 절연체 패드의 각각에 의해 제 1 도전성 라인의 각각의 일부로부터 분리되며, 교차한다. 미국 특허 공개 번호 제2008/0246496호는 기판, 기판 상에 형성된 제 1 및 제 2 전극, 제 1 도전성 라인, 및 제 2 도전성 라인을 포함하는 다른 종래의 용량성 터치 패널을 개시한다. 제 1 및 제 2 전극은 제 1 방향으로 연장되고, 제 2 방향으로 삽입된다. 제 2 전극은 3 개의 그룹으로 분할된다. 제 1 도전성 라인의 각각은 제 1 전극의 각각에 접속된다. 제 2 도전성 라인의 각각은 제 2 전극의 그룹 중 하나에 접속된다. 제 2 도전성 라인은 각각의 제 2 전극으로부터 외부 커넥터와 접속하는 본딩 구역까지 연장되면서, 제 2 도전성 라인이 교차하고 제 1 도전성 라인을 바이패스하는 비아 부분을 갖는다.
그러므로, 전술한 2 개의 종래의 용량성 터치 패널은 제 1 및 제 2 전극 또는 절연층(들)을 가진 하나의 기판의 레이아웃에 대한 적어도 2 개의 패터닝된 층 및 제 1 및 제 2 도전성 라인의 레이아웃에 대한 비아 콘택트를 필요로 한다. 또한, 전술한 2 개의 종래의 용량성 터치 패널은 높은 제조 비용을 야기하는 복잡한 층 구조를 가지며 복잡한 제조 공정을 필요로 하고, 컬러 필터 또는 각각 예컨대, 적색, 녹색 및 청색 요소와 같은 적어도 3 개의 서브픽셀 컬러 요소를 포함하는 컬러 픽셀 어레이와 집적되어 인셀(in-cell) 용량성 터치 패널을 형성하기 어렵다는 점에서 불리하다.
그러므로, 본 발명의 목적은 기판의 표면 상에 간단한 단일 층 구조를 가지며, 인셀 용량성 터치 패널을 형성하도록 컬러 필터와 집적되기에 용이한 용량성 터치 패널을 제공하는 것이다.
본 발명의 일 양상에 따르면, 기판, 컬러 픽셀층 및 패터닝된 도전층을 포함하는 용량성 터치 패널이 제공된다. 기판은 전극 형성 영역과 전극 형성 영역을 둘러싸며 본딩 구역을 갖는 주변 영역으로 분할되는 패턴 형성 표면을 갖는다. 컬러 픽셀층은 기판 상에 배치되며 컬러 픽셀들의 어레이를 갖되, 컬러 픽셀들의 각각은 상이한 컬러를 갖는 적어도 세 개의 서브-픽셀 컬러 요소를 포함한다. 패터닝된 도전층은 패턴 형성 표면 상에 형성되며, 전극 형성 영역 상에 형성되며 제 1 방향(Y)으로 정렬되는 제 1 복수의 전극 유닛과, 전극 형성 영역 상에 형성되며 제 1 방향(Y)을 가로지르는 제 2 방향(X)으로 정렬되는 제 2 복수의 전극 유닛과, 제 1 복수의 이격된 도전성 라인과, 제 2 복수의 이격된 도전성 라인을 포함한다. 제 1 복수의 전극 유닛은 복수의 2차원 배열 용량성 감지 유닛을 전극 형성 영역에 형성하도록 제 2 복수의 전극 유닛에 용량성으로 결합된다. 제 1 복수의 전극 유닛의 각각은 제 2 방향(X)으로 정렬되는 제 1 복수의 전극을 포함한다. 제 1 복수의 이격된 도전성 라인의 각각은 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나에 접속되고 패턴 형성 표면을 따라 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나로부터 주변 영역으로 연장된다. 제 1 복수의 이격된 도전성 라인은 외부 커넥터에 전기적으로 본딩하기 위한 본딩 구역에서 수렴한다. 제 2 복수의 이격된 도전성 라인은 제각기 제 2 복수의 전극 유닛으로부터 주변 영역으로 연장되고, 외부 커넥터에 전기적으로 본딩하기 위한 본딩 구역에서 수렴하고 그리고 제 1 복수의 이격된 도전성 라인과는 교차하지 않는다.
본 발명의 다른 양상에 따르면, 기판, 컬러 픽셀층, 패터닝된 도전층 및 커넥터를 포함하는 용량성 터치 패널이 제공된다. 기판은 전극 형성 영역과, 전극 형성 영역을 둘러싸며 본딩 구역을 갖는 주변 영역으로 분할되는 패턴 형성 표면을 갖는다. 컬러 픽셀층은 기판 상에 배치되며 컬러 픽셀들의 어레이를 갖되, 컬러 픽셀들의 각각은 상이한 컬러를 갖는 적어도 세 개의 서브-픽셀 컬러 요소를 포함한다. 패터닝된 도전층은 패턴 형성 표면 상에 형성되며, 전극 형성 영역 상에 형성되는 제 1 복수의 전극 유닛과, 전극 형성 영역 상에 형성되는 제 2 복수의 전극 유닛과, 제 1 복수의 이격된 도전성 라인과, 제 2 복수의 이격된 도전성 라인을 포함한다. 제 1 복수의 전극 유닛은 복수의 2차원 배열 용량성 감지 유닛을 전극 형성 영역에 형성하도록 제 2 복수의 전극 유닛에 용량성으로 결합된다. 제 1 복수의 전극 유닛의 각각은 제 1 복수의 전극을 포함한다. 커넥터는 기판의 패턴 형성 표면의 주변 영역의 본딩 구역에 본딩되어, 제 1 복수의 전극 유닛 및 제 2 복수의 전극 유닛을 제어기에 전기적으로 접속한다. 커넥터는 제 1 복수의 이격된 도전성 핑거 및 제 2 복수의 이격된 도전성 핑거(74)를 갖는다. 제 1 복수의 이격된 도전성 라인의 각각은 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나에 접속되고 패턴 형성 표면을 따라 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나로부터 주변 영역으로 연장된다. 제 1 복수의 이격된 도전성 라인은 제각기 제 1 복수의 이격된 도전성 핑거에 전기적으로 접속하도록 본딩 구역에서 수렴한다. 제 2 복수의 이격된 도전성 라인은 제각기 제 2 복수의 전극 유닛으로부터 주변 영역으로 연장되고, 제 1 복수의 이격된 도전성 라인과는 교차하지 않으며, 그리고 제 2 복수의 이격된 도전성 핑거에 전기적으로 접속하도록 본딩 구역에서 수렴한다.
본 발명의 또 다른 양상에 따르면, 기판, 컬러 픽셀층 및 패터닝된 도전층을 포함하는 용량성 터치 패널이 제공된다. 컬러 픽셀층은 기판 상에 형성되며 컬러 픽셀들의 어레이를 포함하되, 컬러 픽셀들의 각각은 상이한 컬러의 적어도 세 개의 서브-픽셀 컬러 요소를 포함한다. 픽셀의 서브-픽셀 컬러 요소는 협력하여 그 사이에 그루브의 네트워크를 규정한다. 컬러 픽셀층은 그루브를 충진하는 블랙 매트릭스를 더 갖는다. 패터닝된 도전층은 블랙 매트릭스 상에 형성되고 제 1 방향(Y)으로 정렬되는 제 1 복수의 전극 유닛과, 블랙 매트릭스 상에 형성되고 제 1 방향(Y)을 가로지르는 제 2 방향(X)으로 정렬되는 제 2 복수의 전극 유닛을 포함한다. 제 1 복수의 전극 유닛은 블랙 매트릭스 상에 복수의 2차원 배열된 용량성 감지 유닛을 형성하도록 제 2 복수의 전극 유닛에 용량성으로 결합된다.
본 발명의 또 다른 양상에 따르면, 전극 형성 영역과, 전극 형성 영역을 둘러싸며 본딩 구역을 갖는 주변 영역으로 분할되는 패턴 형성 표면을 갖는 제 1 기판과, 패턴 형성 표면 상에 형성되며, 패턴 형성 영역 상에 형성되는 제 1 복수의 전극 유닛과, 전극 형성 영역 상에 형성되는 제 2 복수의 전극 유닛과, 제 1 복수의 이격된 도전성 라인과, 제 2 복수의 이격된 도전성 라인을 포함하는 패터닝된 도전층―제 1 복수의 전극 유닛은 복수의 2차원 배열 용량성 감지 유닛을 전극 형성 영역에 형성하도록 제 2 복수의 전극 유닛에 용량성으로 결합되고, 제 1 복수의 전극 유닛의 각각은 제 1 복수의 전극을 포함하며, 제 1 복수의 이격된 도전성 라인의 각각은 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나에 접속되고 패턴 형성 표면을 따라 제 1 복수의 전극 유닛의 각각의 제 1 복수의 전극 중의 적어도 하나로부터 주변 영역의 본딩 구역 내로 연장되고, 제 2 복수의 이격된 도전성 라인은 제각기 패턴 형성 표면을 따라 제 2 복수의 전극 유닛으로부터 주변 영역의 본딩 구역 내로 연장되고, 그리고 제 1 복수의 이격된 도전성 라인과는 교차하지 않음―과, 제 1 기판과는 이격되고 제 1 기판과 중첩하며 대향되는 제 1 표면 및 제 2 표면을 갖는 제 2 기판을 포함하는 용량성 터치 패널이 제공된다. 제 1 표면은 제 1 복수의 이격된 도전성 핑거 및 제 2 복수의 이격된 도전성 핑거와 함께 형성된다. 제 1 복수의 이격된 도전성 핑거 및 제 2 복수의 이격된 도전성 핑거는 제각기, 제 1 복수의 이격된 도전성 라인 및 제 2 복수의 이격된 도전성 라인에 접착가능하게 본딩된다. 제 2 표면은 복수의 도전성 링크 라인과 함께 형성된다. 제 2 기판은 복수의 비아 유닛과 함께 형성되되, 복수의 비아 유닛의 각각은 제 1 기판 및 제 2 기판을 관통하여 연장되며 복수의 도전성 링크 라인의 각각과 제 1 복수의 이격된 도전성 라인의 각각에 전기적으로 접속되는 복수의 비아를 포함한다.
본 발명의 다른 특징 및 장점은 첨부 도면과 관련하여 본 발명의 바람직한 실시예의 후속하는 상세한 설명으로 자명해질 것이다.
도 1은 본 발명에 따른 용량성 터치 패널의 제 1 바람직한 실시예의 개략도이다.
도 2는 제 1 바람직한 실시예의 부분 단면도이다.
도 3은 제 1 바람직한 실시예의 용량성 감지 유닛의 구성을 도시하는 개략도이다.
도 4는 본 발명에 따른 용량성 터치 패널의 제 2 바람직한 실시예의 개략도이다.
도 5는 제 2 바람직한 실시예의 용량성 감지 유닛을 도시하는 개략도이다.
도 6은 본 발명에 따른 용량성 터치 패널의 제 3 바람직한 실시예의 개략도이다.
도 7은 본 발명에 따른 용량성 터치 패널의 제 4 바람직한 실시예의 개략도이다.
도 8은 본 발명에 따른 용량성 터치 패널의 제 5 바람직한 실시예의 개략도이다.
도 9는 본 발명에 따른 용량성 터치 패널의 제 6 바람직한 실시예의 개략도이다.
도 10은 본 발명에 따른 용량성 터치 패널의 제 7 바람직한 실시예의 개략도이다.
도 11은 도전성 패터닝된 층의 구조를 도시하기 위해 도면에서 컬러 필터가 제거된 본 발명에 따른 용량성 터치 패널의 제 8 바람직한 실시예의 단편적인 개략도이다.
도 12는 도면에서 컬러 필터의 블랙 매트릭스가 제거된 도 11의 하부의 확대도이다.
도 13은 본 발명에 따른 용량성 터치 패널의 제 8 바람직한 실시예의 단면도이다.
도 14는 본 발명에 따른 용량성 터치 패널의 제 9 바람직한 실시예의 단면도이다.
도 15는 본 발명에 따른 용량성 터치 패널의 제 10 바람직한 실시예의 단면도이다.
도 16은 본 발명에 따른 용량성 터치 패널의 제 11 바람직한 실시예의 단면도이다.
도 17은 본 발명에 따른 용량성 터치 패널의 제 12 바람직한 실시예의 단면도이다.
도 18은 본 발명에 따른 용량성 터치 패널의 제 13 바람직한 실시예의 단편적인 분해 투영도이다.
첨부한 바람직한 실시예와 관련하여 본 발명을 보다 상세히 설명하기 전에, 본 개시 전체에서 동일한 요소는 동일한 참조 번호로 표시됨을 알아야 한다.
도 1 내지 도 3은 본 발명에 따른 용량성 터치 패널의 제 1 바람직한 실시예를 도시한다. 용량성 터치 패널은 제어기(8)에 접속되고, 기판(2), 패터닝된 도전층(3) 및 커넥터(7)를 포함한다.
기판(2)은 전극 형성 영역(211)과 주변 영역(212)으로 분할되는 패턴 형성 기판(21)을 갖는다. 주변 영역(212)은 전극 형성 영역(211)을 둘러싸고, 전극 형성 영역(211)의 하부 측면에 인접하는 본딩 구역(213)을 갖는다.
패터닝된 도전층(3)은 패턴 형성 기판(21) 상에 형성되고, 전극 형성 영역(211) 상에 형성되고 제 1 방향(Y)으로 정렬되는 복수의 제 1 전극 유닛(31), 전극 형성 영역(211) 상에 형성되고 제 1 방향(Y)을 가로지르는 제 2 방향(X)으로 정렬되는 복수의 제 2 전극 유닛(32), 복수의 이격된 제 1 도전성 라인(33), 복수의 이격된 제 2 도전성 라인(34) 및 복수의 도전성 상호접속 라인(35)을 포함한다. 전체 패터닝된 도전층(3)은 패턴 형성 표면(21) 상에 직접 성장되거나, 다른 기판(도시 생략)에서 패턴 형성 표면(21)으로 이동될 수 있다.
제 1 전극 유닛(31)의 각각은 제 2 방향(X)으로 정렬되는 복수의 제 1 전극(311)을 포함한다. 제 2 전극 유닛(32)의 각각은 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함한다. 제 2 전극 유닛(32) 중 인접하는 2 개의 제 2 전극 유닛(32)의 제 2 전극(321)은 협력하여 그들 사이에 채널(6)을 규정한다. 제 2 전극 유닛(32)의 제 2 전극(321)에 의해 규정된 채널(6)은 제 1 방향(Y)으로 전극 형성 영역(211)의 상부 측면(본 명세서에서 일 측면으로도 지칭됨)에서 전극 형성 영역(211)의 하부 측면(본 명세서에서 대향 측면으로도 지칭됨)까지 연장된다. 제 1 전극 유닛(31)의 각각의 제 1 전극(311)은 채널(6) 내에 각각 배치된다.
제 1 전극 유닛(31)은 제 2 전극 유닛(32)에 용량성으로 결합되어, 전극 형성 영역(211) 내에 2 차원으로 배열된 복수의 용량성 감지 유닛(5)을 형성한다. 용량성 감지 유닛(5)의 각각은 제 1 전극(311) 중 2 개의 인접하는 제 1 전극 및 이에 인접하는 제 2 전극(321) 중 2 개의 제 2 전극을 포함한다. 용량성 감지 유닛(5)의 각각에 의해 생성된 전계는 도 3에 화살표로 표시된다.
제 1 도전성 라인(33)의 각각은 제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 각각에 접속되고, 제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 각각으로부터 주변 영역(212)으로 연장된다. 각각 본딩 구역(213)에 인접하는 전극 형성 영역(211)의 하부 측면에 배치되는 제 1 전극(311)의 각각으로부터 연장되는 제 1 도전성 라인(33) 중 몇몇은 전극 형성 영역(211)의 외부에 배치되지만, 제 1 도전성 라인(33)의 나머지의 각각은 제 1 전극(311)의 각각으로부터 제 1 전극(311)의 각각이 배치되는 채널(6)로 연장된다. 또한, 제 1 도전성 라인(33)은 커넥터(7)에 전기적으로 본딩하는 본딩 구역(213)에서 수렴한다.
제 2 도전성 라인(34)은 각각 제 2 전극 유닛(32)으로부터 주변 영역(212)까지 연장된다. 특히, 제 2 도전성 라인(34)의 각각은 본딩 구역(213)에 인접하는 전극 형성 영역(211)의 하부 측면에 배치되는 제 2 전극 유닛(32)의 각각의 제 2 전극(321)의 각각에 접속된다. 또한, 제 2 도전성 라인(34)은 커넥터(7)에 전기적으로 본딩하는 본딩 구역(213)에서 수렴하고, 제 1 도전성 라인(33)과 교차하지 않는다.
본 명세서에서 충족되어야만 하는 용량성 터치 패널의 중요한 광학 품질이 제 1 및 제 2 전극 유닛(31, 32)과 제 1 및 제 2 도전성 라인(33, 34)은 실질적으로 보이지 않는다는 것임을 알아야 한다. 그러므로, 제 1 및 제 2 전극 유닛(31, 32)과 제 1 및 제 2 도전성 라인(33, 34)은 비가시성을 달성하는 초박막 ITO(Indium Tin Oxide)로 형성될 수 있다. 그러나, ITO 층의 층 두께와 ITO 층의 전기적 저항력 간의 반비례 관계가 존재하고(즉, ITO 층의 층 두께가 얇을수록 ITO 층의 전기적 저항력이 커짐), 제 1 및 제 2 도전성 라인(33, 34)이 비교적 길기 때문에, 전기적 저항력을 감소시키기 위해, 제 1 및 제 2 도전성 라인(33, 34)과 종래의 설계에서 제 1 및 제 2 도전성 라인(33, 34)의 일부분에 대한 재료로서 사용되는 금속을 단축시키는 절연 층(들) 및 비아가 필요하다. 이를테면, 미국 특허 공개 번호 제2008/0246496호에 개시된 전술한 종래의 용량성 터치 패널은 (ITO로 제조된) 도전성 라인의 일부와 활성 영역의 외부(즉, 전극 형성 영역 내)의 (금속으로 제조된) 도전성 라인의 나머지 부분을 접속시키기 위해 기판 상에 형성된 적어도 하나의 절연 층 및 비아를 갖는다. 이와 같이, 전술한 종래의 용량성 터치 패널의 제 1 및 제 2 도전성 라인은 서로 교차하게 된다. 본 발명의 바람직한 실시예에서, 제 1 및 제 2 도전성 라인(33, 34)의 ITO 층은 IC(집적 회로)의 RC 요구조건을 만족시키도록 낮은 저항을 얻고, 제 1 및 제 2 도전성 라인(33, 34)이 서로 교차하지 않는 방식으로 제 1 및 제 2 도전성 라인(33, 34)이 제 1 및 제 2 전극(311, 321)으로부터 본딩 구역(213)까지 연장되게 하기에 충분히 두껍다. 이와 달리, 제 1 및 제 2 도전성 라인(33, 34)은 라인 폭이 30 ㎛ 미만으로 거의 보이지 않는 상당히 얇은 금속 라인을 사용하여 제조될 수도 있다. 만일 ITO가 도전성 라인 재료 또는 전극 재료로서 사용되면, IC에 대한 RC 요구조건을 만족시키기 위해 ITO 층 두께는 3˝용량성 터치 패널인 경우에는 70 nm, 4˝ 이상의 용량성 터치 패널인 경우에는 200 nm보다 커야 한다. ITO가 청색 광 레짐(blue light regime)에서 흡수가 크고, ITO 층의 두께의 증가가 청색 광 레짐 내 흡수의 증가를 야기하므로, 이들 ITO 패턴의 가시성을 최소화하기 위해 ITO 층 상에 여분의 보상 또는 반사방지 층(들)이 형성되어야 한다.
상호접속 라인(35)의 각각은 제 2 전극 유닛(32)의 각각의 제 2 전극(321)의 2 개의 인접하는 제 2 전극(321)을 상호접속한다. 그러므로, 제 2 전극 유닛(32)의 각각의 제 2 전극(321)은 활성화될 때 동일한 전위를 갖는다.
플렉시블 인쇄 회로 기판일 수 있는 커넥터(7)는 제 1 전극 유닛(31) 및 제 2 전극 유닛(32)을 제어기(8)에 전기적으로 접속하기 위해 기판(2)의 패턴 형성 표면(21)의 주변 영역(212)의 본딩 구역(213)에 본딩된다. 커넥터(7)는 본딩 표면(71), 본딩 표면(71)에 대향하는 접속 표면(72), 본딩 표면(71) 상에 형성된 복수의 이격된 제 1 도전성 핑거(73), 본딩 표면(71) 상에 형성된 복수의 이격된 제 2 도전성 핑거(74), 본딩 표면(71)과 접속 표면(72)을 관통하여 연장되는 복수의 비아 유닛(75), 및 접속 표면(72) 상에 형성된 복수의 이격된 도전성 링크 라인(76)을 갖는다.
제 1 도전성 핑거(73)는 제 1 도전성 라인(33)에 각각 본딩되어 이들 사이를 전기적으로 접속한다. 제 2 도전성 핑거(74)는 제 2 도전성 라인(34)에 각각 본딩되어 이들 사이를 전기적으로 접속한다.
각각의 비아 유닛(75)은 링크 라인(76)의 각 라인에 전기적으로 접속된 복수의 비아(751)을 갖는다. 각각의 비아 유닛(75)의 비아(751)의 각각은 제 1 도전성 핑거(73)의 각각의 핑거에 전기적으로 접속된다. 특히, 각각의 비아 유닛(75)의 비아(751)는 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)으로부터 연장되는 제 1 도전성 라인(33)에 본딩되는 제 1 도전성 핑거(73)에 전기적으로 접속된다. 따라서, 각각의 제 1 전극 유닛(31)의 제 1 전극(311)은 활성화될 때 동일한 전위를 갖는다.
기판(2)은 패턴 형성 표면(21)에 대향하는 후면(22)을 더 갖는다. 용량성 터치 패널은 LCD로부터 전자기 간섭(electromagnetic interference : EMI)을 차폐하기 위해 기판(2)의 후면(22) 상에 형성된 도전성 접지 층(9)을 더 포함한다.
기판(2)은 투명한 유전체 재료(예를 들어, 유리) 및 불투명한 유전체 재료 중 하나로부터 선택된 재료로 형성된다. 패터닝된 도전층(3) 및 접지 층(9)의 각각은 투명한 도전성 재료(예를 들어, ITO, IZO, 또는 AZO) 및 금속 재료(예를 들어, Ag) 중 하나로부터 선택된 재료의 적어도 하나의 필름으로 형성되며, 바람직하게는 3층 구조(예를 들어, ITO/Ag/ITO)를 갖는다.
도 4 및 도 5는 본 발명에 따른 용량성 터치 패널의 제 2 바람직한 실시예를 도시한다. 제 2 바람직한 실시예는 패터닝된 도전층(3) 및 커넥터(7)의 구조에 있어 제 1 바람직한 실시예와 상이하다.
이 실시예에서, 패터닝된 도전층(3)은 제 1 바람직한 실시예의 상호 접속 라인(35)을 포함하지 않으며, 커넥터(7)는 제 1 바람직한 실시예의 비아 유닛(75) 및 링크 라인(76)을 포함하지 않는다.
제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 각각은 제 2 전극 유닛(32)의 2개의 각각의 유닛의 제 2 전극(321)의 2개의 인접하는 전극 사이에 배치되어 이들과 정렬된다. 용량성 감지 유닛(5)의 각각은 제 1 전극(311)의 하나 및 이에 인접하는 제 2 전극(321)의 각각의 하나를 포함한다. 용량성 감지 유닛(5)의 각각에 의해 생성된 전계는 도 5에서 화살표로 표시된다.
제 1 도전성 라인(33)의 각각은 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)에 접속됨에 따라, 제 1 전극 유닛(31)의 각각의 제 1 전극(311)은 활성화될 때 동일한 전위를 갖는다.
제 2 도전성 라인(34)의 각각은 제 2 전극 유닛(32)의 각각의 유닛의 제 2 전극(321)에 접속됨에 따라, 제 2 전극 유닛(32)의 각각의 제 2 전극(321)은 활성화될 때 동일한 전위를 갖는다.
도 6은 본 발명에 따른 용량성 터치 패널의 제 3 바람직한 실시예를 도시한다. 제 3 바람직한 실시예는 패터닝된 도전층(3)의 구조에 있어 제 1 바람직한 실시예와 상이하다.
이 실시예에서, 제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 각각은 제 2 전극 유닛(32)의 각각의 유닛의 제 2 전극(321)의 2개의 인접하는 전극 사이에 배치되어 이들과 정렬된다. 용량성 감지 유닛(5)의 각각은 제 1 전극(311)의 하나 및 이에 인접하는 제 2 전극(321)의 각각의 하나를 포함한다.
제 1 전극(311) 및 제 2 전극(312)은 복수의 채널(6)을 협동적으로 정의하며, 이들의 각각은 전극 형성 영역(211)의 상부 측면으로부터 전극 형성 영역(211)의 하부 측면으로 제 1 방향(Y)으로 연장한다. 상호 접속 라인(35)의 각각은 제 2 전극 유닛(32)의 각각의 유닛의 제 2 전극(321)의 2개의 인접하는 전극을 상호 접속하며, 채널(6)의 중심 채널로 연장한다.
제 1 도전성 라인(33)은 전극 형성 영역(211)의 외부에 배치되며, 제 2 방향(X)으로 서로 대향하는 주변 영역(212)의 2개의 대양하는 측면에 인접하여 배치되는 제 1 전극(311)의 각각의 전극으로부터 연장한다.
패터닝된 도전층(3)은 복수의 도전성 제 1 접속 라인(36)을 더 포함하되, 이들의 각각은 채널(6)의 중심 채널의 좌측면(본 명세서에서 일 측면으로 또한 지칭됨)에 배치되는 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)의 2개의 인접하는 전극을 상호 접속하며, 복수의 도전성 제 1 접속 라인(37)을 더 포함하되, 이들의 각각은 채널(6)의 중심 채널의 우측면(본 명세서에서 다른 측면으로 또한 지칭됨)에 배치되는 제 1 전극 유닛(31)의 각각의 유닛의 제 1 전극(311)의 2개의 인접하는 전극을 상호 접속한다.
도 7은 본 발명에 따른 용량성 터치 패널의 제 4 바람직한 실시예를 도시한다. 제 4 바람직한 실시예는 다음과 같은 방식, 즉, a) 용량성 터치 패널이 다른 커넥터(7')를 더 포함하고, b) 기판(2)의 패턴 형성 표면(21)의 주변 영역(212)이 패턴 형성 표면(21)의 상부 측면에 인접하여 커넥터(7')에 본딩된 다른 본딩 구역(213')을 더 가지며, c) 패터닝된 도전층(3)이 복수의 제 3 도전성 라인(38)을 더 포함한다는 점에서, 제 1 바람직한 실시예와 상이하다.
이 실시예에서, 패턴 형성 표면(21)의 하측 절반에 배치된 제 1 도전성 라인(33)은 본딩 구역(213)에서 수렴하여 커넥터(7)를 통해 제어기(8)에 전기적으로 접속한다. 패턴 형성 표면(21)의 상측 절반에 배치된 제 1 도전성 라인(33)은 본딩 구역(213')에서 수렴하여 커넥터(7'), 패터닝된 도전층(3)의 제 3 접속 라인(38) 및 커넥터(7)를 통해 제어기(8)에 전기적으로 접속한다.
제 4 바람직한 실시예는 용량성 터치 패널의 크기가 클 때 바람직하며 다수의 제 1 도전성 라인(33)을 포함한다.
도 8은 본 발명에 따른 용량성 터치 패널의 제 5 바람직한 실시예를 도시한다. 제 5 바람직한 실시예는 제 2 전극 유닛(32)의 제 2 전극(321)에 의해 정의된 채널(6) 내에 배치된 복수의 더미 전극(39)을 더 포함한다는 점에서 제 1 바람직한 실시예와 상이하다.
이 실시예에서, 더미 전극(39)은 접지(도시되지 않음)에 접속될 수 있고, 레퍼런스 전극 또는 플로팅 전극(도시되지 않음)에 접속될 수 있거나, 또는 임의의 다른 구성요소와 전기적인 접속을 갖지 않을 수도 있다. 더미 전극(39)은 패터닝된 도전층(3) 상에 형성된 반사 방지 층(도시되지 않음)의 설계를 간략화하기 위해 제 1 전극(311), 제 2 전극(321) 및 채널(6) 간의 광 투과율의 차이를 감소시킬 수 있다. 바람직한 실시예는 패턴 형성 표면(21) 상에 더미 전극(39)을 또한 포함할 수 있다는 점에 주목해야 한다.
도 9는 본 발명에 따른 용량성 터치 패널의 제 6 바람직한 실시예를 도시한다. 제 6 바람직한 실시예는 패터닝된 도전층(3)의 구조에 있어 제 1 바람직한 실시예와 상이하다.
이 실시예에서, 패터닝된 도전층(3)은 상호 접속 라인(35)을 포함하지 않는다. 제 2 전극 유닛(32)의 각각은 가늘고 긴 바 형상을 갖는 단지 하나의 제 2 전극(321)을 포함한다. 제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 각각은 장방형 형상이다. 제 1 전극 유닛(31)의 각각의 제 1 전극(311)의 크기는 상이할 수 있으며, 전극 형성 영역(211)의 상부 측면으로부터 전극 형성 영역(211)의 하부 측면으로 제 1 방향(Y)을 따라 점진적으로 감소될 수 있음에 주목해야 한다. 용량성 감지 유닛(5)의 각각은 제 1 전극(311)의 각각의 하나 및 이에 인접하는 제 2 전극(321)의 각각의 하나를 포함한다.
도 10은 본 발명에 따른 용량성 터치 패널의 제 7 바람직한 실시예를 도시한다. 제 7 바람직한 실시예는 제 1 전극 유닛(311)의 제 1 전극(311)이 화살표(또는 오목 다각형) 형상을 갖는다는 점에서 제 6 바람직한 실시예와 상이하다.
도 11 내지 도 13은 본 발명에 따른 용량성 터치 패널의 제 8 바람직한 실시예를 도시한다. 제 8 바람직한 실시예는 컬러 픽셀 층(19) 및 LCD(도시되지 않음)의 TFT 어레이 패널(101)이 셀 내부 용량성 터치 패널의 제 1 바람직한 실시예의 용량성 터치 패널과 통합된다는 점에서 제 1 바람직한 실시예와 상이하다. 다른 실시예에서, 본 발명의 용량성 터치 패널은 OLED(organic light-emitting diode) 디스플레이의 컬러 픽셀 층, 또는 PDP(plasma display panel)의 컬러 픽셀 층 등과 통합될 수 있다. 컬러 픽셀 층(19)은 기판(2) 상에 배치되고, 컬러 픽셀 어레이(193)를 가지며, 이들의 각각은 컬러(예를 들어, 적색, 녹색 및 청색(RGB) 컬러)가 상이한 적어도 3개의 서브-픽셀 컬러 요소(191)를 포함한다. 픽셀(193)의 서브-픽셀 컬러 요소(191)는 그 중에서 그루브(190)의 네트워크를 협동적으로 정의한다. 컬러 픽셀 층(19)은 그루브(190)를 채우는 블랙 매트릭스(192)를 더 갖는다. 제 1 전극(311)의 각각은 복수의 제 1 도전성 트레이스(3111)로 형성된다. 제 2 전극(321)의 각각은 복수의 제 2 도전성 트레이스(3211)로 형성된다. 제 1 및 제 2 도전성 트레이스(3111, 3211)의 각각은 기판(2)에 대해 수직 방향으로 그루브(190)의 각각의 그루브의 세그먼트와 정렬된다. 제 1 전극(311)의 각각의 제 1 도전성 트레이스(3111)는 복수의 폐쇄 루프를 협동적으로 정의하며, 이들의 각각은 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싼다. 제 2 전극(321)의 각각의 제 2 도전성 트레이스(3211)는 복수의 폐쇄 루프를 협동적으로 정의하며, 이들의 각각은 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싼다. 제 1 및 제 2 전극(311, 321)의 각각의 제 1 및 제 2 도전성 트레이스(3111, 3211)는 바람직하게 금속 또는 ITO로 형성된다. 이 실시예에서, 컬러 픽셀 층(19)은 기판(2)의 패턴 형성 표면(21) 상에 형성되며, 제 1 및 제 2 도전성 트레이스(3111, 3211)의 각각은 블랙 매트릭스(192)에 의해 피복된다(간략화를 위해, 블랙 매트릭스(192)에 의해 피복된 제 1 전극(311) 중 하나의 제 1 도전성 트레이스(3111)만이 도 13에 도시되어 있음). 인듐 주석 산화물로 형성된 ITO 층(194)은 서브-픽셀 컬러 요소(191)를 피복한다. 제 1 바람직한 실시예의 접지 층(9)(도 2 참조)은 이 실시예에서 편광 필름(102)으로 대체된다는 점에 주목해야 한다. 액정 재료(100)는 ITO 층(194)과 TFT 어레이 패널(101) 사이에 배치된다. ITO 층(194)은 TFT 어레이 패널(101) 상에서 트랜지스터 및 캐패시터(도시되지 않음)에 대한 공통 전극으로서 기능하며, 용량성 터치 패널에 대한 EMI 차폐 층으로서 기능한다.
도 14는 본 발명에 따른 용량성 터치 패널의 제 9 바람직한 실시예를 도시한다. 제 9 바람직한 실시예는 컬러 픽셀 층(19)이 기판(2)의 후면(22) 상에 형성되고 편광 필름(102)이 제 1 및 제 2 도전성 트레이스(3111, 3211)를 피복한다는 점에서 제 8 바람직한 실시예와 상이하다(간략화를 위해 편광 필름(102)에 의해 피복된 제 1 도전성 트레이스(3111)만이 도시되어 있음).
도 15는 본 발명에 따른 용량성 터치 패널의 제 10 바람직한 실시예를 도시한다. 제 10 바람직한 실시예는 접지 층(9)(도 2 또한 참조)으로서 기능하는 제 2 ITO 층이 기판(2)의 후면(22) 상에 형성되고 컬러 픽셀 층(19)이 제 1 및 제 2 ITO 층(194, 9) 사이에 형성되어 배치된다는 점에서 제 9 바람직한 실시예와 상이하다.
도 16은 본 발명에 따른 용량성 터치 패널의 제 11 바람직한 실시예를 도시한다. 제 11 바람직한 실시예는 용량성 터치 패널이 절연 층(195) 및 제 2 ITO 층(196)을 더 포함한다는 점에서 제 8 바람직한 실시예와 상이하다. 절연 층(195)은 기판(2)의 패턴 형성 표면(21) 상에 형성되며 제 1 및 제 2 도전성 트레이스(3111, 3211)를 피복한다(절연 층(195)에 의해 피복된 제 1 도전성 트레이스(3111)만이 도시되어 있음). 제 2 ITO 층(196)은 절연 층(195) 상에 형성된다. 컬러 픽셀 층(19)은 제 1 및 제 2 ITO 층(194, 9) 사이에 형성되고 배치된다.
도 17은 본 발명에 따른 용량성 터치 패널의 제 12 바람직한 실시예를 도시한다. 제 12 바람직한 실시예는 컬러 픽셀 층(19)이 기판(2)의 패턴 형성 표면(21) 상에 형성되고 제 1 및 제 2 전극(311, 321)이 블랙 매트릭스(192) 상에서 감지 유닛(5)(도 3 참조)을 형성하기 위해 블랙 매트릭스(192) 상에 형성된다는 점에서 제 9 바람직한 실시예와 상이하다. 간결성을 위해 블랙 매트릭스(192) 상에 형성된 제 1 전극(311)의 제 1 도전성 트레이스(3111)만이 도 17에 도시되어 있음에 주목해야 한다. 이 실시예에서, 블랙 매트릭스(192)와 제 1 및 제 2 도전성 트레이스(3111, 3211)는 서브-픽셀 컬러 요소(191)에 매립된다(도 17에 제 1 도전성 트레이스(3111)만이 도시되어 있음). 이전의 실시예에서, 제 1 및 제 2 도전성 트레이스(3111, 3211)가 ITO로 형성될 때, 그 전기적 저항은 용량성 터치 패널의 크기 증가에 따라 크게 증가하여, 용량성 터치 패널의 크기를 제한하고, 전기적 저항을 감소시키기 위해 이들이 은 또는 구리와 같은 금속으로 형성될 때, 제 1 및 제 2 도전성 트레이스(3111, 3211)에 의해 야기된 바람직하지 않은 반사가 사용자에 의해 관측될 수 있어, 디스플레이 품질이 불량해진다. 이 바람직한 실시예에서, 제 1 및 제 2 도전성 트레이스(3111, 3211)는 블랙 매트릭스(192) 뒤에서 감추어져, 제 1 및 제 2 도전성 트레이스(3111, 3211)에 대한 재료로서 금속의 사용을 허용한다. 따라서, 이 바람직한 실시예에 의해 우수한 디스플레이 품질을 갖는 큰 스케일의 용량성 터치 패널이 실현될 수 있다.
도 18은 본 발명에 따른 용량성 터치 패널의 제 13 바람직한 실시예를 도시한다. 제 13 바람직한 실시예는 제 1 및 제 2 핑거(73', 74'), 링크 라인(76') 및 비아 유닛(75')이 제 2 기판(70) 상에 또는 제 2 기판(70) 내에 형성된다는 점에서 제 1 바람직한 실시예와 상이하다. 제 2 기판(70)은 유리로 형성되고 이격되어 있으며, 제 1 기판(2)과 중첩하고, 대향하는 제 1 및 제 2 표면(701, 702)을 갖는다. 제 1 표면(701)은 제 1 및 제 2 핑거(73', 74')로 형성된다. 제 1 및 제 2 핑거(73', 74')는 은 페이스트 또는 이방성 도전성 페이스트(도시되지 않음)를 통해 제 1 및 제 2 도전성 라인(33, 34)에 각각 접착 본딩된다. 제 2 표면(702)은 링크 라인(76')으로 형성된다. 비아 유닛(75')의 각각의 비아(751')의 각각은 제 1 및 제 2 표면(701, 702)을 관통하여 연장되며 제 1 도전성 라인(33)의 각각의 하나에 접속된다. 비아 유닛(75')의 각각의 비아(751')는 링크 라인(76')의 각각의 하나에 접속된다. 이 실시예에서, IC 제어기(8)는 유연성 있는 인쇄 회로 기판(7")에 본딩된다. 인쇄 회로 기판(7")은 IC 제어기(8)에 접속된 복수의 제 1 및 제 2 도전성 트레이스(77, 78)를 가지며 제 1 및 제 2 핑거(73', 74')에 각각 본딩된다.
제 1 도전성 라인(33) 및 제 2 도전성 라인(34)이 서로 교차하지 않는 구성을 이용함으로써, 본 발명의 용량성 터치 패널의 패터닝된 도전층(3)은 간단한 구조를 갖고, 단일의 포로리소그래픽 또는 다른 패터닝 단계를 이용하여 기판(2) 상에 직접 형성될 수 있으며, 이는 간단한 제조 공정 및 저 제조 비용을 초래한다.
본 발명은 가장 실용적이고 바람직한 실시예인 것으로 간주되는 것과 관련하여 기술되었으나, 본 발명은 개시된 실시예로 제한되지 않으며 가장 넓은 해석 및 균등한 구성의 사상과 범위 내에 포함된 각종 실시예를 포함하도록 의도됨을 이해할 것이다.
2 : 기판 3 : 패터닝된 도전층
7 : 커넥터 8 : 제어기

Claims (33)

  1. 용량성 터치 패널로서,
    전극 형성 영역(211)과 상기 전극 형성 영역(211)을 둘러싸며 본딩 구역(213)을 갖는 주변 영역(212)으로 분할되는 패턴 형성 표면(21)을 갖는 기판(2)과,
    상기 기판(2) 상에 배치되며 컬러 픽셀들(193)의 어레이를 갖는 컬러 픽셀층(19)―상기 컬러 픽셀들의 각각은 상이한 컬러를 갖는 적어도 세 개의 서브-픽셀 컬러 요소(191)를 포함함―과,
    상기 패턴 형성 표면(21) 상에 형성되며, 상기 전극 형성 영역(211) 상에 형성되며 제 1 방향(Y)으로 정렬되는 제 1 복수의 전극 유닛(31)과, 상기 전극 형성 영역(211) 상에 형성되며 상기 제 1 방향(Y)을 가로지르는 제 2 방향(X)으로 정렬되는 제 2 복수의 전극 유닛(32)과, 제 1 복수의 이격된 도전성 라인(33)과, 제 2 복수의 이격된 도전성 라인(34)을 포함하는 패터닝된 도전층(3)―상기 제 1 복수의 전극 유닛(31)은 복수의 2차원 배열 용량성 감지 유닛(5)을 상기 전극 형성 영역(211)에 형성하도록 상기 제 2 복수의 전극 유닛(32)에 용량성으로 결합되고, 상기 제 1 복수의 전극 유닛(31)의 각각은 상기 제 2 방향(X)으로 정렬되는 제 1 복수의 전극(311)을 포함함―을 포함하며,
    상기 제 1 복수의 이격된 도전성 라인(33)의 각각은 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나에 접속되고, 상기 패턴 형성 표면(21)을 따라 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나로부터 상기 주변 영역(212)으로 연장되고, 상기 제 1 복수의 이격된 도전성 라인(33)은 외부 커넥터(7)에 전기적으로 본딩하기 위한 상기 본딩 구역(213)에서 수렴하고,
    상기 제 2 복수의 이격된 도전성 라인(34)은 제각기 상기 패턴 형성 표면(21)을 따라 상기 제 2 복수의 전극 유닛(32)으로부터 상기 주변 영역(212)으로 연장되고, 상기 외부 커넥터(7)에 전기적으로 본딩하기 위한 상기 본딩 구역(213)에서 수렴하고 그리고 상기 제 1 복수의 이격된 도전성 라인(33)과는 교차하지 않는,
    용량성 터치 패널.
  2. 제 1 항에 있어서,
    상기 제 2 복수의 전극 유닛(32)은 제 2 전극(321)을 포함하며, 상기 제 2 복수의 전극 유닛(32) 중 인접하는 두 개의 전극 유닛의 상기 제 2 전극(321)은 협력적으로 그 사이의 채널을 규정하며, 상기 채널(6)은 상기 전극 형성 표면(211)의 한 측면으로부터 상기 전극 형성 표면(211)의 대향 측면으로의 제 1 방향(Y)으로 연장되며, 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)은 제각기 상기 제 2 복수의 전극 유닛(32)의 상기 제 2 전극(321)에 의해 규정되는 상기 채널(6) 내에 배치되는,
    용량성 터치 패널.
  3. 제 2 항에 있어서,
    상기 본딩 구역(213)에 인접하는 상기 전극 형성 영역(211)의 상기 대향 측면에 배치되는 상기 제 1 복수의 전극(311)의 각각으로부터 제각기 연장되는 상기 제 1 복수의 이격된 도전성 라인(33)의 일부는 상기 전극 형성 영역(211)의 외부에 배치되지만, 상기 제 1 복수의 이격된 도전성 라인(33)의 나머지 각각은 상기 제 1 복수의 전극(311)의 각각으로부터 상기 제 1 복수의 전극(311)의 각각이 배치되는 상기 채널(6) 내로 상기 채널(6)을 관통하여 연장되는,
    용량성 터치 패널.
  4. 제 1 항에 있어서,
    상기 제 2 복수의 전극 유닛(32)의 각각은 상기 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함하며, 상기 패터닝된 도전층(3)은 복수의 상호접속 도전성 라인(35)을 더 포함하며, 복수의 상호 접속 도전성 라인(35)의 각각은 상기 제 2 복수의 전극 유닛(32)의 각각의 상기 제 2 전극(321) 중 인접하는 두 개의 전극을 상호 접속하는,
    용량성 터치 패널.
  5. 제 4 항에 있어서,
    상기 제 2 복수의 전극 유닛(32) 중 인접하는 두 개의 전극 유닛의 상기 제 2 전극(321)은 협력하여 그 사이에 채널(6)을 규정하고, 상기 채널(6)은 상기 전극 형성 영역(211)의 한 측면으로부터 상기 전극 형성 영역(211)의 대향 측면으로의 상기 제 1 방향(Y)으로 연장되며, 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)은 제각기 상기 제 2 복수의 전극 유닛(32)의 상기 제 2 전극(321)에 의해 규정되는 상기 채널(6) 내에 배치되는,
    용량성 터치 패널.
  6. 제 5 항에 있어서,
    상기 본딩 구역(213)에 인접하는 상기 전극 형성 영역(211)의 상기 대향 측면에 배치되는 상기 제 1 복수의 전극(311)의 각각으로부터 제각기 연장되는 상기 제 1 복수의 이격된 도전성 라인(33)의 일부는 상기 전극 형성 영역(211)의 외부에 배치되지만, 상기 제 1 복수의 이격된 도전성 라인(33)의 나머지 각각은 상기 제 1 복수의 전극(311)의 각각으로부터 상기 제 1 복수의 전극(311)의 각각이 배치되는 상기 채널(6) 내로 상기 채널(6)을 관통하여 연장되는,
    용량성 터치 패널.
  7. 제 1 항에 있어서,
    상기 제 2 복수의 전극 유닛(32)의 각각은 상기 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함하며, 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)의 각각은 상기 제 2 복수의 전극 유닛(32)의 각각의 상기 제 2 전극(321) 중 인접하는 두 개의 전극 사이에 배치되며 그리고 상기 제 2 복수의 전극 유닛(32)의 각각의 상기 제 2 전극(321) 중 인접하는 두 개의 전극과 정렬되는,
    용량성 터치 패널.
  8. 제 7 항에 있어서,
    상기 제 1 복수의 전극(311) 및 상기 제 2 전극(321)은 협력하여 복수의 채널(6)을 규정하며, 상기 채널의 각각은 상기 전극 형성 영역(211)의 한 측면으로부터 상기 전극 형성 영역(211)의 대향 측면으로의 상기 제 1 방향(Y)으로 연장되며, 상기 패터닝된 도전층(3)은 복수의 상호 접속 도전성 라인(35)을 더 포함하며, 상기 복수의 상호 접속 도전성 라인(35)의 각각은 상기 제 2 복수의 전극 유닛(32)의 각각의 상기 제 2 전극(321)의 인접하는 두 개의 전극을 상호 접속하며, 상기 채널(6)의 한 채널 내로 연장되는,
    용량성 터치 패널.
  9. 제 8 항에 있어서,
    상기 제 1 복수의 이격된 도전성 라인(33)은 상기 전극 형성 영역(211)의 외부에 배치되며, 서로 대향되는 상기 주변 영역(212)의 두 개의 대향 측면에 대해 인접하게 배치된 상기 제 1 복수의 전극(311)의 각각으로부터 상기 제 2 방향(X)으로 연장되며, 상기 패터닝된 도전층(3)은 복수의 제 1 상호 접속 도전성 라인(36)과 복수의 제 2 상호 접속 도전성 라인(37)을 더 포함하며, 상기 복수의 제 1 상호 접속 도전성 라인(36)의 각각은 상기 채널(6) 중의 상기 하나의 채널의 한 측면에 배치되는 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)의 두 개의 인접하는 전극을 상호 접속하며, 상기 복수의 제 2 상호 접속 도전성 라인(37)의 각각은 상기 채널(6) 중의 상기 하나의 채널의 나머지 측면에 배치되는 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)의 두 개의 인접하는 전극을 상호 접속하는,
    용량성 터치 패널.
  10. 제 1 항에 있어서,
    상기 제 2 복수의 전극 유닛(32)의 각각은 상기 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함하며, 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)의 각각은 상기 제 2 복수의 전극 유닛(32) 중 두 개의 전극 유닛의 상기 제 2 전극(321)의 두 개의 인접 전극 사이에 배치되며, 그리고 상기 제 2 복수의 전극 유닛(32) 중 두 개의 전극 유닛의 상기 제 2 전극(321)의 두 개의 인접 전극과 정렬되며, 상기 제 1 복수의 이격된 도전성 라인(33)의 각각은 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)에 접속되며, 상기 제 2 복수의 이격된 도전성 라인(34)의 각각은 상기 제 2 복수의 전극 유닛(32)의 각각의 상기 제 2 전극(321)에 접속되는,
    용량성 터치 패널.
  11. 제 1 항에 있어서,
    상기 기판(2)은 상기 패턴 형성 표면(21)에 대향되는 후면(22)을 더 포함하며,
    상기 용량성 터치 패널은,
    상기 기판(2)의 상기 후면(22) 상에 형성된 도전성 접지층(9)을 더 포함하는,
    용량성 터치 패널.
  12. 제 1 항에 있어서,
    상기 픽셀(193)의 상기 서브-픽셀 컬러 요소(191)는 협력하여 그 사이에 그루브(grooves)(190)의 네트워크를 규정하며, 상기 컬러 픽셀층(19)은 상기 그루브(190)를 충진하는 블랙 매트릭스(192)를 더 포함하는,
    용량성 터치 패널.
  13. 제 12 항에 있어서,
    상기 제 1 복수의 전극(311)의 각각은 제 1 복수의 도전성 트레이스(3111)로 형성되며, 상기 제 2 복수의 전극 유닛(32)의 각각은 상기 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함하며, 상기 제 2 전극(321)의 각각은 제 2 복수의 도전성 트레이스(3211)로 형성되며, 상기 제 1 복수의 도전성 트레이스(3111) 및 상기 제 2 복수의 도전성 트레이스(3211)의 각각은 상기 기판(2)에 대해 법선 방향으로 상기 그루브(190)의 각각의 세그먼트와 정렬되는,
    용량성 터치 패널.
  14. 제 13 항에 있어서,
    상기 제 1 복수의 전극(311)의 각각의 상기 제 1 복수의 도전성 트레이스(3111)는 협력하여 복수의 폐쇄 루프를 규정하며, 상기 복수의 폐쇄 루프의 각각은 상기 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싸며, 상기 제 2 전극(321)의 각각의 상기 제 2 복수의 도전성 트레이스(3211)는 협력하여 복수의 폐쇄 루프를 규정하며, 상기 복수의 폐쇄 루프의 각각은 상기 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싸는,
    용량성 터치 패널.
  15. 제 13 항에 있어서,
    상기 컬러 픽셀층(19)은 상기 기판(2)의 상기 패턴 형성 표면(21) 상에 형성되며, 상기 제 1 복수의 도전성 트레이스(3111) 및 상기 제 2 복수의 도전성 트레이스(3211)의 각각은 상기 블랙 매트릭스(192)에 의해 피복되는,
    용량성 터치 패널.
  16. 제 15 항에 있어서,
    인듐 주석 산화물로 형성되며 상기 서브-픽셀 컬러 요소(191)를 피복하는 ITO층(194)을 더 포함하는,
    용량성 터치 패널.
  17. 제 13 항에 있어서,
    상기 기판(2)은 상기 패턴 형성 표면(21)에 대향되는 후면(22)을 더 가지며, 상기 컬러 픽셀층(19)은 상기 기판(2)의 상기 후면(22) 상에 형성되는,
    용량성 터치 패널.
  18. 제 17 항에 있어서,
    인듐 주석 산화물로 형성되며 상기 서브-픽셀 컬러 요소(191)를 피복하는 ITO 층(194)을 더 포함하는,
    용량성 터치 패널.
  19. 제 13 항에 있어서,
    인듐 주석 산화물로 형성되는 제 1 ITO 층(194) 및 제 2 ITO 층(9)을 더 포함하며, 상기 기판(2)은 상기 패턴 형성 표면(21)에 대향되는 후면(22)을 더 가지며, 상기 제 2 ITO 층(9)은 상기 기판(2)의 상기 후면(22) 상에 형성되며, 상기 컬러 픽셀층(19)은 상기 제 1 ITO 층(194) 및 상기 제 2 ITO 층(9) 상에 형성되고 그리고 상기 제 1 ITO 층(194)과 상기 제 2 ITO 층(9) 사이에 배치되는,
    용량성 터치 패널.
  20. 제 13 항에 있어서,
    인듐 주석 산화물로 형성된 제 1 ITO 층(194) 및 제 2 ITO 층(9)과 절연층(195)을 더 포함하되, 상기 절연층(195)은 상기 기판(2)의 상기 패턴 형성 표면(21) 상에 형성되며 상기 제 1 복수의 도전성 트레이스(3111) 및 상기 제 2 복수의 도전성 트레이스(3211)를 피복하며, 상기 제 2 ITO 층(9)은 상기 절연층(195) 상에 형성되며, 상기 컬러 픽셀층(19)은 상기 제 1 ITO 층(194) 및 상기 제 2 ITO 층(9) 상에 형성되며 그리고 상기 제 1 ITO 층(194) 및 상기 제 2 ITO 층(9) 사이에 배치되는,
    용량성 터치 패널.
  21. 제어기에 접속되도록 적응되는 용량성 터치 패널로서,
    전극 형성 영역(211)과 상기 전극 형성 영역(211)을 둘러싸며 본딩 구역(213)을 갖는 주변 영역(212)으로 분할되는 패턴 형성 표면(21)을 갖는 기판(2)과,
    상기 기판(2) 상에 배치되며 컬러 픽셀들(193)의 어레이를 갖는 컬러 픽셀층(19)―상기 컬러 픽셀들의 각각은 상이한 컬러를 갖는 적어도 세 개의 서브-픽셀 컬러 요소(191)를 포함함―과,
    상기 패턴 형성 표면(21) 상에 형성되며, 상기 전극 형성 영역(211) 상에 형성되는 제 1 복수의 전극 유닛(31)과, 상기 전극 형성 영역(211) 상에 형성되는 제 2 복수의 전극 유닛(32)과, 제 1 복수의 이격된 도전성 라인(33)과, 제 2 복수의 이격된 도전성 라인(34)을 포함하는 패터닝된 도전층(3)―상기 제 1 복수의 전극 유닛(31)은 복수의 2차원 배열 용량성 감지 유닛(5)을 상기 전극 형성 영역(211)에 형성하도록 상기 제 2 복수의 전극 유닛(32)에 용량성으로 결합되고, 상기 제 1 복수의 전극 유닛(31)의 각각은 제 1 복수의 전극(311)을 포함함―과,
    상기 기판(2)의 상기 패턴 형성 표면(21)의 상기 주변 영역(212)의 상기 본딩 구역(213)에 본딩되어, 상기 제 1 복수의 전극 유닛(21) 및 상기 제 2 복수의 전극 유닛(32)을 상기 제어기에 전기적으로 접속하는 커넥터(7)―상기 커넥터는 제 1 복수의 이격된 도전성 핑거(73) 및 제 2 복수의 이격된 도전성 핑거(74)를 가짐―를 포함하며,
    상기 제 1 복수의 이격된 도전성 라인(33)의 각각은 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나에 접속되고, 상기 패턴 형성 표면(21)을 따라 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나로부터 상기 주변 영역(212)으로 연장되고, 상기 제 1 복수의 이격된 도전성 라인(33)은 제각기 상기 제 1 복수의 이격된 도전성 핑거(73)에 전기적으로 접속하도록 상기 본딩 구역(213)에서 수렴하고,
    상기 제 2 복수의 이격된 도전성 라인(34)은 제각기, 상기 패턴 형성 표면(21)을 따라 상기 제 2 복수의 전극 유닛(32)으로부터 상기 주변 영역(212)으로 연장되고, 상기 제 1 복수의 이격된 도전성 라인(33)과는 교차하지 않으며, 그리고 상기 제 2 복수의 이격된 도전성 핑거(74)에 전기적으로 접속하도록 상기 본딩 구역(213)에서 수렴하는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  22. 제 21 항에 있어서,
    상기 제 1 복수의 이격된 도전성 라인(33)은 제각기 상기 제 1 복수의 전극 유닛(31)의 상기 제 1 복수의 전극(311)에 접속되고 상기 제 1 복수의 전극 유닛(31)의 상기 제 1 복수의 전극(311)으로부터 연장되며, 상기 커넥터(7)는 본딩 표면(71)과 상기 본딩 표면(71)에 대향되는 접속 표면(72)을 더 가지며, 상기 제 1 복수의 이격된 도전성 핑거(73) 및 상기 제 2 복수의 이격된 도전성 핑거(74)는 상기 본딩 표면(71) 상에 형성되며, 상기 커넥터(7)는 상기 본딩 표면(71) 및 상기 접속 표면(72)을 관통하여 연장되는 복수의 비아 유닛(75)과, 상기 접속 표면(72) 상에 형성되는 복수의 이격된 도전성 링크 라인(76)을 더 가지며, 상기 비아 유닛(75)의 각각은 상기 복수의 이격된 도전성 링크 라인(76)의 각각에 전기적으로 접속되는 복수의 비아(751)를 가지며, 상기 비아 유닛(75)의 상기 비아(751)의 각각은 상기 제 1 복수의 이격된 도전성 핑거(73)의 각각에 전기적으로 접속되며, 상기 제 1 복수의 이격된 도전성 핑거(73)의 각각은 상기 제 1 복수의 이격된 도전성 라인(33)의 각각에 본딩되며, 상기 제 2 복수의 이격된 도전성 라인(34)의 각각은 상기 제 2 복수의 이격된 도전성 핑거(74)의 각각에 본딩되는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  23. 제 22 항에 있어서,
    상기 제 2 복수의 전극 유닛(32)의 각각은 제 2 전극을 포함하며, 상기 제 2 복수의 전극 유닛(32) 중 두 개의 인접하는 유닛의 상기 제 2 전극(321)은 협력하여 그 사이에 채널(6)을 규정하고, 상기 채널(6)은 상기 전극 형성 영역(211)의 한 측면으로부터 상기 전극 형성 영역(211)의 대향 측면으로 연장되며, 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311)은 상기 제 2 복수의 전극 유닛(32)의 상기 제 2 전극(321)에 의해 규정되는 상기 채널(6) 내에 제각기 배치되는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  24. 제 22 항에 있어서,
    상기 본딩 구역(213)에 인접하는 상기 전극 형성 영역(211)의 상기 대향 측면에 배치되는 상기 제 1 복수의 전극(311)의 각각으로부터 제각기 연장되는 상기 제 1 복수의 이격된 도전성 라인(33)의 일부는 상기 전극 형성 영역(211)의 외부에 배치되지만, 상기 제 1 복수의 이격된 도전성 라인(33)의 나머지 각각은 상기 제 1 복수의 전극(311)의 각각으로부터 상기 제 1 복수의 전극(311)의 각각이 배치되는 상기 채널(6) 내로 상기 채널(6)을 관통하여 연장되는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  25. 제 21 항에 있어서,
    상기 기판(2)은 상기 패턴 형성 표면(21)에 대향되는 후면(22)을 더 포함하며,
    상기 용량성 터치 패널은,
    상기 기판(2)의 상기 후면(22) 상에 형성된 도전성 접지층(9)을 더 포함하는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  26. 제 21 항에 있어서,
    상기 픽셀의 상기 서브-픽셀 컬러 요소(191)는 협력하여 그 사이에 그루브(190)의 네트워크를 규정하며, 상기 컬러 픽셀층(19)은 상기 그루브(190)를 충진하는 블랙 매트릭스(192)를 더 포함하는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  27. 제 26 항에 있어서,
    상기 제 1 복수의 전극(311)의 각각은 제 1 복수의 도전성 트레이스(3111)로 형성되며, 상기 제 2 복수의 전극 유닛(32)의 각각은 상기 제 1 방향(Y)으로 정렬되는 복수의 제 2 전극(321)을 포함하며, 상기 제 2 전극(321)의 각각은 제 2 복수의 도전성 트레이스(3211)로 형성되며, 상기 제 1 복수의 도전성 트레이스(3111) 및 상기 제 2 복수의 도전성 트레이스(3211)의 각각은 상기 기판(2)에 대해 법선 방향으로 상기 그루브(190)의 각각의 세그먼트와 정렬되는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  28. 제 27 항에 있어서,
    상기 제 1 복수의 전극(311)의 각각의 상기 제 1 복수의 도전성 트레이스(3111)는 협력하여 복수의 폐쇄 루프를 규정하며, 상기 복수의 폐쇄 루프의 각각은 상기 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싸며, 상기 제 2 전극(321)의 각각의 상기 제 2 복수의 도전성 트레이스(3211)는 협력하여 복수의 폐쇄 루프를 규정하며, 상기 복수의 폐쇄 루프의 각각은 상기 서브-픽셀 컬러 요소(191)의 적어도 하나를 둘러싸는,
    제어기에 접속되도록 적응되는 용량성 터치 패널.
  29. 용량성 터치 패널로서,
    기판(2)과,
    상기 기판(2) 상에 형성되며 컬러 픽셀들(193)의 어레이를 포함하는 컬러 픽셀층(19)―상기 컬러 픽셀들의 각각은 상이한 컬러의 적어도 세 개의 서브-픽셀 컬러 요소(191)를 포함하며, 상기 픽셀의 상기 서브-픽셀 컬러 요소(191)는 협력하여 그 사이에 그루브(190)의 네트워크를 규정하며, 상기 컬러 픽셀층(19)은 상기 그루브(190)를 충진하는 블랙 매트릭스(192)를 더 가짐―과,
    제 1 방향(Y)으로 정렬되는 제 1 복수의 전극 유닛(31)과, 상기 제 1 방향(Y)을 가로지르는 제 2 방향(X)으로 정렬되는 제 2 복수의 전극 유닛(32)을 포함하는 패터닝된 도전층(3)을 포함하며,
    상기 제 1 복수의 전극 유닛(31)의 각각은 상기 블랙 매트릭스(192) 상에 형성되는 제 1 복수의 전극(311)을 포함하며, 상기 제 2 복수의 전극 유닛(32)의 각각은 상기 블랙 매트릭스(192) 상에 형성되는 복수의 제 2 전극(321)을 포함하며, 상기 제 1 복수의 전극 유닛(31)은 상기 블랙 매트릭스(192) 상에 복수의 2차원 배열된 용량성 감지 유닛(5)을 형성하도록 상기 제 2 복수의 전극 유닛(32)에 용량성으로 결합되는,
    용량성 터치 패널.
  30. 제 29 항에 있어서,
    상기 제 1 복수의 전극(311)의 각각은 제 1 복수의 도전성 트레이스(3111)를 가지며, 상기 제 2 전극(321)의 각각은 제 2 복수의 도전성 트레이스(3211)를 가지며, 상기 블랙 매트릭스(192)와 상기 제 1 복수의 도전성 트레이스(3111) 및 상기 제 2 복수의 도전성 트레이스(3211)는 상기 픽셀의 상기 서브-픽셀 컬러 요소(191) 내에 매립되며, 상기 용량성 터치 패널은 상기 픽셀의 상기 서브-픽셀 컬러 요소(191) 상에 형성되는 인듐 주석 산화물의 ITO 층(194)을 더 포함하는,
    용량성 터치 패널.
  31. 용량성 터치 패널로서,
    전극 형성 영역(211)과 상기 전극 형성 영역(211)을 둘러싸며 본딩 구역(213)을 갖는 주변 영역(212)으로 분할되는 패턴 형성 표면(21)을 갖는 제 1 기판(2)과,
    상기 패턴 형성 표면(21) 상에 형성되며, 상기 패턴 형성 영역(211) 상에 형성되는 제 1 복수의 전극 유닛(31)과, 상기 전극 형성 영역(211) 상에 형성되는 제 2 복수의 전극 유닛(32)과, 제 1 복수의 이격된 도전성 라인(33)과, 제 2 복수의 이격된 도전성 라인(34)을 포함하는 패터닝된 도전층(3)―상기 제 1 복수의 전극 유닛(31)은 복수의 2차원 배열 용량성 감지 유닛(5)을 상기 전극 형성 영역(211)에 형성하도록 상기 제 2 복수의 전극 유닛(32)에 용량성으로 결합되고, 상기 제 1 복수의 전극 유닛(31)의 각각은 제 1 복수의 전극(311)을 포함하며, 상기 제 1 복수의 이격된 도전성 라인(33)의 각각은 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나에 접속되고, 상기 패턴 형성 표면(21)을 따라 상기 제 1 복수의 전극 유닛(31)의 각각의 상기 제 1 복수의 전극(311) 중의 적어도 하나로부터 상기 주변 영역(212)의 상기 본딩 구역(213) 내로 연장되고, 상기 제 2 복수의 이격된 도전성 라인(34)은 제각기 상기 패턴 형성 표면(21)을 따라 상기 제 2 복수의 전극 유닛(32)으로부터 상기 주변 영역(212)의 상기 본딩 구역(213) 내로 연장되고, 그리고 상기 제 1 복수의 이격된 도전성 라인(33)과는 교차하지 않음―과,
    상기 제 1 기판(2)과는 이격되고 상기 제 1 기판(2)과 중첩하며 대향되는 제 1 표면(701) 및 제 2 표면(702)을 갖는 제 2 기판(70)―상기 제 1 표면(701)은 제 1 복수의 이격된 도전성 핑거(73') 및 제 2 복수의 이격된 도전성 핑거(74')와 함께 형성되며, 상기 제 1 복수의 이격된 도전성 핑거(73') 및 상기 제 2 복수의 이격된 도전성 핑거(74')는 제각기, 상기 제 1 복수의 이격된 도전성 라인(33) 및 상기 제 2 복수의 이격된 도전성 라인(34)에 접착가능하게 본딩되며, 상기 제 2 표면(702)은 복수의 도전성 링크 라인(76')과 함께 형성되며, 상기 제 2 기판(70)은 복수의 비아 유닛(75')과 함께 형성되며, 상기 복수의 비아 유닛(75')의 각각은 상기 제 1 기판(701) 및 상기 제 2 기판(702)을 관통하여 연장되며 상기 복수의 도전성 링크 라인(76')의 각각과 상기 제 1 복수의 이격된 도전성 라인(33)의 각각에 전기적으로 접속되는 복수의 비아(751')를 포함함―을 포함하는
    용량성 터치 패널.
  32. 제 31 항에 있어서,
    상기 제 1 기판(2)과 상기 제 2 기판(70)은 유리로 형성되는,
    용량성 터치 패널.
  33. 제 31 항에 있어서,
    상기 제 1 복수의 이격된 도전성 핑거(73') 및 상기 제 2 복수의 이격된 도전성 핑거(74')에 접속된 제 1 복수의 도전성 트레이스(77) 및 제 2 복수의 도전성 트레이스(78)를 갖는 플렉시블 인쇄 회로 기판(7'')을 더 포함하는,
    용량성 터치 패널.
KR1020100015225A 2009-02-20 2010-02-19 용량성 터치 패널 KR20100095400A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098202527 2009-02-20
TW98202527U TWM374618U (en) 2009-02-20 2009-02-20 A capacitive touch panel includes a substrate and a patterned conductive layer formed on the substrate.

Publications (1)

Publication Number Publication Date
KR20100095400A true KR20100095400A (ko) 2010-08-30

Family

ID=42759121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100015225A KR20100095400A (ko) 2009-02-20 2010-02-19 용량성 터치 패널

Country Status (2)

Country Link
JP (1) JP2010198615A (ko)
KR (1) KR20100095400A (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283657B1 (ko) * 2012-01-27 2013-07-08 주식회사 애트랩 단일 층의 정전용량 방식의 터치 스크린 패널
KR101339692B1 (ko) * 2012-05-25 2013-12-10 크루셜텍 (주) 그룹 식별을 이용한 터치 감지 장치 및 방법
WO2013187650A1 (ko) * 2012-06-15 2013-12-19 주식회사 실리콘웍스 터치 패널
KR101351541B1 (ko) * 2011-12-29 2014-01-15 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 터치 패널 및 그 제조 방법
KR101360804B1 (ko) * 2012-05-25 2014-02-11 크루셜텍 (주) 센서 패드 스크램블을 이용한 터치 감지 장치 및 방법
KR101444118B1 (ko) * 2012-05-29 2014-09-26 주식회사 아이피시티 개선된 원 레이어 정전식 터치 패널
KR101451295B1 (ko) * 2012-12-28 2014-10-16 주식회사 지니틱스 수직방향 갭과 수평방향 갭을 갖는 터치패널
KR101481526B1 (ko) * 2012-07-17 2015-01-13 전자부품연구원 듀얼 접속회로부를 갖는 단일막 터치 스크린 및 이를 포함하는 디스플레이
KR101490703B1 (ko) * 2012-06-20 2015-02-06 엘지디스플레이 주식회사 액정표시패널과 이를 이용한 액정표시장치
WO2015069048A1 (ko) * 2013-11-11 2015-05-14 주식회사 티메이 한 장의 필름을 이용한 터치 센서를 구현하는 터치 패널 및 제조 방법
US9703439B2 (en) 2014-12-26 2017-07-11 Lg Display Co., Ltd. Touch sensor integrated type display device
WO2018139815A1 (ko) * 2017-01-26 2018-08-02 주식회사 하이딥 복수의 압력을 감지할 수 있는 압력 감지부 및 이를 포함하는 터치 입력 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086644B1 (ko) 2010-10-19 2011-11-24 이노베이션 앤드 인피니티 글로벌 코포레이션 터치 패널의 금속 회로의 제조 방법 및 그 터치 패널
TWI511168B (zh) * 2011-03-28 2015-12-01 Lg Chemical Ltd 導電基板、觸控螢幕及包含其之顯示器
US9400576B2 (en) * 2011-07-19 2016-07-26 Apple Inc. Touch sensor arrangements for organic light-emitting diode displays
CN102981664B (zh) 2011-09-07 2016-10-05 宸鸿科技(厦门)有限公司 触控电极结构及其应用的触控面板
JP2015043112A (ja) * 2011-12-21 2015-03-05 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
JP5036913B1 (ja) * 2012-02-29 2012-09-26 アルプス電気株式会社 入力装置
US9436334B2 (en) * 2012-03-26 2016-09-06 Sharp Kabushiki Kaisha Touch panel substrate with floating electrode pattern
KR20130119762A (ko) * 2012-04-24 2013-11-01 삼성전기주식회사 터치패널
JPWO2014045601A1 (ja) * 2012-09-24 2016-08-18 パナソニックＩｐマネジメント株式会社 液晶表示装置
JP2014071734A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd カラーフィルタ一体型タッチパネルセンサ用基板、カラーフィルタ一体型タッチパネルセンサおよびカラーフィルタ一体型タッチパネルモジュール
CN103279245B (zh) * 2013-06-06 2017-03-15 敦泰电子有限公司 触控显示装置
WO2015056484A1 (ja) 2013-10-15 2015-04-23 シャープ株式会社 タッチパネル
JP6138059B2 (ja) * 2014-01-08 2017-05-31 グンゼ株式会社 タッチパネル
KR102126435B1 (ko) * 2014-02-11 2020-06-25 삼성디스플레이 주식회사 표시장치
KR101681806B1 (ko) * 2014-08-11 2016-12-02 엘지디스플레이 주식회사 터치센서 일체형 표시장치
US10296147B2 (en) 2015-02-02 2019-05-21 Samsung Display Co., Ltd. Touch screen and display device including the same
KR102381121B1 (ko) 2015-02-02 2022-04-01 삼성디스플레이 주식회사 터치패널 및 이를 포함하는 표시장치
JP2017076436A (ja) * 2017-01-04 2017-04-20 株式会社ジャパンディスプレイ 表示装置
JP2019079414A (ja) 2017-10-26 2019-05-23 三菱電機株式会社 外部回路基板、タッチパネルおよびタッチパネルを備えた表示装置
JP6947615B2 (ja) * 2017-11-30 2021-10-13 京セラ株式会社 表示装置
TWI704484B (zh) * 2019-07-31 2020-09-11 友達光電股份有限公司 觸控顯示裝置
CN112489586B (zh) * 2019-09-12 2022-10-21 群创光电股份有限公司 电子装置
CN111309193B (zh) * 2020-01-21 2023-09-29 鄂尔多斯市源盛光电有限责任公司 显示装置、触控显示面板、触控基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4332174B2 (ja) * 2006-12-01 2009-09-16 アルプス電気株式会社 入力装置及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351541B1 (ko) * 2011-12-29 2014-01-15 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 터치 패널 및 그 제조 방법
WO2013111974A1 (ko) * 2012-01-27 2013-08-01 주식회사 애트랩 단일 층의 정전용량 방식의 터치 스크린 패널
KR101283657B1 (ko) * 2012-01-27 2013-07-08 주식회사 애트랩 단일 층의 정전용량 방식의 터치 스크린 패널
KR101339692B1 (ko) * 2012-05-25 2013-12-10 크루셜텍 (주) 그룹 식별을 이용한 터치 감지 장치 및 방법
KR101360804B1 (ko) * 2012-05-25 2014-02-11 크루셜텍 (주) 센서 패드 스크램블을 이용한 터치 감지 장치 및 방법
KR101444118B1 (ko) * 2012-05-29 2014-09-26 주식회사 아이피시티 개선된 원 레이어 정전식 터치 패널
WO2013187650A1 (ko) * 2012-06-15 2013-12-19 주식회사 실리콘웍스 터치 패널
KR101471349B1 (ko) * 2012-06-15 2014-12-11 주식회사 실리콘웍스 터치 패널
KR101490703B1 (ko) * 2012-06-20 2015-02-06 엘지디스플레이 주식회사 액정표시패널과 이를 이용한 액정표시장치
KR101481526B1 (ko) * 2012-07-17 2015-01-13 전자부품연구원 듀얼 접속회로부를 갖는 단일막 터치 스크린 및 이를 포함하는 디스플레이
KR101451295B1 (ko) * 2012-12-28 2014-10-16 주식회사 지니틱스 수직방향 갭과 수평방향 갭을 갖는 터치패널
WO2015069048A1 (ko) * 2013-11-11 2015-05-14 주식회사 티메이 한 장의 필름을 이용한 터치 센서를 구현하는 터치 패널 및 제조 방법
US9703439B2 (en) 2014-12-26 2017-07-11 Lg Display Co., Ltd. Touch sensor integrated type display device
US10712878B2 (en) 2014-12-26 2020-07-14 Lg Display Co., Ltd. Touch sensor integrated type display device
WO2018139815A1 (ko) * 2017-01-26 2018-08-02 주식회사 하이딥 복수의 압력을 감지할 수 있는 압력 감지부 및 이를 포함하는 터치 입력 장치

Also Published As

Publication number Publication date
JP2010198615A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
KR20100095400A (ko) 용량성 터치 패널
US20100214247A1 (en) Capacitive Touch Panel
US20200174619A1 (en) Touch panel
US20100163394A1 (en) Capacitive Touch Panel
KR101274649B1 (ko) 터치 패널 일체형 액정 표시 장치 및 이의 제조 방법
US8717322B2 (en) Touch panel with shield electrode
KR101764415B1 (ko) 터치패널 일체형 평판표시장치
KR20160063540A (ko) 터치 센서를 포함하는 표시 장치 및 그 구동 방법
TWI526905B (zh) 觸控面板模組與具有觸控面板模組的觸控顯示裝置
US10496232B2 (en) Capacitive touch panel
CN110703941B (zh) 触控结构及其制备方法、触控基板、触控显示装置
US11294519B2 (en) Touch panel
CN110767681A (zh) 显示屏及显示终端
TWM494960U (zh) 元件基板與觸控顯示面板
US20220365651A1 (en) Input sensing unit and display device including the same
KR20200108148A (ko) 표시 장치
US11561634B2 (en) Display module, fabrication method thereof and display device
KR20210101359A (ko) 전자패널 및 이를 포함한 표시장치
US20160103509A1 (en) Touch display device
CN106802738B (zh) 一种触控面板及显示装置
KR102068169B1 (ko) 터치 스크린 장치
EP3958102B1 (en) Display device
WO2021019823A1 (ja) 透明電極部材、静電容量式センサおよび入出力装置
KR20230135213A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application