KR20200108148A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200108148A
KR20200108148A KR1020190025877A KR20190025877A KR20200108148A KR 20200108148 A KR20200108148 A KR 20200108148A KR 1020190025877 A KR1020190025877 A KR 1020190025877A KR 20190025877 A KR20190025877 A KR 20190025877A KR 20200108148 A KR20200108148 A KR 20200108148A
Authority
KR
South Korea
Prior art keywords
layer
touch
disposed
overcoat
conductive layer
Prior art date
Application number
KR1020190025877A
Other languages
English (en)
Inventor
이현범
정진환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190025877A priority Critical patent/KR20200108148A/ko
Priority to US16/715,768 priority patent/US11042237B2/en
Priority to CN202010107124.5A priority patent/CN111668256A/zh
Publication of KR20200108148A publication Critical patent/KR20200108148A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

터치 부재를 포함하는 표시 장치가 제공된다. 표시 장치는 기판, 기판 상에 배치된 제1 전극, 기판 상에 배치되고, 제1 전극을 노출하는 개구부를 포함하는 뱅크층, 뱅크층의 일부 영역 상에 배치된 스페이서, 뱅크층이 노출하는 제1 전극 상에 배치된 발광층, 뱅크층, 발광층 및 스페이서 상에 배치된 제2 전극, 제2 전극 상에 배치된 봉지층, 봉지층 상에 배치된 터치 부재, 터치 부재 상에 배치된 오버코트층을 포함하되, 스페이서가 배치된 영역 상의 오버코트층의 유전율은 스페이서가 배치되지 않은 영역 상의 오버코트층의 유전율보다 크다.

Description

표시 장치{Display device}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 터치 부재를 포함하는 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 태블릿 PC, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하여 표시하는 표시 패널 및 다양한 입력 장치를 포함한다.
최근에는 스마트 폰이나 태블릿 PC를 중심으로 터치 입력을 인식하는 터치 패널이 표시 장치에 많이 적용되고 있다. 터치 패널은 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출한다. 터치 패널은 복수의 감지 전극을 포함하는데, 감지 전극 주변의 커패시턴스에 따라 터치 감도가 달라질 수 있다. 예를 들어, 표시 패널 내부에 단차부가 존재하는 경우 커패시턴스가 영향을 받고, 그에 따라 영역별로 터치 감도의 편차가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 터치 감도의 편차를 줄일 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층, 상기 뱅크층의 일부 영역 상에 배치된 스페이서, 상기 뱅크층이 노출하는 상기 제1 전극 상에 배치된 발광층, 상기 뱅크층, 상기 발광층 및 상기 스페이서 상에 배치된 제2 전극, 상기 제2 전극 상에 배치된 봉지층, 상기 봉지층 상에 배치된 터치 부재, 상기 터치 부재 상에 배치된 오버코트층을 포함하되, 상기 스페이서가 배치된 영역 상의 상기 오버코트층의 유전율은 상기 스페이서가 배치되지 않은 영역 상의 상기 오버코트층의 유전율보다 크다.
상기 오버코트층은 제1 유전율을 갖는 제1 오버코트층 및 상기 제1 유전율보다 더 큰 제2 유전율을 가지며 상기 스페이서가 배치된 영역 상에 배치되는 제2 오버코트층을 포함할 수 있다.
상기 제1 오버코트층은 상기 제2 오버코트층과 접하고, 상기 제2 오버코트층과 두께 방향으로 실질적으로 비중첩할 수 있다.
상기 제1 오버코트층과 상기 제2 오버코트층의 상면 높이는 동일할 수 있다.
상기 터치 부재는 상기 뱅크층과 중첩하고 상기 개구부와 비중첩하는 터치 도전층을 포함할 수 있다.
상기 터치 도전층은 불투명한 금속을 포함할 수 있다.
상기 터치 도전층은 제1 터치 도전층 및 제2 터치 도전층을 포함하고, 상기 터치 부재는 상기 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치된 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치된 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치된 제2 터치 절연층을 포함할 수 있다.
상기 터치 부재는 메쉬 형상의 센서부를 포함하는 감지 전극을 포함할 수 있다.
상기 제2 오버코트층은 상기 스페이서에 중첩하는 상기 터치 도전층에 중첩하고, 상기 스페이서에 비중첩하는 상기 터치 도전층에 비중첩할 수 있다.
상기 터치 부재 상에 배치되고, 상기 뱅크층과 중접하는 차광 패턴을 더 포함하되, 상기 차광 패턴은 상기 터치 부재와 상기 오버코트층 사이에 배치될 수 있다.
상기 제2 오버코트층은 상기 차광 패턴 상에 배치되고, 상기 차광 패턴보다 작은 폭을 가질 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층, 상기 뱅크층의 일부 영역 상에 배치된 스페이서, 상기 뱅크층이 노출하는 상기 제1 전극 상에 배치된 발광층, 상기 뱅크층, 상기 발광층 및 상기 스페이서 상에 배치된 제2 전극, 상기 제2 전극 상에 배치된 봉지층, 상기 봉지층 상에 배치된 오버코트층, 및 상기 오버코트층 상에 배치된 터치 부재를 포함하되, 상기 스페이서가 배치된 영역 상의 상기 오버코트층의 유전율은 상기 스페이서가 배치되지 않은 영역 상의 상기 오버코트층의 유전율보다 작다.
상기 오버코트층은 제1 유전율을 갖는 제1 오버코트층 및 상기 제1 유전율보다 더 작은 제2 유전율을 가지며 상기 스페이서가 배치된 영역 상에 배치되는 제2 오버코트층을 포함할 수 있다.
상기 터치 부재는 상기 뱅크층과 중첩하고 상기 개구부와 비중첩하는 터치 도전층을 포함할 수 있다.
상기 터치 도전층은 불투명한 금속을 포함할 수 있다.
상기 터치 도전층은 제1 터치 도전층 및 제2 터치 도전층을 포함하고, 상기 터치 부재는 상기 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치된 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치된 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치된 제2 터치 절연층을 포함할 수 있다.
상기 터치 부재는 메쉬 형상의 센서부를 포함하는 감지 전극을 포함할 수 있다.
상기 제2 오버코트층은 상기 스페이서에 중첩하는 상기 터치 도전층에 중첩하고, 상기 스페이서에 비중첩하는 상기 터치 도전층에 비중첩할 수 있다.
상기 봉지층 상에 배치되고, 상기 뱅크층과 중접하는 차광 패턴을 더 포함하되, 상기 차광 패턴은 상기 봉지층과 상기 오버코트층 사이에 배치될 수 있다.
상기 제2 오버코트층은 상기 차광 패턴 상에 배치되고, 상기 차광 패턴보다 작은 폭을 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 스페이서에 의한 단차부가 형성되더라도 해당 영역에서의 터치 감도를 보상하여 터치 감도 편차를 줄일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 4는 다른 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 5는 일 실시예에 따른 터치 부재의 개략적인 평면 배치도이다.
도 6는 도 5의 터치 영역의 부분 확대도이다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 8은 일 실시예에 따른 표시부의 화소와 터치 부재의 메쉬형 패턴의 상대적인 배치 관계를 나타낸 배치도이다.
도 9는 도 8의 IX-IX'선을 따라 자른 단면도이다.
도 10 내지 도 15는 다양한 실시예들에 따른 표시 장치의 단면도들이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면 배치도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 부분 단면도이다.
실시예들에서, 제1 방향(DR1)과 제2 방향(DR2)은 서로 다른 방향으로 상호 교차한다. 도 1의 평면도에서는 설명의 편의상 세로 방향인 제1 방향(DR1)과 가로 방향인 제2 방향(DR2)이 정의되어 있다. 이하의 실시예들에서 제1 방향(DR1) 일측은 평면도상 상측 방향을, 제1 방향(DR1) 타측은 평면도상 하측 방향을, 제2 방향(DR2) 일측은 평면도상 우측 방향을 제2 방향(DR2) 타측은 평면도상 좌측 방향을 각각 지칭하는 것으로 한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 게임기, 디지털 카메라 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 예시된 활성 영역(AAR)의 형상은 모서리가 둥글고 제1 방향(DR1)이 제2 방향(DR2)보다 긴 직사각형이다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 제2 방향(DR2)이 제1 방향(DR1)보다 긴 직사각형 형상, 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 예컨대 활성 영역(AAR)의 상측변 부근이나, 좌우 측변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 복수의 화소를 포함할 수 있다. 복수의 화소는 행렬 방향으로 배열될 수 있다. 각 화소의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 각 화소는 발광 영역을 포함할 수 있다. 각 발광 영역은 화소의 형상과 동일할 수도 있지만, 상이할 수도 있다. 예를 들어, 화소의 형상이 직사각형 형상인 경우, 해당 화소의 발광 영역의 형상은 직사각형, 마름모, 육각형, 팔각형, 원형 등 다양한 형상을 가질 수 있다. 각 화소 및 발광 영역에 대한 구체적인 설명은 후술하기로 한다.
표시 장치(1)는 터치 입력을 감지하는 터치 부재를 더 포함할 수 있다. 터치 부재는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있지만, 표시 패널(10) 내부에 터치층의 형태로 제공될 수도 있다. 이하의 실시예에서는 터치 부재가 터치 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 구동칩(IC)이 배치될 수 있다. 구동칩(IC)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
표시 패널(10)의 서브 영역(SR) 단부에는 패드부가 배치될 수 있다. 패드부는 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드를 포함할 수 있다. 표시 패널(10)의 서브 영역(SR) 단부의 패드부에는 구동 기판(FPC)이 연결될 수 있다. 구동 기판(FPC)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 일 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 3을 참조하면, 표시 패널(10)은 기판(SUB) 상에 배치된 회로 구동층(DRL)을 포함할 수 있다. 회로 구동층(DRL)은 화소의 발광층(EML)을 구동하는 회로를 포함할 수 있다. 회로 구동층(DRL)은 복수의 박막 트랜지스터를 포함할 수 있다.
회로 구동층(DRL) 상부에는 발광층(EML)이 배치될 수 있다. 발광층(EML)은 유기 발광층을 포함할 수 있다. 발광층(EML)은 회로 구동층(DRL)에서 전달하는 구동 신호에 따라 다양한 휘도로 발광할 수 있다.
발광층(EML) 상부에는 봉지층(ENL)이 배치될 수 있다. 봉지층(ENL)은 무기막 또는 무기막과 유기막의 적층막을 포함할 수 있다. 다른 예로 봉지층(ENL)으로 글래스나 봉지 필름 등이 적용될 수도 있다.
봉지층(ENL) 상부에는 터치층(TSL)이 배치될 수 있다. 터치층(TSL)은 터치 입력을 인지하는 층으로서, 터치 부재의 기능을 수행할 수 있다. 터치층(TSL)은 복수의 감지 영역과 감지 전극들을 포함할 수 있다.
터치층(TSL) 상부에는 차광 패턴층(BML)이 배치될 수 있다. 차광 패턴층(BML)은 외광 반사를 줄이고, 반사 색감을 좋게 하는 역할을 할 수 있다.
차광 패턴층(BML) 상부에는 편광층(POL)이 배치될 수 있다. 편광층(POL)은 외광 반사를 줄이는 역할을 할 수 있다. 편광층(POL)은 점착층을 통해 차광 패턴층(BML) 상부에 부착될 수 있다. 편광층(POL)은 생략될 수도 있다.
편광층(POL) 상부에는 보호층(WDL)이 배치될 수 있다. 보호층(WDL)은 예컨대 윈도우 부재를 포함할 수 있다. 보호층(WDL)은 광학 투명 접착제 등에 의해 편광층(POL) 상에 부착될 수 있다.
도 4는 다른 실시예에 따른 표시 패널의 예시적인 적층 구조를 나타낸 개략적인 단면도이다.
도 4를 참조하면, 본 실시예에 따른 표시 패널(11)은 터치층(TSL)과 차광 패턴층(BML)의 적층 순서가 도 3의 실시예와 상이하다. 즉, 봉지층(ENL) 상부에 차광 패턴층(BML)이 배치되고, 차광 패턴층(BML) 상부에 터치층(TSL)이 배치된다. 편광층(POL)은 터치층 상부에 배치되거나 그에 부착될 수 있다.
본 실시예의 표시 패널(11)은 차광 패턴층(BML)이 터치층(TSL)의 하부에 배치됨에 따라 단차에 의한 터치 감도를 조절하는 방식이 도 3의 실시예와 차이가 있다. 이에 대한 구체적인 설명은 후술된다.
이하, 상술한 터치 부재에 대해 상세히 설명한다.
도 5는 일 실시예에 따른 터치 부재의 개략적인 평면 배치도이다.
도 5를 참조하면, 터치 부재는 활성 영역(AAR)에 위치하는 터치 영역과 비활성 영역(NAR)에 위치하는 비터치 영역을 포함할 수 있다. 도 5에서는 설명의 편의상 터치 부재의 전반적인 형상을 단순화하고, 비터치 영역을 상대적으로 넓게 도시하였지만, 터치 영역의 형상과 비터치 영역의 형상은 상술한 활성 영역(AAR) 및 비활성 영역(NAR)의 형상과 실질적으로 동일할 수 있다.
터치 부재의 터치 영역은 복수의 제1 감지 전극(IE1)(또는 제1 터치 전극) 및 복수의 제2 감지 전극(IE2)(또는 제2 터치 전극)을 포함할 수 있다. 제1 감지 전극(IE1)과 제2 감지 전극(IE2) 중 어느 하나는 구동 전극이고, 다른 하나는 센싱 전극일 수 있다. 본 실시예에서는 제1 감지 전극(IE1)이 구동 전극이고, 제2 감지 전극(IE2)이 센싱 전극인 경우를 예시한다.
제1 감지 전극(IE1)은 제1 방향(DR1)으로 연장될 수 있다. 제1 감지 전극(IE1)은 제1 방향(DR1)을 따라 배열된 복수의 제1 센서부(SP1) 및 인접한 제1 센서부(SP1)를 전기적으로 연결하는 제1 연결부(CP1)를 포함할 수 있다. 복수의 제1 감지 전극(IE1)은 제2 방향(DR2)으로 배열될 수 있다.
제2 감지 전극(IE2)은 제2 방향(DR2)으로 연장될 수 있다. 제2 감지 전극(IE2)은 제2 방향(DR2)으로 배열된 복수의 제2 센서부(SP2) 및 인접한 제2 센서부(SP2)를 전기적으로 연결하는 제2 연결부(CP2)를 포함할 수 있다. 복수의 제2 감지 전극(IE2)은 제1 방향(DR1)으로 배열될 수 있다.
도면에서는 4개의 제1 감지 전극(IE1)과 6개의 제2 감지 전극(IE2)이 배열된 경우를 예시하고 있지만, 제1 감지 전극(IE1)과 제2 감지 전극(IE2)의 수가 상기 예시된 바에 제한되지 않음은 자명하다.
적어도 일부의 제1 센서부(SP1) 및 제2 센서부(SP2)는 마름모 형상일 수 있다. 몇몇 제1 센서부(SP1) 및 제2 센서부(SP2)는 마름모 형상으로부터 잘린 도형 형상을 가질 수 있다. 예를 들어, 연장 방향 양 단부를 제외한 제1 센서부(SP1)들 및 제2 센서부(SP2)들은 모두 마름모 형상이고, 연장 방향 양 단부에 위치하는 제1 센서부(SP1)들 및 제2 센서부(SP2)들은 각각 마름모를 절반으로 절단한 삼각형 형상일 수 있다. 마름모 형상의 제1 센서부(SP1)들과 마름모 형상의 제2 센서부(SP2)들은 그 크기 및 형상이 실질적으로 서로 동일할 수 있다. 삼각형 형상의 제1 센서부(SP1)들과 삼각형 형상의 제2 센서부(SP2)들은 그 크기 및 형상이 실질적으로 서로 동일할 수 있다. 그러나, 실시예가 상기 예시된 것에 제한되는 것은 아니고, 제1 센서부(SP1)와 제2 센서부(SP2)의 형상 및 크기는 다양하게 변형 가능하다.
제1 감지 전극(IE1)의 제1 센서부(SP1)와 제2 감지 전극(IE2)의 제2 센서부(SP2)는 각각 면형 패턴 또는 메쉬형 패턴을 포함하여 이루어질 수 있다. 제1 센서부(SP1)와 제2 센서부(SP2)가 면형 패턴을 포함하여 이루어진 경우, 제1 센서부(SP1)와 제2 센서부(SP2)는 투명한 도전층으로 이루어질 수 있다. 제1 센서부(SP1)와 제2 센서부(SP2)가 도 6 및 도 8 등에 예시된 바와 같이 비발광 영역을 따라 배치된 메쉬형 패턴을 포함하여 이루어진 경우, 불투명한 저저항 금속을 적용하더라도 발광된 빛의 진행을 방해하지 않을 수 있다. 이하에서는 제1 센서부(SP1)와 제2 센서부(SP2)가 각각 메쉬형 패턴을 포함하여 이루어진 경우를 예로 하여 설명하지만, 이에 제한되는 것은 아니다.
제1 연결부(CP1)는 이웃하는 제1 센서부(SP1)들의 마름모 또는 삼각형의 모서리 부위를 연결할 수 있다. 제2 연결부(CP2)는 이웃하는 제2 센서부(SP2)들의 마름모 또는 삼각형의 모서리 부위를 연결할 수 있다. 제1 연결부(CP1)와 제2 연결부(CP2)의 폭은 제1 센서부(SP1)와 제2 센서부(SP2)의 폭보다 작을 수 있다.
제1 감지 전극(IE1)과 제2 감지 전극(IE2)은 절연되어 교차할 수 있다. 서로 교차하는 영역에서 다른 층에 위치하는 도전층을 통해 연결됨으로써 제1 감지 전극(IE1)과 제2 감지 전극(IE2) 간 절연을 확보할 수 있다. 제1 감지 전극(IE1)과 제2 감지 전극(IE2)의 절연 교차는 제1 연결부(CP1) 및/또는 제2 연결부(CP2)에 의해 이루어질 수 있다. 절연 교차를 위해 제1 연결부(CP1)와 제2 연결부(CP2) 중 적어도 하나는 제1 감지 전극(IE1) 및 제2 감지 전극(IE2)과 다른 층에 위치할 수 있다.
일 예로 제1 감지 전극(IE1)의 제1 센서부(SP1)와 제2 감지 전극(IE2)의 제2 센서부(SP2)는 동일한 층에 위치하는 도전층으로 이루어지고, 제1 센서부(SP1)와 제2 센서부(SP2) 자체는 서로 교차하거나 중첩하지 않을 수 있다. 인접한 제1 센서부(SP1)와 제2 센서부(SP2)는 물리적으로 상호 이격될 수 있다.
제2 연결부(CP2)는 제2 센서부(SP2)와 동일한 도전층으로 이루어져 인접한 제2 센서부(SP2)를 연결할 수 있다. 제2 연결부(CP2)가 지나는 영역을 중심으로 제1 감지 전극(IE1)의 인접한 제1 센서부(SP1)들은 물리적으로 이격된다. 제1 센서부(SP1)들을 연결하는 제1 연결부(CP1)는 제1 센서부(SP1)와 다른 도전층으로 이루어져 제2 감지 전극(IE2)의 영역을 가로지를 수 있다. 제1 연결부(CP1)는 컨택을 통해 인접한 각 제1 센서부(SP1)와 전기적으로 연결될 수 있다.
제1 연결부(CP1)는 복수개일 수 있다. 예를 들어, 이에 제한되는 것은 아니지만, 제1 연결부(CP1)는 인접한 일측의 제2 감지 전극(IE2)을 중첩하여 지나는 하나의 제1 연결부(CP1_1)와 인접한 타측의 제2 감지 전극(IE2)을 중첩하여 지나는 다른 하나의 제1 연결부(CP1_2)를 포함할 수 있다. 인접한 2개의 제1 센서부(SP1)를 연결하는 제1 연결부(CP1)가 복수개 마련되면 어느 하나가 정전기 등에 의해 단선되더라도 해당 제1 감지 전극(IE1)의 단선이 방지될 수 있다.
서로 인접한 제1 센서부(SP1)들과 제2 센서부(SP2)들은 단위 감지 영역(SUT)을 구성할 수 있다(도 8 참조). 예를 들어, 제1 감지 전극(IE1)과 제2 감지 전극(IE2)이 교차하는 영역을 중심으로 인접한 2개의 제1 센서부(SP1)의 절반과 인접한 2개의 제2 센서부(SP2)의 절반은 하나의 정사각형 또는 직사각형을 구성할 수 있다. 이와 같이 인접한 2개의 제1 센서부(SP1) 및 제2 센서부(SP2)의 절반 영역에 의해 정의된 영역은 하나의 단위 감지 영역(SUT)이 될 수 있다. 복수의 단위 감지 영역(SUT)은 행열 방향으로 배열될 수 있다.
각 단위 감지 영역(SUT)에서는 인접한 제1 센서부(SP1)와 제2 센서부(SP2)들 사이의 커패시턴스 값을 측정함으로써, 터치 입력 여부를 판단하고, 해당 위치를 터치 입력 좌표로 산출할 수 있다. 터치 감지는 뮤추얼 캡 방식으로 이루어질 수 있지만, 이에 제한되는 것은 아니다.
각 단위 감지 영역(SUT)은 화소의 크기보다 클 수 있다. 예를 들어, 단위 감지 영역(SUT)은 복수개의 화소에 대응할 수 있다. 단위 감지 영역(SUT)의 한 변의 길이는 4~5mm의 범위일 수 있지만 이에 제한되는 것은 아니다.
터치 영역의 외측인 비활성 영역(NAR)에는 복수의 터치 신호 배선이 배치된다. 터치 신호 배선은 서브 영역(SR)에 위치하는 터치 패드부(TPA1, TPA2)로부터 벤딩 영역(BR)을 거쳐 메인 영역(MR)의 비활성 영역(NAR)으로 연장될 수 있다.
복수의 터치 신호 배선은 복수의 터치 구동 배선(TX) 및 복수의 터치 센싱 배선(RX)을 포함한다. 일 실시예에서, 복수의 터치 신호 배선은 터치 접지 배선(G) 및/또는 터치 정전기 방지 배선(ES)을 더 포함할 수 있다.
터치 구동 배선(TX)은 제1 감지 전극(IE1)과 연결된다. 일 실시예에서, 하나의 제1 감지 전극(IE1)에는 복수의 터치 구동 배선이 연결될 수 있다. 예를 들어, 터치 구동 배선은 제1 감지 전극(IE1)의 하측 단부에 연결되는 제1 터치 구동 배선(TX1_1, TX2_1, TX3_1, TX4_1) 및 제1 감지 전극(IE1)의 상측 단부에 연결되는 제2 터치 구동 배선(TX1_2, TX2_2, TX3_2, TX4_2)을 포함할 수 있다. 제1 터치 구동 배선(TX1_1, TX2_1, TX3_1, TX4_1)은 터치 신호 배선 패드부(TPA1)로부터 제1 방향(DR1) 일측으로 연장되어 제1 감지 전극(IE1)의 하측 단부와 연결될 수 있다. 제2 터치 구동 배선(TX1_2, TX2_2, TX3_2, TX4_2)은 터치 신호 배선 패드부(TPA1)로부터 제1 방향(DR1) 일측으로 연장되고 터치 영역의 좌측 에지를 우회하여 제1 감지 전극(IE1)의 상측 단부와 연결될 수 있다.
터치 센싱 배선(RX)은 제2 감지 전극(IE2)과 연결된다. 일 실시예에서, 하나의 제2 감지 전극(IE2)에는 하나의 터치 센싱 배선(RX)이 연결될 수 있다. 각 터치 센싱 배선(RX1, RX2, RX3, RX4, RX5, RX6)은 터치 신호 배선 패드부(TPA2)로부터 제1 방향(DR1) 일측으로 연장되고 터치 영역의 우측 에지 측으로 연장하여 제2 감지 전극(IE2)의 우측 단부와 연결될 수 있다.
터치 신호 배선의 최외곽부에는 터치 정전기 방지 배선(ES)이 배치될 수 있다. 일 실시예에서, 터치 정전기 방지 배선은 제1 터치 정전기 방지 배선(ES1), 제2 터치 정전기 방지 배선(ES2), 제3 터치 정전기 방지 배선(ES3), 및 제4 터치 정전기 방지 배선(ES4)을 포함할 수 있다. 제1 내지 제4 터치 정전기 방지 배선(ES)은 터치 영역 및 신호 배선들을 링 형상으로 둘러쌀 수 있다.
제1 터치 정전기 방지 배선(ES1)은 우측에 위치하는 터치 신호 배선의 외측에서 커버할 수 있다. 제2 터치 정전기 방지 배선(ES2)은 우측에 위치하는 터치 신호 배선의 내측을 커버할 수 있다. 제3 터치 정전기 방지 배선(ES3)은 좌측에 위치하는 터치 신호 배선의 내측 및 터치 영역의 하측에서 제2 방향(DR2)으로 연장되는 터치 신호 배선의 외측을 커버할 수 있다. 제4 터치 정전기 방지 배선(ES4)은 좌측에 위치하는 터치 신호 배선의 외측 및 터치 영역의 상측에서 제2 방향(DR2)으로 연장되는 터치 신호 배선의 외측을 커버할 수 있다.
터치 접지 배선(G)은 신호 배선들 사이에 배치될 수 있다. 터치 접지 배선(G)은 제1 터치 접지 배선(G1), 제2 터치 접지 배선(G2), 제3 터치 접지 배선(G3), 제4 터치 접지 배선(G4) 및 제5 터치 접지 배선(G5)을 포함할 수 있다. 제1 터치 접지 배선(G1)은 터치 센싱 배선(RX)과 제1 터치 정전기 방지 배선(ES1) 사이에 배치될 수 있다. 제2 터치 접지 배선(G2)은 제2 터치 정전기 방지 배선(ES)과 터치 센싱 배선(RX) 사이에 배치될 수 있다. 제3 터치 접지 배선(G3)은 제1 터치 구동 배선(TX_1)과 제3 터치 정전기 방지 배선(ES3) 사이에 배치될 수 있다. 제4 터치 접지 배선(G4)은 제1 터치 구동 배선(TX_1)과 제2 터치 구동 배선(TX_2) 사이에 배치될 수 있다. 제5 터치 접지 배선(G5)은 제2 터치 구동 배선(TX_2)과 제4 터치 정전기 방지 배선(ES4) 사이에 배치될 수 있다.
도 6은 도 5의 터치 영역의 부분 확대도이다. 도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 5 내지 도 7을 참조하면, 터치 부재는 베이스층(205), 베이스층(205) 상의 제1 터치 도전층(210), 제1 터치 도전층(210) 상의 제1 터치 절연층(215), 제1 터치 절연층(215) 상의 제2 터치 도전층(220) 및 제2 터치 도전층(220)을 덮는 제2 터치 절연층(230)을 포함할 수 있다.
구체적으로 설명하면, 베이스층(205) 상에는 제1 터치 도전층(210)이 배치된다. 제1 터치 도전층(210)은 제1 터치 절연층(215)에 의해 덮인다. 제1 터치 절연층(215)은 제1 터치 도전층(210)과 제2 터치 도전층(220)을 절연한다. 제1 터치 절연층(215) 상에는 제2 터치 도전층(220)이 배치된다. 제2 터치 절연층(230)은 제2 터치 도전층(220)을 덮어 보호할 수 있다.
베이스층(205)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 베이스층(205)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 몇몇 실시예에서, 베이스층(205)은 후술하는 박막 봉지층을 구성하는 제2 무기막(193)으로 대체될 수도 있다.
제1 터치 도전층(210) 및 제2 터치 도전층(220)은 각각 금속이나 투명 도전층을 포함할 수 있다. 상기 금속은 알루미늄, 티타늄, 구리, 몰리브덴, 은 또는 이들의 합금을 포함할 수 있다. 상기 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물이나, PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다. 상술한 것처럼, 제1 터치 도전층(210)과 제2 터치 도전층(220)이 비발광 영역 상에 배치되는 경우, 저저항의 불투명 금속으로 이루어지더라도 발광된 빛의 진행을 방해하지 않을 수 있다.
제1 터치 도전층(210) 및/또는 제2 터치 도전층(220)은 다층 구조의 도전층을 포함할 수도 있다. 예를 들어, 제1 터치 도전층(210) 및/또는 제2 터치 도전층(220)은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
일 실시예에서, 상술한 제1 연결부(CP1)는 제1 터치 도전층(210)으로 이루어지고, 제1 센서부(SP1), 제2 센서부(SP2) 및 제2 연결부(CP2)는 제2 터치 도전층(220)으로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니고, 예시된 바와 반대로 제1 연결부(CP1)가 제2 터치 도전층(220)으로 이루어지고, 센서부(SP1, SP2)와 제2 연결부(CP2)가 제1 터치 도전층(210)으로 이루어질 수도 있다. 터치 신호 배선은 제1 터치 도전층(210)으로 이루어지거나, 제2 터치 도전층(220)으로 이루어질 수 있고, 컨택으로 연결된 제1 터치 도전층(210)과 제2 터치 도전층(220)으로 이루어질 수도 있다. 기타, 감지 전극이나 신호 배선의 각 부재를 구성하는 터치 도전층은 다양하게 변형 가능하다.
제1 터치 절연층(215)과 제2 터치 절연층(230)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에서, 제1 터치 절연층(215)과 제2 터치 절연층(230) 중 어느 하나는 무기 물질을 포함하고, 다른 하나는 유기 물질을 포함할 수 있다. 일 실시예에서, 제1 터치 절연층(215)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함하고, 제2 터치 절연층(230)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제1 터치 절연층(215)은 컨택홀(CNT_T)을 포함할 수 있다. 컨택홀(CNT_T)을 통해 제1 터치 도전층(210)(예컨대 제1 연결부(CP1))과 제2 터치 도전층(220)의 일부(예컨대, 제1 센서부(SP1))가 전기적으로 연결될 수 있다.
도 8은 일 실시예에 따른 표시부의 화소와 터치 부재의 메쉬형 패턴의 상대적인 배치 관계를 나타낸 배치도이다.
도 8을 참조하면, 활성 영역(AAR)의 표시 영역은 복수의 화소를 포함한다. 각 화소는 발광 영역(EMA)을 포함한다. 발광 영역(EMA)은 뱅크층(126)의 개구부와 중첩하며, 그에 의해 정의될 수 있다. 각 화소의 발광 영역(EMA) 사이에는 비발광 영역(NEM)이 배치된다. 비발광 영역(NEM)은 뱅크층(126)과 중첩하며, 그에 의해 정의될 수 있다. 비발광 영역(NEM)은 발광 영역(EMA)을 둘러쌀 수 있다. 비발광 영역(NEM)은 평면도상 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 대각선 방향을 따라 배치된 격자 형상 또는 메쉬 형상을 갖는다. 메쉬형 패턴(MSP)은 비발광 영역(NEM)에 배치된다.
화소는 제1 색 화소(예컨대, 적색 화소), 제2 색 화소(예컨대, 청색 화소) 및 제3 색 화소(예컨대, 녹색 화소)를 포함할 수 있다. 각 색 화소의 발광 영역(EMA)의 형상은 대체로 팔각형 또는 모서리가 둥근 사각형이나 마름모 형상일 수 있다. 그러나, 이에 제한되는 것은 아니고, 각 발광 영역(EMA)의 형상은 원형, 마름모나 기타 다른 다각형, 모서리가 둥근 다각형 등일 수 있다.
일 실시예에서, 제1 색 화소의 발광 영역(EMA_R)의 형상과 제2 색 화소의 발광 영역(EMA_B)의 형상은 각각 모서리가 둥근 마름모 형상으로 서로 유사한 형상을 가질 수 있다. 제2 색 화소의 발광 영역(EMA_B)은 제1 색 화소의 발광 영역(EMA_R)보다 클 수 있다.
제3 색 화소의 발광 영역(EMA_G)은 제1 색 화소의 발광 영역(EMA_R)의 크기보다 작을 수 있다. 제3 색 화소의 발광 영역(EMA_G)은 대각선 방향으로 기울어지고, 기울어진 방향으로 최대 폭을 갖는 팔각형 형상을 가질 수 있다. 제3 색 화소는 발광 영역(EMA_G1)이 제1 대각선 방향으로 기울어진 제3 색 화소와 발광 영역(EMA_G2)이 제2 대각선 방향으로 기울어진 제3 색 화소를 포함할 수 있다.
각 색 화소는 다양한 방식으로 배열될 수 있다. 일 실시예에서, 제2 방향(DR2)을 따라 제1 행을 이루며 제1 색 화소(예컨대, 적색 화소)와 제2 색 화소(예컨대, 청색 화소)가 교대 배열되고, 그에 인접하는 제2 행은 제2 방향(DR2)을 따라 제3 색 화소(예컨대, 녹색 화소)가 배열될 수 있다. 제2 행에 속하는 화소(제3 색 화소)는 제1 행에 속하는 화소에 대해 제2 방향(DR2)으로 엇갈려 배치될 수 있다. 제2 행에서, 제1 대각선 방향으로 기울어진 제3 색 화소와 제2 대각선 방향으로 기울어진 제3 색 화소(EMA_G1 참조)는 제2 방향(DR2)을 따라 교대 배열될 수 있다. 제2 행에 속하는 제3 색 화소의 개수는 제1 행에 속하는 제1 색 화소 또는 제2 색 화소의 개수의 2배일 수 있다.
제3 행은 제1 행과 동일한 색 화소들의 배열을 갖지만, 배열 순서는 반대일 수 있다. 즉, 제1 행의 제1 색 화소와 동일 열에 속하는 제3 행에는 제2 색 화소가 배치되고, 제1 행의 제2 색 화소와 동일 열에 속하는 제3 행에는 제1 색 화소가 배치될 수 있다. 제4 행은 제2 행과 동일하게 제3 색 화소의 배열을 갖지만, 대각선 방향에 기울어진 형상을 기준으로 보면 그 배열 순서가 반대일 수 있다. 즉, 제2 행의 제1 대각선 방향으로 기울어진 제3 색 화소와 동일 열에 속하는 제4 행에는 제2 대각선 방향으로 기울어진 제3 색 화소가 배치되고, 제2 행의 제2 대각선 방향으로 기울어진 제3 색 화소와 동일 열에 속하는 제4 행에는 제1 대각선 방향으로 기울어진 제3 색 화소가 배치될 수 있다.
상기 제1 행 내지 제4 행의 배열은 제1 방향(DR1)을 따라 반복될 수 있다. 그러나, 화소의 배열이 상기 예시한 바에 제한되지 않음은 물론이다.
메쉬형 패턴(MSP)은 비발광 영역(NEM)에서 화소의 경계를 따라 배치될 수 있다. 메쉬형 패턴(MSP)은 발광 영역(EMA)과는 비중첩할 수 있다. 메쉬형 패턴(MSP)의 폭은 비발광 영역(NEM)의 폭보다 작을 있다. 일 실시예에서, 메쉬형 패턴(MSP)이 노출하는 메쉬홀(MHL)은 실질적인 마름모 형상일 수 있다. 각 메쉬홀(MHL)의 크기는 동일할 수도 있지만, 해당 메쉬홀(MHL)이 노출하는 발광 영역(EMA)의 크기에 따라 상이할 수도 있고, 그와 무관하게 상이할 수도 있다. 도면에서는 하나의 메쉬홀(MHL)이 하나의 발광 영역(EMA)에 대응된 경우가 예시되어 있지만, 이에 제한되는 것은 아니며, 하나의 메쉬홀(MHL)이 2 이상의 발광 영역(EMA)에 대응될 수도 있다.
비발광 영역(NEM)에는 스페이서(127)가 배치될 수 있다. 스페이서(127)는 비발광 영역(NEM)(또는 뱅크층(126))이 제1 대각선 방향으로 연장하는 부분과 제2 대각선 방향으로 연장하는 부분이 교차하는 부위에 배치될 수 있다. 즉, 스페이서(127)는 비발광 영역(NEM)의 메쉬 형상의 교차 영역 상에 배치될 수 있다. 스페이서(127)는 평면도상 섬 형상으로 형성될 수 있다. 스페이서(127)는 모든 교차 영역에 배치될 필요는 없고, 도면에 예시된 것처럼 제1 방향(DR1) 및 제2 방향(DR2)을 따라 4개의 화소마다 하나씩 배치될 수 있다. 스페이서(127)가 배치된 영역은 주변 영역에 대하여 소정의 단차를 유발하며, 그에 따라 터치 감도의 차이가 발생할 수 있다. 이와 같은 터치 감도의 차이를 감소시키기 위해 스페이서(127) 배치 영역에 배치되는 절연막의 유전율이 조절된다. 이에 대한 구체적인 설명은 후술된다.
도 9는 도 8의 IX-IX'선을 따라 자른 단면도이다. 도 9의 단면도에서는 애노드 전극(170) 하부의 층들은 대부분 생략하고 유기 발광 소자 상부의 구조를 중심으로 도시하였다.
도 9를 참조하면, 표시 장치(1)의 기판(110)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 상기 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 수 있다. 기판(100)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
기판(110) 상에는 애노드 전극(170)이 배치된다. 도면에서는 설명의 편의상 기판(110)의 바로 위에 애노드 전극(170)이 배치된 경우를 도시하였지만, 당업계에 널리 알려진 바와 같이 기판(110)과 애노드 전극(170) 사이에는 복수의 박막 트랜지스터와 신호 배선이 배치될 수 있다.
애노드 전극(170)은 화소마다 배치된 화소 전극일 수 있다. 애노드 전극(170)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(190)에 가깝게 배치될 수 있다. 애노드 전극(170)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
기판(110) 상에는 뱅크층(126)이 배치될 수 있다. 뱅크층(126)은 애노드 전극(170) 상에 배치되며, 애노드 전극(170)을 노출하는 개구부를 포함할 수 있다. 뱅크층(126) 및 그 개구부에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다. 뱅크층(126)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 뱅크층(126)은 무기 물질을 포함할 수도 있다.
뱅크층(126) 상에는 스페이서(127)가 배치될 수 있다. 스페이서(127)는 뱅크층(126)의 바로 위에 배치될 수 있다. 스페이서(127)는 두께 방향으로 뱅크층(126)과 중첩할 수 있다. 스페이서(127)는 상부에 배치되는 구조물과의 간격을 유지시키는 역할을 할 수 있다. 예를 들어, 스페이서(127)는 파인 메탈 마스크(FMM)를 통해 유기층을 증착할 때, 파인 메탈 마스크의 처짐을 방지하는 역할을 할 수 있다. 경우에 따라 스페이서(127)는 또한 상부에 적층되는 구조물 지지하는 역할을 할 수 있고, 표시 패널 가압시 응력을 스트레스에 의한 변형을 완화시키는 역할을 할 수 있다.
스페이서(127)는 뱅크층(126)보다 좁은 폭을 가질 수 있다. 스페이서(127)는 뱅크층(126)의 일부 영역 상에만 배치되며, 그에 따라 스페이서(127)가 없는 부분과 단차를 유발할 수 있다.
스페이서(127)는 뱅크층(126)과 마찬가지로 유기 절연 물질을 포함하여 이루어질 수 있다. 스페이서(127)는 뱅크층(126)과 별도의 층으로 이루어질 수도 있지만, 동일 물질로 하나의 공정을 통해 이루어질 수도 있다. 예를 들어, 감광성 유기 물질을 도포한 후, 슬릿 마스크나 하프톤 마스크를 이용하여 노광 및 현상하는 공정을 통해 서로 다른 높이를 갖는 뱅크층(126)과 스페이서(127)를 하나의 공정으로 형성할 수 있다.
뱅크층(126)이 노출하는 애노드 전극(170) 상에는 발광층이 배치된다. 발광층은 유기층(175)을 포함할 수 있다. 유기층(175)은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
유기층(175) 상에는 캐소드 전극(180)이 배치될 수 있다. 캐소드 전극(180)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(170), 유기층(175) 및 캐소드 전극(180)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(180)은 유기층(175)과 접할 뿐만 아니라, 뱅크층(126)의 상면에도 접할 수 있다. 또한, 스페이서(127)가 형성된 영역에서 캐소드 전극(180)은 스페이서(127)의 표면과 접하고, 스페이서(127)의 표면을 덮을 수 있다. 캐소드 전극(180)은 하부 구조물의 단차를 반영하도록 하부 구조물에 대해 컨포말하게 형성될 수 있다.
캐소드 전극(180)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(180)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
캐소드 전극(180) 상부에는 제1 무기막(191), 유기막(192) 및 제2 무기막(193)을 포함하는 박막 봉지층(190)이 배치된다. 제1 무기막(191) 및 제2 무기막(193)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 유기막(192)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
박막 봉지층(190) 상부에는 베이스층(205), 제1 터치 절연층(215), 제2 터치 도전층(220), 및 제2 터치 절연층(230)이 순차 배치될 수 있으며, 각 층에 대한 중복 설명은 생략한다. 도 9는 센서부를 절단한 단면도이므로, 해당 단면도에서 제1 터치 도전층(210)은 도시되어 있지 않다.
제2 터치 도전층(220)은 뱅크층(126)과 중첩 배치되고, 비발광 영역(NEM) 내에 배치될 수 있다. 제2 터치 도전층(220)은 센서부의 메쉬형 패턴(MSP)을 구성하며, 발광 영역(EMA)과 중첩하지 않기 때문에 발광을 방해하지 않고, 사용자에게 시인되지 않을 수 있다.
제2 터치 절연층(230) 상에는 차광 패턴(240)이 배치된다. 차광 패턴(240)은 외광 반사를 줄이고, 반사 색감을 좋게 하는 역할을 할 수 있다 차광 패턴(240)은 비발광 영역(NEM)에 배치된다. 차광 패턴(240)은 평면도 상 격자 형상 또는 메쉬 형상을 가질 수 있다. 차광 패턴(240), 터치 도전층(210, 220) 및 뱅크층(126)은 모두 비발광 영역(NEM)에 배치되며 두께 방향으로 중첩한다. 차광 패턴(240)의 폭은 뱅크층(126)의 폭보다 작거나 같고, 터치 도전층(210, 220)의 폭보다 클 수 있다. 차광 패턴(240)은 발광 영역(EMA)과는 비중첩할 수 있다.
차광 패턴(240) 상에는 오버코트층(251, 252)이 배치된다. 오버코트층(251, 252)은 차광 패턴(240)의 바로 위에 배치될 수 있다. 오버코트층(251, 252)은 차광 패턴(240)을 덮어 보호하는 역할을 한다. 실시예에 따라 오버코트층(251, 252)은 표면을 평탄화하는 역할을 더 할 수 있다. 오버코트층(251, 252)은 스페이서(127)가 형성된 영역 상에서와 스페이서(127)가 형성되지 않은 영역 상에서 서로 다른 유전율을 가질 수 있다. 이와 같은 영역별로 서로 다른 유전율을 갖기 위해 오버코트층(251, 252)은 서로 다른 유전율을 갖는 제1 오버코트층(251)과 제2 오버코트층(252)을 포함할 수 있다. 제1 오버코트층(251)과 제2 오버코트층(252)은 서로 접하도록 배치되되, 제2 오버코트층(252)은 스페이서(127)가 형성된 영역에 배치되고, 제1 오버코트층(251)은 제2 오버코트층(252)이 배치되지 않은 나머지 영역에 배치될 수 있다. 제1 오버코트층(251)과 제2 오버코트층(252)은 두께 방향으로 실질적으로 비중첩할 수 있다. 여기서, 실질적으로 비중첩하다는 의미는 기울어진 측면이 서로 접하는 것을 제외하면 두께 방향으로 중첩하지 않음을 의미한다.
제1 오버코트층(251)과 제2 오버코트층(252)의 유전율은 터치 감도에 관계된다. 터치 감도는 터치 입력되는 위치(예컨대, 도 3의 보호층의 표면)에서 터치 부재까지의 제1 커패시턴스에 따라서도 달라지지만, 터치 부재로부터 그 하부에 배치되는 전극 사이의 제2 커패시턴스에 의해서도 달라질 수 있다. 상기 제1 커패시턴스는 터치 입력 여부를 판단하는 데에 직접적으로 작용하는 값으로 그 값이 커질수록 터치 감도가 증가할 수 있다. 반면, 상기 제2 커패시턴스는 터치 입력 여부를 판단할 때 기생 용량으로 작용할 수 있으므로, 그 값이 커질수록 터치 감도가 감소할 수 있다.
이와 같은 관계를 시뮬레이션을 통해 확인하였다. 즉, 도 3과 같이 터치층의 상부에 차광패턴층을 배치하고 그 위에 유전율이 상이한 오버코트층을 적층한 구조의 샘플군 #1에 대해 신호대잡음비(Signal to noise ratio: SNR)를 측정하였고, 도 4와 같이 터치층의 하부에 차광패턴층을 배치하고 그 위에(즉, 차광패턴층과 터치층 사이에) 유전율이 상이한 오버코트층을 적층한 구조의 샘플군 #2에 대해 신호대잡음비(SNR)를 측정한 후 그 결과를 표 1에 나타내었다.
유전율(k) 2 3 5 10 50
샘플군 #1 14.24 14.55 14.86 15.15 15.42
샘플군 #2 17.46 17.45 17.43 17.38 17.28
상기 표 1을 참조하면, 샘플군 #1의 경우 유전율이 증가할수록 터치 감도가 증가한 반면, 샘플군 #2의 경우 유전율이 증가할수록 터치 감도가 감소하였음을 확인할 수 있다. 한편, 도 9의 실시예에서, 스페이서(127)가 형성된 영역은 스페이서(127)가 형성되지 않은 영역에 비해 상측으로 돌출되며, 캐소드 전극(180) 또한 스페이서(127)가 형성된 영역에서 더 높은 높이를 갖는다. 그에 따라 제2 터치 도전층(220)과 캐소드 전극(180) 사이의 이격 거리는 스페이서(127)가 위치하는지 여부에 따라 달라질 수 있다. 즉, 스페이서(127)가 없는 영역에서 캐소드 전극(180)과 제2 터치 도전층(220) 간 제1 이격 거리(d1)는 스페이서(127)가 배치된 영역에서 캐소드 전극(180)과 제2 터치 도전층(220) 간 제2 이격 거리(d2)보다 크다. 이격 거리가 작아지면 해당 부분의 커패시턴스가 커지므로, 스페이서(127)가 배치된 영역에서 터치 감도가 상대적으로 감소할 수 있다. 따라서, 전반적으로 균일한 터치 감도를 유지하기 위해서는 상대적으로 터치 감도가 낮아진 부분의 터치 감도를 높일 필요가 있다.
도 9의 실시예는 샘플군 #1과 같이 오버코트층(251, 252)이 터치 부재의 상부에 배치되는 케이스에 해당된다. 따라서, 스페이서(127)가 형성된 영역에 배치된 제2 오버코트층(252)의 제2 유전율을 스페이서(127)가 형성되지 않은 영역에 배치된 제1 오버코트층(251)의 제1 유전율보다 더 크게 하면 터치 감도를 보상할 수 있다. 즉, 제2 오버코트층(252)의 제2 유전율은 제1 오버코트층(251)의 제1 유전율보다 클 수 있다. 이와 같은 방식으로 단차부 존부에 따른 표시 장치의 터치 감도 편차를 감소시킬 수 있다.
제2 오버코트층(252)은 스페이서(127)에 중첩하는 차광 패턴(240) 상에 배치되되, 차광 패턴(240)보다 작은 폭을 가질 수 있다. 스페이서(127)에 중첩하는 차광 패턴(240)의 주변부는 제1 오버코트층(251)에 의해 덮일 수 있다.
제1 오버코트층(251)과 제2 오버코트층(252)은 패터닝 공정을 통해 형성될 수 있다. 예를 들어, 제1 감광성 유기 물질을 도포하고 노광 및 현상하여 스페이서(127)가 형성된 영역에 노출된 개구를 포함하는 제1 오버코트층(251)을 먼저 형성한 후, 제2 감광성 유기물질을 도포하고 노광 및 현상하여 상기 개구를 채우는 제2 오버코트층(252)을 형성할 수 있다. 제2 오버코트층(252)은 패터닝 공정 없이 개구를 채우는 공정으로 진행될 수도 있다.
한편, 제1 오버코트층(251)과 제2 오버코트층(252)의 상면은 도 9에 도시된 바와 같이 평탄할 수 있다. 즉, 제1 오버코트층(251)과 제2 오버코트층(252)의 상면 높이는 동일할 수 있다. 이와 같은 구조를 형성하기 위해 화학 기계적 연마 등과 같은 평탄화 공정이 더 도입될 수도 있다.
상기 예시된 공정 순서와는 반대로 제2 오버코트층(252)을 먼저 형성하고, 이후에 제1 오버코트층(251)을 형성할 수도 있다.
상술한 제1 오버코트층(251)과 제2 오버코트층(252)의 형상이나 배치는 다양하게 변형가능하다. 이하에서 다른 실시예들에 대해 설명한다.
이하, 다른 실시예들에 대해 설명한다.
도 10 내지 도 15는 다양한 실시예들에 따른 표시 장치의 단면도들이다.
도 10 및 도 11의 실시예는 제1 오버코트층(251)과 제2 오버코트층(252)의 표면 높이가 서로 상이할 수 있음을 예시한다.
즉, 제2 오버코트층(252)의 표면은 도 10에 도시된 바와 같이, 제1 오버코트층(251)의 표면보다 상부로 더 돌출될 수 있다. 제2 오버코트층(252)은 제1 오버코트층(251)의 개구를 완전히 채우고 일부 넘쳐서 주변의 제1 오버코트층(251) 상에까지 배치될 수 있다.
제2 오버코트층(252)의 표면은 도 11에 도시된 바와 같이, 제1 오버코트층(251)의 표면보다 함몰될 수 있다. 제2 오버코트층(252)은 제1 오버코트층(251)의 개구를 완전히 채우지 못하는 경우에 도 11과 같은 구조가 형성될 수 있다.
도 10 및 도 11의 실시예의 경우에도 스페이서(127)가 형성된 영역에 상대적으로 높은 유전율을 갖는 제2 오버코트층(252)이 배치됨으로써, 해당 부위의 터치 감도를 보상할 수 있다.
도 12 내지 도 14의 실시예는 제2 오버코트층(252)이 제1 오버코트층(251)과 두께 방향으로 중첩할 수 있음을 예시한다.
도 12의 실시예의 경우, 제1 오버코트층(251)은 스페이서(127)가 형성된 영역에 개구를 구비하지 않고, 그 상면이 평탄하다. 제2 오버코트층(252)은 스페이서(127)가 형성된 영역에서 제1 오버코트층(251) 상에 배치된다. 본 실시예의 경우, 스페이서(127)가 형성된 영역에 상대적으로 높은 유전율을 갖는 제2 오버코트층(252)이 추가 배치됨으로써, 해당 부위의 커패시턴스를 높여 터치 감도를 보상할 수 있다.
도 13의 실시예의 경우, 제1 오버코트층(251)이 스페이서(127)가 형성된 영역에 완전한 개구를 구비하지 않고, 소정 깊이 함몰된 리세스부를 포함한다. 리세스부에는 제2 오버코트층(252)이 충진된다. 본 실시예의 경우, 스페이서(127)가 형성된 영역에 상대적으로 높은 유전율을 갖는 제2 오버코트층(252)이 배치됨으로써, 해당 부위의 전체적인 커패시턴스를 높여 터치 감도를 보상할 수 있다.
도 14의 실시예의 경우, 제1 오버코트층(251)의 형성은 도 13의 실시예와 실질적으로 동일하며, 다만 제2 오버코트층(252)이 리세스부 뿐만 아니라 그 이외의 영역에도 형성된 점에서 도 13의 실시예와 상이하다. 이 경우에도 스페이서(127)가 형성된 영역에서의 제2 오버코트층(252)의 두께는 스페이서(127)가 형성되지 않은 영역에서의 두께보다 더 크다. 본 실시예의 경우, 스페이서(127)가 형성된 영역에서 상대적으로 높은 유전율을 갖는 제2 오버코트층(252)이 더 두껍게 배치됨으로써, 해당 부위의 전체적인 커패시턴스를 높여 터치 감도를 보상할 수 있다
도 15의 실시예는 제2 오버코트층(252)의 폭이 더 확장될 수 있음을 예시한다. 도 15를 참조하면, 제2 오버코트층(252)은 스페이서(127)가 형성된 영역의 차광 패턴(240)보다 그 폭이 더 크다. 제2 오버코트층(252)은 스페이서(127)가 형성된 영역의 차광 패턴(240)을 완전히 덮을 뿐만 아니라, 주변의 차광 패턴(240)도 일부 덮는다. 다만, 제2 오버코트층(252)이 스페이서(127)가 형성되지 않은 영역의 제2 터치 도전층(220)과 중첩할 경우, 해당 부위의 터치 감도를 더 높여 터치 감도 편차가 발생할 수 있다. 따라서, 제2 오버코트층(252)의 폭은 스페이서(127) 형성 영역 주변의 제2 터치 도전층(220)에 비중첩하는 범위까지 제한되는 것이 바람직하다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 16을 참조하면, 본 실시예는 도 4의 실시예와 유사하게 차광 패턴(240)이 터치 도전층(220)보다 하부에 위치하는 점에서 도 9의 실시예와 차이가 있다. 본 실시예의 경우, 상기 표 1에서 검토한 바와 같이 유전율이 증가할수록 터치 감도가 감소한다. 따라서, 터치 감도 보상을 위해 스페이서(127)가 형성된 영역에 배치되는 제2 오버코트층(252)의 제2 유전율을 제1 오버코트층(251)의 제1 유전율보다 작게 할 수 있다. 이와 같은 방식으로 단차부 존부에 따른 표시 장치의 터치 감도 편차를 감소시킬 수 있다. 본 실시예의 오버코트층(251, 252)은 제2 유전율이 제1 유전율보다 작은 것을 제외하고는 도 9 내지 도 15의 실시예와 실질적으로 동일하며, 따라서 본 실시예의 경우에도 도 10 내지 도 15의 실시예와 동일한 방식으로 변형될 수 있을 것임은 당업자에게 자명할 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
10: 표시 패널
20: 구동칩
30: 구동 기판
220: 제2 터치 도전층
240: 차광 패턴
251: 제1 오버코트층
252: 제2 오버코트층

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층;
    상기 뱅크층의 일부 영역 상에 배치된 스페이서;
    상기 뱅크층이 노출하는 상기 제1 전극 상에 배치된 발광층;
    상기 뱅크층, 상기 발광층 및 상기 스페이서 상에 배치된 제2 전극;
    상기 제2 전극 상에 배치된 봉지층;
    상기 봉지층 상에 배치된 터치 부재;
    상기 터치 부재 상에 배치된 오버코트층을 포함하되,
    상기 스페이서가 배치된 영역 상의 상기 오버코트층의 유전율은 상기 스페이서가 배치되지 않은 영역 상의 상기 오버코트층의 유전율보다 큰 표시 장치.
  2. 제1 항에 있어서,
    상기 오버코트층은 제1 유전율을 갖는 제1 오버코트층, 및
    상기 제1 유전율보다 더 큰 제2 유전율을 가지며 상기 스페이서가 배치된 영역 상에 배치되는 제2 오버코트층을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 오버코트층은 상기 제2 오버코트층과 접하고, 상기 제2 오버코트층과 두께 방향으로 실질적으로 비중첩하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 오버코트층과 상기 제2 오버코트층의 상면 높이는 동일한 표시 장치.
  5. 제2 항에 있어서,
    상기 터치 부재는 상기 뱅크층과 중첩하고 상기 개구부와 비중첩하는 터치 도전층을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 터치 도전층은 불투명한 금속을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 터치 도전층은 제1 터치 도전층 및 제2 터치 도전층을 포함하고,
    상기 터치 부재는 상기 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치된 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치된 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치된 제2 터치 절연층을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 터치 부재는 메쉬 형상의 센서부를 포함하는 감지 전극을 포함하는 표시 장치.
  9. 제5 항에 있어서,
    상기 제2 오버코트층은 상기 스페이서에 중첩하는 상기 터치 도전층에 중첩하고, 상기 스페이서에 비중첩하는 상기 터치 도전층에 비중첩하는 표시 장치.
  10. 제2 항에 있어서,
    상기 터치 부재 상에 배치되고, 상기 뱅크층과 중접하는 차광 패턴을 더 포함하되,
    상기 차광 패턴은 상기 터치 부재와 상기 오버코트층 사이에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 오버코트층은 상기 차광 패턴 상에 배치되고, 상기 차광 패턴보다 작은 폭을 갖는 표시 장치.
  12. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층;
    상기 뱅크층의 일부 영역 상에 배치된 스페이서;
    상기 뱅크층이 노출하는 상기 제1 전극 상에 배치된 발광층;
    상기 뱅크층, 상기 발광층 및 상기 스페이서 상에 배치된 제2 전극;
    상기 제2 전극 상에 배치된 봉지층;
    상기 봉지층 상에 배치된 오버코트층; 및
    상기 오버코트층 상에 배치된 터치 부재를 포함하되,
    상기 스페이서가 배치된 영역 상의 상기 오버코트층의 유전율은 상기 스페이서가 배치되지 않은 영역 상의 상기 오버코트층의 유전율보다 작은 표시 장치.
  13. 제12 항에 있어서,
    상기 오버코트층은 제1 유전율을 갖는 제1 오버코트층, 및
    상기 제1 유전율보다 더 작은 제2 유전율을 가지며 상기 스페이서가 배치된 영역 상에 배치되는 제2 오버코트층을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 터치 부재는 상기 뱅크층과 중첩하고 상기 개구부와 비중첩하는 터치 도전층을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 터치 도전층은 불투명한 금속을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 터치 도전층은 제1 터치 도전층 및 제2 터치 도전층을 포함하고,
    상기 터치 부재는 상기 제1 터치 도전층, 상기 제1 터치 도전층 상에 배치된 제1 터치 절연층, 상기 제1 터치 절연층 상에 배치된 제2 터치 도전층, 및 상기 제2 터치 도전층 상에 배치된 제2 터치 절연층을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 터치 부재는 메쉬 형상의 센서부를 포함하는 감지 전극을 포함하는 표시 장치.
  18. 제14 항에 있어서,
    상기 제2 오버코트층은 상기 스페이서에 중첩하는 상기 터치 도전층에 중첩하고, 상기 스페이서에 비중첩하는 상기 터치 도전층에 비중첩하는 표시 장치.
  19. 제13 항에 있어서,
    상기 봉지층 상에 배치되고, 상기 뱅크층과 중접하는 차광 패턴을 더 포함하되,
    상기 차광 패턴은 상기 봉지층과 상기 오버코트층 사이에 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 오버코트층은 상기 차광 패턴 상에 배치되고, 상기 차광 패턴보다 작은 폭을 갖는 표시 장치.
KR1020190025877A 2019-03-06 2019-03-06 표시 장치 KR20200108148A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190025877A KR20200108148A (ko) 2019-03-06 2019-03-06 표시 장치
US16/715,768 US11042237B2 (en) 2019-03-06 2019-12-16 Display device
CN202010107124.5A CN111668256A (zh) 2019-03-06 2020-02-21 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190025877A KR20200108148A (ko) 2019-03-06 2019-03-06 표시 장치

Publications (1)

Publication Number Publication Date
KR20200108148A true KR20200108148A (ko) 2020-09-17

Family

ID=72336320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025877A KR20200108148A (ko) 2019-03-06 2019-03-06 표시 장치

Country Status (3)

Country Link
US (1) US11042237B2 (ko)
KR (1) KR20200108148A (ko)
CN (1) CN111668256A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747949B2 (en) 2021-06-23 2023-09-05 Samsung Display Co., Ltd. Input sensing panel, display device having the same, and method of manufacturing the display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388902B1 (ko) * 2017-05-26 2022-04-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR20210115732A (ko) * 2020-03-16 2021-09-27 동우 화인켐 주식회사 터치 센서 적층체 및 이의 제조 방법
KR20220099180A (ko) * 2021-01-05 2022-07-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154703B2 (en) * 2007-10-23 2012-04-10 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display panel
KR101886801B1 (ko) 2010-09-14 2018-08-10 삼성디스플레이 주식회사 터치 스크린 패널 일체형 평판표시장치
KR101760792B1 (ko) * 2010-10-29 2017-07-25 삼성디스플레이 주식회사 터치 센서 내장형 평판표시장치
JP5440618B2 (ja) 2012-01-10 2014-03-12 株式会社デンソー 入力装置
KR101902006B1 (ko) 2012-01-26 2018-10-01 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
TWI687143B (zh) * 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102469311B1 (ko) 2016-03-31 2022-11-18 동우 화인켐 주식회사 유연성 디스플레이 장치의 제조 방법
JP2017220159A (ja) * 2016-06-10 2017-12-14 株式会社ジャパンディスプレイ 表示装置及び検出装置
KR102283011B1 (ko) 2017-03-15 2021-07-29 삼성디스플레이 주식회사 터치 센서, 이를 구비하는 표시 장치 및 표시 장치의 제조 방법
KR102344877B1 (ko) 2017-03-30 2021-12-30 삼성디스플레이 주식회사 유기발광 표시장치
KR20200072650A (ko) * 2018-12-12 2020-06-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747949B2 (en) 2021-06-23 2023-09-05 Samsung Display Co., Ltd. Input sensing panel, display device having the same, and method of manufacturing the display device

Also Published As

Publication number Publication date
US20200285337A1 (en) 2020-09-10
US11042237B2 (en) 2021-06-22
CN111668256A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
KR102471154B1 (ko) 터치 센서 및 이를 포함하는 표시 장치
KR20190140132A (ko) 표시 장치
JP7005566B2 (ja) タッチパネル及びタッチディスプレイ装置
KR20200108148A (ko) 표시 장치
US11093065B2 (en) Display device
US11003287B2 (en) Touch sensor for display with improved viewing angle uniformity
KR20200009746A (ko) 터치 디스플레이 패널, 터치 디스플레이 장치 및 그 구동 방법
KR20200117101A (ko) 표시 장치
US11515369B2 (en) Display device
EP3901696B1 (en) Display device
KR20200009804A (ko) 터치 디스플레이 패널, 터치 디스플레이 장치
KR20210013506A (ko) 표시 장치
US11605679B2 (en) Display device
US11740751B2 (en) Touch sensing unit and display device including same
US11822744B2 (en) Display device
KR20210081701A (ko) 터치 스크린 일체형 발광 표시 장치
KR20230008277A (ko) 표시 장치
US11880520B2 (en) Display device
US20220246880A1 (en) Display device
US20220131113A1 (en) Display device and method of manufacturing the display device
KR20240026366A (ko) 표시 장치
KR20220170389A (ko) 표시 장치
KR20220149871A (ko) 표시 장치
KR20230089604A (ko) 표시 장치
CN115586843A (zh) 触摸显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal