JP6947615B2 - 表示装置 - Google Patents

Description

本発明は、静電容量検出型のタッチパネルを用いた表示装置に関するものである。

従来のタッチパネルを備えた液晶表示装置（Liquid Crystal Display：ＬＣＤ）の一例を図７（ａ），（ｂ）に示す。図７（ａ）は、タッチパネルＴＰ付きのＬＣＤの側断面図である。このＬＣＤは、タッチパネルＴＰと液晶表示パネルＬＣとを一体的に作製して構成される。液晶表示パネルＬＣは、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を含む画素部４が多数形成されたガラス基板等から成るアレイ側基板１と、カラーフィルタ及びブラックマトリクスが形成されたガラス基板等から成るカラーフィルタ側基板６とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶５を充填、封入させることによって作製される。一般的に、カラーフィルタ側基板６は、ＴＦＴ２及び画素電極３から成る画素部４に対向する側の面、即ち液晶５側の面の全面に、画素電極３との間で液晶５に印加する垂直電界を形成するための共通電極９が形成されている。この共通電極９は、ＩＰＳ（In-Plane Switching）方式のＬＣＤの場
合、アレイ側基板１の画素部４に画素電極３と同じ面内に形成されることによって横電界を生じさせるものとなる。また共通電極９は、ＦＦＳ（Fringe Field Switching）方式のＬＣＤの場合、アレイ側基板１の画素部４に画素電極３の上方または下方に絶縁層を挟んで形成されることによって端部電界（フリンジ電界）を生じさせるものとなる。また、カラーフィルタ側基板６の液晶５側の面には、各画素部４に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタ７が形成されており、各画素部４を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタ７の外周を囲むように形成されている。なお、カラーフィルタ７を覆ってオーバーコート層８が形成されており、オーバーコート層８上に共通電極９が形成されている。

また、アレイ側基板１の液晶５側の面の縁部全周と、カラーフィルタ側基板６の液晶５側の面の縁部全周とが、シリコーン樹脂、エポキシ樹脂、合成ゴム等から成る封止部材１０によって接着、封止されている。さらに、アレイ側基板１の液晶５側の面における封止部材１０から外部に突出した部位には、ゲート信号線駆動回路、画像信号線駆動回路としての、ＩＣ，ＬＳＩ等から成る駆動回路素子１１がＣＯＧ（Chip On Glass）方式等の
実装方法により搭載されており、さらに駆動回路素子１１に外部から駆動信号、制御信号を入出力するフレキシブル印刷回路基板（Flexible Printed Circuits：ＦＰＣ）１４
が、上記の突出した部位の端部に設置されている。駆動素子１１は、低温ポリシリコン（Low-temperature Poly Silicon：ＬＴＰＳ）等の半導体膜を有する薄膜半導体回路から成る場合もある。なお、符号の１２はＬＣＤのゲート信号線、画像信号線と駆動回路素子１１を接続等するための引出線、１３は駆動回路素子１１とＦＰＣ１４の回路配線とを電気的に接続するための端子電極である。

また、図７（ｂ）は、アクティブマトリクス型及びＩＰＳ型のＬＣＤの基本構成を示すブロック回路図である。例えば、ＬＣＤのアレイ側基板１は、その上の第１の方向（例えば、行方向）に形成された複数本のゲート信号線４２（ＧＬ１，ＧＬ２，ＧＬ３〜ＧＬｍ）と、第１の方向と交差する第２の方向（例えば、列方向）にゲート信号線４２と交差させて形成された複数本の画像信号線４３（ＳＬ１，ＳＬ２，ＳＬ３〜ＳＬｎ）と、ゲート信号線４２と画像信号線４３の交差部に対応して配置された、ＴＦＴ２、画素電極３（ＰＥ１１，ＰＥ１２，ＰＥ１３〜ＰＥｍｎ）及びその画素電極３との間で液晶に印加する横電界を形成するための共通電極を含む画素部４（Ｐ１１，Ｐ１２，Ｐ１３〜Ｐｍｎ）と、共通電極に共通電圧（Ｖｃｏｍ）を供給する共通電圧線４４と、を有する。また、符号の１１ａはゲート信号線４２の入力端側に配置されたゲート信号線駆動回路、１１ｂは画像信号線の入力端側に配置された画像信号（ソース信号）線駆動回路、５０は多数の画素部４を含む表示部である。

また、タッチパネルＴＰは、図７（ａ）に示すように、薄型化するために、検出電極３１が液晶表示パネルＬＣを構成するカラーフィルタ側基板６の表面（視認者側の面であって、図７（ａ）では上面）に直接的に形成されている。検出電極３１は、インジウム錫酸化物（Indium Tin Oxide：ＩＴＯ）等の透明電極から成る。検出電極３１上に保護基板としてのガラス基板等から成る基板３２が設けられている。また、検出電極３１と外部の検出手段等との間で検出信号等の入出力を行うためのＦＰＣ２６が、アレイ側基板１の上面（液晶５側の面）の端部に設置されている。なお、符号の２４は検出電極３１と端子電極２５を接続するための引出線、２５は引出線２４とＦＰＣ２６の配線とを電気的に接続するための端子電極である。

図８は、図７（ａ）に示した静電容量型のタッチパネルＴＰの検出電極３１等を示す平面図である。検出電極３１は、カラーフィルタ側基板６上のＸ方向（例えば、行方向）に伸びるように形成され、駆動信号パルスが入力されるＸ検出電極線（駆動線、ドライブ線等とも称する）３１Ｘと、Ｙ方向（例えば、列方向）に伸びるように形成され、検出信号を受信するＹ検出電極線（検出線、センサ線等とも称する）３１Ｙと、Ｘ検出電極線３１ＸとＹ検出電極線３１Ｙが短絡することを防ぐとともにＹ検出電極線３１Ｙの電極部同士を接続するためのブリッジ電極３１ｂと、を有している。従って、Ｘ検出電極線３１Ｘ及びＹ検出電極線３１Ｙは同じ絶縁層上に形成され、ブリッジ電極３１ｂはその絶縁層の上方または下方に他の絶縁層を介して形成された複数層構成となる。なお、Ｘ検出電極線３１ＸとＹ検出電極線３１Ｙとの各交差部を中心とした部位が、検出ポイントｄ１１，ｄ１２，ｄ１３，ｄ２１，ｄ２２，ｄ２３，ｄ３１，ｄ３２，ｄ３３となる。

そして、タッチパネルの駆動時には、検出ポイントｄ１１〜ｄ３３のうち、被検出体としての人の指等の静電的な導電体が外部から近接したものにおいては、Ｘ検出電極線３１ＸとＹ検出電極線３１Ｙが外部の導電体を介して容量結合することとなる。その結果、Ｘ検出電極線３１ＸとＹ検出電極線３１Ｙとの間の静電容量が１ｐＦ〜数ｐＦ（ピコファラッド）程度変化し、その影響を受けて検出信号の時定数等が変化する。従って、検出信号が変化した検出ポイントｄ１１〜ｄ３３を特定することにより、被検出体が近接したタッチパネル上の位置（座標）を検出することができる。

また、カラーフィルタ側基板６上の端部には、ＦＰＣ２６の配線に接続される端子電極２５が配置されており、ＦＰＣ２６のタッチパネルＴＰと反対側の端部には、回路基板３７が接続されている。回路基板３７は、ＦＰＣ２６の配線を介して端子電極２５と電気的に接続される端子電極３６を有している。回路基板３７上には、ＩＣ，ＬＳＩ等から成る駆動制御部３８が設けられており、駆動制御部３８は、例えば、Ｘ検出電極線３１Ｘに駆動信号を走査しながら出力する走査制御部３８ａと、Ｙ検出電極線３１Ｙら出力された検
出信号を受信し指等の被検出体を検出する検出部３８ｂと、を有している。

特開２０１１−１９２１２４号公報

図８に示す上記従来のタッチパネルＴＰは、Ｘ検出電極線３１Ｘ及びＹ検出電極線３１Ｙは同じ絶縁層上に形成され、ブリッジ電極３１ｂはその絶縁層の上方または下方に他の絶縁層を介して形成された複数層構成であること、Ｘ検出電極線３１Ｘ及びＹ検出電極線３１Ｙの形状とブリッジ電極３１ｂの形状が大きく異なることから、製造コストが増大しやすいという問題点があった。また、Ｘ検出電極線３１Ｘ及びＹ検出電極線３１ＹをＩＴＯ（シート抵抗８Ω／ｓｑ程度、比抵抗１．３×１０^-4Ω・ｃｍ程度）等の導電性が金属よりも劣る透明電極で形成し、細いブリッジ電極３１ｂを導電性の良好なＡｌ，Ｔｉ等の金属で形成すると、Ｙ検出電極線３１Ｙの電極部とブリッジ電極３１ｂとの接続部で電荷の移動が円滑に行われず、Ｙ検出電極線３１Ｙの電極部に電荷が蓄積し、タッチパネルＴＰの起動時、電源切断時等に静電気放電（Electro-Static Discharge：ＥＳＤ）による
接続部の破損、切断等が生じる場合があるという問題点があった。

そこで、図９に示すようなブリッジ電極を用いない単一層構造のタッチパネルＴＰａとすることが考えられる。このタッチパネルＴＰａは、一つの絶縁層上に一つの検出ポイントにおいて第１電極６１Ｙと第２電極６１Ｘが容量結合可能に対を成して配置されており、第１電極６１Ｙに第１引出線２４ａが接続され、第２電極６１Ｘに第２引出線２４ｂが接続されている構成である。しかしながら、検出ポイント数が多くなるほど第１引出線２４ａの本数及び第２引出線２４ｂの本数が多くなるという問題点があった。図９の構成の場合、検出ポイントｄ１１，ｄ１２，ｄ１３，ｄ２１，ｄ２２，ｄ２３，ｄ３１，ｄ３２，ｄ３３の数が９個であれば、第１引出線２４ａの本数はＹ１１，Ｙ１２，Ｙ１３，Ｙ２１，Ｙ２２，Ｙ２３，Ｙ３１，Ｙ３２，Ｙ３３の９本、第２引出線２４ｂの本数はＸ１１，Ｘ１２，Ｘ１３，Ｘ２１，Ｘ２２，Ｘ２３，Ｘ３１，Ｘ３２，Ｘ３３の９本であり、合計１８本となる。図８の複数層構造のタッチパネルＴＰの６本と比較すると、引出線の本数がきわめて多くなる。引出線の本数が多くなると、端子電極２５の数、ＦＰＣ２６の配線の本数、端子電極３６の数もきわめて多くなることから、ＦＰＣ２６及び回路基板３７が大型化するという問題点もあった。

また、他の従来例として、カバーガラスの入力操作面側の第１面側、および第１面とは反対側の第２面側のうちのいずれか一方において、入力領域内の透光性の入力位置検出用電極、および入力領域より外側の周辺領域で延在する透光性の周辺配線を構成する透光性導電膜と、カバーガラスの第２面側において周辺領域に形成された遮光性印刷層と、遮光性印刷層上に形成され、周辺配線に電気的に接続する実装用導電膜と、カバーガラスの第２面側で実装用導電膜に電気的に接続されたフレキシブル配線基板と、を有しているタッチパネルであって、入力位置検出用電極および周辺配線は、カバーガラスの第１面側に形成され、実装用導電膜と配線とは、カバーガラスの側端面を経由して電気的に接続されているタッチパネルが提案されている（特許文献１を参照）。この特許文献１には、図９に示すタッチパネルＴＰａが有する上記の問題点を解決する構成については何等開示されていない。

本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、ＥＳＤによる電極部の接続線（ブリッジ線、中継線）の破損、切断等が発生せず、配線構造を簡略化することによってＦＰＣ等の回路基板を小型化あるいは削減でき、また低コストに製造し得る
タッチパネルを備えた表示装置とすることである。

本発明の表示装置は、複数の検出ポイントが設けられた第１主面と、前記第１主面に対向する第２主面と、端面と、を有する基板と、前記基板の前記第１主面の側において同層に形成された、第１電極及び第２電極と、前記第１電極に接続された第１引出線と、前記第２電極に接続された第２引出線と、を備えており、一つの前記検出ポイントにおいて、前記第１電極と前記第２電極が容量結合可能に対を成して配置されており、複数本の前記第１引出線と複数本の前記第２引出線を有するタッチパネルであって、複数本の前記第１引出線と複数本の前記第２引出線は、前記基板の端面にある端面配線を経由して前記基板の第２主面の側に引き出されており、前記基板の第２主面の側において、複数本の前記第１引出線が、それらの本数未満の本数の幹線に束ねられており、前記端面配線は、前記端面に形成された溝に位置する導体層であるタッチパネルと、表示パネルと、を含む表示装置であって、前記表示パネルは、一方主面に、スイッチ素子及び前記スイッチ素子に接続された画素電極を含む画素部と、前記スイッチ素子から引き出された第３引出線と、を有する画素部用基板と、前記画素部用基板の一方主面に前記第２主面が対向配置された前記基板と、を備えており、前記画素部用基板の一方主面の端部にフレキシブル配線基板が配置されており、前記第２引出線と前記幹線と前記第３引出線が前記フレキシブル配線基板の配線に電気的に接続されており、複数本の前記第１引出線が前記幹線に束ねられている束ね部が、前記画素部用基板の前記一方主面に設けられている構成である。

本発明の表示装置は、前記タッチパネルは、好ましくは、前記検出ポイントが、前記第２電極の一部を囲む形状の前記第１電極と前記第２電極とによって容量結合している。

また本発明の表示装置は、前記タッチパネルは、好ましくは、複数の前記検出ポイントが、行列状に配列されており、一つの列において、その列に属する全ての前記第１電極にそれぞれ接続されている前記第１引出線が、一本の幹線に束ねられている。

また本発明の表示装置は、前記タッチパネルは、好ましくは、前記基板の第２主面の側にフレキシブル配線基板が配置されており、前記第２引出線と前記幹線は、前記フレキシブル配線基板の配線に電気的に接続されている。

本発明の表示装置は、好ましくは、前記第２引出線及び前記幹線のうちのいずれか一方が、前記第３引出線を経由して前記フレキシブル配線基板の配線に電気的に接続されている。

本発明の表示装置は、複数の検出ポイントが設けられた第１主面と、前記第１主面に対向する第２主面と、端面と、を有する基板と、前記基板の前記第１主面の側において同層に形成された、第１電極及び第２電極と、前記第１電極に接続された第１引出線と、前記第２電極に接続された第２引出線と、を備えており、一つの前記検出ポイントにおいて、前記第１電極と前記第２電極が容量結合可能に対を成して配置されており、複数本の前記第１引出線と複数本の前記第２引出線を有するタッチパネルであって、複数本の前記第１引出線と複数本の前記第２引出線は、前記基板の端面ある端面配線を経由して前記基板の第２主面の側に引き出されており、前記基板の第２主面の側において、複数本の前記第１引出線が、それらの本数未満の本数の幹線に束ねられており、前記端面配線は、前記端面に形成された溝に位置する導体層であるタッチパネルを備えることから、以下の効果を奏する。

一つの検出ポイントにおいて第１電極と第２電極が容量結合可能に対を成して配置され
た単一層構造のタッチパネルであることから、電極部同士を接続する接続線がなく、ＥＳＤによる接続線の破損、切断等が発生しない。また、基板の第２主面の側において、複数本の第１引出線が、それらの本数未満の本数の幹線に束ねられていることから、タッチパネルに設置される外部接続用のＦＰＣ等の回路基板を小型化あるいは削減することができる。タッチパネルのＦＰＣを削減する場合、表示装置に設置されるＦＰＣにタッチパネルの配線を電気的に接続すれば良い。また、単一層構造のタッチパネルであることから、電極部同士を接続する接続線がなく、電極構造が簡略化されるとともに絶縁層の積層数を削減できることから、低コストに製造し得る。また、基板の第２主面の側において複数本の第１引出線がそれらの本数未満の本数の幹線に束ねられていることから、束ねた部位が操作者から視認されにくくなり、美観が損なわれることを抑えることができる。端面配線を溝において厚く形成することができ、複数本の第１引出線と複数本の第２引出線の各抵抗、または幹線と複数本の第２引出線の各抵抗が小さくなる。

本発明の表示装置は、前記タッチパネルは、複数の前記検出ポイントが、行列状に配列されており、一つの列において、その列に属する全ての前記第１電極にそれぞれ接続されている前記第１引出線が、一本の幹線に束ねられている場合、複数本の第１引出線に駆動信号パルスを一括的に入力して活性化（アクティブ化）させたとしても、複数本の第２引出線のそれぞれから検出信号を得ることができる。即ち、一つの列について複数本の第１引出線を束ねたとしても、複数の検出ポイントのそれぞれにおいて検出が可能となる。

また本発明の表示装置は、前記タッチパネルは、前記基板の第２主面の側にフレキシブル配線基板が配置されており、前記第２引出線と前記幹線は、前記フレキシブル配線基板の配線に電気的に接続されている場合、フレキシブル配線基板が表示装置等の他の部材用であったとしても、タッチパネル用をも兼ねることができる。従って、従来基板に設置していたタッチパネル用のＦＰＣを削減することができる。

本発明の表示装置は、上記構成のタッチパネルと、表示パネルと、含む表示装置であって、前記表示パネルは、一方主面に、スイッチ素子及び前記スイッチ素子に接続された画素電極を含む画素部と、前記スイッチ素子から引き出された第３引出線と、を有する画素部用基板と、前記画素部用基板の一方主面に前記第２主面が対向配置された前記基板と、を備えており、前記画素部用基板の一方主面の端部にフレキシブル配線基板が配置されており、前記第２引出線と前記幹線と前記第３引出線が前記フレキシブル配線基板の配線に電気的に接続されており、複数本の前記第１引出線が前記幹線に束ねられている束ね部が、前記画素部用基板の前記一方主面に設けられている構成であることから、以下の効果を奏する。

ＥＳＤによる接続線の破損、切断等が発生せず、低コストに製造し得るタッチパネルを備えていることから、長寿命で低コストに製造し得る表示装置となる。また、第２引出線と幹線と第３引出線がフレキシブル配線基板の配線に電気的に接続されていることから、従来タッチパネルの基板に設置されていたＦＰＣを削減することができる。束ね部は複数層の絶縁層を積層した複数層積層構造となるが、画素部用基板の画素部側の一方主面は、元々複数層の絶縁層を積層した複数層積層構造を有していることから、束ね部を設けることが容易であるとともに、表示装置の構成が簡易化される。

本発明の表示装置は、前記第２引出線及び前記幹線のうちのいずれか一方が、前記第３引出線を経由して前記フレキシブル配線基板の配線に電気的に接続されている場合、表示装置とタッチパネルを連動して駆動することができる。

図１（ａ），（ｂ）は、本発明の表示装置のタッチパネルについて実施の形態の１例を示す図であり、（ａ）はタッチパネル付液晶表示装置の断面図、（ｂ）はタッチパネルの検出電極等を示す平面図である。 図２（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ本発明の表示装置のタッチパネルについて実施の形態の他例を示す図であり、束ねられた複数本の第１引出線の配線構造を等価回路的に描いた回路図である。 図３（ａ），（ｂ），（ｃ），（ｄ）は、それぞれ本発明の表示装置のタッチパネルについて実施の形態の他例を示す図であり、束ねられた複数本の第１引出線の配線構造を等価回路的に描いた回路図である。 図４は、本発明の表示装置としての液晶表示装置について実施の形態の１例を示す図であり、液晶表示装置のブロック回路図である。 図５（ａ），（ｂ）は、図４の液晶表示装置におけるメモリー機能を有する画素内回路を含む画素部を示す図であり、（ａ）は画素部のブロック回路図、（ｂ）は画素部の詳細な回路図である。 図６（ａ），（ｂ）は、図５に示す画素部における画素電極制御回路を示す図であり、（ａ）は画素電極制御回路の回路図、（ｂ）は共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）を２値入力とする画素電極制御回路の出力（Ｙ）を記載した真理値表である。 図７（ａ），（ｂ）は、従来のタッチパネル付液晶表示装置を示す図であり、（ａ）はタッチパネル付液晶表示装置の断面図、（ｂ）は液晶表示装置のブロック回路図である。 図８は、従来のタッチパネルの検出電極等を示す平面図である。 図９は、従来のタッチパネルの検出電極等を示す平面図である。

以下、本発明の表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の表示装置の実施の形態における構成部材のうち、本発明の表示装置を説明するための主要部を示している。従って、本発明に係る表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。また、本発明の表示装置を示す図１〜図６において、従来例を示す図７〜図９と同じ部材、部位には同じ符号を付しており、それらの詳細な説明は省く。本発明の表示装置としては、ＬＣＤ、有機ＥＬ（Electro Luminescence）表示装置、無機ＥＬ表示装
置、ＰＤＰ（Plasma Display）などがあるが、以下の実施の形態においては、表示装置
がＬＣＤである場合について説明する。

図１は、本発明の表示装置について実施の形態の１例を示すものである。図１に示すように、本発明の表示装置は、タッチパネルＴＰ１は、ガラス基板等から成り、複数の検出ポイントｄ１１〜ｄ３３が設けられた第１主面６ａと、第１主面６ａに対向する第２主面６ｂと、端面６ｔと、を有する基板６と、基板６の第１主面６ａの側において同層に形成された、第１電極６１Ｙ及び第２電極６１Ｘと、第１電極６１Ｙに接続された第１引出線２４ａと、第２電極６１Ｘに接続された第２引出線２４ｂと、を備えており、一つの検出ポイント（例えば、検出ポイントｄ１１）において、第１電極６１Ｙと第２電極６１Ｘが容量結合可能に対を成して配置されており、複数本の第１引出線２４ａと複数本の第２引出線２４ｂを有するタッチパネルＴＰ１であって、複数本の第１引出線２４ａと複数本の第２引出線２４ｂは、基板６の端面６ｔを経由して基板６の第２主面６ｂの側に引き出されており、基板６の第２主面６ｂの側において、複数本の第１引出線２４ａが、それらの本数未満の本数の幹線に束ねられている構成である。この構成により、以下の効果を奏する。

一つの検出ポイントにおいて第１電極６１Ｙと第２電極６１Ｘが容量結合可能に対を成して配置された単一層構造のタッチパネルＴＰ１であることから、電極部同士を接続する
接続線がなく、ＥＳＤによる接続線の破損、切断等が発生しない。また、基板６の第２主面６ｂの側において、複数本の第１引出線２４ａが、それらの本数未満の本数の幹線に束ねられていることから、タッチパネルＴＰ１に設置される外部接続用のＦＰＣ等の回路基板を小型化あるいは削減することができる。タッチパネルのＦＰＣを削減する場合、表示装置に設置されるＦＰＣ１４にタッチパネルＴＰ１の配線を電気的に接続すれば良い。また、単一層構造のタッチパネルＴＰ１であることから、電極部同士を接続する接続線がなく、電極構造が簡略化されるとともに絶縁層の積層数を削減できることから、低コストに製造し得る。また、基板６の第２主面６ｂの側において複数本の第１引出線２４ａがそれらの本数未満の本数の幹線に束ねられていることから、束ねた部位が操作者から視認されにくくなり、美観が損なわれることを抑えることができる。

単一層構造のタッチパネルＴＰ１は、窒化珪素（ＳｉＮ_x），酸化珪素（ＳｉＯ₂）等から成る一層の絶縁層上に、検出電極６１を構成する第１電極６１Ｙと第２電極６１Ｘが形成されており、第１電極６１Ｙまたは第２電極６１Ｘの電極部同士を接続する接続線（ブリッジ線、中継線等とも称する）がない構成である。一般に、接続線は、第１電極６１Ｙ及び第２電極６１Ｘの上方または下方に、他の絶縁層を介して形成されることから、本発明の表示装置のタッチパネルにおいては絶縁層の積層数を削減することができる。

第１電極６１Ｙ及び第２電極６１Ｘは、ＩＴＯ等の透明電極から成り、第１電極６１Ｙに接続された第１引出線２４ａと第２電極６１Ｘに接続された第２引出線２４ｂも、ＩＴＯ等の透明電極から構成し得る。この場合、第１電極６１Ｙ及び第２電極６１Ｘの導電性と、第１引出線２４ａ及び第２引出線２４ｂの導電性とが、同じとなり、ＥＳＤの発生をきわめて効果的に抑えることができる。第１電極６１Ｙ、第２電極６１Ｘ、第１引出線２４ａ及び第２引出線２４ｂは、ＩＴＯの他に、インジウム亜鉛酸化物（ＩＺＯ），酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ），酸化亜鉛（ＺｎＯ）等の酸化物から成る透明導電性材料、またはリン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料をから形成されていてもよい。また第１電極６１Ｙ、第２電極６１Ｘ、第１引出線２４ａ及び第２引出線２４ｂは、メッキ法、蒸着法、スパッタリング法、ＣＶＤ法等によって形成され得る。

第１電極６１Ｙと第２電極６１Ｘは、容量結合可能に対を成して配置されているが、第１電極６１Ｙと第２電極６１Ｘとの間隔を１０μｍ〜２００μｍ程度とすることによって、それらを容量結合可能に対を成して配置することができる。

複数本の第１引出線２４ａと複数本の第２引出線２４ｂは、基板６の端面６ｔに配置された端面配線６５を経由して、基板６の第２主面６ｂの側に引き出されている。端面配線６５は、基板６の端面６ｔの所定部位に、銀粒子等の導電性粒子を含む導体ペーストを塗布し焼成して導体層を作製する厚膜形成法等によって形成される。このとき基板６の端面６ｔの所定部位に溝を形成し、次にその溝に導体ペーストを塗布し焼成して導体層を作製する厚膜形成法等によって形成される。また端面配線６５は、メッキ法、蒸着法、スパッタリング法、ＣＶＤ法等によっても形成され得る。また端面配線６５は、銅（Ｃｕ），アルミニウム（Ａｌ），銀（Ａｇ），モリブデン（Ｍｏ）等の金属材料、ＩＴＯ等の透明電極から構成でされていてもよい。さらに端面配線６５は、その幅が１０μｍ〜３００μｍ程度である。

本発明の表示装置は、タッチパネルＴＰ１は、図１（ｂ）、図２（ａ）に示すように、複数の検出ポイントｄ１１〜ｄ３３は、行列状に配列されており、一つの列（例えば、ｄ１１，ｄ１２，ｄ１３から成る列）において、その列に属する全ての第１電極６１Ｙに接続されている第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）が、一本の幹線６６ｍ１（図２（ａ）に示す）に束ねられていることが好ましい。この場合、複数本の第１引出線２４
ａ（Ｙ１１，Ｙ１２，Ｙ１３）に駆動信号パルスを同時一括的に入力して活性化（アクティブ化）させたとしても、複数本の第２引出線２４ｂ（Ｘ１１，Ｘ１２，Ｘ１３）のそれぞれから検出信号を得ることができる。即ち、一つの列（ｄ１１，ｄ１２，ｄ１３）について複数本の第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を束ねたとしても、複数の検出ポイントｄ１１，ｄ１２，ｄ１３のそれぞれにおいて検出が可能となる。

なお、図２（ａ）に示す、第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）が一本の幹線６６ｍ１に束ねられている束ね部は、例えば以下の構成を有する。第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を第１絶縁層上に配置し、第１絶縁層の上方または下方に積層された第２絶縁層上に幹線６６ｍ１を配置し、第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を幹線６６ｍ１にスルーホール等の導電接続部を介して接続する構成である。このように、束ね部は複数層の絶縁層を積層した複数層積層構造となるが、束ね部をアレイ側基板１の画素部４が形成されている画素部側の主面に設ける。アレイ側基板１の画素部側の主面は、元々複数層の絶縁層を積層した複数層積層構造を有していることから、束ね部を設けることが容易であるからである。この観点から、タッチパネルの検出電極６１をアレイ側基板１の画素部側の主面と反対側の主面に配置することが好ましい。

図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）は、それぞれ第２主面６ｂ側にある図１（ｂ）のＡ部（束ね部）を透視した透視図であって束ねられた複数本の第１引出線２４ａの配線構造を等価回路的に描いた回路図である。図２（ａ）は、一つの列（ｄ１１，ｄ１２，ｄ１３）について複数本の第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を一本の幹線６６ｍ１に束ねた構成であるが、列（ｄ２１，ｄ２２，ｄ２３）について複数本の第１引出線２４ａ（Ｙ２１，Ｙ２２，Ｙ２３）を束ねてもよく、または列（ｄ３１，ｄ３２，ｄ３３）について複数本の第１引出線２４ａ（Ｙ３１，Ｙ３２，Ｙ３３）を束ねてもよい。

図２（ｂ）は、一つの列（ｄ１１，ｄ１２，ｄ１３）について複数本の第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を一本の幹線６６ｍ１に束ね、もう一つの列（ｄ２１，ｄ２２，ｄ２３）について複数本の第１引出線２４ａ（Ｙ２１，Ｙ２２，Ｙ２３）を一本の幹線６６ｍ２に束ねた構成である。即ち、２つの列について複数本の第１引出線２４ａを構成であり、列（ｄ１１，ｄ１２，ｄ１３）と列（ｄ３１，ｄ３２，ｄ３３）について同様の構成としてもよく、列（ｄ２１，ｄ２２，ｄ２３）と列（ｄ３１，ｄ３２，ｄ３３）について同様の構成としてもよい。

図２（ｃ）は、一つの列（ｄ１１，ｄ１２，ｄ１３）について複数本の第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３）を一本の幹線６６ｍ１に束ね、他の列（ｄ２１，ｄ２２，ｄ２３）について複数本の第１引出線２４ａ（Ｙ２１，Ｙ２２，Ｙ２３）を一本の幹線６６ｍ２に束ね、さらに他の列（ｄ３１，ｄ３２，ｄ３３）について複数本の第１引出線２４ａ（Ｙ３１，Ｙ３２，Ｙ３３）を一本の幹線６６ｍ３に束ねた構成である。即ち、３つの列全てについて複数本の第１引出線２４ａを構成である。

図２（ｄ）は、三つの列（ｄ１１，ｄ１２，ｄ１３），（ｄ２１，ｄ２２，ｄ２３），（ｄ３１，ｄ３２，ｄ３３）について、複数本の第１引出線２４ａ（Ｙ１１，Ｙ１２，Ｙ１３，Ｙ２１，Ｙ２２，Ｙ２３，Ｙ３１，Ｙ３２，Ｙ３３）を一本の幹線６６ｍ４に束ねた構成である。図２（ａ）から図２（ｄ）に移行するに伴って、配線数が減少する。そして、基板６の第２主面６ｂの側にＦＰＣが配置されており、第２引出線２４ｂと幹線６６ｍ１〜６６ｍ４は、ＦＰＣの配線に電気的に接続されていることが良い。このＦＰＣは基板６の第２主面６ｂの端部に設置されていてもよい。この場合、配線数が減少することから、ＦＰＣが小型化される。また、ＦＰＣはアレイ側基板１に設けられた液晶表示パネルＬＣ用のＦＰＣ１４であってもよく、ＦＰＣ１４はタッチパネルＴＰ１用をも兼ねることができる。この場合、第２引出線２４ｂと幹線６６ｍ１〜６６ｍ４は、液晶表示パネルＬ
Ｃのシール部材１０の外側側面に配置された移行配線（トランスファ配線）を経由して、電気的にＦＰＣ１４の配線に接続される。トランスファ配線は、銀粒子等の導電性粒子を含む導体ペーストを塗布し焼成して導体層を作製する厚膜形成法等によって形成される。従って、従来、基板６に設置していたタッチパネルＴＰ１用のＦＰＣを削減することもできる。なお、図２（ａ）〜（ｃ）に示すように、束ねられていない第１引出線２４ａがある場合、それらもＦＰＣ１４の配線に電気的に接続されていることがよい。

図３（ａ）は、図２（ｃ）の構成において、列（ｄ１１，ｄ１２，ｄ１３）と列（ｄ２１，ｄ２２，ｄ２３）の２つの列について、さらに第２引出線２４ｂ（Ｘ１１，Ｘ２１）を幹線６６ｍ５に束ねた構成である。同様にして、第２引出線２４ｂ（Ｘ１１，Ｘ３１）を束ねてもよく、第２引出線２４ｂ（Ｘ２１，Ｘ３１）を束ねてもよい。

図３（ｂ）は、図２（ｃ）の構成において、列（ｄ１１，ｄ１２，ｄ１３）と列（ｄ２１，ｄ２２，ｄ２３）と列（ｄ３１，ｄ３２，ｄ３３）の３つの列全てについて、さらに第２引出線２４ｂ（Ｘ１１，Ｘ２１，Ｘ３１）を幹線６６ｍ５に束ねた構成である。同様にして、第２引出線２４ｂ（Ｘ１２，Ｘ２２，Ｘ３２）を束ねてもよく、第２引出線２４ｂ（Ｘ１３，Ｘ２３，Ｘ３３）を束ねてもよい。

図３（ｃ）は、図２（ｃ）の構成において、列（ｄ１１，ｄ１２，ｄ１３）と列（ｄ２１，ｄ２２，ｄ２３）と列（ｄ３１，ｄ３２，ｄ３３）の３つの列全てについて、さらに第２引出線２４ｂ（Ｘ１１，Ｘ２１，Ｘ３１）を幹線６６ｍ５に束ね、第２引出線２４ｂ（Ｘ１２，Ｘ２２，Ｘ３２）を幹線６６ｍ６に束ねた構成である。同様にして、第２引出線２４ｂ（Ｘ１１，Ｘ２１，Ｘ３１）を束ね、第２引出線２４ｂ（Ｘ１３，Ｘ２３，Ｘ３３）を束ねてもよい。また、第２引出線２４ｂ（Ｘ１２，Ｘ２２，Ｘ３２）を束ね、第２引出線２４ｂ（Ｘ１３，Ｘ２３，Ｘ３３）を束ねてもよい。

図３（ｄ）は、図２（ｃ）の構成において、列（ｄ１１，ｄ１２，ｄ１３）と列（ｄ２１，ｄ２２，ｄ２３）と列（ｄ３１，ｄ３２，ｄ３３）の３つの列全てについて、さらに第２引出線２４ｂ（Ｘ１１，Ｘ２１，Ｘ３１）を幹線６６ｍ５に束ね、第２引出線２４ｂ（Ｘ１２，Ｘ２２，Ｘ３２）を幹線６６ｍ６に束ね、第２引出線２４ｂ（Ｘ１３，Ｘ２３，Ｘ３３）を幹線６６ｍ７に束ねた構成である。図３（ａ）から図３（ｄ）に移行するに伴って、配線数が減少する。そして、それらの減少した配線は、液晶表示パネルＬＣのシール部材１０の外側側面に配置されたトランスファ配線を経由して、ＦＰＣ１４の配線に電気的に接続される。

第１引出線２４ａ及び第２引出線２４ｂは、基板６におけるＦＰＣ１４の側の端部において第２主面６ｂ側へ引き出されているが、基板６におけるＦＰＣ１４の側と反対側の端部において第２主面６ｂ側へ引き出されていてもよい。その場合、第１引出線２４ａ、第２引出線２４ｂ及び幹線６６ｍ１〜６６ｍ７は、アレイ側基板１の液晶５側の面に配置された中継配線等を経由して、ＦＰＣ１４の配線に電気的に接続され得る。

本発明の他の発明に係る表示装置のタッチパネルは、基板６の第１主面６ａの側において、複数本の第１引出線２４ａが、それらの本数未満の本数の幹線に束ねられており、幹線と複数本の第２引出線２４ｂは、基板６の端面６ｔの端面配線６５を経由して基板６の第２主面６ｂの側に引き出されている構成である。この構成により、以下の効果を奏する。一つの検出ポイントにおいて第１電極６１Ｙと第２電極６１Ｘが容量結合可能に対を成して配置された単一層構造のタッチパネルであることから、電極部同士を接続する接続線がなく、ＥＳＤによる接続線の破損、切断等が発生しない。また、基板６の第１主面６ａの側において、複数本の第１引出線２４ａが、それらの本数未満の本数の幹線に束ねられていることから、タッチパネルに設置される外部接続用のＦＰＣ等の回路基板を小型化あ
るいは削減することができる。タッチパネルのＦＰＣを削減する場合、表示装置に設置されるＦＰＣ１４にタッチパネルの配線を電気的に接続すれば良い。また、単一層構造のタッチパネルであることから、電極部同士を接続する接続線がなく、電極構造が簡略化されるとともに絶縁層の積層数を削減できることから、低コストに製造し得る。

上記の構成の場合、基板６の第１主面６ａの側において複数本の第１引出線２４ａが幹線に束ねられているので、その束ね部位が、操作者に視認されやすくなり、美観を損なうおそれがある。従って、束ね部位を黒色、黒褐色、紺色、濃緑色等の暗色系の色を呈する遮光膜等の遮光部材によって覆うことがよい。

なお、図２、図３に示す種々の構成は、上記の構成のタッチパネルにも適用できる。

本発明の表示装置としてのＬＣＤは、上記構成のタッチパネルと、液晶表示パネルＬＣと、含むＬＣＤであって、液晶表示パネルＬＣは、一方主面に、スイッチ素子としてのＴＦＴ素子２及びＴＦＴ素子２に接続された画素電極３を含む画素部４と、ＴＦＴ素子２から引き出された第３引出線１２と、を有する画素部用基板としてのアレイ側基板１と、アレイ側基板１の一方主面に第２主面６ｂが対向配置された基板６と、を備えており、アレイ側基板１の一方主面の端部にＦＰＣ１４が配置されており、第２引出線２４ｂと幹線６６ｍ１〜６６ｍ７と第３引出線１２がＦＰＣ１４の配線に電気的に接続されている構成である。この構成により以下の効果を奏する。ＥＳＤによる接続線の破損、切断等が発生せず、低コストに製造し得るタッチパネルを備えていることから、長寿命で低コストに製造し得る表示装置となる。また、第２引出線２４ｂと幹線６６ｍ１〜６６ｍ７と第３引出線１３がＦＰＣ１４の配線に電気的に接続されていることから、従来タッチパネルの基板６に設置されていたＦＰＣを削減することができる。

また本発明のＬＣＤは、第２引出線２４ｂ及び幹線６６ｍ１〜６６ｍ７のうちのいずれか一方が、第３引出線１２を経由してＦＰＣ１４の配線に電気的に接続されていることが好ましい。この場合、ＬＣＤとタッチパネルを連動して駆動することができる。

また本発明のＬＣＤは、画素部４は、ＴＦＴ素子２と画素電極３を接続する接続線に、複数の機能素子から構成された、メモリ機能を有する画素内回路が接続されていることが好ましい。この場合、多機能化されたＬＣＤを実現できる。例えば、それぞれの画素部４がメモリ機能を有することによって階調表示が可能となる。また、ＬＣＤの表示部における動画領域に対応するタッチパネルの部位のみをアクティブ状態としたり、ＬＣＤの表示部における静止画領域に対応するタッチパネルの部位のみをアクティブ状態とする、という機能等を有する表示装置を実現できる。これらの機能は、駆動信号パルスを入力する駆動信号線（走査線、スキャン線とも称する場合がある）としての第１引出線２４ａに接続された幹線６６ｍ１〜６６ｍ７が、第３引出線１２を経由してＦＰＣ１４の配線に電気的に接続されている構成を採ることによって、実現できる。例えば、表示部における動画領域に対応するタッチパネルの部位のみをアクティブ状態とする場合、ＴＦＴ素子２及び第１引出線２４ａに、それらを活性化（アクティブ化）する信号パルスを入力すればよい。表示部における静止画領域に対応するタッチパネルの部位のみをアクティブ状態とする場合、ＴＦＴ素子２を不活性化とするとともに第１引出線２４ａを活性化する信号パルス（ＴＦＴ素子２を不活性化する信号パルスの反転信号）を入力すればよい。反転信号は、ｐチャネルＴＦＴ素子及びｎチャネルＴＦＴ素子から構成されたインバータ等を、幹線６６ｍ１〜６６ｍ７における第３引出線１２との分岐部付近に配置する構成等によって生成し得る。

また本発明のＬＣＤは、複数の機能素子は、容量素子及びＴＦＴ素子の少なくとも一方を含むことが好ましい。この場合、容量素子の蓄電機能を利用したメモリ機能を有する画
素内回路を構成することができる。また、複数の薄膜トランジスタ素子から構成されるＣＭＯＳインバータから成るスタティック・ラム（Static RAM：ＳＲＡＭ）等をから成る
保持回路（メモリ回路）を有する画素内回路を構成することができる。ＳＲＡＭは、第１のＣＭＯＳインバータと第２のＣＭＯＳインバータを直列に接続して成るものである。

本発明のＬＣＤは、図４〜図６に示すように、スイッチ素子としての第１のｎチャネルＴＦＴ１０１ａ及び第２のｎチャネルＴＦＴ１０１ｂと、画素電極１０６と、を接続する接続線１０６Ｌ（図５（ａ），（ｂ）に記載）に、複数の機能素子から構成された、メモリ機能を有する画素内回路としての駆動選択回路１０５が接続されており、複数の機能素子は容量素子及びＴＦＴの少なくとも一方を含む構成とし得る。図４〜図６に示す構成は、複数の機能素子は複数のＴＦＴから成るものであり、以下その構成について説明する。

本発明のメモリ機能を有する画素内回路を備えたＬＣＤ（ドットマトリクス型表示装置とも称する）の構成について説明する。図４は、ゲート信号線１１９（ＧＬ１〜ＧＬｍ）のいずれか１本をオンするとともに画像信号線１１７（ＤＬ１〜ＤＬｎ）のいずれか１本をオンすることによって任意の一つの画素部１０７をオンするランダムアクセス型のＬＣＤの基本構成のブロック回路図であり、表示パネル１１１は例えば１６３８４ドット(縦
１２８ドット×横１２８ドット)の画素数を有する白黒表示のＬＣＤである。このＬＣＤ
は、オフ状態の画素部１０７は表示を維持することによって静止画として表示し、オン状態の画素部１０７の表示を切り替えることによって動画として表示するものであり、例えばデジタル表示型腕時計等の表示部として用いられる。

ＬＣＤパネル１１１を構成するアレイ側基板１上の一辺部（図４では左辺部）にゲート信号線駆動回路１０３が設けられ、アレイ側基板１上の他辺部（図５では下辺部）に画像信号(ソース信号)線駆動回路１０４が設けられている。各画素部１０７（Ｐ１１〜Ｐｍｎ）は、スイッチ素子としてのＴＦＴ１０１ａ，１０１ｂと、メモリ機能を有する駆動選択回路１０５と、画素電極１０６（ＰＥ１１〜ＰＥｍｎ）と、を含む。また、各画素部１０７の共通電極に共通電圧を供給する共通電圧線１０２が設けられており、多数の画素部１０７から構成された表示部１１０がある。ＴＦＴ１０１ａ，１０１ｂは、例えば、アモルファスシリコン（ａ−Ｓｉ），低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の３端子を有する。そして、ゲート電極に所定電位の電圧(例えば、３Ｖ)を印加することにより、ソース電極とドレイン電極の間の半導体膜（チャネル）に電流を流す、スイッチ素子（ゲートトランスファ素子）として機能する。また、画素電極１０６は、酸化インジウムスズ(Indium Tin Oxide:ＩＴＯ)等から成る透明導電体層から成る。

図５（ａ），（ｂ）は、保持回路（メモリ回路）１２２と画素電極制御回路１２３を有する、画素内回路としての駆動選択回路１０５を含む画素部１０７の例を示す回路図である。図５（ａ）はブロック回路図、図５（ｂ）は各ブロック回路を構成するＴＦＴ群を措いた詳細な回路図である。駆動選択回路１０５は、静止画駆動と書き換え駆動のいずれかを選択する回路であり、保持回路１２２、画素電極制御回路１２３を有している。駆動選択回路１０５の前段の入力部１０１には、第１及び第２のｎチャネルＴＦＴ１０１ａ，１０１ｂを直列的に接続させて成るトランスファゲート回路が設けられている。画像信号線１１７（ＤＬｎ）側の第１のｎチャネルＴＦＴ１０１ａは、そのゲート電極に画像信号線選択線１１８（ＳＬｎ）を伝送されてきた信号が制御入力される。その信号がＨ（ハイの信号であり、例えば３Ｖ）の場合に第１のｎチャネルＴＦＴ１０１ａはオンとなり、Ｌ（ローの信号であり、例えば０Ｖ）の場合に第１のｎチャネルＴＦＴ１０１ａはオフとなる。ゲート信号線１１９側の第２のｎチャネルＴＦＴ１０１ｂは、そのゲート電極にゲート信号線１１９（ＧＬｍ）を伝送されてきた信号が制御入力される。その信号がＨの場合に第２のｎチャネルＴＦＴ１０１ｂはオンとなり、Ｌの場合に第２のｎチャネルＴＦＴ１０
１ｂはオフとなる。従って、ゲート信号線１１９を伝送されてきた信号がＨであり、かつ画像信号線選択線１１８を伝送されてきた信号がＨである場合にのみ、トランスファゲート回路は等価回路的に閉(クローズ)状態となり、画像信号線１１７を伝送されてきた信号が保持回路１２２へ伝送される。

図５（ｂ）は、保持回路１２２としてのスタティック型メモリの構成等を示すものである。保持回路１２２は、第１及び第２のＣＭＯＳインバータ１２２ａ，１２２ｂを直列に接続し、第２（後段側）のＣＭＯＳインバータ１２２ｂのドレイン共通接続点からの出力を、第１（前段側）のＣＭＯＳインバータ１２２ａのゲート共通接続点に帰還入力させている。これにより、第１のＣＭＯＳインバータ１２２ａのゲート共通接続点にＨの信号が入力されると、次に第１のＣＭＯＳインバータ１２２ａのドレイン共通接続点からＬの信号が出力され、次にそのＬの信号が第２のＣＭＯＳインバータ１２２ｂのゲート共通接続点に入力され、次に第２のＣＭＯＳインバータ１２２ｂのドレイン共通接続点からＨの信号が出力され、次にそのＨの信号が第１のＣＭＯＳインバータ１２２ａのゲート共通接続点に帰還入力される。その結果、例えば常時Ｈ,Ｌ,Ｈの信号がループ状の伝送線上において保持される。

図６（ａ）は、画素電極制御回路１２３を構成するＴＦＴ群の接続関係を描いた回路図である。画素電極制御回路１２３は、保持回路１２２の第１のＣＭＯＳインバータ１２２ａを共用しており、画像信号Ｂの反転信号ｉＢ(図６（ａ）に符号に上付きバーの反転記
号を付している)を出力する第１のＣＭＯＳインバータ１２２ａと、ｐチャネルＴＦＴ１
３１ａとｎチャネルＴＦＴ１３１ｂとから成り、共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）と第１のＣＭＯＳインバータ１２２ａの出力(ｉＢ)が参照入力されることによって２値データを出力する第１の２値選択回路１３１と、ｐチャネルＴＦＴ１３２ａとｎチャネルＴＦＴ１３２ｂとから成り、共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）と第１のＣＭＯＳインバータ１２２ａの出力（ｉＢ）が参照入力されることによって２値データを出力する、出力線が第１の２値選択回路１３１の出力線に並列的に接続されている第２の２値選択回路１３２と、を有している。そして、第１の２値選択回路１３１の出力及び第２の２値選択回路１３２の出力が、共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）について排他的論理和(Exclusive OR:ＥＸＯＲ)の論理ゲート出力を構成している。

第１の２値選択回路１３１は、ｐチャネルＴＦＴ１３１ａとｎチャネルＴＦＴ１３１ｂを、ゲート電極を共通接続するとともにドレイン電極を共通接続したＣＭＯＳインバータであり、画像信号ｄａｔａ（Ｂ）がＨ（１）の信号である場合にのみ、２値データ（Ｙ）を出力する。逆に、画像信号ｄａｔａ（Ｂ）がＬ（０）の信号である場合、第１の２値選択回路１３１はインバータとして機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。第２の２値選択回路１３２は、ｐチャネルＴＦＴ１３２ａとｎチャネルＴＦＴ１３２ｂを、ソース電極同士及びドレイン電極同士を接続した４端子型のトランスファゲート回路であり、ｎチャネルＴＦＴ１３２ｂのゲート電極に入力される第１のインバータ１２２ａの出力（ｉＢ）を制御入力としている。そして、第１のインバータ１２２ａの出力（ｉＢ）がＨの信号（１）である場合、即ち画像信号ｄａｔａ（Ｂ）がＬの信号（０）である場合にのみ、２値データ（Ｙ）を出力する。逆に、第１のインバータ１２２ａの出力（ｉＢ）がＬの信号（０）である場合、第２の２値選択回路１３２はトランスファゲート回路として機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。このように、第２の２値選択回路１３２の出力線が第１の２値選択回路１３１の出力線に並列的に接続されているので、第１の２値選択回路１３１の出力及び第２の２値選択回路１３２の出力が、共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）について排他的論理和の論理ゲート出力を構成することになる。即ち、画素電極制御回路１２３は、共通
電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）について排他的論理和の論理ゲート回路となっている。

図６（ｂ）は、共通電圧Ｖｃｏｍ（Ａ）と画像信号ｄａｔａ（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。画像信号ｄａｔａ（Ｂ）が画素部１０７に入力された場合、即ち画像信号ｄａｔａ（Ｂ）がＨ(３Ｖ:「１」)の信号である場合に、画素電極電圧Ｐｉｘｅｌと共通電圧Ｖｃｏｍ（Ａ）との間に電
位差が生じて、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。このように共通電圧Ｖｃｏｍ（Ａ）を反転駆動させても、画素電極電圧Ｐｉｘｅｌと共通電圧Ｖｃｏｍ（Ａ）との間の電位差は保持されるので、画素部１０７における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。一方、画像信号ｄａｔａ（Ｂ）が画素部に入力されない場合、即ち画像信号ｄａｔａ（Ｂ）がＬ(０Ｖ:「０」)の信号である場合に、画素電極電圧Ｐｉｘｅｌと共通電圧Ｖｃ
ｏｍ（Ａ）との間には電位差が生じず、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となる。このように共通電圧Ｖｃｏｍ（Ａ）を反転駆動させても、画素電極電圧Ｐｉｘｅｌと共通電圧Ｖｃｏｍ（Ａ）との間の電位差がない状態が保持されるので、画素部１０７における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。

また、画素部１０７における表示を書き換える場合、図５に示す駆動選択回路１０５の前段の入力部１０１における、第１及び第２のｎチャネルＴＦＴ１０１ａ，１０１ｂを直列的に接続させて成るトランスファゲート回路をオンにする。即ち、ゲート信号線１１９を伝送されてきた信号をＨとし、画像信号線選択線１１８を伝送されてきた信号をＨとする。この状態で、画像信号線１１７を伝送されてきた信号（ｄａｔａ）を保持回路１２２へ伝送させる。例えば、信号（ｄａｔａ）がＨである場合、保持回路１２２はＨの信号（ｄａｔａ）を保持する。そして、図６（ｂ）におけるｄａｔａ（Ｂ）がＨの場合に相当する表示が画素部１０７で実行される。即ち、画素部１０７の表示は、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。一方、信号（ｄａｔａ）がＬである場合、保持回路１２２はＬの信号（ｄａｔａ）を保持する。そして、図６（ｂ）におけるｄａｔａ（Ｂ）がＬの場合に相当する表示が画素部１０７で実行される。即ち、画素部１０７の表示は、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となるように、書き換えられる。

上述の構成により、本発明のＬＣＤは、表示領域における書き換え駆動を１画素（ドット）毎に行うことができ、それ以外の全ての画素を静止画駆動させることができるので、消費電力が極めて低いものとなる。例えば、デジタル腕時計用の白黒表示のＬＣＤにおいて、静止画駆動及び書き換え駆動を全画面走査して行う場合に１００μＷ程度の消費電力であったものが、上記のＬＣＤにおいては１０μＷ程度以下、さらには３μＷ程度以下にまで抑えることができる。これにより、複雑な表示構成のＬＣＤであっても、例えば、１回の電池交換で駆動可能な期間を１０倍以上に伸ばすことが可能となる。

図４〜図６の構成において、第３接続線１２に相当するゲート信号線１１９に、タッチパネルの駆動信号線としての幹線６６ｍ１〜６６ｍ７を接続することによって、タッチパネルとＬＣＤを連動させて駆動することができる。この場合、ゲート信号線１１９と幹線６６ｍ１〜６６ｍ７が１対１に対応する必要はなく、いずれか一方の１本に対して他方の複数本を対応させてもよい。

また、図４〜図６に示した本発明のＬＣＤにおいては、画素内回路が複数のＴＦＴを含む構成であり、その結果集積化された画素部１０７となることから、アレイ側基板１にタッチパネルの検出電極６１を形成することが難しくなる傾向がある。そうすると、カラー
フィルタ側基板６の視認者側の主面である第１主面６ａに、タッチパネルの検出電極６１を形成することとなる。従って、配線構造を簡略化することができるとともにＦＰＣを削減できる本発明の表示装置のタッチパネルの構成が有効に機能することとなり、好適である。

なお、本発明の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良が施されていてもよい。上記実施の形態においては、表示装置としてのＬＣＤに付属するタッチパネルについて説明したが、タッチパネルは、表示装置に限らず、方向指示装置等の指示装置、良否判定等を行う判定装置、多数の選択肢から希望するものを選択する投票装置等の選択装置、スイッチ等に付属させることもできる。

本発明の表示装置のタッチパネルは各種の表示装置に付属させることができる。その表示装置としては、ＬＣＤ、ＬＥＤ表示装置、有機ＥＬ（Electro Luminescence）表示装
置、無機ＥＬ表示装置、ＰＤＰ（Plasma Display）などがある。また、本発明のタッチ
パネルが付属する表示装置がＬＣＤである場合、そのＬＣＤとしては、ＴＮ（Twisted Nematic）方式、インプレーンスイッチング（In-plane Switching:ＩＰＳ）方式、フリンジフィールドスイッチング（Fringe Field Switching：ＦＦＳ）方式のものなどを採用できる。また、ＬＣＤが適用される電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用モニター装置、デジタル表示式腕時計、スマートウォッチ、頭部装着型画像表示装置（Head Mounted Display Device：ＨＭＤ）などがある。

１ アレイ側基板
２ ＴＦＴ
３ 画素電極
４ 画素部
５ 液晶
６ 基板（カラーフィルタ側基板）
６ａ 第１主面
６ｂ 第２主面
６ｔ 端面
１２ 第３引出線
１４ ＦＰＣ
２４ａ 第１引出線
２４ｂ 第２引出線
６１ 検出電極
６１Ｘ 第２電極
６１Ｙ 第１電極
６５ 端面配線

Claims (5)

1. 複数の検出ポイントが設けられた第１主面と、前記第１主面に対向する第２主面と、端面と、を有する基板と、前記基板の前記第１主面の側において同層に形成された、第１電極及び第２電極と、前記第１電極に接続された第１引出線と、前記第２電極に接続された第２引出線と、を備えており、
   一つの前記検出ポイントにおいて、前記第１電極と前記第２電極が容量結合可能に対を成して配置されており、複数本の前記第１引出線と複数本の前記第２引出線を有するタッチパネルであって、
   複数本の前記第１引出線と複数本の前記第２引出線は、前記基板の端面にある端面配線を経由して前記基板の第２主面の側に引き出されており、
   前記基板の第２主面の側において、複数本の前記第１引出線が、それらの本数未満の本数の幹線に束ねられており、前記端面配線は、前記端面に形成された溝に位置する導体層であるタッチパネルと、
   表示パネルと、を含む表示装置であって、
   前記表示パネルは、一方主面に、スイッチ素子及び前記スイッチ素子に接続された画素電極を含む画素部と、前記スイッチ素子から引き出された第３引出線と、を有する画素部用基板と、前記画素部用基板の一方主面に前記第２主面が対向配置された前記基板と、を備えており、
   前記画素部用基板の一方主面の端部にフレキシブル配線基板が配置されており、
   前記第２引出線と前記幹線と前記第３引出線が前記フレキシブル配線基板の配線に電気的に接続されており、
   複数本の前記第１引出線が前記幹線に束ねられている束ね部が、前記画素部用基板の前記一方主面に設けられている表示装置。
2. 前記タッチパネルは、前記検出ポイントが、前記第２電極の一部を囲む形状の前記第１電極と前記第２電極とによって容量結合している請求項１に記載の表示装置。
3. 前記タッチパネルは、複数の前記検出ポイントが、行列状に配列されており、
   一つの列において、その列に属する全ての前記第１電極にそれぞれ接続されている前記第１引出線が、一本の幹線に束ねられている請求項１または請求項２に記載の表示装置。
4. 前記タッチパネルは、前記基板の第２主面の側にフレキシブル配線基板が配置されており、
   前記第２引出線と前記幹線は、前記フレキシブル配線基板の配線に電気的に接続されて
   いる請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. 前記第２引出線及び前記幹線のうちのいずれか一方が、前記第３引出線を経由して前記フレキシブル配線基板の配線に電気的に接続されている請求項１に記載の表示装置。

Images