KR20100081118A - 볼 그리드 어레이 패키지 기판 및 그 제조방법 - Google Patents

볼 그리드 어레이 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100081118A
KR20100081118A KR1020090000403A KR20090000403A KR20100081118A KR 20100081118 A KR20100081118 A KR 20100081118A KR 1020090000403 A KR1020090000403 A KR 1020090000403A KR 20090000403 A KR20090000403 A KR 20090000403A KR 20100081118 A KR20100081118 A KR 20100081118A
Authority
KR
South Korea
Prior art keywords
osp
base substrate
copper
grid array
manufacturing
Prior art date
Application number
KR1020090000403A
Other languages
English (en)
Inventor
나덕화
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020090000403A priority Critical patent/KR20100081118A/ko
Publication of KR20100081118A publication Critical patent/KR20100081118A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 폴리미드 테이프에 접착면을 갖는 베이스 기판과 OSP 처리한 구리를 라미네이팅하고 포토레지스트를 도포하여 포토레지스트층을 형성하며, 상기 포토레지스트층을 노광 및 현상하고 상기 OSP 처리한 구리를 에칭하여 패턴을 형성하며, 상기 포토레지스트층을 박리하고 상기 구리에 주석 도금하여 베이스 기판을 펀칭하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법에 관한 것이다.
솔더볼(Solder Ball), 반도체 패키지, TAB(Tape Automated Bonding), BGA(Ball grid array), OSP.

Description

볼 그리드 어레이 패키지 기판 및 그 제조방법{BALL GRID ARRAY PACKAGE BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 폴리미드 테이프에 접착면을 갖는 베이스 기판과 OSP 처리한 구리를 라미네이팅하고 포토레지스트를 도포하여 포토레지스트층을 형성하며, 상기 포토레지스트층을 노광 및 현상하고 상기 OSP 처리한 구리를 에칭하여 패턴을 형성하며, 상기 포토레지스트층을 박리하고 상기 구리에 주석 도금하여 베이스 기판을 펀칭하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지 제조의 기본 골격재(Base Frame)로 사용되는 인쇄회로기판은, 인쇄회로기판 하부에 마련된 솔더볼 랜드에 니켈과 골드층이 순차적으로 표면처리를 한다. 이는 골드층이 솔더볼과의 융착을 용이하게 하고, 열전도율이 높은 니켈층이 반도체 칩에서 발생한 열을 용이하게 외부로 방출하기 위해서였다. 그러나 솔더볼의 재질이 종래에는 주석과 납의 합금으로 이루어진 솔더볼에서 납을 전혀 포함하지 않는 무연 솔더볼(Lead Free Solder Ball)로 변경되고, 반도체 패키 지의 응용분야가 모바일 폰(Mobile Phone)과 같이 낙하(Drop)나 휘어짐(Bending)에 내성을 필요로 하는 분야로 확장됨에 따라, OSP(Organic Solderability Preservatives)를 통한 새로운 표면처리 방법이 소개되었다. OSP는 주석 재질의 무연 솔더볼과, 구리 재질의 솔더볼 랜드와 금속접합층(IMC Inter Metallic Contact)을 형성하기 위해 사용되는 표면처리 방식이다.
상기 OSP는 구리 표면에 강한 흡착성(High adhesion)을 갖는 특성을 보유한 유기 용제로서 표면처리시 솔더볼 랜드 표면에 산화를 방지하는 역할을 수행한다.
도 1은 종래의 반도체 패키지 기판의 제조방법을 나타낸 흐름도이다.
도 1에 도시한 바와 같이, 종래의 반도체 패키지 기판 제조방법은 베이스 기판을 구비하여 베이스 기판을 펀칭하고, 상기 베이스 기판의 접착면에 구리(Cu)로 라미네이션(Lamination)한다.
이어서, 상기 구리(Cu) 상단을 전처리하고 포토레지스트 코팅(Photoresist coating)하여 포토레지스트층을 형성하고, 상기 포토레지스트층을 노광(Exposure)하고 현상(Developing)하여 패턴을 형성한다.
이어서, 상기 패터닝된 포토레지스트층의 모습대로 구리(Cu)를 에칭하고, 상기 포토레지스트층를 박리(Stripping)한다.
이어서, 솔더볼과 결합되는 베이스 기판의 패드면을 보호하기 위해 제1 차 백코팅(Back coating)을하고 상기 구리에는 주석(Sn)으로 도금한다.
이어서, 상기 주석 도금이 끝난 후 상기 제1차 백코팅 부위를 제거하고 상기 구리의 패턴부위에 다시 제 2차 백코팅(Back Coating) 한다.
이어서, 상기 패터닝된 구리 하부에 OSP 처리를 하고 상기 제2차 백코팅 부위를 박리한다.
그러나, 종래의 반도체 패키지 기판 제조방법에서의 주석 도금 전에 백 코팅단계를 거치면 Via Hole 가공부분에 OSP 처리를 해야 하는데 주석 도금이 될 경우 OSP 처리가 되지 않는다는 단점이 있다.
또한, 종래의 반도체 패키지 기판 제조방법에서 주석 도금 전 소프트 에칭 공정 때문에 Via hole 가공 부분으로 용액이 침투하여 홀 터짐이 발생할 수 있는 단점이 있다.
또한, OSP 처리시 주석 도금된 패턴을 보호하기 위해 2차에 걸쳐 백코팅 및 박리를 하기 때문에 생산성이 감소하게 되고 제조원가가 증가하는 단점이 있다.
또한, UV 또는 CO2 로 가공시 디스미어(Desmear)처리로 인한 공정 증가와 생산성이 감소하게되고 제조원가가 증가하게 되는 단점이 있다.
또한, 백코팅 및 박리로 인한 제품의 변형이 발생할 수 있다.
상기와 같은 문제점을 해결 하기 위해 안출된 본 발명의 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법은 홀 가공시 펀칭 방법을 이용함으로써 생산성을 증가하고, 디스미어(Desmear) 공정을 스킵(Skip)하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법을 제공하는데 있다.
또한, 본 발명은 베이스 기판의 접착면에 OSP 처리한 구리(Cu)를 라미네이팅하고, 펀칭 공정을 마지막 단계에서 진행함으로써 백테이핑(Back taping) 및 디테이핑(Detaping)공정을 단순화하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법은 (a) 베이스 기판을 구비하고, OSP 처리를 마친 구리를 별도로 준비하는 단계와; (b) 상기 베이스 기판과 OSP 처리한 구리를 라미네이팅(Laminating)하는 단계와; (c) 상기 OSP 처리한 구리의 상면에 포토 리쏘그래피 공정에 의하여 상기 OSP처리한 구리를 에칭하여 패턴을 형성하는 단계와; (d) 상기 베이스 기판에 펀칭(Punching)하여 Via hole를 형성하는 단계;로 구성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (c) 단계 이후에 상기 패터닝한 구리를 주석(Sn)으로 도금하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (a) 단계에서의 베이스 기판은 폴리미드 테이프(PI)에 접착제(Adhesive)가 도포된 것을 특징으로 한다.
본 발명에 있어서, 상기 (a) 단계에서 구비한 구리는 Ni/Au를 도금하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (b) 단계에서의 상기 OSP 처리한 구리는 베이스 기판의 접착면에 라미네이팅 되는 것을 특징으로 한다.
본 발명에 있어서, 상기 (h) 단계에서 상기 베이스 기판은 에칭하여 Via hole를 형성하는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 또 다른 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법은 (a) 구비된 베이스 기판에 PI 에칭(Etching) 또는 펀칭(Punching) 작업에 따라 Via hole을 형성하고, OSP 처리를 마친 구리를 별도로 준비하는 단계와; (b) 상기 베이스 기판의 접착면과 OSP 처리한 구리를 라미네이팅(Laminating)하는 단계와; (c) 상기 베이스 기판의 폴리미드(PI)테이프면에 테이프로 테이핑 한 후, 상기 OSP 처리한 구리 상면에 포토 리쏘그래피 공정에 의하여 상기 OSP처리한 구리를 에칭하여 패턴을 형성하는 단계와; (d) 상기 베이스 기판의 폴리미드(PI)테이프면의 테이프를 디테이핑(detaping)하는 단계;로 구성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (c) 단계 이후에 상기 패터닝한 구리를 주석(Sn)으로 도금하는 단계를 더 포함하는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위해 본 발명에 따른 TAB를 이용한 볼 그리드 어 레이 패키지 기판은 적어도 하나 이상의 Via hole이 형성된 베이스 기판을 형성하고, 상기 베이스 기판의 Via hole 상단에 OSP 처리한 구리를 패터닝하며, 상기 OSP처리한 구리를 주석으로 도금하여 형성하며 상기 Via hole에 솔더볼 패드를 형성하여 상기 OSP 처리한 구리와 전기적으로 연결되도록 하고 상기 구리 상단으로 금으로 도금된 칩(Chip)을 실장하여 전기적으로 연결하며, 상기 기판 상단에 언더필(Underfill)을 주입하여 채우는 것을 특징으로 한다.
본 발명에 따른 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 및 그 제조방법은 홀 가공시 펀칭 방법을 이용함으로써 생산성이 증가되고, 디스미어(Desmear) 공정을 스킵(Skip)하는 효과가 있다.
또한, 본 발명은 베이스 기판의 접착면에 OSP 처리한 구리(Cu)를 라미네이팅하고, 펀칭 공정을 마지막 단계에서 진행함으로써 백테이핑(Back taping) 및 디테이핑(Detaping)공정이 단순화 되어 생산성을 증가하고, 제조원가를 절감하는 효과가 있다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면에 의거하여 더욱 상세하게 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 패키지 기판의 제조방법의 제1 실시 예를 나타낸 흐름도이다.
도 2에 도시한 바와 같이, 먼저, 베이스 기판(201) 및 구리 양면으로 OSP 처 리하여 구비한다(a). 이때, 상기 베이스 기판(201)은 폴리미드 테이프(PI, 201a)에 접착면(Adhesive, 201b)을 형성하는 것이 바람직하다. 또한, 상기 구리는 Ni/Au를 도금하여 사용할 수 있는 것이 바람직하며, 구리를 공정 전에 OSP처리함으로써 백테이핑(Back Taping) 및 디테이핑(Detaping)공정을 단순화하여 생산성을 증가하고, 제조원가를 절감하는 효과가 있다.
또한, 상기와 같이 구리에 OSP를 처리하는 이유는 납땜 또는 용접등으로 금속을 접합할 때에 접착면(201b)의 산화를 방지하여 접합이 완전하게 되도록 하기 위함이다.
이어서, 상기 베이스 기판(201)과 OSP 처리한 구리(202)를 라미네이팅(Laminating)한다(b). 이때, 상기 OSP 처리한 구리(202)는 상기 베이스 기판(201)의 접착면(201b)에 라미네이팅한다.
이어서, 상기 OSP 처리한 구리(202)의 상단을 전처리(Pre-treatment)하여 포토레지스트 코팅(photoresist coating)하여 포토레지스트층(203)을 형성한다(c). 이때, 상기 전처리는 PCB의 산화방지 코팅을 하기 위한 절차이며, 이 절차는 당업자라면 누구나 알 수 있다.
이어서, 상기 포토레지스트층(203)을 노광(Exposure)하고 현상(Developing)하여 패터닝한다(d).
이어서, 상기 현상한 포토레지스트층(203) 패턴대로 상기 OSP 처리한 구리(202)를 에칭하여 패턴을 형성한다(e).
이어서, 상기 OSP 처리한 구리(202)로부터 포토레지스트층(203)을 박리한 다(f).
이어서, 상기 패터닝한 OSP 처리한 구리(202)를 주석(Sn, 204)으로 도금한다(g). 이때, 상기 OSP 처리한 구리(202)는 Au/Ni로 도금할 수 있는 것이 바람직하다.
마지막으로 상기 베이스 기판(201)을 펀칭(Punching)하여 Via hole를 형성한다(h). 이때, 상기 베이스 기판(201)은 에칭하여 Via hole를 형성할 수도 있음이 바람직하다.
도 3은 본 발명에 따른 반도체 패키지 기판의 제조방법의 제2 실시 예를 나타낸 흐름도이다.
도 3에 도시한 바와 같이, 먼저, 베이스 기판(301)을 구비하여 Via hole을 형성하고 구리는 OSP 처리하여 구비한다(a). 이때, 상기 베이스 기판(301)은 폴리미드 테이프(PI, 301a)에 접착면(Adhesive, 301b)을 형성하는 것이 바람직하다.
이어서, 상기 베이스 기판(301)의 접착면(301b)과 OSP 처리한 구리(302)를 라미네이팅(Laminating)한다(b). 또한, 상기 OSP 처리한 구리(302)를 대신하여 Ni/Au를 도금한 구리를 사용할 수 있음이 바람직하다.
이어서, 상기 베이스 기판(301)의 폴리미드테이프(301a)면에 테이프(305)로 테이핑 한 후, 상기 OSP 처리한 구리(302) 상면으로 포토레지스트 코팅하여 포토레지스트층(303)을 형성한다(c).
이어서, 상기 포토레지스트층(303)을 노광(Exposure)하고 현상(Developing)하여 패터닝한다(d).
이어서, 상기 현상한 포토레지스트층(303) 패턴대로 상기 OSP 처리한 구리(302)를 에칭하여 패턴을 형성한다(e).
이어서, 상기 OSP 처리한 구리(302)로부터 포토레지스트층(303)을 박리한다(f).
이어서, 상기 패터닝한 구리를 주석(Sn, 304)으로 도금한다(g).
마지막으로, 상기 베이스 기판(301)의 폴리미드 테이프(301a)면의 테이프(305)를 디테이핑(Detaping)한다(h).
도 4는 본 발명에 따른 반도체 패키지 기판을 나타낸 도면이다.
도 4에 도시한 바와 같이, 적어도 하나 이상의 Via hole이 형성된 베이스 기판(201, 301)을 형성하고, 상기 베이스 기판(201, 301)의 Via hole 상단에 OSP처리한 구리(202, 302)를 패터닝하며, 상기 OSP 처리한 구리(202, 302)를 주석(204, 304)으로 도금하여 형성하며 상기 Via hole에 솔더볼(403)을 형성하여 상기 OSP 처리한 구리(202, 302)와 전기적으로 연결되도록 하고 상기 OSP 처리한 구리(202, 302)상단으로 금으로 도금된 칩(Chip, 401)을 실장하여 전기적으로 연결하며, 상기 기판 상단에 언더필(Underfill, 404)을 주입하여 채운다.
이때, 상기 언더필(404)은 종래의 칩 전체를 감싸서 패키징하는 EMC(봉지재)와 달리 칩(401)과 베이스 기판(201, 301) 사이에 소량 사용해 칩(401)을 고정시키는 접착제 역할과 외부 충격에서 보호하는 역할을 한다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
도 1은 종래의 반도체 패키지 기판의 제조방법을 나타낸 흐름도.
도 2는 본 발명에 따른 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법의 제1 실시 예를 나타낸 흐름도.
도 3은 본 발명에 따른 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법의 제2 실시 예를 나타낸 흐름도.
도 4는 본 발명에 따른 TAB를 이용한 볼 그리드 어레이 패키지 기판을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
201, 301 : 베이스기판 201a, 301a : 폴리미드 테이프
201b, 301b : 접착면 202, 302 : OSP 처리한 구리
203, 303 : 포토레지스트층 204, 304 : 주석
305 : 테이프 400 : 반도체기판
401 : 칩(Chip) 402 : 금(Gold)
403 : 솔더볼 404 : 언더필(Underfill)

Claims (9)

  1. 볼 그리드 어레이 패키지 기판 제조방법에 있어서,
    (a) 베이스 기판을 구비하고, OSP 처리를 마친 구리를 별도로 준비하는 단계와;
    (b) 상기 베이스 기판과 OSP 처리한 구리를 라미네이팅(Laminating)하는 단계와;
    (c) 상기 OSP 처리한 구리의 상면에 포토 리쏘그래피 공정에 의하여 상기 OSP처리한 구리를 에칭하여 패턴을 형성하는 단계와;
    (d) 상기 베이스 기판에 펀칭(Punching)하여 Via hole를 형성하는 단계;로 구성하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  2. 제 1항에 있어서,
    상기 (c) 단계 이후에 상기 패터닝한 구리를 주석(Sn)으로 도금하는 단계를 더 포함하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  3. 제 1항에 있어서,
    상기 (a) 단계에서의 베이스 기판은 폴리미드 테이프(PI)에 접착 제(Adhesive)가 도포된 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  4. 제 1항에 있어서,
    상기 (a) 단계에서 구비한 구리는 Ni/Au를 도금하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  5. 제 1항에 있어서,
    상기 (b) 단계에서의 상기 OSP 처리한 구리는 베이스 기판의 접착면에 라미네이팅 되는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  6. 제 1항에 있어서,
    상기 (h) 단계에서 상기 베이스 기판은 에칭하여 Via hole를 형성하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  7. 볼 그리드 어레이 패키지 기판 제조방법에 있어서,
    (a) 구비된 베이스 기판에 PI 에칭(Etching) 또는 펀칭(Punching) 작업에 따라 Via hole을 형성하고, OSP 처리를 마친 구리를 별도로 준비하는 단계와;
    (b) 상기 베이스 기판의 접착면과 OSP 처리한 구리를 라미네이 팅(Laminating)하는 단계와;
    (c) 상기 베이스 기판의 폴리미드(PI)테이프면에 테이프로 테이핑 한 후, 상기 OSP 처리한 구리 상면에 포토 리쏘그래피 공정에 의하여 상기 OSP처리한 구리를 에칭하여 패턴을 형성하는 단계와;
    (d) 상기 베이스 기판의 폴리미드(PI)테이프면의 테이프를 디테이핑(Detaping)하는 단계;로 구성하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  8. 제 7항에 있어서,
    상기 (c) 단계 이후에 상기 패터닝한 구리를 주석(Sn)으로 도금하는 단계를 더 포함하는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판 제조방법.
  9. 볼 그리드 어레이 패키지 기판에 있어서,
    적어도 하나 이상의 Via hole이 형성된 베이스 기판을 형성하고, 상기 베이스 기판의 Via hole 상단에 OSP 처리한 구리를 패터닝하며, 상기 OSP처리한 구리를 주석으로 도금하여 형성하며 상기 Via hole에 솔더볼 패드를 형성하여 상기 OSP 처리한 구리와 전기적으로 연결되도록 하고 상기 구리 상단으로 금으로 도금된 칩(Chip)을 실장하여 전기적으로 연결하며, 상기 기판 상단에 언더필(Underfill)을 주입하여 채우는 것을 특징으로 하는 TAB를 이용한 볼 그리드 어레이 패키지 기판.
KR1020090000403A 2009-01-05 2009-01-05 볼 그리드 어레이 패키지 기판 및 그 제조방법 KR20100081118A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090000403A KR20100081118A (ko) 2009-01-05 2009-01-05 볼 그리드 어레이 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090000403A KR20100081118A (ko) 2009-01-05 2009-01-05 볼 그리드 어레이 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100081118A true KR20100081118A (ko) 2010-07-14

Family

ID=42641643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000403A KR20100081118A (ko) 2009-01-05 2009-01-05 볼 그리드 어레이 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100081118A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103619131A (zh) * 2013-10-31 2014-03-05 胜宏科技（惠州）股份有限公司 一种防金手指漏铜的线路板生产方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103619131A (zh) * 2013-10-31 2014-03-05 胜宏科技（惠州）股份有限公司 一种防金手指漏铜的线路板生产方法

Similar Documents

Publication Publication Date Title
US8383950B1 (en) Metal etch stop fabrication method and structure
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
US20090205854A1 (en) Printed circuit board for a package and manufacturing method thereof
JP2006024889A (ja) Ｂｇａパッケージおよびその製造方法
US20150334837A1 (en) Wiring board
JP2016208007A (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR102340053B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
CN107305849B (zh) 封装结构及其制作方法
JP2012074487A (ja) 半導体パッケージの製造方法
KR20100081118A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
KR101109240B1 (ko) 반도체 패키지 기판의 제조방법
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR20140087541A (ko) 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법
US20150162215A1 (en) System and method for manufacturing a fabricated carrier
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
JP3965148B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
CN104425431A (zh) 基板结构、封装结构及其制造方法
KR100974244B1 (ko) 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
US20110147923A1 (en) Surface Mounting Integrated Circuit Components
JP3854265B2 (ja) 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid