KR20100080849A - 프로그래머블 게인 회로 - Google Patents

프로그래머블 게인 회로 Download PDF

Info

Publication number
KR20100080849A
KR20100080849A KR1020107011644A KR20107011644A KR20100080849A KR 20100080849 A KR20100080849 A KR 20100080849A KR 1020107011644 A KR1020107011644 A KR 1020107011644A KR 20107011644 A KR20107011644 A KR 20107011644A KR 20100080849 A KR20100080849 A KR 20100080849A
Authority
KR
South Korea
Prior art keywords
attenuation
circuit
mode
gain
divider circuit
Prior art date
Application number
KR1020107011644A
Other languages
English (en)
Other versions
KR101155836B1 (ko
Inventor
더 바그트 얀 파울 반
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20100080849A publication Critical patent/KR20100080849A/ko
Application granted granted Critical
Publication of KR101155836B1 publication Critical patent/KR101155836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

프로그래머블 게인 증폭기에 적힙한 프로그래머블 게인 회로가 설명된다. 일 설계에서, 프로그래머블 게인 회로는 직렬로 커플링된 다수의 감쇠 회로들을 포함한다. 각 감쇠 회로는 제 1 모드 또는 제 2 모드에서 동작하고, 제 1 모드에서 입력 신호를 감쇠하고 제 2 모드에서 입력 신호를 패스한다. 다수의 감쇠 회로는 동일하거나 상이한 양의 감쇠를 제공할 수도 있다. 다수의 감쇠 회로는 이진 디코딩 감쇠 회로 및/또는 온도계 디코딩 감쇠 회로를 포함할 수도 있다. 일 설계에서, 각 감쇠 회로는 디바이더 회로 및 적어도 하나의 스위치를 포함한다. 스위치(들)은 제 1 모드 또는 제 2 모드를 선택한다. 디바이더 회로는 제 1 모드에서 입력 신호를 감쇠하고 제 2 모드에서 입력 신호를 패스한다. 프로그래머블 게인 회로는 모든 게인 설정에 대해 소정의 입력 임피던스 및 소정의 출력 임피던스를 갖는다.

Description

프로그래머블 게인 회로{PROGRAMMABLE GAIN CIRCUIT}
본 발명은 일반적으로 일렉트로닉스에 관한 것이고, 보다 구체적으로는 게인 회로 및 증폭기에 관한 것이다.
통상적으로, 증폭기는 원하는 신호 레벨을 획득하기 위해 신호를 증폭시키는데 이용된다. 증폭기는 통신, 컴퓨팅, 네트워킹, 컨슈머 일렉트로닉스 (consumer electronics) 등과 같은 각종 애플리케이션에 널리 이용된다. 예를 들어, 무선 통신 디바이스에서, 증폭기는 헤드폰, 확성기, 외부 디바이스 등을 구동하는데 이용될 수도 있다.
증폭기는 각종 요건들을 가질 수도 있다. 예를 들어, 증폭기는 큰 범위의 게인을 제공할 필요가 있고 작은 프로그래머블 게인 스텝을 가질 수도 있다. 또한, 비용을 감소시키기 위해서 증폭기가 강건한 성능을 갖고 작은 레이아웃 영역을 차지하는 것이 바람직할 수도 있다.
다른 회로들과 함께 그리고 프로그래머블 게인 증폭기에서의 이용에 적합한 프로그래머블 게인 회로가 본 명세서에서 설명된다. 일 설계에서, 프로그래머블 게인 회로는 직렬로 커플링된 다수의 감쇠 회로들을 포함한다. 각 감쇠 회로는 제 1 모드 또는 제 2 모드에서 동작될 수도 있고, 제 1 모드에서 입력 신호를 감쇠하고 제 2 모드에서 입력 신호를 패스할 수도 있다 (감쇠하지 않을 수도 있다). 다수의 감쇠 회로는 동일하거나 상이한 양의 감쇠를 제공할 수도 있다. 상이한 감쇠의 총량에 대응하는 다수의 게인 설정은 제 1 또는 제 2 모드 중 어느 하나에서 동작하도록 다수의 감쇠 회로들 각각을 제어함으로써 획득될 수도 있다.
일 설계에서, 다수의 감쇠 회로는 이진 디코딩 감쇠 회로 (binary decoded attenuation circuit) 들 세트 및 온도계 디코딩 감쇠 회로 (thermometer decoded attenuation circuit) 들 세트를 포함한다. 이진 디코딩 감쇠 회로는, 예를 들어 데시벨 (dB) 에서 2 의 인자만큼 상이한 양의 감쇠를 제공할 수도 있고, 임의의 순서로 선택될 수도 있다. 선택된 이진 디코딩 감쇠 회로는 선택된 게인 설정에 기초하여 결정될 수도 있다. 온도계 디코딩 감쇠 회로는 동일한 양의 감쇠를 제공할 수도 있고, 미리 결정된 순서로 선택될 수도 있다. 선택된 온도계 디코딩 감쇠 회로들의 수는 선택된 게인 설정에 기초하여 결정될 수도 있다.
프로그래머블 게인 회로는 게인 설정들 모두에 대해 미리 결정된 입력 임피던스 및 미리 결정된 출력 임피던스를 가질 수도 있다. 증폭기는 프로그래머블 게인 회로에 커플링될 수도 있고, 프로그래머블 게인 회로의 출력 임피던스 및 피드백 저항기에 기초한 고정된 게인을 제공할 수도 있다.
일 설계에서, 각 감쇠 회로는 디바이더 회로 및 적어도 하나의 스위치를 포함한다. 적어도 하나의 스위치는 감쇠 회로에 대해 제 1 모드 또는 제 2 모드를 선택한다. 디바이더 회로는 제 1 모드에서 입력 신호를 감쇠하고, 제 2 모드에서 입력 신호를 패스한다. 디바이더 회로는 T 저항기 패드, π 저항기 패드 등으로 구현될 수도 있고, 제 1 및 제 2 모드 양자 모두에 대해 고정된 입력 임피던스 및 고정된 출력 임피던스를 가질 수도 있다. 일 설계에서, 적어도 하나의 스위치는 디바이더 회로로부터의 중간 전류 (intermediate current) 를, 제 1 모드에서 그라운드로 또는 제 2 모드에서 프로그래머블 게인 회로의 출력으로 향하게 하는 SPDT (single-pole double-throw) 스위치를 포함한다. 다른 설계에서, 적어도 하나의 스위치는 제 1 및 제 2 스위치를 포함한다. 제 1 스위치는 디바이더 회로의 입력과 출력에 걸쳐 커플링된다. 제 2 스위치는 디바이더 회로의 중간 포트 (intermediate port) 와 그라운드 사이에 커플링된다. 제 1 및 제 2 스위치는 제 1 모드 동안 디바이더 회로를 이네이블 (enable) 하고 제 2 모드 동안 디바이더 회로를 단락시킨다.
본 개시물의 각종 양태 및 특성들이 이하에서 더 상세히 설명된다.
도 1a 및 도 1b 는 가변 피드백 저항기 (resistor) 및 가변 입력 저항기를 각각 갖는 가변 게인 증폭기들을 나타낸다.
도 2 는 프로그래머블 게인 회로를 갖는 프로그래머블 게인 증폭기를 나타낸다.
도 3a 내지 도 3c 는 T 저항성 패드를 갖는 3 개의 감쇠 회로를 나타낸다.
도 4 는 π 저항성 패드를 갖는 감쇠 회로를 나타낸다.
도 5 는 T 저항성 패드를 갖는 다른 감쇠 회로를 나타낸다.
도 6 은 2 개의 6 dB 감쇠 회로를 갖는 프로그래머블 게인 회로를 나타낸다.
도 7 은 다수의 감쇠 회로를 갖는 프로그래머블 게인 회로를 나타낸다.
도 8 은 프로그래머블 게인 회로를 갖는 차동 프로그래머블 게인 증폭기를 나타낸다.
도 9 는 신호를 컨디셔닝하기 위한 프로세스를 나타낸다.
도 10 은 무선 통신 디바이스의 블록도를 나타낸다.
도 1a 는 가변 피드백 저항기를 갖는 가변 게인 증폭기 (100) 의 개략도를 나타낸다. 증폭기 (100) 내에서, 저항기들 (112 및 114) 은 Vinp 및 Vinn 신호를 각각 수신하는 일단, 및 연산 증폭기 (op-amp; 110) 의 비-반전 입력 및 반전 입력에 각각 커플링된 타단을 갖는다. Vinp 및 Vinn 신호는 증폭기 (100) 에 대해 차동 입력 신호를 형성한다. 저항기 (116) 는 연산 증폭기 (110) 의 비-반전 입력에 커플링된 일단 및 회로 그라운드에 커플링된 타단을 갖는다. 저항기 (118) 는 반전 입력에 커플링된 일단 및 연산 증폭기 (110) 의 출력에 커플링된 타단을 갖는다. 저항기들 (112 및 114) 은 Rin 의 고정된 값을 갖고, 저항기들 (116 및 118) 은 Rfb 의 가변 값을 갖는다. 연산 증폭기 (110) 는 신호 증폭을 제공한다. 저항기들 (112 내지 118) 은 다음으로 표현될 수도 있는 증폭기 (100) 의 게인 (G) 을 결정한다:
Figure pct00001
. 수식 (1)
일반적으로 그리고 본 명세서에 이용된 바와 같이, 게인은 (i) 대수 단위 (logarithm unit) 로 0 dB 인 선형 단위 (linear unit) 로 1 과 동일하고, (ii) 선형 단위로 1 보다 크거나, (iii) 선형 단위로 1 보다 작을 수도 있다. 선형 단위의 1 보다 큰 게인은 신호 증폭 및 (dB 단위의) 포지티브 게인에 대응한다. 선형 단위의 1 보다 작은 게인은 신호 감쇠 및 (dB 단위의) 네거티브 게인에 대응한다. 감쇠는 네거티브 게인이므로, x dB 의 감쇠는 -x dB 의 게인과 동등하다.
저항기들 (116 및 118) 의 값은 증폭기 (100) 의 게인을 조정하도록 변할 수도 있다. 증폭기 (100) 는, 최소 게인의 대략 500 배인 최대 게인에 대응하는 넓은 게인 범위, 예를 들어 54 dB 을 제공하는데 필요할 수도 있다. 이 경우, 저항기들 (116 및 118) 은 가장 큰 값이 가장 작은 값의 대략 500 배이도록 설계될 필요가 있다. 이러한 큰 저항기 비율은 신호 선형성 (integrity) 을 저하시킬 수도 있고, 비용을 증가시킬 수도 있는 큰 저항기 면적을 또한 필요로 할 수도 있다. 또한, Rfb 대 Rin 의 피드백 비율이 게인 (G) 을 변경하도록 변화할 때, 피드백 루프 내의 부유 기생용량 (stray parasitics) 뿐만 아니라 루프 게인 및 대역폭이 변할 수도 있고, 이들 모두는 증폭기 (100) 의 안정성에 영향을 줄 수도 있다. 증폭기 (100) 는 최악의 경우의 시나리오에 대해 안정성이 확보될 수 있도록 설계될 필요가 있다.
도 1b 는 가변 입력 저항기들을 갖는 가변 게인 증폭기 (150) 의 개략도를 나타낸다. 증폭기 (150) 내에서, 연산 증폭기 (160) 및 저항기들 (162, 164, 166 및 168) 은 도 1a 의 연산 증폭기 (110) 및 저항기들 (112, 114, 116 및 118) 각각과 동일한 방식으로 커플링된다. 저항기들 (162 및 164) 은 Rin 의 가변 값들을 갖고, 저항기들 (166 및 168) 은 Rfb 의 고정 값들을 갖는다. 증폭기 (150) 의 게인은 수식 (1) 에 도시된 바와 같이 결정될 수도 있다. 저항기들 (166 및 168) 이 고정 값을 갖기 때문에, 피드백 루프에서의 부유 기생용량은 게인 (G) 이 변경됨에 따라 변화하지 않을 것이고, 게인이 변경됨으로 인해 안정성에서의 아무런 추가적인 변화도 발생하지 않을 것이다. 그러나, 넓은 게인 범위 (예를 들어, 54 dB) 를 획득하기 위해서, 저항기들 (162 및 164) 은 가장 큰 값이 가장 작은 값의 여러 배 (예를 들어, 500 배) 이도록 설계될 수도 있다. 큰 저항기 비율은 신호 선형성을 저하시킬 수도 있고, 큰 저항기 면적을 또한 필요로 할 수도 있다.
증폭기 (150) 는 저항기들 (162 및 164) 에 대한 Rin 의 가변 값 및 저항기들 (166 및 168) 에 대한 Rfb 의 가변 값들 (도 1b 에는 도시되지 않음) 을 갖도록 설계될 수도 있다. 그러면, 이는 저항기들 (162 및 164) 과 저항기들 (166 및 168) 사이에서 총 비율이 분할되도록 허용할 수도 있다. 예를 들어, 54 dB 의 게인 범위는 저항기들 (162 및 164) 이 20 의 인자만큼 변하고 저항기들 (166 및 168) 이 25 의 인자만큼 변하여 500 의 피드백 비율 범위를 획득함으로써 달성될 수도 있다. 그러나, 피드백 루프에서의 부유 기생용량은 Rfb 를 변경하는 것으로 인해 여전히 변화할 수도 있고, 이는 그 다음에 추가적인 안정성 변화를 초래할 수도 있다.
일 양태에서, 프로그래머블 게인 증폭기는 프로그래머블 게인 회로에 이은 고정된 게인 증폭기로 구현될 수도 있다. 고정된 게인 증폭기는 고정된 Rfb 의 값을 가질 수도 있고, 따라서 피드백 루프의 안정성에 대한 부유 기생용량의 영향에서의 변화를 방지할 수도 있다. 프로그래머블 게인 회로는 거의 log2(N) 스테이지로 N 개의 상이한 게인 설정을 지원할 수도 있고, 여기서 N 은 임의의 정수 값일 수도 있다. 프로그래머블 게인 회로는 또한 모든 N 개의 게인 설정에 대해 고정된 입력 임피던스 및 고정된 출력 임피던스를 제공할 수도 있다.
도 2 는 프로그래머블 게인 증폭기 (200) 의 설계의 개략도를 나타낸다. 증폭기 (200) 내에서, 프로그래머블 게인 회로 (210) 는 차동 입력 신호에 대해 Vinp 및 Vinn 신호를 수신하는 차동 입력 및 연산 증폭기 (220) 의 비-반전 및 반전 입력에 커플링된 차동 출력을 갖는다. 저항기 (222) 는 연산 증폭기 (220) 의 비-반전 입력에 커플링된 일단 및 회로 그라운드에 커플링된 타단을 갖는다. 저항기 (224) 는 연산 증폭기 (220) 의 반전 입력과 출력 사이에 커플링된다. 저항기들 (222 및 224) 은 고정된 Rfb 의 값을 갖는다. 연산 증폭기 (220) 는 단일 종단형 출력 신호 Vout 을 제공한다.
도 2 에 도시된 바와 같이, 프로그래머블 게인 회로 (210) 는 회로 (210) 의 각 입력부를 바라보는 2R0 의 입력 임피던스 및 회로 (210) 의 각 출력부를 바라보는 2R0 의 출력 임피던스를 갖는다. 회로 (210) 는 게인 선택 신호에 의해 결정되는 Gpgc 의 가변량 만큼 차동 입력 신호를 감쇠한다. 연산 증폭기 (220) 는 회로 (210) 의 출력 임피던스 2R0 및 저항기들 (222 및 224) 의 저항 Rfb 에 의해 결정되는 Gop - amp 의 고정된 게인을 제공한다. 증폭기 (200) 의 총 게인 Gtotal 은 다음과 같이 표현될 수도 있다:
Figure pct00002
. 수식 (2)
일반적으로, 프로그래머블 게인 회로는 임의의 범위의 게인을 제공하고, 임의의 수의 게인 설정을 지원할 수도 있다. 프로그래머블 게인 회로는 (예를 들어, 도 2 에 도시된 바와 같이) 연산 증폭기와 같은 증폭기와 함께 이용될 수도 있고, 또한 다른 회로들과 함께 이용될 수도 있다.
프로그래머블 게인 회로는 하나 이상의 감쇠 회로로 구현될 수도 있다. 각 감쇠 회로는 선택될 때 특정 양의 감쇠를 제공할 수도 있고, 바이패스될 때 감쇠를 제공하지 않을 수도 있다. 각 감쇠 회로는 또한 적절히 종단될 때 또한 R0 의 고정된 입력 임피던스 및 R0 의 고정된 출력 임피던스를 가질 수도 있다. 매칭된 입력 및 출력 임피던스는 임의의 수의 감쇠 회로가 직렬로 커플링되도록 허용할 수도 있다.
도 3a 는 감쇠 회로 (320) 의 설계의 개략도를 나타낸다. 입력 신호 소스 (310) 는 Vin = 2V 의 입력 전압 및 Iin = I 의 입력 전류를 제공하고, 여기서 V 및 I 는 임의의 적합한 값들일 수도 있고 시간에 따라 변화할 수도 있다. 입력 저항기 (312) 는 R0 의 값을 갖고, 신호 소스 (310) 와 감쇠 회로 (320) 의 입력 사이에 커플링된다. 출력 저항기 (314) 는 또한 R0 의 값을 갖고, 감쇠 회로 (320) 의 출력과 출력 신호 소스 (316) 사이에 커플링된다. 신호 소스 (316) 는, 감쇠 회로 (320) 가 커플링될 수도 있는 저 임피던스 회로 (예를 들어, 연산 증폭기의 반전 입력) 를 모델링한다. 신호 소스 (316) 의 출력은 가상으로 접지되도록 고려될 수도 있다.
감쇠 회로 (320) 는 디바이더 회로 (330) 를 포함한다. 디바이더 회로 (330) 는 3 개의 저항기들 (332, 334 및 336) 로 형성된 T 저항성 패드 (pad) 를 구현한다. 저항기 (332) 는 R1 의 값을 갖고, 디바이더 회로 (330) 의 입력과 중앙 노드 (C) 사이에 커플링된다. 저항기 (334) 는 R2 의 값을 갖고, 중앙 노드 (C) 와 디바이더 회로 (330) 의 출력 사이에 커플링된다. 저항기 (336) 는 R3 의 값을 갖고, 중앙 노드 (C) 와 디바이더 회로 (330) 의 중간 포트 (P) 사이에 커플링된다. 도 3a 에서, 중간 포트 (P) 는 회로 그라운드에 커플링된다.
저항기 값들 (R1, R2 및 R3) 은 디바이더 회로 (330) 에 대해 원하는 양의 감쇠 (Gatten) 를 제공하도록 선택될 수도 있다. 또한, 도 3a 에 도시된 바와 같이, 감쇠 회로 (320) 의 입력 및 출력이 R0 로 적절히 종단될 때, 감쇠 회로 (320) 가 R0 의 입력 임피던스 및 R0 의 출력 임피던스를 갖도록 R1, R2 및 R3 가 선택될 수도 있다.
표 1 의 컬럼 2 는 디바이더 회로 (330) 가 6 dB 의 감쇠를 제공하는 설계에 대한 R1, R2 및 R3 의 값을 제공한다. 컬럼 2 는 또한 도 3a 에 라벨링된 각종 전압 및 전류의 값을 제공한다.
Figure pct00003
표 1 의 컬럼 2 에 도시된 바와 같이, 가상의 그라운드를 통과하는 출력 전류 (Iout) 는 신호 소스 (310) 로부터의 입력 전류 (Iin = I) 의 1/2 (또는 -6 dB) 이다. Gatten 의 다른 값들 (예를 들어, 1.5 dB, 3 dB, 12 dB, 등) 은 또한 감쇠 회로에 대한 R0 의 고정된 입력 및 출력 임피던스를 제공하도록 선택될 수도 있는, R1, R2 및 R3 의 다른 값들로 획득될 수도 있다.
감쇠 회로 (320) 는, 입력 전류 (I1) 의 일부를 전류 I2 로서 출력 포트로, I1 의 나머지 부분을 전류 I3 로서 중간 포트로 향하게 할 수 있는 전류 감쇠기로서 보여질 수도 있다. 입력 전류 (I1) 에 대한 출력 전류 (I2) 의 비율은 감쇠 (Gatten) 와 동일하고 R1, R2, 및 R3 의 선택된 값 및 R0 의 선택된 값에 의존한다. R0 는, 감쇠 회로 (320) 가 이용되는 애플리케이션에 기초하여 선택될 수도 있고, 무선 주파수 (RF) 애플리케이션에 대해 50 또는 75 옴, 오디오 애플리케이션에 대해 5K, 10K 또는 15K 옴 등과 동일할 수도 있다.
도 3b 는 0 dB 또는 Gatten 중 어느 하나의 감쇠를 제공할 수 있는 감쇠 회로 (322) 의 설계의 개략도를 나타낸다. 감쇠 회로 (322) 는 디바이더 회로 (330) 및 스위치 (340) 를 포함한다. 스위치 (340) 는 디바이더 회로 (330) 의 중간 포트 (P) 에 커플링된 단일의 폴 (pole) 을 갖는 SPDT (single-pole double-throw) 스위치이고, 그 제 1 스로우 (throw) 는 (신호 소스 (310) 의 출력에 커플링되는) 노드 A 에 커플링되고, 그 제 2 스로우는 (회로 그라운드인) 노드 B 에 커플링된다.
감쇠 회로 (322) 는 바이패스 모드 또는 감쇠 모드에서 동작될 수도 있다. 바이패스 모드에서, 스위치 (340) 는 노드 A 에 커플링되고, 감쇠 회로 (322) 는 감쇠를 제공하지 않는다 (또는 0 dB 의 감쇠). 감쇠 모드에서, 스위치 (340) 는 노드 B 에 커플링되고, 감쇠 회로 (322) 는 Gatten 의 감쇠를 제공한다. R1, R2 및 R3 는, 감쇠 회로 (322) 가 선택될 때 원하는 양의 감쇠 Gatten 를 제공하도록 선택될 수도 있다. 도 3b 에 도시된 바와 같이, R1, R2 및 R3 는 또한, R0 의 적절한 입력 및 출력 종단으로 감쇠 회로 (322) 가 R0 의 입력 임피던스 및 R0 의 출력 임피던스를 갖도록 선택될 수도 있다.
표 1 의 컬럼 3 및 4 는, 선택될 때 감쇠 회로 (322) 가 6 dB 의 감쇠를 제공하는 설계에 대해 R1, R2 및 R3 의 값을 제공한다. 컬럼 3 은 또한, 감쇠 회로 (322) 가 바이패스 모드에 있을 때 도 3b 에 라벨링된 각종 전압 및 전류의 값을 제공한다. 컬럼 4 는, 감쇠 회로 (322) 가 감쇠 모드에 있을 때 각종 전압 및 전류의 값을 제공한다. 컬럼 3 에 나타난 바와 같이, 바이패스 모드에서 가상의 그라운드를 통과하는 출력 전류 (Iout) 는 신호 소스 (310) 로부터의 입력 전류 (Iin) 와 동일하다. 컬럼 4 에 나타난 바와 같이, 감쇠 모드에서 가상의 그라운드를 통과하는 출력 전류 (Iout) 는 신호 소스 (310) 로부터의 입력 전류 (Iin) 의 1/2 (또는 -6 dB) 이다. 감쇠 회로 (322) 의 입력 및 출력 임피던스는 바이패스 및 감쇠 모드 양자 모두에 대해 R0 와 동일하다.
도 3b 에 도시된 설계에서, 스위치 (340) 는 임의의 소정 순간에서 노드 A 또는 노드 B 중 어느 하나에 커플링된다. 노드 B 는 그라운드에 있는 반면에 노드 A 는 가변 입력 전압 (Vin) 에 있다. 스위치 (340) 는 하나 이상의 금속 산화물 반도체 전계 효과 트랜지스터 (MOSFET) 로 구현될 수도 있다. MOSFET 의 선형성은 MOSFET 의 소스 및 드레인이 큰 가변 전압 대신에 고정되거나 작은 전압에 커플링될 때 향상될 수도 있다.
도 3c 는 0 dB 또는 Gatten 중 어느 하나의 감쇠를 제공할 수 있는 감쇠 회로 (324) 의 설계의 개략도를 나타낸다. 감쇠 회로 (324) 는 디바이더 회로 (330) 및 스위치 (340) 를 포함한다. 스위치 (340) 는 디바이더 회로 (330) 의 중간 포트 (P) 에 커플링된 단일의 폴을 갖고, 그 제 1 스로우는 (회로 그라운드인) 노드 Y 에 커플링되고, 그 제 2 스로우는 (신호 소스 (316) 의 출력에서 가상의 그라운드에 커플링되는) 노드 Z 에 커플링된다. 감쇠 회로 (322) 는 스위치 (340) 가 노드 Y 에 커플링될 때 Gatten 의 감쇠를 제공하고, 스위치 (340) 가 노드 Z 에 커플링될 때 감쇠를 제공하지 않는다. 노드 Y 및 Z 가 실제 또는 가상의 그라운드에 있기 때문에, 스위치 (340) 의 선형성이 향상될 수도 있다. 표 1 의 컬럼 5 및 6 은 감쇠 회로 (324) 가 바이패스 모드 및 감쇠 모드에 각각 있을 때 도 3c 에서의 각종 전압 및 전류 값을 제공한다.
도 3b 및 3c 에 나타난 바와 같이, 감쇠 회로 (322) 는 상호가역적이고 (즉, 대칭적이고), 수평으로 플립 (flip) 되어 감쇠 회로 (324) 를 획득할 수도 있다. 바이패스 및 감쇠 모드 동안 감쇠 회로 (324) 내의 전압 및 전류 값들이 감쇠 회로 (322) 내의 대응하는 전압 및 전류와 다를 수도 있지만, 감쇠 회로들 (322 및 324) 은 동일한 총 전송 함수 (transfer function) 를 갖는다.
도 4 는 0 dB 또는 Gatten 중 어느 하나의 감쇠를 제공할 수 있는 감쇠 회로 (420) 의 설계의 개략도를 나타낸다. 감쇠 회로 (420) 는 도 3c 의 디바이더 회로 (330) 및 스위치 (340) 와 동일한 방식으로 커플링되는 디바이더 회로 (430) 및 스위치 (440) 를 포함한다.
디바이더 회로 (430) 는 3 개의 저항기들 (432, 434 및 436) 로 형성된 π 저항성 패드를 구현한다. 저항기 (432) 는 Ra 의 값을 갖고 디바이더 회로 (430) 의 입력과 출력 사이에 커플링된다. 저항기 (434) 는 Rb 의 값을 갖고, 디바이더 회로 (430) 의 입력과 중간 포트 (P) 사이에 커플링된다. 저항기 (436) 는 Rc 의 값을 갖고, 디바이더 회로 (430) 의 출력과 중간 포트 (P) 사이에 커플링된다. Ra, Rb 및 Rc 는, 감쇠 회로 (420) 가 감쇠 모드에서 원하는 양의 감쇠 (Gatten) 를 제공하도록 선택될 수도 있다. Ra, Rb 및 Rc 는 또한, 감쇠 회로 (420) 가 감쇠 모드 및 바이패스 모드 양자 모두에 대해 R0 의 적절한 입력 및 출력 종단으로 R0 의 입력 임피던스 및 R0 의 출력 임피던스를 갖도록 선택될 수도 있다.
도 5 는 0 dB 또는 Gatten 중 어느 하나의 감쇠를 제공할 수도 있는 감쇠 회로 (520) 의 설계의 개략도를 나타낸다. 감쇠 회로 (520) 는 디바이더 회로 (530) 및 스위치들 (540 및 542) 을 포함한다. 디바이더 회로 (530) 는 3 개의 저항기들 (532, 534 및 536) 로 형성된 T 저항성 패드를 구현한다. 스위치 (540) 는 디바이더 회로 (530) 의 중간 포트 (P) 에 커플링된 일단 및 회로 그라운드에 커플링된 타단을 갖는다. 스위치 (542) 는 디바이더 회로 (530) 의 입력에 커플링된 일단 및 디바이더 회로 (530) 의 출력에 커플링된 타단을 갖는다.
바이패스 모드 동안, 스위치 (542) 가 닫히고, 스위치 (540) 는 열리며, 디바이더 회로 (530) 는 기본적으로 단락된다. 이 모드에서, V2 = V1 이고 Iout = I2 = I1 = Iin 이다. 감쇠 모드 동안, 스위치 (542) 가 열리고, 스위치 (540) 는 닫히며, 디바이더 회로 (530) 가 이네이블된다. 이 모드에서, V2 는 V1 의 일부 (fraction) 이고, I2 는 I1 의 일부이다. 도 5 에 도시된 바와 같이, R1, R2, 및 R3 는, 감쇠 회로 (520) 가 (i) 감쇠 모드에서 원하는 양의 감쇠 (Gatten) 를 제공하고, (ii) 적절한 입력 및 출력 종단으로 R0 의 입력 및 출력 임피던스를 갖도록 선택될 수도 있다.
도 5 에 도시된 설계에서, 스위치 (542) 는 바이패스 모드가 선택될 때 신호 경로 내에 위치한다. 스위치 (542) 는, 입력 신호가 과도하게 열화되지 않도록 충분히 작은 "온" 저항과 충분히 작은 기생 캐패시턴스를 갖도록 설계될 수도 있다.
도 3b 내지 도 5 는 바이패스 모드 또는 감쇠 모드 중 어느 하나에서 동작될 수도 있는 감쇠 회로의 몇몇 예시적 설계를 나타낸다. 감쇠 회로는 다른 설계로 또한 구현될 수도 있다. 일반적으로, 감쇠 회로는 임의의 유형의 디바이더 회로, 예를 들어 저항기들로 형성된 저항성 패드, 캐패시터들로 형성된 용량성 패드 등을 이용할 수도 있다. 저항성 패드는 T 저항성 패드, π 저항성 패드 등일 수도 있다. 감쇠 회로는 또한, 감쇠 회로 내의 어디든 위치할 수도 있고 원하는 기능을 달성하기 위해 임의의 방식으로 동작될 수도 있는 하나 이상의 스위치를 가질 수도 있다.
명확성을 위해, 도 3a 내지 도 5 는 입력 신호 소스 (310) 와 출력 신호 소스 (316) 사이에 커플링된 단일의 감쇠 회로를 나타낸다. 다수의 감쇠 회로가 직렬로 커플링되어 2 개를 초과하는 게인 설정을 지원할 수도 있다.
도 6 은 2 개의 감쇠 회로들 (620a 및 620b) 을 갖는 프로그래머블 게인 회로 (600) 의 설계의 개략도를 나타낸다. 각 감쇠 회로 (620) 는 디바이더 회로 (630) 및 스위치 (640) 를 포함하고, 이는 도 3c 의 디바이더 회로 (330) 및 스위치 (340) 에 대해 전술된 바와 같이 커플링된다. 감쇠 회로 (620a) 는 입력 저항기 (612) 에 커플링된 입력 및 감쇠 회로 (620b) 의 입력에 커플링된 출력을 갖는다. 감쇠 회로 (620b) 는 출력 저항기 (614) 에 커플링된 출력을 갖는다. 입력 신호 소스 (610) 는 저항기 (612) 에 커플링되고, 출력 신호 소스 (616) 는 저항기 (614) 에 커플링된다.
각 감쇠 회로 (620) 에서, 디바이더 회로 (630) 는 3 개의 저항기들 (632, 634 및 636) 로 형성된 T 저항성 패드를 구현한다. 각 감쇠 회로 (620) 의 저항기들 (632, 634 및 636) 은, 감쇠 회로가 선택되고 R0/3 의 값을 가질 때 6 dB 의 감쇠를 제공하도록 설계된다. 스위치 (640a) 는 디바이더 회로 (630a) 의 중간 포트 (P) 에 커플링된 단일의 폴을 갖고, 제 1 스로우는 (회로 그라운드인) 노드 Y1 에 커플링되고, 제 2 스로우는 (신호 소스 (616) 의 출력에서 가상의 그라운드에 커플링되는) 노드 Z 에 커플링된다. 유사하게, 스위치 (640b) 는 디바이더 회로 (630b) 의 중간 포트 (P) 에 커플링된 단일의 폴을 갖고, 그 제 1 스로우는 (회로 그라운드인) 노드 Y2 에 커플링되고, 제 2 스로우는 노드 Z 에 커플링된다. 스위치 (640a) 는 S1 제어 신호에 의해 제어되고, 디바이더 회로 (630a) 의 포트 (P) 로부터의 I/2 의 중간 전류를 노드 Y1 또는 노드 Z 중 어느 하나로 향하게 할 수 있다. 스위치 (640b) 는 S2 제어 신호에 의해 제어되고, 디바이더 회로 (630b) 의 포트 (P) 로부터의 I/4 의 중간 전류를 노드 Y2 또는 노드 Z 중 어느 하나로 향하게 할 수 있다.
표 2 는 S1 및 S2 제어 신호에 의해 결정된 4 개의 상이한 게인 설정에 대한 프로그래머블 게인 회로 (600) 의 게인을 나타낸다. 표 2 에서, 각 제어 신호 (S1 또는 S2) 에 있어서, "0" 의 값은 바이패스 모드에 대응하고, "1" 의 값은 감쇠 모드에 대응한다. 각 게인 설정에 있어서, 선형 게인은 컬럼 3 에 제공되고, dB 게인은 컬럼 4 에 제공된다.
S1 S2 선형 게인 dB 게인
0 0 1.00 0 사용
1 0 0.50 -6 사용
0 1 0.75 -2.5 사용하지 않음
1 1 0.25 -12 사용
표 2 의 컬럼 3 에 나타난 바와 같이, 프로그래머블 게인 회로 (600) 의 게인은 선형 단위에서 0.25 의 증분으로 변경될 수도 있다. 그러나, 로그 단위에서 6 dB 의 증분으로 프로그래머블 게인 회로 (600) 의 게인을 조정하는 것이 바람직할 수도 있다. 이 경우, 표 2 의 제 3 행에서 S1 = 1 이고 S2 = 0 인 게인 설정이 스로우 아웃 (throw out), 즉 사용되지 않을 수도 있다. 프로그래머블 게인 회로 (600) 는 그 후, S1 = S2 = 0 (감쇠 회로들 (620a 및 620b) 양자 모두가 선택되지 않음) 인 0 dB, S1 = 0 이고 S2 = 1 (단지 감쇠 회로 (620b) 만이 선택됨) 인 -6 dB 게인, 및 S1 = S2 = 1 (감쇠 회로들 (620a 및 620b) 양자 모두가 선택됨) 인 -12 dB 게인을 제공할 수도 있다.
도 7 은 직렬로 커플링된 다수 (K) 의 감쇠 회로들 (720a 내지 720k) 을 갖는 프로그래머블 게인 회로 (700) 의 설계의 개략도를 나타내고, 여기서 K 는 1 보다 큰 임의의 정수 값일 수도 있다. 입력 저항기 (712) 는 일단에서 입력 신호 (Vin) 를 수신하고, 제 1 감쇠 회로 (720a) 의 입력에 커플링된 타단을 갖는다. (최종 감쇠 회로 (720k) 를 제외한) 각 감쇠 회로 (720) 는 다음 감쇠 회로의 입력에 커플링된 그 출력을 갖는다. 출력 저항기 (714) 는 최종 감쇠 회로 (720k) 의 출력에 커플링된 일단 및 회로 (700) 의 출력에 커플링된 타단을 갖고, 이는 도 7 에 도시된 가상의 그라운드 또는 저 임피던스 노드일 수도 있다.
각 감쇠 회로 (720) 는 도 3c 의 감쇠 회로 (324), 도 4 의 감쇠 회로 (420), 도 5 의 감쇠 회로 (520), 또는 몇몇 다른 감쇠 회로로 구현될 수도 있다. 각 감쇠 회로 (720) 는 그 Sk 제어 신호에 기초하여 감쇠 모드 또는 바이패스 모드 중 어느 하나에서 동작할 수도 있고, 여기서 k ∈ {1, ..., K} 이다. 감쇠 회로들 (720a 내지 720k) 은 선택될 때 각각 G1 내지 Gk 의 감쇠를 제공하도록 설계될 수도 있다. G1 내지 Gk 는 각각 임의의 적절한 값 일 수도 있고, 회로 (700) 가 이용되는 애플리케이션에 기초하여 선택될 수도 있다. 도 7 에 나타난 바와 같이, 회로 (700) 의 입력 및 출력이 R0 로 적절히 종단된다고 가정하면, 감쇠 회로들 (720a 내지 720k) 은 (i) 각 감쇠 회로가 선택될 때 그 감쇠 회로에 대해 원하는 양의 감쇠 Gk 를 제공할 수 있고, (ii) 제 1 감쇠 회로 (720a) 의 입력에서 바라보는 입력 임피던스가 모든 게인 설정에 대해 R0 이며, (iii) 최종 감쇠 회로 (720k) 의 출력에서 바라보는 출력 임피던스가 모든 게인 설정에 대해 또한 R0 이도록 설계될 수도 있다.
일반적으로, 프로그래머블 게인 회로는 직렬로 커플링된 임의의 수의 감쇠 회로를 포함할 수도 있고, 각 감쇠 회로는 선택될 때 임의의 양의 감쇠를 제공할 수도 있다. 총 게인 범위, 게인 설정의 수, 및 게인 스텝은 프로그래머블 게인 회로가 이용되는 애플리케이션에 기초하여 선택될 수도 있다.
도 8 은 프로그래머블 게인 회로 (802) 에 이은 연산 증폭기 (830) 로 구성된 프로그래머블 게인 증폭기 (800) 의 설계의 개략도를 나타낸다. 증폭기 (800) 는 1.5 dB 의 스텝으로 58.5 dB 의 총 게인 범위를 제공하고, 총 40 개의 게인 설정을 갖는다. 증폭기 (800) 는 Vinp 및 Vinn 으로 구성된 차동 입력 신호를 수신하고, Vout 신호로 구성된 단일-종단형 출력 신호를 제공한다.
Vinp 신호 경로에 있어서, 프로그래머블 게인 회로 (802) 는 직렬로 커플링된 7 개의 감쇠 회로들 (821a 내지 827a) 을 포함한다. 입력 저항기 (812a) 는 일단에서 Vinp 신호를 수신하고, 제 1 감쇠 회로 (821a) 의 입력에 커플링된 타단을 갖는다. 출력 저항기 (814a) 는 최종 감쇠 회로 (827a) 의 출력에 커플링된 일단, 및 연산 증폭기 (830) 의 비-반전 입력에 커플링된 타단을 갖는다. Vinn 신호 경로에 있어서, 프로그래머블 게인 회로 (802) 는 직렬로 커플링된 7 개의 감쇠 회로들 (821b 내지 827b) 을 포함한다. 입력 저항기 (812b) 는 일단에서 Vinn 신호를 수신하고, 제 1 감쇠 회로 (821b) 의 입력에 커플링된 타단을 갖는다. 출력 저항기 (814b) 는 최종 감쇠 회로 (827b) 의 출력에 커플링된 일단 및 연산 증폭기 (830) 의 반전 입력에 커플링된 타단을 갖는다. Vinn 신호 경로는 기본적으로 Vinp 신호 경로의 거울 상이다.
저항기 (816a) 는 연산 증폭기 (830) 의 비-반전 입력에 커플링된 일단 및 회로 그라운드에 커플링된 타단을 갖는다. 피드백 저항기 (816b) 는 연산 증폭기 (830) 의 반전 입력과 출력 사이에 커플링된다.
도 8 에 도시된 설계에서, 각 입력 신호 경로에서 3 개의 감쇠 회로들 (821 내지 823) 은 이진 디코딩으로 구현되고 dB 단위에서 2 의 인자만큼 상이한 양의 감쇠를 제공한다. 감쇠 회로 (821) 는 선택될 때 1.5 dB 의 감쇠를 제공하고, 감쇠 회로 (822) 는 선택될 때 3 dB 의 감쇠를 제공하며, 감쇠 회로 (823) 는 선택될 때 6 dB 의 감쇠를 제공한다. 감쇠 회로들 (821a 내지 823b) 각각은 도 5 의 감쇠 회로 (520) 로 구현될 수도 있다. 각 감쇠 회로들 (821a 내지 823b) 의 각각의 노드 X 는 도 5 의 노드 X 에 대응한다. 감쇠 회로들 (821a 내지 823b) 의 X 노드들은 공통 모드 노드 Vcm 에 커플링되고, Vcm 은 Vinp 및 Vinn 신호의 평균 전압의 대략 절반인 DC 전압을 갖는 낮은 임피던스 노드이다. 도 5 에 대해 전술된 바와 같이, 감쇠 회로들 (821a 내지 823a) 각각은 바이패스 모드에서 그 입력 전류 (I1) 모두를 출력으로 향하게 하고, 감쇠 모드에서 그 중간 전류 (I3) 를 노드 Vcm 로 향하게 한다.
도 8 에 나타난 설계에서, 각 입력 신호 경로에서의 4 개의 감쇠 회로들 (824 내지 827) 은 온도계 디코딩 (thermometer decoding) 으로 구현되고, 동일한 양의 감쇠를 제공한다. 각 감쇠 회로는 선택될 때 12 dB 의 감쇠를 제공한다. 감쇠 회로들 (824a 내지 827b) 각각은 도 3c 의 감쇠 회로 (324) 또는 도 4 의 감쇠 회로 (420) 로 구현될 수도 있다. 감쇠 회로들 (824a 내지 827b) 각각의 노드 Y 는 도 3c 또는 도 4 의 노드 Y 에 대응하고, 노드 Z 는 도 3c 또는 도 4 의 노드 Z 에 대응한다. 감쇠 회로들 (824a 내지 827a) 의 Z 노드들은 연산 증폭기 (830) 의 비-반전 입력에 커플링된다. 감쇠 회로들 (824b 내지 827b) 의 Z 노드들은 연산 증폭기 (830) 의 반전 입력에 커플링된다. 감쇠 회로들 (824a 내지 827b) 의 Y 노드들은 노드 Vcm 에 커플링된다. 감쇠 회로들 (824a 내지 827a) 각각은 그 중간 전류 (I3) 를, 바이패스 모드에서 연산 증폭기 (830) 의 비-반전 입력으로, 감쇠 모드에서 노드 Vcm 로 향하게 한다. 감쇠 회로들 (824b 내지 827b) 각각은 그 중간 전류 (I3) 를, 바이패스 모드에서 연산 증폭기 (830) 의 반전 입력으로, 감쇠 모드에서 노드 Vcm 으로 향하게 한다.
3 쌍의 감쇠 회로들 (821a 와 821b, 822a 와 822b, 및 823a 와 823b) 은 임의의 순서로 그리고 서로 독립적으로 선택될 수도 있다. 감쇠 회로들 (821a 및 821b) 은 1.5 dB 의 감쇠를 제공하도록 선택되고, 감쇠 회로들 (822a 및 822b) 은 3 dB 의 감쇠를 제공하도록 선택되며, 감쇠 회로들 (823a 및 823b) 은 6 dB 의 감쇠를 제공하도록 선택될 수도 있다. 선택되는 각각의 감쇠 회로는 그 중간 전류 (I3) 를 노드 Vcm 로 향하게 하고, 이는 감쇠를 제공한다.
4 쌍의 감쇠 회로들 (824a 와 824b, 825a 와 825b, 826a 와 826b, 및 827a 와 827b) 은 12 dB 스텝으로 감쇠를 획득하기 위해서 미리결정된 순서로 선택될 수도 있다. 먼저 감쇠 회로들 (824a 및 824b) 이 12 dB 의 감쇠를 제공하도록 선택되고, 다음에 감쇠 회로들 (825a 및 825b) 이 24 dB 의 감쇠를 제공하도록 추가로 선택되고, 다음에 감쇠 회로들 (826a 및 826b) 이 36 dB 의 감쇠를 제공하도록 추가로 선택되며, 마지막으로 감쇠 회로들 (827a 및 827b) 이 48 dB 의 감쇠를 제공하도록 추가로 선택될 수도 있다. 선택되는 각 감쇠 회로는 그 중간 전류 (I3) 를 노드 Vcm 으로 향하게 하고, 이는 감쇠를 제공한다. 선택되지 않은 각 감쇠 회로는 그 중간 전류 (I3) 를 연산 증폭기 (830) 의 비-반전 또는 반전 입력 중 어느 하나로 향하게 하고, 이는 감쇠를 제공하지 않는다.
표 3 은 도 8 의 각 감쇠 회로에 대한 R0, R1, R2 및 R3 의 값을 제공한다. 표 3 은, 감쇠 회로들 (821a 내지 823b) 각각이 도 5 에 나타난 바와 같이 구현되고, 감쇠 회로들 (824a 내지 827b) 각각이 도 3c 에 나타난 바와 같이 구현되는 설계를 가정한다.
파라미터 감쇠
회로 821		 감쇠
회로 822		 감쇠
회로 823		 감쇠
회로 824		 감쇠
회로 825		 감쇠
회로 826		 감쇠
회로 827
게인 -1.5 dB -3 dB -6 dB -12 dB -12 dB -12 dB -12 dB
R0 15 kΩ 15 kΩ 15 kΩ 15 kΩ 15 kΩ 15 kΩ 15 kΩ
R1, R2 1.30 kΩ 2.57 kΩ 5 kΩ 9 kΩ 9 kΩ 9 kΩ 9 kΩ
R3 86.1 kΩ 42.4 kΩ 20 kΩ 8 kΩ 8 kΩ 8 kΩ 8 kΩ
제어 임의의 순서로 선택 임의의 순서로 선택 임의의 순서로 선택 첫 번째로 선택 두 번째로 선택 세 번째로 선택 네 번째로 선택
도 8 에 나타난 설계에 있어서, 비트들 (b1 내지 b6) 로 구성된 6-비트 게인 선택 신호가 40 개의 게인 설정 중 하나를 선택하는데 이용될 수도 있다. 게인 선택 신호는 0 dB 의 가장 큰 게인 설정에 대해 b6...bl = 000000 (이진수) 로부터 -58.5 dB 의 가장 작은 게인 설정에 대해 b6...bl = 100111 (이진수) 까지의 범위일 수도 있다. x (십진수) 의 게인 설정에 있어서, 감쇠의 양은 1.5x dB 이고, 여기서 x 는 0 내지 39 의 범위이다. 도 8 의 7 쌍의 감쇠 회로에 대해 S1 내지 S7 제어 신호는 다음과 같이 생성될 수도 있다: Sl = b1, S2 = b2, S3 = b3, S4 = b4 + b5 + b6, S5 = b5 + b6, S6 = b4 * b5 + b6, 및 S7 = b6, 여기서 "+" 는 논리 OR 연산이고, "*" 는 논리 AND 연산이다. 따라서, S1 내지 S7 제어 신호는 이진 코딩된 게인 선택 신호의 비트 (b1 내지 b6) 로부터 용이하게 생성될 수도 있다.
작은 감쇠를 위한 이진 디코딩 감쇠 회로들 (821a 내지 823b) 및 큰 감쇠를 위한 온도계 디코딩 감쇠 회로들 (824a 내지 827b) 양자 모두의 이용은 게인 정확도를 향상시키면서 감쇠 회로의 수를 감소시킬 수도 있다. 큰 감쇠를 갖는 감쇠 회로에 있어서, 집적 회로 (IC) 제조 프로세스에서의 랜덤한 변화로 인한 저항기 값에서의 작은 퍼센티지 변화가 1.5 dB 의 가장 작은 게인 스텝과 비교하여 상대적으로 큰 게인 에러를 초래할 수도 있다. 따라서, 온도계 디코딩은 게인 정확도를 향상시키기 위해 큰 감쇠를 갖는 감쇠 회로로 이용될 수도 있다. 더 작은 감쇠를 갖는 감쇠 회로에 있어서, 랜덤한 프로세스 변화로 인해 저항기 값에서의 동일한 퍼센티지 변화는 1.5 dB 의 가장 작은 게인 스텝과 비교하여 상대적으로 작은 게인 에러를 초래할 수도 있다. 따라서, 이진 디코딩은 게인 정확도를 희생시키기 않고 감쇠 회로의 수를 감소시키기 위해 더 작은 감쇠를 갖는 감쇠 회로에 이용될 수도 있다. 회로 (600) 에서와 같이, dB 단위에서 가장 간단한 게인 증분을 획득하기 위해서, 이진 디코딩 감쇠 회로는 온도계 디코딩 감쇠 회로의 앞에 배치되어야 한다.
도 8 은 3 쌍의 이진 디코딩 감쇠 회로들 (821a 내지 823b) 및 4 쌍의 온도계 디코딩 감쇠 회로들 (824a 내지 827b) 을 갖는 예시적 프로그래머블 게인 회로 (802) 를 나타낸다. 일반적으로, 프로그래머블 게인 회로는 임의의 수의 이진 디코딩 감쇠 회로 및 임의의 수의 온도계 디코딩 감쇠 회로를 포함할 수도 있다. 이진 디코딩 감쇠 회로의 수 및 온도계 디코딩 감쇠 회로의 수는 원하는 총 게인 범위, 원하는 게인 스텝, 원하는 게인 정확도, 기대된 양의 IC 프로세스 변화, 및/또는 다른 인자들에 기초하여 선택될 수도 있다.
도 9 는 신호를 컨디셔닝하는 프로세스 (900) 의 설계의 흐름도를 나타낸다. 게인 설정은 복수의 게인 설정들 중에서 선택될 수도 있다 (블록 912). 선택된 게인 설정에 기초하여 복수의 감쇠 회로들에 대해 복수의 제어 신호들이 생성될 수도 있다 (블록 914). 각 제어 신호는 연관된 감쇠 회로에 대해 제 1/감쇠 모드 또는 제 2/바이패스 모드를 선택할 수도 있다. 각 감쇠 회로는 제 1 모드에서 입력 신호를 감쇠하고, 제 2 모드에서 입력 신호를 바이패스할 수도 있다 (또는 감쇠하지 않을 수도 있다). 입력 신호는 복수의 감쇠 회로를 통과하여, 선택된 게인 설정에 대응하는 게인을 획득할 수도 있다 (블록 916).
복수의 감쇠 회로는 이진 디코딩 감쇠 회로들 세트를 포함할 수도 있다. 제어 신호는 이진 디코딩 감쇠 회로들을 임의의 순서로 선택하도록 생성될 수도 있으며, 선택된 이진 디코딩 감쇠 회로들은 선택된 게인 설정에 기초하여 결정된다. 대안으로 또는 추가적으로, 복수의 감쇠 회로들은 온도계 디코딩 감쇠 회로들 세트를 포함할 수도 있다. 제어 신호는 온도계 디코딩 감쇠 회로들을 미리결정된 순서로 선택하도록 생성될 수도 있으며, 선택된 온도계 디코딩 감쇠 회로들의 수는 선택된 게인 설정에 기초하여 결정된다. 일반적으로, 감쇠 회로들이 선택되는 방식은 감쇠 회로의 설계에 의존할 수도 있다.
본 명세서에 설명된 프로그래머블 게인 회로는 통신, 컴퓨팅, 네트워킹, 개인용 전자장치 등과 같은 각종 애플리케이션에 이용될 수도 있다. 예를 들어, 프로그래머블 게인 회로는 무선 통신 디바이스, 셀룰러 전화기, 개인용 휴대 정보 단말기 (PDA), 핸드헬드 디바이스, 게이밍 디바이스, 컴퓨팅 디바이스, 랩톱 컴퓨터, 컨슈머 전자 디바이스, 개인용 컴퓨터, 무선 전화기 등에 이용될 수도 있다. 무선 통신 디바이스의 프로그래머블 게인 회로의 이용의 예가 후술된다.
도 10 은 무선 통신 시스템을 위한 무선 통신 디바이스 (1000) 의 설계의 블록도를 나타낸다. 무선 디바이스 (1000) 는 셀룰러 전화기, 단말기, 핸드셋, 무선 모뎀 등일 수도 있다. 무선 통신 시스템은 코드 분할 다중 액세스 (CDMA) 시스템, GSM (Global System for Mobile Communications) 시스템 등일 수도 있다.
무선 디바이스 (1000) 는 수신 경로 및 송신 경로를 통해 양-방향 통신을 제공할 수 있다. 수신 경로 상에서, 기지국에 의해 송신된 신호들은 안테나 (1012) 에 의해 수신되고 수신기 (RCVR; 1014) 로 제공된다. 수신기 (1014) 는 수신된 신호를 컨디셔닝 및 디지털화하고, 추가의 프로세싱을 위해 디지털 섹션 (1020) 으로 샘플들을 제공한다. 송신 경로 상에서, 송신기 (TMTR; 1016) 는 디지털 섹션 (1020) 으로부터 송신될 데이터를 수신하고, 이 데이터를 프로세싱 및 컨디셔닝하며, 안테나 (1012) 를 통해 기지국으로 송신되는 변조된 신호를 생성한다. 수신기 (1014) 및 송신기 (1016) 는 CDMA, GSM 등을 지원할 수도 있는 송수신기의 일부일 수도 있다.
디지털 섹션 (1020) 은 각종 프로세싱, 인터페이스 및 메모리 유닛들, 예컨대, 모뎀 프로세서 (1022), 감소된 명령 세트 컴퓨터/디지털 신호 프로세서 (RISC/DSP; 1024), 제어기/프로세서 (1026), 메모리 (1028), 오디오 프로세서 (1030), 오디오 드라이버 (1032), 외부 디바이스 드라이버 (1034), 및 디스플레이 드라이버 (1036) 를 포함한다. 모뎀 프로세서 (1022) 는 데이터 송신 및 수신에 대한 프로세싱, 예를 들어, 인코딩, 변조, 복조, 디코딩 등을 수행할 수도 있다. RISC/DSP (1024) 는 무선 디바이스 (1000) 에 대해 일반적이고 특별화된 프로세싱을 수행할 수도 있다. 제어기/프로세서 (1026) 는 디지털 섹션 (1020) 내의 각종 유닛들의 동작을 지시할 수도 있다. 메모리 (1028) 는 디지털 섹션 (1020) 내의 각종 유닛에 대한 데이터 및/또는 명령들을 저장할 수도 있다.
오디오 프로세서 (1030) 는 오디오 소스 (1040), 마이크로폰 (1042) 등으로부터의 입력 신호에 대한 인코딩을 수행할 수도 있다. 오디오 프로세서 (1030) 는 또한 코딩된 오디오 데이터에 대해 디코딩을 수행할 수도 있고, 출력 신호를 오디오 드라이버 (1032) 에 제공할 수도 있다. 오디오 드라이버 (1032) 는 헤드셋 (1044), 스피커 (1046) 등을 구동할 수도 있다. 외부 디바이스 드라이버 (1034) 는 외부 디바이스 (1048) 를 구동할 수도 있고/있거나 외부 디바이스 (1048) 로부터 신호를 수신할 수도 있다. 디스플레이 드라이버 (1036) 는 디스플레이 유닛 (1050) 을 구동할 수도 있다.
도 10 에 나타난 바와 같이, 프로그래머블 게인 회로는 가변 게인이 바람직하거나 필요한 각종 블록에서 이용될 수도 있다. 예를 들어, 프로그래머블 게인 회로는 수신기 (1014), 송신기 (1016), 오디오 드라이버 (1032), 외부 디바이스 드라이버 (1034), 디스플레이 드라이버 (1036), 오디오 소스 (1040), 외부 디바이스 (1048) 등에 이용될 수도 있다. 특정 예에서, 도 8 의 프로그래머블 게인 증폭기 (800) 는 헤드셋 (1044) 및/또는 스피커 (1046) 를 구동하도록 오디오 드라이버 (1032) 에 이용될 수도 있다.
본 명세서에 설명된 프로그래머블 게인 회로는 IC, 아날로그 IC, RF IC (RFIC), 혼합된-신호 IC, ASIC (application specific integrated circuit), 인쇄 회로 기판 (PCB), 전자 디바이스 등에서 구현될 수도 있다. 프로그래머블 게인 회로는 또한, 상보형 금속 산화물 반도체 (CMOS), N-채널 MOS (N-MOS), P-채널 MOS (P-MOS), 바이폴라 접합 트랜지스터 (BJT), 바이폴라-CMOS (BiCMOS), 실리콘게르마늄 (SiGe), 갈륨비소 (GaAs) 등과 같은 각종 IC 프로세스 기술로 제조될 수도 있다.
본 명세서에 설명된 프로그래머블 게인 회로를 구현하는 장치는 독립형 (stand-alone) 디바이스일 수도 있고, 또는 큰 디바이스의 일부일 수도 있다. 디바이스는 (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC 를 포함할 수도 있는 하나 이상의 IC 세트, (iii) RF 수신기 (RFR) 또는 RF 송신기/수신기 (RTR) 와 같은 RFIC, (iv) 이동국 모뎀 (MSM) 과 같은 ASIC, (v) 다른 디바이스 내에 내장될 수도 있는 모듈, (vi) 수신기, 셀룰러 전화기, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등 일 수도 있다.
개시되어 있는 상기의 설명은 당업자로 하여금 본 개시물을 제조 또는 이용할 수 있도록 제공된다. 당업자는 본 개시물에 대한 각종 변형들을 명백히 알 수 있으며, 본 명세서에 정의된 일반적인 원리들은 본 개시물의 사상 또는 범위를 벗어나지 않고 다른 변형들에 적용될 수도 있다. 따라서, 본 개시물은 본 명세서에서 설명된 예들 및 설계들에 제한되는 것이 아니라, 본 명세서에 개시된 원리 및 신규한 특성들과 부합하는 최광의 범위를 따르려는 것이다.

Claims (25)

  1. 입력 신호를 수신하고 출력 신호를 제공하도록 구성된 디바이더 회로; 및
    상기 디바이더 회로에 커플링되고 상기 디바이더 회로에 대한 제 1 모드 또는 제 2 모드를 선택하도록 구성된 적어도 하나의 스위치를 포함하고,
    상기 디바이더 회로는 상기 제 1 모드에서는 상기 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않는, 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 스위치는 상기 디바이더 회로로부터의 중간 전류 (intermediate current) 를, 상기 제 1 모드에서는 그라운드로 그리고 상기 제 2 모드에서는 회로 출력으로 향하게 하도록 구성된 SPDT (single-pole double-throw) 스위치를 포함하는, 장치.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 스위치는,
    상기 디바이더 회로의 입력과 출력에 걸쳐 커플링된 제 1 스위치, 및
    상기 디바이더 회로의 중간 포트와 그라운드 사이에 커플링된 제 2 스위치를 포함하고,
    상기 제 1 모드 동안에는 상기 제 1 스위치는 열리고 상기 제 2 스위치는 닫히며, 상기 제 2 모드 동안에는 상기 제 1 스위치는 닫히고 상기 제 2 스위치는 열리는, 장치.
  4. 제 1 항에 있어서,
    상기 디바이더 회로는,
    상기 디바이더 회로의 입력과 중앙 노드 사이에 커플링된 제 1 저항기,
    상기 디바이더 회로의 상기 중앙 노드와 출력 사이에 커플링된 제 2 저항기, 및
    상기 디바이더 회로의 상기 중앙 노드와 중간 포트 사이에 커플링된 제 3 저항기를 포함하는 저항기 패드를 포함하는, 장치.
  5. 제 1 항에 있어서,
    상기 디바이더 회로는,
    상기 디바이더 회로의 입력과 출력 사이에 커플링된 제 1 저항기,
    상기 디바이더 회로의 상기 입력과 중간 포트 사이에 커플링된 제 2 저항기, 및
    상기 디바이더 회로의 상기 출력과 상기 중간 포트 사이에 커플링된 제 3 저항기를 포함하는 저항기 패드를 포함하는, 장치.
  6. 제 1 항에 있어서,
    상기 디바이더 회로는 상기 제 1 및 제 2 모드 양자 모두에 대해 소정의 입력 임피던스 및 소정의 출력 임피던스를 갖는, 장치.
  7. 직렬로 커플링된 복수의 감쇠 회로들을 포함하는 프로그래머블 게인 회로를 포함하고,
    각각의 감쇠 회로는 제 1 모드 또는 제 2 모드에서 동작 가능하고, 상기 제 1 모드에서는 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않도록 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 프로그래머블 게인 회로에 커플링된 입력을 갖는 증폭기를 더 포함하고,
    상기 증폭기는 상기 프로그래머블 게인 회로의 출력 임피던스에 기초하여 고정된 게인을 제공하는, 장치.
  9. 제 7 항에 있어서,
    각각의 감쇠 회로는,
    입력 신호를 수신하고 디바이더 회로에 대해 출력 신호를 제공하도록 구성된 상기 디바이더 회로, 및
    상기 디바이더 회로에 커플링되고 상기 감쇠 회로에 대한 상기 제 1 모드 또는 상기 제 2 모드를 선택하도록 구성된 적어도 하나의 스위치를 포함하고,
    상기 디바이더 회로는 상기 제 1 모드에서는 상기 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않는, 장치.
  10. 제 7 항에 있어서,
    상기 복수의 감쇠 회로들은,
    상이한 양의 감쇠를 제공하는 이진 디코딩 감쇠 회로 (binary decoded attenuation circuit) 들 세트, 및
    동등한 양의 감쇠를 제공하는 온도계 디코딩 감쇠 회로 (thermometer decoded attenuation circuit) 들 세트를 포함하는, 장치.
  11. 제 10 항에 있어서,
    상기 이진 디코딩 감쇠 회로들은 임의의 순서로 선택 가능하고, 상기 온도계 디코딩 감쇠 회로들은 미리결정된 순서로 선택되는, 장치.
  12. 제 10 항에 있어서,
    상기 이진 디코딩 감쇠 회로들 각각은,
    입력 신호를 수신하고 디바이더 회로에 대해 출력 신호를 제공하도록 구성된 상기 디바이더 회로,
    상기 디바이더 회로의 입력과 출력에 걸쳐 커플링된 제 1 스위치, 및
    상기 디바이더 회로의 중간 포트 (intermediate port) 와 그라운드 사이에 커플링된 제 2 스위치를 포함하고,
    상기 제 1 모드 동안에는 상기 제 1 스위치는 열리고 상기 제 2 스위치는 닫히며, 상기 제 2 모드 동안에는 상기 제 1 스위치는 닫히고 상기 제 2 스위치는 열리는, 장치.
  13. 제 10 항에 있어서,
    상기 온도계 디코딩 감쇠 회로들 각각은,
    입력 신호를 수신하고 출력 신호를 제공하도록 구성된 디바이더 회로, 및
    상기 디바이더 회로로부터의 중간 전류를 상기 제 1 모드에서는 그라운드로 그리고 상기 제 2 모드에서는 상기 프로그래머블 게인 회로의 출력으로 향하게 하도록 구성된 SPDT (single-pole double-throw) 스위치를 포함하는, 장치.
  14. 제 7 항에 있어서,
    상기 프로그래머블 게인 회로는 상이한 양의 감쇠에 대응하는 복수의 게인 설정들을 지원하는, 장치.
  15. 제 14 항에 있어서,
    상기 프로그래머블 게인 회로는 상기 복수의 게인 설정들 모두에 대해 소정의 입력 임피던스 및 소정의 출력 임피던스를 갖는, 장치.
  16. 직렬로 커플링된 복수의 감쇠 회로들을 포함하는 프로그래머블 게인 회로를 포함하고,
    각각의 감쇠 회로는 제 1 모드 또는 제 2 모드에서 동작 가능하고, 상기 제 1 모드에서는 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않도록 구성되는, 집적 회로.
  17. 제 16 항에 있어서,
    상기 프로그래머블 게인 회로에 커플링된 입력을 갖는 증폭기를 더 포함하고,
    상기 증폭기는 상기 프로그래머블 게인 회로의 출력 임피던스에 기초하여 고정된 게인을 제공하는, 집적 회로.
  18. 제 16 항에 있어서,
    각각의 감쇠 회로는,
    입력 신호를 수신하고 디바이더 회로에 대해 출력 신호를 제공하도록 구성된 상기 디바이더 회로, 및
    상기 디바이더 회로에 커플링되고 상기 감쇠 회로에 대한 상기 제 1 모드 또는 상기 제 2 모드를 선택하도록 구성된 적어도 하나의 스위치를 포함하고,
    상기 디바이더 회로는 상기 제 1 모드에서는 상기 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않는, 집적 회로.
  19. 제 16 항에 있어서,
    상기 복수의 감쇠 회로들은,
    상이한 양의 감쇠를 제공하는 이진 디코딩 감쇠 회로 (binary decoded attenuation circuit) 들 세트, 및
    동등한 양의 감쇠를 제공하는 온도계 디코딩 감쇠 회로 (thermometer decoded attenuation circuit) 들 세트를 포함하는, 집적 회로.
  20. 복수의 게인 설정들 중에서 게인 설정을 선택하는 단계;
    상기 선택된 게인 설정에 기초하여 복수의 감쇠 회로들에 대한 복수의 제어 신호들을 생성하는 단계로서, 각 제어 신호는 연관된 감쇠 회로에 대한 제 1 모드 또는 제 2 모드를 선택하고, 각 감쇠 회로는 상기 제 1 모드에서는 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않는, 상기 복수의 제어 신호들을 생성하는 단계; 및
    상기 선택된 게인 설정에 대응하는 게인을 획득하도록 상기 복수의 감쇠 회로들을 통해 상기 입력 신호를 통과시키는 단계를 포함하는, 방법.
  21. 제 20 항에 있어서,
    상기 복수의 감쇠 회로들은 이진 디코딩 감쇠 회로 (binary decoded attenuation circuit) 들 세트를 포함하고,
    상기 복수의 제어 신호들을 생성하는 단계는 상기 이진 디코딩 감쇠 회로들을 임의의 순서로 선택하기 위한 상기 복수의 제어 신호들을 생성하는 단계를 포함하고, 상기 선택된 이진 디코딩 감쇠 회로들은 상기 선택된 게인 설정에 기초하여 결정되는, 방법.
  22. 제 20 항에 있어서,
    상기 복수의 감쇠 회로들은 온도계 디코딩 감쇠 회로 (thermometer decoded attenuation circuit) 들 세트를 포함하고,
    상기 복수의 제어 신호들을 생성하는 단계는 상기 온도계 디코딩 감쇠 회로들을 미리결정된 순서로 선택하기 위한 상기 복수의 제어 신호들을 생성하는 단계를 포함하고, 상기 선택된 온도계 디코딩 감쇠 회로들의 수는 상기 선택된 게인 설정에 기초하여 결정되는, 방법.
  23. 복수의 게인 설정들 중에서 게인 설정을 선택하기 위한 수단;
    상기 선택된 게인 설정에 기초하여 복수의 감쇠 회로들에 대한 복수의 제어 신호들을 생성하기 위한 수단으로서, 각 제어 신호는 연관된 감쇠 회로에 대한 제 1 모드 또는 제 2 모드를 선택하고, 각 감쇠 회로는 상기 제 1 모드에서는 입력 신호를 감쇠시키고 상기 제 2 모드에서는 상기 입력 신호를 감쇠시키지 않는, 상기 복수의 제어 신호들을 생성하기 위한 수단; 및
    상기 선택된 게인 설정에 대응하는 게인을 획득하기 위해 상기 복수의 감쇠 회로들을 통해 상기 입력 신호를 통과시키기 위한 수단을 포함하는, 장치.
  24. 제 23 항에 있어서,
    상기 복수의 감쇠 회로들은 이진 디코딩 감쇠 회로 (binary decoded attenuation circuit) 들 세트를 포함하고,
    상기 복수의 제어 신호들을 생성하기 위한 수단은 상기 이진 디코딩 감쇠 회로들을 임의의 순서로 선택하기 위한 상기 복수의 제어 신호들을 생성하기 위한 수단을 포함하고, 상기 선택된 이진 디코딩 감쇠 회로들은 상기 선택된 게인 설정에 기초하여 결정되는, 장치.
  25. 제 23 항에 있어서,
    상기 복수의 감쇠 회로들은 온도계 디코딩 감쇠 회로 (thermometer decoded attenuation circuit) 들 세트를 포함하고,
    상기 복수의 제어 신호들을 생성하기 위한 수단은 상기 온도계 디코딩 감쇠 회로들을 미리결정된 순서로 선택하기 위한 상기 복수의 제어 신호들을 생성하기 위한 수단을 포함하고, 상기 선택된 온도계 디코딩 감쇠 회로들의 수는 상기 선택된 게인 설정에 기초하여 결정되는, 장치.
KR1020107011644A 2007-10-30 2008-10-30 프로그래머블 게인 회로 KR101155836B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/929,241 US7868681B2 (en) 2007-10-30 2007-10-30 Programmable gain circuit
US11/929,241 2007-10-30
PCT/US2008/081709 WO2009058948A2 (en) 2007-10-30 2008-10-30 Programmable gain circuit

Publications (2)

Publication Number Publication Date
KR20100080849A true KR20100080849A (ko) 2010-07-12
KR101155836B1 KR101155836B1 (ko) 2012-06-21

Family

ID=40316963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011644A KR101155836B1 (ko) 2007-10-30 2008-10-30 프로그래머블 게인 회로

Country Status (7)

Country Link
US (1) US7868681B2 (ko)
EP (1) EP2215717A2 (ko)
JP (1) JP2011502442A (ko)
KR (1) KR101155836B1 (ko)
CN (1) CN101842979A (ko)
TW (1) TW200934111A (ko)
WO (1) WO2009058948A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7706473B2 (en) * 2006-03-24 2010-04-27 Freescale Semiconductor, Inc. Comparative signal strength detection
US8193911B2 (en) * 2006-12-20 2012-06-05 International Business Machines Corporation Controlling radio frequency identification tag signal range
KR101183986B1 (ko) * 2008-12-19 2012-09-19 한국전자통신연구원 고입력 임피던스를 갖는 리드아웃 회로
US20100257574A1 (en) * 2009-04-01 2010-10-07 Chun-Hsien Pan Multimedia network splitter
US20110018652A1 (en) * 2009-07-22 2011-01-27 Chun-Hsien Pan Multimedia network splitter
WO2011081582A1 (en) 2009-12-30 2011-07-07 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus relating to signal control
EP2372907A3 (en) * 2010-03-24 2014-05-07 Yamaha Corporation Level adjustment device
US8554158B2 (en) * 2010-09-30 2013-10-08 St-Ericsson Sa Current saving by reduced modulation code and selective gating of RF signal
JP5841506B2 (ja) * 2012-08-08 2016-01-13 ルネサスエレクトロニクス株式会社 半導体集積回路及びそれを備えた無線通信端末
CN104104345A (zh) * 2013-04-02 2014-10-15 安凯(广州)微电子技术有限公司 一种低噪声的麦克风输入放大器
CN103812463A (zh) * 2014-01-13 2014-05-21 智坤（江苏）半导体有限公司 射频功率放大器的增益控制方法
JP2016036180A (ja) * 2015-11-13 2016-03-17 ルネサスエレクトロニクス株式会社 無線通信装置
US10498383B2 (en) 2016-02-26 2019-12-03 Skyworks Solutions, Inc. Attenuation circuits with low insertion loss, and modules and devices using same
WO2018035178A1 (en) * 2016-08-16 2018-02-22 Skyworks Solutions, Inc. Digital switched attenuator
GB2605112B (en) * 2016-08-30 2023-01-11 Skyworks Solutions Inc Multi-input amplifier with programmable embedded attenuators
US10396735B2 (en) 2016-11-11 2019-08-27 Skyworks Solutions, Inc. Amplifier system with digital switched attenuator
US10340892B2 (en) * 2017-08-22 2019-07-02 Psemi Corporation Multi-channel digital step attenuator architecture
US12041713B2 (en) 2017-08-23 2024-07-16 Teradyne, Inc. Reducing timing skew in a circuit path
US10276229B2 (en) 2017-08-23 2019-04-30 Teradyne, Inc. Adjusting signal timing
CN118395093B (zh) * 2024-06-26 2024-09-06 广东海洋大学 一种基于传感器阵列的智能数据采集处理系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5755606A (en) 1980-09-19 1982-04-02 Matsushita Electric Ind Co Ltd Digital control attenuator
JPS5967707A (ja) * 1982-10-12 1984-04-17 Matsushita Electric Ind Co Ltd 信号処理回路
JPH0644697B2 (ja) * 1985-12-11 1994-06-08 ソニー株式会社 利得制御回路
JP3362931B2 (ja) 1993-09-30 2003-01-07 ソニー株式会社 アツテネータ回路
JP3099164B2 (ja) * 1994-03-09 2000-10-16 日本プレシジョン・サーキッツ株式会社 抵抗網回路装置およびこれを用いた可変利得装置
JP3425235B2 (ja) * 1994-09-13 2003-07-14 株式会社東芝 可変減衰器
JP3270801B2 (ja) 1995-04-11 2002-04-02 富士通株式会社 アッテネータユニット及びこれを有するステップアッテネータ並びにステップアッテネータを有する電子機器
JP3090105B2 (ja) * 1997-11-07 2000-09-18 日本電気株式会社 ステップアテネータ
US6127893A (en) 1998-09-18 2000-10-03 Tripath Technology, Inc. Method and apparatus for controlling an audio signal level
JP2000270170A (ja) * 1999-03-15 2000-09-29 Ricoh Co Ltd 画像信号処理回路
US6680640B1 (en) * 1999-11-11 2004-01-20 Broadcom Corporation High linearity large bandwidth, switch insensitive, programmable gain attenuator
ITVA20040005A1 (it) * 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
JP4361398B2 (ja) * 2004-03-05 2009-11-11 アンリツ株式会社 高周波減衰装置及びそれを用いた信号発生装置
US7253700B1 (en) * 2005-06-14 2007-08-07 National Semiconductor Corporation Circuit for controlling a linear-in-decibels attenuator circuit using an analog control signal
US20070064833A1 (en) 2005-09-12 2007-03-22 Sahota Gurkanwal S Multi-band radio frequency modulator
KR100648833B1 (ko) 2005-09-14 2006-11-24 한국전자통신연구원 초광대역 특성과 우수한 감쇠도 특성을 가진 디지털감쇠장치

Also Published As

Publication number Publication date
JP2011502442A (ja) 2011-01-20
EP2215717A2 (en) 2010-08-11
TW200934111A (en) 2009-08-01
WO2009058948A2 (en) 2009-05-07
US7868681B2 (en) 2011-01-11
CN101842979A (zh) 2010-09-22
KR101155836B1 (ko) 2012-06-21
US20090108931A1 (en) 2009-04-30
WO2009058948A3 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
KR101155836B1 (ko) 프로그래머블 게인 회로
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US10790804B2 (en) Multi-bit cell attenuator
US5872475A (en) Variable attenuator
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
US8571496B2 (en) Semiconductor device for signal amplification
US7675380B2 (en) Integrated digitally controlled linear-in-decibels attenuator
EP1442518B1 (en) Operational amplifier with chopped input transistor pair
US7368987B2 (en) Circuit configuration having a feedback operational amplifier
US20050118971A1 (en) High frequency amplifier circuit permitting variable gain control
US8704684B2 (en) Hybrid-coding for improving transient switch response in a multi-cell programmable apparatus
US7649409B1 (en) All-pass termination network with equalization and wide common-mode range
US7339434B1 (en) Linear-in-dB variable gain amplifier using geometric ladder circuit
JP5949321B2 (ja) 可変調整精度を有する増幅器回路
US20040239421A1 (en) Variable gain amplifier
US9912304B2 (en) Two-input amplifier
KR100344928B1 (ko) 송신회로 및 무선송신장치
US20060066395A1 (en) Variable gain amplifier with direct current offset correction
US7557636B1 (en) Geometric ladder circuit with linear-in-dB transfer function
US7876151B1 (en) R/2R programmable gate array
JP3130013B2 (ja) 増幅器
KR100228461B1 (ko) 가변 감쇠기
CN114244286A (zh) 功率放大电路及集成电路
JP2003229736A (ja) ゲインコントロール回路及び電子ボリューム回路
US6483385B1 (en) Signal amplification circuit with unequal top and bottom surface areas

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee