KR100228461B1 - 가변 감쇠기 - Google Patents

Abstract

디지탈 방식으로 이득 제어를 행하도록 하여 염가이면서 고정밀도의 이득 제어가 가능한 가변 감쇠기의 실현을 도모한다.

에미터 접지 또는 소스 접지 등의 증폭 회로로 구성되는 복수의 증폭기

1

N이 설치되어 있고, 이들 증폭기의 에미터 축퇴 임피던스는 서로 다른 값으로 설정되어 있다. 이들 복수의 증폭기

1

Description

가변 감쇠기

본 발명은, 이득 제어 신호에 응답하여 이득이 가변 설정되는 가변 감쇠기에 관한 것으로, 특히 휴대 무선기 등의 무선기에 사용하기 적당한 가변 감쇠기에 관한 것이다.

최근, 정보의 개인화가 진행되고, 휴대 전화나 자동차 셀룰라 등의 무선기기의 수요가 증대하고 있다. 또한, 휴대 전화 등의 가입자의 증대에 따라 많은 무선채널수를 얻기 위해 무선기기가 다루는 주파수는 높아지고 있다. 예를 들어, 일본에서의 PHS(퍼스널 핸디폰 시스템)에서는 반송 주파수로서 1.9GHz가 사용되도록 되어 있다. 한편, 디바이스 개발, 고속 회로 기술, 실장 기술의 진보에 따라 고속 신호를 다루는 무선기기 단말의 소형화가 실현될 수 있게 되었다.

그러나, 휴대 무선 단말은 전지 구동을 필요로 하기 때문에, 단말의 저소비 전력화에 필수인 송신 전력의 제어를 높은 정밀도로 행하는 것이 요구된다. 그 개발에 요하는 기술은 최근 정점 고도의 것을 필요로 하게 되었다.

여기서 서술하는 가변 이득 감쇠기는, 예를 들어 상술한 바와 같은 휴대형 무선기의 송신 전력 제어를 행하는 부품으로서 사용되는 것으로, 휴대형 무선기의 저소비 전력화를 위해 높은 정밀도의 이득 제어를 행할 수 있는 것이 바람직하다.

제13도에는 일반적인 무선 단말의 송신계 구성이 도시되어 있다. 이 휴대 단말에 있어서는 기저대 신호 발생기(1; baseband signal generator)로서 신호 처리된 음성 등의 기저대 신호가 변조기(2; modulator)로 입력된다. 변조기(2)에서는, 기저대 신호에 의해 제1로칼 신호 발진기(3)로부터의 제1로칼 신호(11)가 변조된다. 이 변조된 신호는, 다음 단에 있는 업컨버터(4; up converter)에서 제2로칼 신호발진기(5)로부터의 주파수(f2) 신호에 의해 RF 신호로 주파수 변환된다. 이 RF 신호는, 가변 이득 감쇠기(6; variable ATT)에 의해 이득 제어된 후, 파워 증폭기(7; PA)에 의해 소요의 송신 레벨까지 증폭되고, 안테나(8)로부터 전파로서 출력된다.

여기서, 가변 이득 감쇠기(6)는 송신 전력을 소정의 값으로 하는 것을 목적으로 하고 있다. 이 가변 이득 감쇠기(6)에 의한 이득 제어를 고정밀화 함으로써 송신 전력을 최적화할 수 있기 때문에, 고정밀도의 이득 제어의 실현은 송신부 혹은 무선기 자체의 소비 전력의 저감에 기여할 수 있다. 이 때문에, 특히 전지를 전원으로서 사용하는 휴대 무선기에 있어서는 고정밀도의 이득 제어가 가능한 가변 이득 감쇠기가 중요한 역할을 달성한다.

종래에서는, 이와 같은 가변 감쇠기는 통상, π형 또는 T형의 라더 저항과, 그 저항간의 개방, 단락을 행하는 스위치용 GaAs MESFET로 구성된다. 그러나, 일반적으로 GaAs MESFET 기술은 웨이퍼 가격 등이 실리콘에 비해 약 10배 정도로 고가이기 때문에, 저소비 전력화와 동시에 저가격화를 지향하는 휴대 단말에는 적합하지 않다.

한편, 이 가변 감쇠와 마찬가지의 기능을 염가인 실리콘 바이폴라를 이용해 실현하는 것도 가능하고, 그 구성의 일례를 제14도에 도시한다.

본 회로에서는, 입력 신호가 차동 전압 신호(Vin+, Vin-)로서 입력되고, 트랜지스터(Q1000,Q1001), 전류원(I1000,I1001), 저항(R1000)으로 이루어지는 차동 증폭기에 의해 차동 전류 신호로 변환된다. 트랜지스터(Q1002,Q1003,Q1004,Q1005)의 베이스 단자에는 아날로그 제어 신호(Vcon+, VCon-)가 도시하는 바와 같이 공급되고, 이로써 트랜지스터(Q1000,Q1001)의 콜랙터에 흐르는 차동 전류 신호가 어떤 비율로 부하 저항(R1001,R1002)으로 분류(分流)되는가가 결정되기 때문에 이득은 저항(R1000)과, 부하 저항(R1001,R1002)과, 아날로그 제어 신호(Vcon+, Vcon-)에 의해 결정된다. 요컨대, 이하의 식에 의해 이득은 결정된다.

Gain=(Vout+-Vout-)/(Vin+-Vin-)

=2·ROUT10/RE10·f(Vcon+,Vcon-)

여기서, ROUT10은 부하 저항값이고, ROUT10 = R1001의 저항값 = R1002의 저항값이다. RE10은 R1000의 저항값을 나타낸다. 또한, f(Vcon+, Vcon-)는 Vcon+, Vcon-의 값에 의해 부하 저항 R1001, R1002로 분류되는 차동 전류 신호 분류비를 정하는 함수이다.

본 회로는, 전류원(I1000,I1001)을 구성하는 트랜지스터도 고려하면, 세로로 쌓인 3단의 트랜지스터로 구성할 수 있기 때문에 저전압으로 동작한다는 잇점을 갖는다. 그러나, 이득은 Vcon+, Vcon-의 함수이기 때문에, 정밀도가 좋은 아날로그신호를 Vcon+, Vcon-로 주지 않으면 정밀도가 높은 이득 제어를 행할 수 없다.

상술한 바와 같이, 바이폴라 트랜지스터를 이용한 종래의 가변 이득 감쇠기에서는, 아날로그 제어 신호의 함수에서 이득이 결정되기 때문에 고정밀도의 이득제어를 행하는 것이 곤란했다.

본 발명의 목적은 이와 같은 점을 감안하여 이루어진 것으로, 아날로그 신호로 이득을 제어하는 방법이 아니라, 디지탈 방식으로 이득 제어를 행하도록 하여 염가이면서 고정밀도의 이득 제어가 가능한 가변 감쇠기를 제공하는 것을 목적으로 한다.

제1도는 본 발명의 제1실시 형태에 따른 가변 감쇠기의 기본 구성을 도시하는 블록도.

제2도는 같은 제1실시 형태의 가변 감쇠기에 이용되는 증폭기의 구체적인 구성의 일례를 도시하는 회로도.

제3도는 같은 제1실시 형태에 따른 가변 감쇠기에 이용되는 전류 스위치 제어 회로의 구체적인 구성의 일례를 도시하는 회로도.

제4도는 본 발명의 제2실시 형태에 따른 가변 감쇠기의 기본 구성을 도시하는 블록도.

제5도는 같은 제2실시 형태의 가변 감쇠기에 이용되는 차동 증폭기의 구체적인 구성의 일례를 도시하는 회로도.

제6도는 같은 제2실시 형태의 가변 감쇠기에 이용되는 에미터 축퇴 임피던스회로의 일례를 도시하는 회로도.

제7도는 같은 제2실시 형태의 가변 감쇠기에 이용되는 부하 회로의 일례를 도시하는 회로도.

제8도는 같은 제2실시 형태의 가변 감쇠기에 이용되는 전류 스위치 제어 회로의 구체적인 구성의 일례를 도시하는 회로도.

제9도는 같은 제1실시 형태의 가변 감쇠기를 복수단 접속하여 구성한 다단형 가변 감쇠기의 구성예를 도시하는 블록도.

제10도는 제9도의 다단형 가변 감쇠기에 이용되는 전류 스위치 제어 회로의 일례를 도시하는 회로도.

제11도는 같은 도면 제2실시 형태의 가변 감쇠기를 복수단 접속하여 구성한 다단형 가변 감쇠기의 구성을 도시하는 블록도.

제12도는 제11도의 다단형 가변 감쇠기에 이용되는 전류 스위치 제어 회로의 일례를 도시하는 회로도.

제13도는 종래 무선 단말의 송신계 구성을 도시하는 블록도.

제14도는 종래 가변 감쇠기의 구성을 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

1

N : 증폭기 100 : 전류 스위치 회로

Rn(n=정수) : 저항 Cn(n=정수) : 캐패시터

Qn(n=정수) : 트랜지스터 In(n=정수) : 전류원

VCC : 전원 VREF : 기준 전압원

IN : 입력 단자 OUT : 출력 단자

본 발명은, 상기 과제를 해결하기 위해, 에미터 축퇴(縮退) 저항이 다른 복수의 증폭기와, 단일의 전류원과, 상기 복수의 증폭기에 공통 접속된 단일의 부하를 구비하고, 단일의 전류원에 복수의 증폭기중 하나를 디지탈 신호 제어되는 전류 스위치를 통해 접속하도록 한 것이다.

즉, 본 발명은, 이득 제어 신호에 응하여 이득이 가변 설정되는 가변 감쇠기에 있어서, 에미터 축퇴 임피던스가 서로 다른 복수의 증폭기와, 이들 복수의 증폭기에 공통 접속된 부하와, 전류원과, 이 전류원과 상기 복수의 증폭기 사이에 접속되고, 이득 제어 신호에 따라 상기 복수의 증폭기를 택일적으로 선택하며, 그 선택한 증폭기에 상기 전류원을 접속하여 그 증폭기로 동작 전류를 입력하는 전류 스위치수단을 구비하고, 상기 선택된 증폭기의 에미터 축퇴 임피던스와 상기 부하의 부하임피던스에 기초하여 이득이 결정되도록 구성되어 있는 것을 특징으로 한다.

이 가변 감쇠기에 있어서는, 예를 들어 에미터 접지 또는 소스 접지 등의 증폭 회로로 구성되는 복수의 증폭기가 설치되어 있고, 이들 증폭기의 에미터 축퇴 임피던스는 서로 다른 값으로 설정되어 있다. 에미터 축퇴 임피던스(emitter degeneration)는 에미터 접지 또는 소스 접지 회로의 부귀환 임피던스로서 기능하는 것으로, 증폭 회로의 이득을 감소시키는 작용을 갖는다. 이들 복수의 증폭기는, 전류 스위치 수단의 제어 하에서 이득 제어 신호에 따라 택일적으로 선택된다. 선택된 증폭기는, 전류원에 접속되어 그곳에서 동작 전류가 입력되기 때문에 동작 상태로 되지만, 이 이외의 다른 모든 증폭기에는 동작 전류가 입력되지 않기 때문에 동작하지 않는다. 이 경우, 가변 감쇠기의 이득은 선택된 증폭기의 에미터 축퇴 임피던스와 부하 임피던스의 비에 의해 결정되고, 이득 제어 신호는 증폭기의 선택에만 이용하고 있기 때문에 이득 결정에는 아무 것도 관여하지 않는다. 증폭기마다 에미터 축퇴 임피던스가 다르기 때문에, 선택하는 증폭기를 바꿈으로써 가변 감쇠기의 이득을 변화시킬 수 있다.

이와 같이, 에미터 접지 또는 소스 접지 회로 등의 염가인 트랜지스터로 실현할 수 있는 회로 구성을 이용하고, 또 복수의 증폭 회로중 하나를 택일적으로 선택해 동작시킨다는 디지탈 방식의 스위치 제어를 이용하고 있기 때문에, 증폭 회로수만큼 다단계의 이득 제어를 고정밀하게 행하는 것이 가능하게 된다.

또한, 각 증폭기로서는, 바이폴라 트랜지스터를 이용한 에미터 접지형 증폭회로 또는 MOS 트랜지스터를 이용한 소스 접지형 증폭 회로를 이용할 수 있지만, 이 경우에는 바이폴라 트랜지스터의 에미터 또는 MOS 트랜지스터의 소스에, 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로를 접속하면 된다 따라서, 증폭기마다 저항값이 다른 임피던스 회로를 사용하는 것만으로 에미터 축퇴 임피던스의 값이 서로 다른 복수의 증폭기를 실현할 수 있다.

이 경우, 임피던스 회로는 저항과 캐패시터의 직렬 회로로 구성하는 것이 바람직하다. 이 구성에 의해, 임피던스 회로를 통한 접지단 등에서의 동작 전류의 유입을 캐패시터에 의해 막을 수 있기 때문에, 바이폴라 트랜지스터의 에미터 또는 MOS 트랜지스터의 소스에 전류원이 접속된 증폭기만을 동작시킬 수 있다.

또한, 각 증폭기는 한 쌍의 바이폴라 트랜지스터를 이용한 에미터 결합형 차동 증폭 회로 또는 한 쌍의 MOS 트랜지스터를 이용한 소스 결합형 차동 증폭 회로로 구성하는 것도 가능하고, 이 경우에도 에미터 결합형 차동 증폭 회로를 구성하는 바이폴라 트랜지스터의 에미터 또는 소스 결합형 차동 증폭 회로를 구성하는 MOS트랜지스터의 소스에, 상기 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로를 접속하면 된다.

또, 각 증폭기로서 상술하는 바와 같은 차동 증폭 회로를 이용하여 전체를 차동 회로로서 실현할 경우에는, 이들 복수의 차동 증폭기를 구성하는 복수 쌍의 트랜지스터에 접속된 한 쌍의 부하와, 한 쌍의 전류원을 설치하고, 전류 스위치 수단을 통해 선택한 차동 증폭기를 구성하는 한 쌍의 트랜지스터를 상기 한 쌍의 전류원에 접속하는 구성을 채용하는 것이 바람직하다. 이로써, 차동 신호의 형식으로 신호입출력이 가능하게 된다.

또한, 복수의 가변 감쇠기를 캐스케이드 접속하고, 각 단의 가변 감쇠기를 상술한 바와 같이 에미터 축퇴 임피던스와 다른 복수의 증폭기와, 전류원과, 복수의 증폭기에 공통 접속된 부하와, 단일의 전류원에 복수의 증폭기중 하나를 접속하는 전류 스위치 수단에 의해 구성함으로써, 보다 이득 제어폭이 넓은 가변 감쇠기를 실현할 수 있다.

또, 본 발명에서 사용되는 전류 스위치 수단은, 일단이 전류원에 공통 접속되고, 다른 단이 복수의 증폭기에 접속된 복수의 트랜지스터를 포함하며, 디지탈 제어신호에 기초하여 선택된 트랜지스터를 통해 그 트랜지스터에 접속된 증폭기로 상기전류원으로부터의 전류가 모두 흐르도록 구성된 디지탈 스위치 제어 회로로 구성할 수 있다.

이 경우, 이 전류 스위치 수단을 구성하는 각 트랜지스터의 치수는, 그것이 증폭기에 접속됨으로써 생기는 기생 임피던스의 영향을 억제하기 위해, 전류원을 구성하기 위해 사용되는 트랜지스터 등보다도 그 치수를 작게 설정하고 있는 것이 바람직하다.

이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.

제1도에는, 본 발명의 제1실시 형태에 따른 가변 감쇠기의 기본 구성이 도시되어 있다. 이 가변 감쇠기는, 예를 들어 휴대형 무선 통신기와 같이 고주파 신호를 입력 신호로서 다루고, 또 저소비 전력이 요구되는 기기의 전력 이득 제어용으로서 사용되는 부품으로, IC화되어 실현되고 있다. 도면중, 참조 부호

1에서

N은 각각 다른 에미터 축퇴 임피던스(emitter degeneration)를 구비한 N개의 증폭기를 나타내고 있다. 이들 증폭기

1

N은 각각 에미터 부귀환저항 또는 소스 부귀환저항을 갖는 에미터 접지 또는 소스 접지 회로로 구성되어 있다.

증폭기

1

N 각각의 신호 입력단은, 도시하는 바와 같이 이득 제어 대상의 RF 입력 신호(IN)가 입력되는 가변 이득 감쇠기의 신호 입력단(1)에 접속되어 있다. 또한, 증폭단

1

N 각각의 콜렉터 또는 드레인측의 전류 출력단은 일단이 전원(VCC)단자(10)에 접속되어 있는 부하(ZI)의 다른 단에 공통 접속되어 있다. 증폭기

1

N 각각과 부하 ZI와 접속점은 가변 이득 감쇠기의 신호 출력단(6)에 접속되어있고, 가변 감쇠기로서 감쇠된 입력 신호(IN)가 출력 신호(OUT)로서 신호 출력단(6)에서 출력된다.

또한, 증폭기

1

N 각각의 에미터 또는 소스측의 접지단(11,12‥,1N)은 전류 스위치 제어 회로(SW-CONT; 100)의 출력 단자(a1,a2,…,aN)에 각각 접속되어 있다.

전류 스위치 제어 회로(SW-CONT; 100)는 제어 신호 입력 단자(7)로 입력되는 M비트의 디지탈 이득 제어 신호(CONT)에 따라 증폭기

1

N중 하나를 택일적으로 선택하고, 그 선택한 증폭기에 전류원(I1)을 접속한다는 디지탈 제어의 전류스위치로서, 단자(3)로 입력되는 전류원(I1)으로부터 전류(I)를 디지탈 이득 제어 신호(CONT)에 의해 지정된 출력 단자(a1,a2…,aN)중 어느 하나로만 출력한다.

여기서, M은 M>log2(N)을 만족하는 것이면 된다. 이로써, 디지탈 이득 제어 신호(CONT)에 따라 증폭기

1

N중 하나를 택일적으로 선택하여 거기에 전류원(I1)으로부터의 전류(I)를 동작 전류로서 제공할 수 있다.

선택된 증폭기에는, 상술한 바와 같이 전류 스위치 제어 회도(SW-CONT; 100)를 통해 전류원(I1)으로부터의 전류(I)가 동작 전류로서 입력되기 때문에, 동작모드로 된다. 한편, 선택되었던 증폭기는 동작하지 않기 때문에, 기본적으로 가변 감쇠기의 동작에 관여하는 것은 아니고, 다만 선택되었던 증폭기는 선택된 증폭기의 용량성 부하로 되기 때문에 실제의 감쇠기 설계에 있어서는 이 용량성 부하를 고려하는 것이 바람직하다. 전류원(I1)은 정전류원인 것이 바람직하다. 이 경우, 전류원(I1)은 예를 들어 커런트 미러형의 회로로서 구성할 수 있다. 또한, 전류원(I1)을 통상의 저항 부하에 의해 실현해도 된다.

선택된 증폭기의 이득은, 그 에미터 축퇴 임피던스와 부하 ZI의 임피던스의 비에 의해 결정된다. 에미터 축퇴 임피던스의 값은 증폭기마다 각각 다른 값으로 설정되어 있고, 또 어떤 증폭기를 선택하는가는 이득 제어 신호(CONT)에 의해 결정되기 때문에, 선택된 증폭기의 이득은 이득 제어 신호(CONT)에 따른 이득을 갖는다.

다음에, 제1도의 각 증폭기

1

N과 전류 스위치 제어 회로(100)의 구체적인 구성 예를 설명한다.

제2도에는 각 증폭기의 일례가 도시되어 있다.

이 증폭기는 한 개의 NPN 바이폴라 트랜지스터를 이용한 에미터 접지형 증폭 회로로, NPN 바이폴라 트랜지스터(Q10)의 베이스 단자(20)는 제1도의 입력 단자(1)에 접속되어 있고, 또 에미터 단자(22)는 제1도중의 단자 11, 12, 1N에 상당하는 단자이며, 이 증폭기가

1이면 에미터 단자(22)는 전류 스위치 제어 회로(100)의 출력단(a1)에 접속된다. 콜렉터 단자(21)는 제1도중의 단자(6)에 상당하는 단자이다.

트랜지스터(Q10)의 에미터 단자(20)에는, 또한 저항(R10)과 캐패시터(C10)의 직렬 회로의 일단이 접속되어 있고, 그 직렬 회로의 다른 단은 접지 또는 가상 접지단자에 접속되어 있다. 이 직렬 회로의 양단의 전압은 증폭 회로의 출력 전류에 비례하고, 베이스로 공급되는 입력 신호를 없애도록 작용하기 때문에 부귀환이 걸린다. 따라서, 이 직렬 회로는 에미터 축퇴 임피던스로서 기능한다.

이 증폭 회로의 이득(G)은 이하로 유사할 수 있다.

G=-Z1/Z2

다만, Z1은 부하 임피던스(Z1)의 임피던스 값이고, Z2는 저항(R10)과 캐패시터(C10)의 직렬 회로의 임피던스 값을 나타내는 것이다. 예를 들어, Z1을 저항(RZ1)으로 하고, Z2는 사용 주파수에서는 저항(R10)의 값으로 유사할 수 있을 경우 이득은 이하로 근사할 수 있다.

G=-RZ1/R10

따라서, 이득은 저항비만으로 결정되게 된다. 이와 같이 한다면, 각 증폭기의 이득을 결정할 경우, 각 증폭기에서의 R10의 값을 소정의 값으로 하는 것만으로 간단하게 이득 설정이 행하여진다.

또한, 각 증폭기의 직렬 회로에 캐패시터(C10)를 설치함으로써, 직렬 회로를 통해 동작 전류의 유입을 방지할 수 있기 때문에, 전류 스위치 제어 회로(100)에 의해 선택된 증폭기만을 동작시킬 수 있다.

제3도에는 전류 스위치 제어 회로(100)의 일례가 도시되어 있다.

이 회로 구성은 M=N일 경우에 상당하는 것으로, N개의 트랜지스터(Q31,Q32,…,Q3N)으로 구성되어 있다. 단자(30,31,32)는 트랜지스터(Q31,Q32,Q3N)의 베이스에 접속되고, 단자(33,34,35)는 각각 트랜지스터(Q31,Q32,Q3N)의 콜렉터 단자로 되며, 트랜지스터(Q31,Q32,Q3N)의 에미터는 단자(36)에 공통 접속되어 있다. 단자(36)는 제1도로 도시되는 단자(5)에 상당하고, 단자(33,34,35)는 단자(11,12,1N)에 상당하는 것이다.

이하, 단자(33)로 전류원(I1)으로부터 전류(I)를 입력하는 것을 지시하는 이득제어 신호(CONT)가 주어졌을 경우를 예로 하여 구체적인 동작을 설명한다.

이 경우, 단자(30)에 대해서 다른 단자(31,32)에 비해, 예를 들어 3·VT=75mV 정도 이상의 전위가 인가되도록 설정하면, 바이폴라 트랜지스터의 특성에 의해 단자(36)로 입력된 전류(I)는 대부분 모든 트랜지스터(Q31)로 흐른다. 여기서, VT는 바이폴라 트랜지스터의 열전압이다.

따라서, 제1도에서 도시된 전류(I)는 본 회로를 통해 대부분 모든 단자(33)로 출력된다. 요컨대, 제1도에서 도시하는 단자(11)로 전류(I)가 흐르도록 전류 스위치제어 회로(100)가 동작한다.

이상과 같이, 제1실시 형태의 가변 감쇠기에 있어서는, 에미터 접지 증폭 회로로 구성되는 복수의 증폭기

1

N 각각의 에미터 축퇴 임피던스가 서로 다른 값으로 설정되어 있고, 이들 복수의 증폭기

1

N에, 디지탈 신호 제어되는 전류 스위치 제어 회로(100)에 의해, 이득 제어 신호(CONT)에 따라 택일적으로 선택된다. 선택된 증폭기는, 전류원(I1)에 접속되어 그곳에서 동작 전류가 입력되기 때문에 동작 상태로 되지만, 이 이외의 다른 모든 증폭기에는 동작 전류가 입력되지 않기 때문에 동작하지 않는다. 이 경우, 가변 감쇠기의 이득은 선택된 증폭기의 에미터 축퇴 저항과 부하(Z1)의 저항에 비에 의해 결정된다. 따라서, 희망하는 이득에 따라 선택하는 증폭기를 바꿈으로써 가변 감쇠기의 이득을 정밀도 좋게 변화시킬 수 있다.

또한, 각 증폭기는 MOS 트랜지스터를 이용한 소스 접지 회로로 구성하는 것도 가능하고, 에미터 축퇴 저항은 소스와 접지 사이에 상술의 C, R 직렬 회로를 접속함으로써 실현된다. 또한, 각 증폭기를 한 쌍의 바이폴라 트랜지스터를 이용한 에미터 결합형 차동 증폭 회로 또는 한 쌍의 MOS 트랜지스터를 이용한 소스 결합형 차동 증폭 회로로 구성하는 것이 가능하고, 이 경우에는 에미터 결합형 차동 증폭회로를 구성하는 바이폴라 트랜지스터의 에미터 또는 소스 결합형 차동 증폭 회로를 구성하는 MOS 트랜지스터의 소스에는 상술의 C, R 직렬 회로와 같이 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로를 접속하면 된다.

다음에, 본 발명의 제2실시 형태를 설명한다.

제4도에는, 본 발명의 제2실시 형태에 따른 가변 감쇠기의 기본 구성이 도시되어 있다. 이 가변 감쇠기는, 제1실시 형태와 마찬가지로, 에미터 축퇴 임피던스와 다른 복수의 증폭기를 전류 스위치 제어 회로에 의해 택일적으로 동작시키는 구성이지만, 차동 신호의 형식으로 입출력이 행하여지도록 구성되어 있다.

즉, 제4도에 있어서, 단자(50,51)는 차동화된 RF 입력 신호(IN+, IN-)가 입력되는 입력 단자로, 다른 에미터 축퇴 저항을 구비한 차동 증폭기

1

N 각각의 차동 입력단에 접속되어 있다.

1로부터

N의 차동 증폭기의 전류 출력은 차동 출력으로 되고, 각각의 출력 단자는 2개이다.

차동화된 출력 단자는 각 차동 증폭기마다 도시하는 바와 같이 공통 접속되고, 부하 임피던스(Z50,Z51)를 통해 전원(VCC) 단자에 접속되어 있다. 한편, 전류스위치 제어 회로(SW-CONT; 100)는 2개의 전류원(I51,I52)이 각각 전류(I)를 입력함과 동시에, M비트의 이득 제어 신호(CONT)가 입력된다. 전류 스위치 제어회로(100)의 출력은 단자(a1,b1,a2,b2,…,aN,bN)로 되고, 그 출력은 각각

1,

2,,

N의 차동 회로로 입력된다.

제어 입력 단자(52)로 입력되는 M비트 전력 제어 신호(CONT)에 의해, 전류스위치 제어 회로(100)는 단자 a1, b1로부터 aN, bN까지의 복수 쌍의 출력 단자 중에서 하나의 쌍을 선택하고, 전류원(I50,I51)으로부터의 전류(I)를 선택된 단자 쌍으로 출력한다. 여기서, M은 M>log2(N)를 만족하는 것이라면 상기의 설정은 가능하다.

선택된 차동 증폭기는 동작 전류가 입력되기 때문에 동작 모드로 되고, 선택되었던 차동 증폭기는 기본적으로 동작에 관여하는 것은 아니다. 다만, 선택되었던 차동 증폭기는 선택된 차동 증폭기의 용량성 부하로 되기 때문에, 증폭기의 설계에 있어서는 이 용량성 부하를 고려하는 것이 필요하다. 선택된 차동 증폭기의 이득은 이득 제어 신호(CONT)에 따른 이득을 갖는 것이기 때문에, 출력 단자(OUT+,OUT-)에는 소정의 진폭이 출력된다.

다음에, 차동 증폭기

1

N과 전류 스위치 제어 회로(100)의 일례를 설명한다.

제5도에는, 차동 증폭기의 일례가 도시되어 있다.

이 차동 증폭기는 한 쌍의 NPN 바이폴라 트랜지스터(Q70,Q71)의 에미터 사이를 결합한 에미터 결합 차동 증폭기이고, 베이스 단자(70,71)는 제4도의 입력 단자(50,51)에 각각 접속된다. 또한, 에미터 단자(72,73)는 제4도중의 단자(55,56), 단자(57,58), 단자(59,60)에 상당하는 단자이고, 이 차동 증폭기가

1이면, 에미터 단자(72,73)는 전류 스위치 제어 회로(100)의 출력 단자(a1,b1)에 접속된다.

콜렉터 단자(74,75)는 제4도중의 단자(61,62)에 각각 상당하는 단자이고, 트랜지스터 Q70과 Q71의 에미터 단자 사이에는 임피던스(Z70)가 에미터 축퇴 임피던스로서 접촉되어 있다. 이 경우, 이득(G)은 이하로 유사할 수 있다.

G=-Z50/Z70

다만, Z50은 부하 임피던스(Z50,Z51) 각각의 값이고, Z70은 임피던스(Z70)의 값이다. 예를 들어, Z50, Z51을 저저항 R50으로 하고, Z70을 저저항 R70으로 하면 이득은 이하로 유사할 수 있다.

G=-R50/R70

따라서, 이득은 저항비로 결정되게 된다. 이상과 같이 하면, 각 차동 증폭기의 이득을 결정할 경우, 각 차동 증폭기에서의 R70의 값을 소정의 값으로 하는 것으로 간단하게 이득 설정이 행하여진다. 또한, 다소 복잡하게 되지만, 임피던스(Z70)를 제6도에서 도시하는 바와 같이, 저항값 또는 캐패시터 또는 그들의 직렬 회로 혹은 병렬 회로로 구성하는 것도 가능하다. 마찬가지로, Z50, Z51을 제7도에 도시한 저항 R 또는 저항과 캐패시터의 병렬 회로에 의해 구성하는 것도 가능하다.

임피던스(Z70)를 캐패시터를 사용하지 않고 구성할 수 있는 것은, 임피던스(Z70)가 에미터 사이에 접속되어 있고, 접지단에는 접속되어 있지 않기 때문이다. 이 때문에, 접지 단자로부터의 전류 유입을 캐패시터로 방지하게 되어도 전류 스위치 제어 회로(100)로서 선택된 차동 증폭기만을 동작시킬 수 있다.

제8도는 M-N의 경우에서의 전류 스위치 제어 회로(100)의 구성예를 도시하고 있다.

이 전류 스위치 제어 회로(100)는, N쌍의 NPN 바이폴라 트랜지스터로 구성되어 있다. 단자(100,101,102)는, 도시하는 바와 같이 각각 다른 한 쌍의 트랜지스터(Q100,Q101,Q102,Q103,Q104,Q105)의 베이스에 접속되고, 단자(105,106,107,108,109,110)는 각각 트랜지스터(Q100,Q101,Q102,Q103,Q104,Q105)의 콜렉터단자로 된다. 트랜지스터(Q100,Q102,Q104)의 에미터는 단자(103)에 공통 접속되어 있고, 트랜지스터(Q101,Q103,Q105)의 에미터는 단자(104)에 공통 접속되어 있다. 단자(103,104)는 제4도에서 도시되는 단자(53,54)에 각각 상당하고, 단자(105,107,109)는 단자(55,57,59)에 상당하며, 단자(106,108,110)는 단자(56,58,60)에 상당하는 것이다.

이하, 단자(105,106)로 전류원(I50,I51)으로부터의 전류(I)가 흐르도록 이득제어 신호(CONT)가 주어졌을 경우의 동작을 설명한다.

단자(100)에 다른 단자(101,102)에 비해 3·VT=75mV 정도 이상이 전위가 인가되도록 설정하면, 바이폴라 트랜지스터의 특성에 의해 단자(103,104)로 입력된 전류(I)는 대부분 모두 트랜지스터(Q100,Q101)로 흐르게 된다. 따라서, 제4도에서 도시한 전류(I)는 본 회로를 통해 대부분 모든 단자(105,106)로 각각 출력된다. 요컨대, 제4도에서 도시하는 단자(55,56)로 각각 전류(I)가 흐르도록 전류 스위치 제어회로(100)는 동작한다.

또한, 이 전류 스위치 제어 회로(100)를 구성하는 각 NPN 바이폴라 트랜지스터(Q100

Q105)의 치수, 예를 들어 콜렉터 면적은 제4도의 전류원(I50,I51)을 구성하는 커런트 미러 회로 등에 사용되고 있는 NPN 바이폴라 트랜지스터보다도 작게 설정하는 것이 바람직하다. 이는, 선택된 차동 증폭기를 구성하는 차동 트랜지스터 쌍의 에미터 사이에 접속되어 있는 부하 임피던스(Z70)와 병렬로 접속되는 기생 임피던스의 값을 작게 하여 기생 임피던스에 의한 이득의 변동을 억제하기 위함이다.

예를 들어, 제8도의 단자(105,106)에 전류원(I50,I51)으로부터의 전류(I)를 흘려 차동 증폭기(

1)를 선택할 경우를 생각하면, 제8도의 트랜지스터(Q100,Q101)의 콜렉터가 각각 차동 증폭기(

1)를 구성하는 제5도의 트랜지스터(Q70,Q71)의 에미터에 접속되게 된다. 이 경우, 트랜지스터(Q100)의 콜렉터와 트랜지스터(Q70)의 에미터의 접속점에서는 트랜지스터(Q100)의 콜렉터와 기판 사이에 존재하는 기생 용량(Ccs)이 접속되고, 또한 트랜지스터(Q101)의 콜렉터와 트랜지스터(Q71)의 에미터의 접속점에는 트랜지스터(Q101)의 콜렉터와 기판 사이에 존재하는 기생 용량(Ccs)이 접속되게 된다. 이들 기생 용량(Ccs)은 기판 저항을 통해 서로 접속되기 때문에, 제5도의 트랜지스터(Q70,Q71)의 에미터 사이에는 부하 임피던스(Z70)와 병렬로 기생임피던스가 접속되게 된다. 이 기생 임피던스는 차동 증폭기의 이득을 설정값과 다른 값으로 변동시키는 요인으로 된다.

전류 스위치 제어 회로(100)를 구성하는 각 NPN 바이폴라 트랜지스터(Q100

Q105)의 콜렉터 면적을 작게 하면, 기생 용량(Ccs)의 값을 작게 할 수 있고, 상술의 기생 임피던스에 의한 이득 동작을 억제할 수 있다. 전류 스위치 제어 회로(100)를 구성하는 각 NPN 바이폴라 트랜지스터(Q100

Q105)는 디지탈 스위치로서 이용되는 것이기 때문에, 이와 같은 치수 설정을 행하여도 가변 감쇠기 전체의 동작에는 아무런 지장도 없다.

또한, 전류 스위치 제어 회로(100)를 MOS 트랜지스터를 이용해 구성한 경우에도, 마찬가지의 이유에 의해 그 MOS 트랜지스터의 치수를 작게 하는 것이 바람직하다.

다음에, 제1도에 도시한 제1실시 형태의 가변 감쇠기의 확장으로서, 다단 종열 접속한 가변 감쇠기의 구성예를 제9도를 참조하여 설명한다. 다만, 설명을 간단하게 하기 위해, 여기서는 1단의 가변 감쇠기는 제1도에서 도시하는

1,

2의 2단 증폭기에 의해 구성되는 것으로 가정한다.

도면중, CONT1, CONT2, CONT3은 각각 대응하는 가변 감쇠기(ATT1,ATT2,ATT3)에 있어서,

1 또는

2중 어느 하나의 증폭기를 선택하기 위해 사용된다 이득 제어 대상의 입력 신호는 처음단 감쇠기(ATT1)의 입력 단자(120)로 입력되고, 거기서 CONT1에 의해 설정되는 감쇠량만 감쇠되어 출력 단자(121)로부터 출력된다. 본 단자(121)는 2단 째의 ATT2의 입력 단자로 되고, ATT2에 의해 CONT2로 설정되는 감쇠량만 감쇠된 후, 최종단의 ATT3으로 입력된다. ATT3에서는, CONT3에 의해 설정된 감쇠량만 감쇠되어 출력 단자(123)로부터 출력된다.

본 회로에 있어서, ATT1에서는

1 또는

2중 어느 하나의 증폭기를 선택하는가에 따라 0dB 또는 -4dB의 이득을 얻을 수 있고, 마찬가지로 하여 ATT2에서는 0dB 또는 -8dB, ATT3에서는 0dB 또는 -16dB의 이득을 얻을 수 있도록 설정된다면, 이득 제어 신호(CONT1,CONT2,CONT3)의 조합으로써 0dB로부터 -28dB까지 4dB 단계로 감쇠량을 가변적으로 설정하는 것이 가능하다.

제10도에는, 제9도에서 이용되는 전류 스위치 제어 회로의 일례가 도시되어 있다.

이 전류 스위치 제어 회로는, 제9도의 가변 감쇠기(ATT1,ATT2,ATT3)의 각각에 설치되어 있고, 대응하는 가변 감쇠기로 입력되는 제어 신호(CONT)에 따라서 단자(N)의 전류원을 단자 a1, a2중 한쪽에 접속한다. 여기서는, 1비트의 이득 제어 신호(CONT)에 의해 각 단의 가변 감쇠기에 설치되어 있는

1,

2의 2개의 증폭기 중 한쪽을 선택하는 구성이다.

즉, 트랜지스터(Q140,Q141)는 차동쌍 트랜지스터를 구성하고, 공통 에미터단자는 전류원(I140)을 통해 접지된다. Q140, Q141의 콜렉터 단자는 각각 저항 R14O, R141을 통해 전원(VCC)에 접속됨과 동시에, Q142, Q143의 베이스 단자로 입력된다. Q140의 베이스 단자에는 제어 신호(CONT)가 입력되고, 그 입력 레벨은, 예를 들어 VCC 또는 GND 전위 중 어느 하나가 입력되는 디지탈 신호이다. Q141의 베이스 단자는, 예를 들어 (VCC-GND)/2의 전위로 설정된 기준 전압원(VREF)에 접속된다.

Q142, Q143은 차동쌍 트랜지스터를 구성하고, 공통 에미터 단자는 단자(145)로 된다. 본 단자(145)는 제1도에서의 단자(5)에 상당하는 것이다. Q142, Q143의 콜렉터 단자(146,147)는 공통 에미터 단자로부터 입력된 전류(I)의 출력 단자로, 제1도에서의 단자(11,12)에 상당하는 단자이다. 다만, Q142, Q143의 차동 쌍에 의한 전류 스위치를 완전하게 하기 위해 R14O, R141의 저항값을 R로 하고, 전류원(I140)의 전류값을 I로 하면, I·R>75mV의 조건이 만족되도록 회로를 구성할 필요가 있다. 이와 같이, 전류 스위치 회로를 구성하는 것으로, 간단하게 전류 스위치 제어 회로를 실현할 수 있다.

다음에, 제4도에 도시한 제2실시 형태의 차동 회로 구성의 가변 감쇠기의 확장으로서, 다단 종열 접속한 차동형 가변 감쇠기의 구성예를 제11도를 참조하여 설명한다. 다만, 설명을 간단하게 하기 위해, 여기서는 1단의 차동형 가변 감쇠기는 제4도에서 도시하는

1,

2인 2단의 아동 증폭기에 의해 구성되는 것으로 가정한다.

도면중, CONT1, CONT2, CONT3은 각각 대응하는 차동형 가변 감쇠기(ATT1,ATT2,ATT3)에 있어서

1 또는

2중 어느 하나의 차동 증폭기를 선택하기 위해 사용된다. 이득 제어 대상의 입력 신호(IN1,IN2)는 처음단 감쇠기(ATT1)의 차동 입력 단자(150,151)로 입력되고, 거기서 CONT1에 의해 설정되는 감쇠량만 감쇠되어 차동 출력 단자(152,153)로부터 출력된다. 본 단자(152,153)는 2단 째 ATT2의 차동 입력 단자로 되고, ATT2에 의해 CONT2로 구성되는 감쇠량만 감쇠된 후, 최종단의 ATT3으로 입력된다. ATT3에서는, CONT3에 의해 설정된 감쇠량만 감쇠되어 차동 출력 단자(156,157)로부터 출력된다.

본 회로에 있어서, ATT1에서는

1 또는

2중 어느 하나의 감쇠기를 선택하는가에 의해 0dB 또는 -4dB의 이득을 얻을 수 있고, 마찬가지로 하여 ATT2에서는 0dB 또는 -8dB, ATT3에서는 0dB 또는 -16dB의 이득을 얻을 수 있도록 설정되면, 이득 제어 신호(CONT1,CONT2,CONT3)의 조합에 의해 0dB로부터 -28dB까지 4dB 단계로 감쇠량을 가변적으로 설정하는 것이 가능하게 된다.

제12도에는 제11도에서 이용되는 전류 스위치 제어 회로의 일례가 도시되어 있다.

이 전류 스위치 제어 회로는 제11도의 가변 감쇠기(ATT1,ATT2,ATT3)의 각각에 설치되어 있고, 대응하는 가변 감쇠기로 입력되는 이득 제어 신호(CONT)에 따라 단자(X,Y)에 접속되어 있는 2개의 전류원을 단자 a1, b1 또는 a2, b2중 한쪽에 쌍으로 접속한다. 여기서는, 1비트의 이득 제어 신호(CONT)에 의해 각 단의 가변 감쇠기에 설치되어 있는

1,

2의 2개의 차동 증폭기 중 한쪽을 선택하는 구성이다.

즉, 트랜지스터(Q170,Q171)는 차동쌍 트랜지스터를 구성하고, 공통 에미터단자는 전류원(I170)을 통해 접지된다. Q170, Q171의 콜렉터 단자는 각각 저항 R170, R171을 통해 전원(VCC)에 접속됨과 동시에, Q172, Q173, 즉 Q174, Q175의 베이스 단자로 입력된다. Q170의 베이스 단자에는 제어 신호(CONT)가 입력되고, 그 입력 레벨은, 예를 들어 VCC 또는 GND 전위 중 어느 하나가 입력되는 디지탈신호이다. Q171의 베이스 단자는, 예를 들어 (VCC-GND)/2의 전위로 설정된 기준전압원(VREF)에 접속된다.

Q172, Q173은 차동쌍 트랜지스터를 구성하고, 공통 에미터 단자는 단자(175)로 된다. 본 단자(175)는 제4도에서의 단자(53)에 상당하는 것이다. Q174, Q175도 차동쌍 트랜지스터를 구성하고, 공통 에미터 단자는 단자(176)로 된다. 본 단자(176)는 제4도에서의 단자(54)에 상당하는 것이다. Q172, Q174의 콜렉터 단자(177,178)는 공통 에미터 단자(175,176)로부터 각각 입력된 전류(I)의 출력 단자로, 제4도에서의 단자(55,56)에 상당하는 단자이다. 마찬가지로, Q173, Q175의 콜렉터 단자(179,180)는 공통 에미터 단자(175,176)로부터 각각 입력된 전류(I)의 출력 단자로, 제4도에서의 단자(57,58)에 상당하는 단자이다.

다만, Q172, Q173의 차동쌍에 의한 전류 스위치 및 Q174, Q175의 차동쌍에 의한 전류 스위치를 완전하게 하기 위해, R170, R171의 저항값을 R로 하고, 전류원(I170)의 전류값을 I로 하면, I·R>75mV의 조건이 만족하도록 회로를 구성할 필요가 있다. 이와 같이, 전류 스위치 회로를 구성하는 것으로 간단하게 전류 스위치제어 회로를 실현할 수 있다.

또한, 이제까지 바이폴라 트랜지스터를 예로서 설명을 행하였지만, 본 회로구성은 상술한 바와 같이 MOS 트랜지스터를 이용해도 마찬가지로 동작한다. 다만, 스위치 제어 회로에 있어서는, 바이폴라 트랜지스터의 설명에서는 전류 스위치를 완전하게 하기 위해 75mV 이상으로 했지만, 이 값은 MOS 트랜지스터의 치수비에 의해 결정되게 된다.

또, 본 발명의 구성은 이득을 다단계에 걸쳐 고정밀도로 가변 설정할 수 있기 때문에, 제13도에서 설명한 휴대형 무선기의 송신 전력 저감에 특히 유효하지만, 이것에 한정하지 않고 고정밀도의 가변 이득을 필요로 하는 모든 기기에 사용할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 아날로그 신호로 이득을 제어하는 방식이 아니라 디지탈 방식으로 이득 제어를 행할 수 있게 되어, 염가이면서 고정밀도의 이득 제어가 가능한 가변 감쇠기를 실현할 수 있다.

Claims (8)

1. 에미터 축퇴 임피던스가 서로 다른 복수의 증폭기와; 이들 복수의 증폭기에 공통 접속된 부하와; 전류원; 및 상기 전류원과 상기 복수의 증폭기 사이에 접속되고, 제어 신호에 응답하여 상기 복수의 증폭기를 택일적으로 선택하며, 그 선택한 증폭기로 상기 전류원으로부터의 전류를 동작 전류로서 입력하는 전류 스위치 수단을 구비하는 것을 특징으로 하는 가변 감쇠기.
2. 제1항에 있어서, 상기 각 증폭기는 바이폴라 트랜지스터를 이용한 에미터 접지형 증폭 회로 또는 MOS 트랜지스터를 이용한 소스 접지형 증폭 회로로 구성되어 있고, 상기 바이폴라 트랜지스터의 에미터 또는 상기 MOS 트랜지스터의 소스에는, 상기 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로가 접속되어 있는 것을 특징으로 하는 가변 감쇠기.
3. 제1항에 있어서, 상기 각 증폭기는 한 쌍의 바이폴라 트랜지스터를 이용한 에미터 결합형 차동 증폭 회로 또는 한 쌍의 MOS 트랜지스터를 이용한 소스 결합형 차동 증폭 회로로 구성되어 있고, 상기 에미터 결합형 차동 증폭 회로를 구성하는 바이폴라 트랜지스터의 에미터 또는 상기 소스 결합형 차동 증폭 회로를 구성하는 MOS 트랜지스터의 소스에는 상기 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로가 접속되어 있는 것을 특징으로 하는 가변 감쇠기.
4. 제2항에 있어서, 상기 임피던스 회로는 저항과 캐패시터의 직렬 회로로 구성되어 있는 것을 특징으로 하는 가변 감쇠기.
5. 제3항에 있어서, 상기 임피던스 회로는 저항 혹은 저항과 캐패시터의 직렬 또는 병렬 회로로 구성되어 있는 것을 특징으로 하는 가변 감쇠기.
6. 제1항에 있어서, 상기 전류 스위치 수단은 일단이 전류원에 공통 접속되고, 다른 단이 복수의 증폭기에 접속된 복수의 트랜지스터를 포함하며, 디지탈 제어 신호에 기초하여 선택된 트랜지스터를 통해, 그 트랜지스터에 접속된 증폭기로 상기 전류원으로부터의 전류가 모두 흐르도록 구성되어 있는 것을 특징으로 하는 가변 감쇠기.
7. 한 쌍의 트랜지스터로 각각이 구성되고, 에미터 축퇴 임피던스가 서로 다른 복수의 차동 증폭기와; 이들 복수의 차동 증폭기를 구성하는 복수 쌍의 트랜지스터에 공통 접속된 한 쌍의 부하와; 한 쌍의 전류원; 및 상기 한 쌍의 전류원과 상기 복수의 차동 증폭기 사이에 설치되고, 제어 신호에 응답하여 상기 복수의 차동 증폭기중 하나를 선택하며, 그 선택한 차동 증폭기를 구성하는 한 쌍의 트랜지스터를 상기 한 쌍의 전류원에 접속하는 전류 스위치 수단을 구비하는 것을 특징으로 하는 가변 감쇠기.
8. 제7항에 있어서, 상기 각 증폭기는 한 쌍의 바이폴라 트랜지스터를 이용한 에미터 결합형 차동 증폭 회로 또는 한 쌍의 MOS 트랜지스터를 이용한 소스 결합형 차동 증폭 회로로 구성되어 있고, 상기 에미터 결합형 차동 증폭 회로를 구성하는 바이폴라 트랜지스터의 에미터 사이 또는 상기 소스 결합형 차동 증폭 회로를 구성하는 MOS 트랜지스터의 소스 사이에는, 상기 에미터 축퇴 임피던스의 값을 결정하는 임피던스 회로가 접속되어 있는 것을 특징으로 하는 가변 감쇠기.

Images