KR20100079536A - 다단 증폭 회로 - Google Patents

다단 증폭 회로 Download PDF

Info

Publication number
KR20100079536A
KR20100079536A KR1020080138058A KR20080138058A KR20100079536A KR 20100079536 A KR20100079536 A KR 20100079536A KR 1020080138058 A KR1020080138058 A KR 1020080138058A KR 20080138058 A KR20080138058 A KR 20080138058A KR 20100079536 A KR20100079536 A KR 20100079536A
Authority
KR
South Korea
Prior art keywords
circuit
amplifier
transistor
stage
input
Prior art date
Application number
KR1020080138058A
Other languages
English (en)
Other versions
KR101073612B1 (ko
Inventor
김문일
박형진
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020080138058A priority Critical patent/KR101073612B1/ko
Publication of KR20100079536A publication Critical patent/KR20100079536A/ko
Application granted granted Critical
Publication of KR101073612B1 publication Critical patent/KR101073612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 다단 증폭 회로에 관한 것으로, 증폭기로 제공되는 입력 직류 바이어스(DC bias) 네트워크(network); 상기 네트워크에 연결되는 복수의 트랜지스터를 포함하는 베이스 공통(Common Base) 증폭부; 상기 증폭부에 연결되는 출력 직류 바이어스(DC bias) 네트워크(network); 및 상기 다단 증폭 회로에 전원을 공급하는 한 쌍의 직류 패드(DC pad)를 포함하는 다단 증폭 회로를 제공한다.
본 발명에 따른 다단 증폭 회로는 트랜지스터마다 반복되는 직류 바이어스 네트워크를 최소화하여 설계가 용이하고 공간활용이 효율적인 회로를 제공하는 효과가 있다.
트랜지스터, MMIC, 전송 선로

Description

다단 증폭 회로{Multi-stage amplifier circuit}
본 발명은 트랜지스터를 이용한 다단 증폭 회로에 관한 것으로, 특히 MMIC 환경에서 용이한 설계와 효율적 공간 활용이 가능한 다단 증폭회로에 관한 것이다.
고주파단일집적회로(Monolithic Microwave Integrated Circuit;MMIC)는 초고주파대의 주파수를 이용하는 회로분야로서, 최근 MMIC기술은 무선통신 장비의 경량화 및 저가화를 가능하게 하여 통신분야에서 상용화되고 있다.
통신분야에 있어서 일반적으로 적은 입력 신호를 원하는 출력 신호를 얻기 위하여 증폭시키는 회로는 통신에 있어 필수적이며 MMIC 회로에서도 이러한 증폭회로는 필수적 구성요소이다. 특히 MMIC환경에서 한 번의 증폭 회로만으로는 원하는 출력 신호를 얻을 수 없기 때문에 다단(multi-stage)증폭 회로를 상용적으로 이용하고 있다.
도 1은 종래의 다단 증폭 회로를 나타낸 것이다. 도 1을 참조하면, 상기 다단 증폭 회로는 4개의 트랜지스터를 이용하여 구성되어 있다. 상기 트랜지스터들은 커패시터를 이용하여 연결되어 있고 트랜지스터마다 에미터 전압, 베이스 전압, 컬렉터 전압이 인가된다. 입력신호는 첫 번째 트랜지스터(TR1) 좌측 커패시터로부터 입력되며, 상기 다단증폭회로를 거쳐 네 번째 트랜지스터(TR4) 오른쪽 커패시터를 통해 증폭된 출력신호가 나오게 된다.
도 2는 상기 증폭 회로를 구성하는 트랜지스터를 구체적으로 나타낸 것이다. 도 2를 참조하면, 상기 트랜지스터는 입력 직류 바이어스 네트워크(input DC bias network)(21), 출력 직류 바이어스 네트워크(output DC bias network)(22), 입력 정합 네트워크(input matching network)(23), 출력 정합 네트워크(output matching network)(24)로 구성되어 있다. 상기 트랜지스터의 에미터, 베이스, 컬렉터에는 각각 전압을 인가해주는 전원패드가 연결되어 있다.
상기 종래의 다단 증폭 회로를 살펴보면, 회로를 구성하는 트랜지스터를 중심으로 동일한 네트워크가 반복되고 있다. 그리고 트랜지스터가 정상적으로 작동하기 위해서는 베이스와 에미터 사이의 전압이 0.7V의 전위차가 있어야 하므로, 각 트랜지스터의 베이스, 에미터 및 컬렉터에 개별적으로 전원이 인가되어 있다.
따라서, 증폭 회로에 있어 직류 바이어스 네트워크의 반복으로 회로의 구성이 복잡해지고 많은 면적을 차지하게 되는 문제점이 있고, 무엇보다도 다단 증폭 회로의 전송 선로(Transmission line)가 길어지게 된다. 특히 MMIC는 고주파의 주파수 대역에서 동작하므로, 주파수가 증가할수록 상대적으로 감소하는 주파수 파장 때문에 전송 선로에서 발생하는 손실(Loss)이 커지게 되는 문제점이 있었다.
상기와 같이 기존의 다단 증폭 회로에서 발생 되는 문제점을 해결하기 위해 새롭게 제안하는 본 발명 실시예들의 목적은, 회로 내의 트랜지스터마다 반복되는 네트워크를 단순화하여 전송 선로의 손실과 부피를 감소시키면서 다단 증폭을 효율적으로 할 수 있는 다단 증폭 회로를 제공하는 것이다.
본 발명 실시예들의 다른 목적은 MMIC환경에서 전송선로의 손실을 감소시키면서 다단 증폭을 효율적으로 할 수 있는 다단 증폭 회로를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 다단 증폭 회로는 트랜지스터를 이용한 다단 증폭 회로에 있어서, 증폭기로 제공되는 입력 직류 바이어스(DC bias) 네트워크(network); 상기 네트워크에 연결되는 복수의 트랜지스터를 포함하는 베이스 공통(Common Base) 증폭부; 상기 증폭부에 연결되는 출력 직류 바이어스(DC bias) 네트워크(network); 및 상기 다단 증폭 회로에 전원을 공급하는 한 쌍의 직류 패드(DC pad)를 포함한다.
상기 다단 증폭 회로는 입력 정합(matching) 회로 및 출력 정합 회로를 더 포함한다.
상기 다단 증폭 회로의 상기 증폭부는 일측 트랜지스터의 에미터와 타측 트랜지스터의 컬렉터가 연속적으로 연결되며 상기 에미터와 상기 컬렉터 사이에, 고 주파 대역용으로 전송라인이(Transmission line) 구성된 복수의 트랜지스터의 구성을 포함한다.
상기 다단 증폭 회로는 상기 증폭부의 복수 트랜지스터 베이스 각각에 상이한 전압을 제공하기 위하여 직류 패드 사이에 구성된 전압 분배회로를 포함한다.
상기 다단 증폭 회로의 상기 직류 패드는 접지(ground) 및 전원 공급(supply) 구성을 더 포함한다.
또한, 본 발명의 다른 실시예에 따른 다단 증폭 회로는 고주파단일집적회로(Monolithic Microwave Integrated Circuit;MMIC)환경에서 사용되는 다단 증폭 회로에 있어서, 증폭기로 제공되는 입력 직류 바이어스(DC bias) 네트워크(network); 상기 네트워크에 연결되는 복수의 트랜지스터가 전송라인(Transmission line)을 통해 다단 구성된 베이스 공통(Common Base) 증폭부; 상기 증폭부에 연결되는 출력 직류 바이어스(DC bias) 네트워크(network); 및 상기 다단 증폭 회로에 전원을 공급하는 한 쌍의 직류 패드(DC pad)를 포함한다.
상기 다단 증폭 회로는 입력 정합(matching) 회로 및 출력 정합 회로를 더 포함한다.
상기 다단 증폭 회로의 상기 증폭부는 일측 트랜지스터의 에미터와 타측 트랜지스터의 컬렉터가 연속적으로 연결되며 상기 에미터와 상기 컬렉터 사이에 정합 회로를 더 부가한다.
상기 다단 증폭 회로는 상기 증폭부의 복수 트랜지스터 베이스 각각에 상이한 전압을 제공하기 위하여 직류 패드 사이에 구성된 전압 분배회로를 포함한다.
상기 다단 증폭 회로의 상기 직류 패드는 접지(ground) 및 전원 공급(supply) 구성을 더 포함한다.
본 발명의 실시예에 따른 다단 증폭 회로는 트랜지스터마다 반복되는 직류 바이어스 네트워크를 최소화하여 설계가 용이하고 공간활용이 효율적인 회로를 제공하는 효과가 있다.
본 발명의 실시예에 따른 다단 증폭 회로는 MMIC 환경에서 전송 선로를 최소화하여 설계가 용이하고 선로 손실이 적은 회로를 제공하는 효과가 있다.
상기한 바와 같은 본 발명을 첨부된 도면들과 실시예들을 통해 상세히 설명 하도록 한다.
도 3은 본 발명에 따른 다단 증폭 회로를 나타낸 것이다. 도 3을 참조하면 본 발명에 따른 다단 증폭 회로는 입력 직류 바이어스 네트워크 (input DC bias network)(31), 출력 직류 바이어스 네트워크(output DC bias network)(33), 복수의 트랜지스터를 포함하는 베이스 공통(Common Base) 증폭부(32) 및 전원을 공급하는 직류 전원 패드(34)로 구성이 되어 있다.
도 4는 상기 본 발명에 따른 다단 증폭 회로를 전체적으로 도시한 것을 나타낸 것이다. 상기 도 3의 구성을 단순화하여 나타낸 것으로 본 발명의 전체적 구성은 입력 바이어스 네트워크(41), 다단 증폭을 하는 중간 단계(stage) 네트워크(42), 출력 바이어스 네트워크(43) 및 전원을 공급하는 직류 전원 패드(44)로 구 성되어 있음을 볼 수 있다.
도 3에 도시된 본 발명에 따른 다단 증폭 회로를 살펴보면, 회로를 구성하는 트랜지스터의 베이스 단자들이 저항으로 결합된 도선으로 연결되어 있다. 종래의 다단 증폭 회로인 도 1을 살펴보면 각 트랜지스터마다 베이스에 인가되는 전원이 개별적으로 공급되고 있으나, 본 발명에 따른 다단 증폭 회로는 전원은 입력 직류 바이어스 네트워크 및 출력 직류 바이어스 네트워크에만 인가되어 있고 저항을 이용하여 베이스들이 연결되어 있다. 즉 베이스 공통(Common Base)다단 증폭 회로를 구성하고 있다.
또한, 본 발명에 따른 다단 증폭 회로는 입력 바이어스 네트워크 및 출력 바이어스 네트워크 사이에 있는 중간 단계(stage)에서 트랜지스터 사이에는 일종의 저항 성분으로 볼 수 있는 구성요소로 결합되어 있다. 종래의 다단 증폭 회로인 도 1 및 도 2를 살펴보면 각 트랜지스터마다 입력 바이어스 네트워크(21), 출력 바이어스 네트워크(22) 및 정합 회로(23)가 결합되어 있으나, 본 발명에 따른 다단 증폭 회로는 입력 바이어스 및 출력 바이어스 네트워크는 입력 지점과 출력 지점에만 구성되어 있고 각 트랜지스터 사이에서 반복되지 않고 있다. 다만, 트랜지스터 사이의 저항 성분으로 볼 수 있는 정합 회로로 결합되어 증폭 회로를 구성하게 된다.
이러한 본 발명에 따른 다단 증폭회로를 구성함으로써, 회로를 구성하는 트랜지스터에 전원을 인가하는 구성이 단순화될 수 있고 트랜지스터 사이의 연결이 저항 성분만의 결합만으로 구성할 수 있어, 회로의 설계가 용이하고 회로가 차지하는 면적을 종래에 비해 감소시킬 수 있다.
특히, 본 발명은 고주파단일집적회로인 MMIC 회로((Monolithic Microwave Integrated Circuit)에서 더욱 효과적으로 사용될 수 있다. 일반적인 회로의 구성은 수동소자인 마이크로스트립 선로, 커패시터, 인덕터 등을 기판 위에 형성하고 능동소자인 트랜지스터는 반도체 상에 제작하여 표면 실장(surface mount) 또는 외이어 본딩 등의 방법을 통하여 수동소자와 연결하여 구성하고 있다.
그러나, MMIC 회로는 하나의 단일 기판 위에 회로의 동작에 필요한 소자 등을 직접 구현한다. 기판 위에 금속 등을 증착하는 집적 공정 기술을 통하여 MMIC 회로에 필요한 소자를 구현하게 된다. 도 5는 일반적으로 MMIC 회로에서 사용되는 바이어스 회로를 나타낸 것이다.
도 5를 살펴보면 기판(51) 위에 회로에서 인덕터, 커패시터 등의 소자 역할을 하는 전도체 부분(conductor segment)(52)이 MMIC 회로 공정시에 구현되게 된다. 상기 전도체 부분은 공정과정에서 금속을 기판에 증착하는 과정에서 금속의 길이, 폭, 깊이 등을 조절하여 도 5와 같이 다양한 형태로 구성되어 회로에 필요한 소자의 역할을 구현하게 한다.
상기 전도체 부분을 연결하는 것으로 다이오드(53) 및 커패시터(54)가 쓰인다. 또한, 각 전도체 부분에 전원을 공급하는 스터브(stub)(55)가 연결되어 있다. 스터브는 초고주파 회로에서 임피던스 정합이나 신호의 선별적 필터링을 위하여 신호선 외에 부가적으로 장치되는 선로를 의미하며, λ/4 (quarter-wave length) 길이로 구성된다. 이는 초고주파 대역에서는 단락 회로(short circuit)으로 종단(termination)된 분로(shunt line)를 구성하여 직류 바이어스(DC bias)를 제공하 고 있다.
상기 MMIC 회로에서 전송 선로(transmission line)(56)는 상기 전도체 부분을 모두 연결했을 때의 총 선로를 의미한다. 제품의 소형화 및 효율성을 높이기 위해서는 회로의 구성이 단순화될 필요가 있는데 전송선로의 길이가 짧아질수록 회로의 복잡도가 개선되어 용이한 설계가 가능하게 된다.
특히, MMIC의 초고주파 환경에서는 주파수가 수백 GHz 대역으로 증가할수록 상대적으로 감소하는 주파수 파장 때문에 전송 선로(transmission line)에서 발생하는 손실(loss)은 증가하게 된다. 표면 효과(skin effect)에 따라 주파수가 높아질수록 도체 표면으로 전류가 집중되기 때문이다. 따라서 고주파 대역에서 손실을 감소하기 위하여 회로는 가능한 짧은 전송 선로를 갖는 것이 바람직하다.
전송 선로와 관련하여 종래에 기술에 따른 다단 증폭 회로를 살펴보면 트랜지스터를 이용하여 회로를 구성하는 데 있어 동일한 부분이 계속 반복되는 치명적인 문제점이 있는 것을 알 수 있다. 도 1 및 도 2를 살펴보면, 트랜지스터에 결합한 입력 직류 바이어스 및 출력 직류 바이어스 네트워크 등이 회로에 반복적으로 구성되어 있고, 전원 또한 각 트랜지스터의 단자마다 공급하게 되어 회로가 복잡하게 구성되어 있다. 따라서 DC 바이어스를 위한 면적이 대단히 커지게 되며, 이에 따르는 손실 역시 커질 수밖에 없다.
하지만, 본 발명에 따른 다단 증폭 회로는, 입력 직류 바이어스 네트워크 및 출력 직류 바이어스 네트워크를 입력단 및 출력단에만 사용한다. 중간 단계(stage)를 구성하는 증폭부에는 트랜지스터의 결합이 있으나 직류 바이어스와 관련한 네트 워크가 없고 일종의 저항 성분의 결합만이 있다. 따라서, 바이어스와 관련한 복잡한 네트워크의 수가 감소하게 되어 회로를 간결하게 구성할 수 있다.
또한, 전원과 관련하여 종래의 다단 증폭 회로는 트랜지스터의 베이스와 에미터 전위차를 0.7V 이상으로 유지하고 구동을 위한 전원을 개별적으로 인가하였다. 그러나 본 발명에 따르는 경우에는 베이스 공통 회로를 구성하고 각 베이스에 제공하는 전압은 저항을 이용한 전압 분배를 통해 제공할 수 있어 개별 전원이 필요하지 않다.
그리고 전원의 공급에 있어 개별적으로 에미터 전원, 베이스 전원, 컬렉터 전원을 공급하는 직류 패드(DC PAD)마다 접지(ground), 입력 바이어스(input bias), 출력 바이어스(output bias)를 구비하는 대신 접지(ground) 및 공급 전원(supply voltage) 패드만 구비하면 충분하게 되었다.
따라서, 본 발명에 따라 다단 증폭 회로를 구현하는 경우에는 전송 선로의 길이가 상대적으로 감소하게 되어 회로 전체의 손실이 감소하게 된다. 그리고 일반적으로 복잡한 직류 바이어스 네트워크를 사용하지 않아도 되므로 회로가 단순화되어 설계가 용이하게 되며 회로가 전체에서 차지하는 비율 또한 감소하게 되어 공간을 효율적으로 사용할 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으며, 본 발명은 이에 한정되지 않는다. 즉 본 발명은 구체적인 방식에 따라 얼마든지 변형될 수 있지만 이는 모두 본 발명의 권리범위 내에 속한다 해야 할 것인바, 본 발명 의 권리범위는 이하의 특허청구범위에 보다 분명하게 나타나 있다.
도 1은 종래 다단 증폭 회로의 구성을 나타낸 예시도.
도 2는 증폭 회로를 구성하는 트랜지스터의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 다단 증폭 회로의 구성도.
도 4는 본 발명에 따른 다단 증폭 회로의 전체적 구성을 나타낸 예시도.
도 5는 MMIC 회로에서 사용되는 바이어스 회로를 나타낸 예시도.
** 도면의 주요 부분에 대한 부호의 설명 **
31 : 입력 직류 바이어스 네트워크 33: 출력 직류 바이어스 네트워크
32 : 복수의 트랜지스터를 포함하는 베이스 공통 증폭부
51 : 기판 52 : 전도체
55 : 스터브 56 : 전송 선로

Claims (10)

  1. 트랜지스터를 이용한 다단 증폭 회로에 있어서,
    증폭기로 제공되는 입력 직류 바이어스(DC bias) 네트워크(network);
    상기 네트워크에 연결되는 복수의 트랜지스터를 포함하는 베이스 공통(Common Base) 증폭부;
    상기 증폭부에 연결되는 출력 직류 바이어스(DC bias) 네트워크(network); 및
    상기 다단 증폭 회로에 전원을 공급하는 한 쌍의 직류 패드(DC pad)를 포함하는 다단 증폭 회로.
  2. 청구항 1에 있어서, 입력 정합(matching) 회로 및 출력 정합 회로를 더 포함하는 다단 증폭 회로.
  3. 청구항 1에 있어서, 상기 증폭부는 일측 트랜지스터의 에미터와 타측 트랜지스터의 컬렉터가 연속적으로 연결되며 상기 에미터와 상기 컬렉터 사이에, 고주파 대역용으로 전송라인이(Transmission line) 구성된 복수의 트랜지스터로 이루어진 다단 증폭 회로.
  4. 청구항 1에 있어서, 상기 증폭부의 복수 트랜지스터 베이스 각각에 상이한 전압을 제공하기 위하여 직류 패드 사이에 구성된 전압 분배회로를 포함하는 다단 증폭 회로.
  5. 청구항 4에 있어서, 상기 직류 패드는 접지(ground) 및 전원 공급(supply)으로 구성되는 다단 증폭 회로.
  6. 고주파단일집적회로(Monolithic Microwave Integrated Circuit;MMIC)환경에서 사용되는 다단 증폭 회로에 있어서,
    증폭기로 제공되는 입력 직류 바이어스(DC bias) 네트워크(network);
    상기 네트워크에 연결되는 복수의 트랜지스터가 전송라인(Transmission line)을 통해 다단 구성된 베이스 공통(Common Base) 증폭부;
    상기 증폭부에 연결되는 출력 직류 바이어스(DC bias) 네트워크(network); 및
    상기 다단 증폭 회로에 전원을 공급하는 한 쌍의 직류 패드(DC pad)를 포함하는 다단 증폭 회로.
  7. 청구항 6에 있어서, 입력 정합(matching) 회로 및 출력 정합 회로를 더 포함하는 다단 증폭 회로.
  8. 청구항 6에 있어서, 상기 증폭부는 일측 트랜지스터의 에미터와 타측 트랜지스터의 컬렉터가 연속적으로 연결되며 상기 에미터와 상기 컬렉터 사이에 정합 회로를 더 부가하는 다단 증폭 회로.
  9. 청구항 6에 있어서, 상기 증폭부의 복수 트랜지스터 베이스 각각에 상이한 전압을 제공하기 위하여 직류 패드 사이에 구성된 전압 분배회로를 포함하는 다단 증폭 회로.
  10. 청구항 9에 있어서, 상기 직류 패드는 접지(ground) 및 전원 공급(supply)으로 구성되는 다단 증폭 회로.
KR1020080138058A 2008-12-31 2008-12-31 다단 증폭 회로 KR101073612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080138058A KR101073612B1 (ko) 2008-12-31 2008-12-31 다단 증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080138058A KR101073612B1 (ko) 2008-12-31 2008-12-31 다단 증폭 회로

Publications (2)

Publication Number Publication Date
KR20100079536A true KR20100079536A (ko) 2010-07-08
KR101073612B1 KR101073612B1 (ko) 2011-10-14

Family

ID=42640623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080138058A KR101073612B1 (ko) 2008-12-31 2008-12-31 다단 증폭 회로

Country Status (1)

Country Link
KR (1) KR101073612B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016130884A1 (en) * 2015-02-15 2016-08-18 Skyworks Solutions, Inc. Power amplification system with common base pre-amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033627A (ja) * 2000-07-19 2002-01-31 Fujitsu Ltd 分布増幅器

Also Published As

Publication number Publication date
KR101073612B1 (ko) 2011-10-14

Similar Documents

Publication Publication Date Title
EP3255788B1 (en) Doherty amplifiers with minimum phase output networks
US7385450B2 (en) Bias circuit
US6614308B2 (en) Multi-stage, high frequency, high power signal amplifier
US6734728B1 (en) RF power transistor with internal bias feed
US8736378B1 (en) Reconfigureable output matching network for multi band RF power amplifier
CN106664062B (zh) 集成3路Doherty放大器
TW201742370A (zh) 多路射頻功率放大電路
JP5313970B2 (ja) 高周波電力増幅器
CN107078722B (zh) 具有射频扼流圈的有源环流器
US6778036B2 (en) High-frequency circuit device having isolator ports each having two terminals
KR101073612B1 (ko) 다단 증폭 회로
JP2016165085A (ja) 分布型増幅器
CN108141179B (zh) 功率放大器
US10658983B2 (en) Amplifier and transmitter
CN106301255A (zh) 宽带功率放大器及其有源匹配电路
US20100019870A1 (en) Microwave device, high-frequency device, and high-frequency equipment
JP2006229574A (ja) 高周波増幅器
US9866190B2 (en) Multi-stage amplifiers with low loss
CN212278204U (zh) 一种可上下切换供电毫米波宽带增益自均衡低功耗放大器
US8207791B2 (en) Amplifier circuit with a first and a second output line
KR101601829B1 (ko) 고출력 반도체 소자 패키지
JPH06252669A (ja) 出力整合回路およびマイクロ波増幅器
KR100278293B1 (ko) 전송선 결합기 외부접속 구조를 가지는 전력증폭기 및 그 레이아웃방법
KR20240077139A (ko) 3차 고조파 피드백을 이용하여 전력 효율을 개선한 전력증폭기
JP2021184526A (ja) ドハティ増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee