KR20100079152A - 디지털 아날로그 변환 장치 및 그 변환 방법 - Google Patents

디지털 아날로그 변환 장치 및 그 변환 방법 Download PDF

Info

Publication number
KR20100079152A
KR20100079152A KR1020080137567A KR20080137567A KR20100079152A KR 20100079152 A KR20100079152 A KR 20100079152A KR 1020080137567 A KR1020080137567 A KR 1020080137567A KR 20080137567 A KR20080137567 A KR 20080137567A KR 20100079152 A KR20100079152 A KR 20100079152A
Authority
KR
South Korea
Prior art keywords
digital
bits
data
analog
reference voltage
Prior art date
Application number
KR1020080137567A
Other languages
English (en)
Other versions
KR101514964B1 (ko
Inventor
김태운
이신영
임상훈
고진석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080137567A priority Critical patent/KR101514964B1/ko
Priority to TW098143800A priority patent/TW201027933A/zh
Priority to US12/642,111 priority patent/US7916059B2/en
Priority to CN200910266063A priority patent/CN101783686A/zh
Publication of KR20100079152A publication Critical patent/KR20100079152A/ko
Application granted granted Critical
Publication of KR101514964B1 publication Critical patent/KR101514964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털 아날로그 변환 회로, 그 변환 방법 및 소스 드라이버가 제공된다. 상기 디지털 아날로그 변환 회로는 N(N은 양의 실수)비트의 디지털 데이터를 저장하는 래치부, 및 R-스트링 변환 방식을 이용하여 상기 래치부에 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하는 디지털 아날로그 변환부를 포함한다.
소스 드라이버, DAC(digital analogue converter).

Description

디지털 아날로그 변환 장치 및 그 변환 방법{Apparatus and method of converting a digital to analogue}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 소스 드라이버용 디지털 아날로그 변환 회로 및 그 변환 방법에 관한 것이다.
현재까지 LCD(Liquid Crystal Display)를 구동하기 위한 소스 드라이버 (source driver)는 일반적으로 저항 스트링(R-string) DAC(Digital Analogue Converter)구조를 이용하고 있다. 그러나 최근에는 더 높은 품질을 위해 10 비트(bit) 이상의 소스 드라이버 IC(Intergrated Circuit)가 개발되고 있다.
일반적인 소스 드라이버를 구현할 때 사용하는 R-스트링 DAC방식은 8 비트까지 현실적으로 구현이 가능하나, 10 비트 이상의 고해상도를(high resolution)을 구현 시에는 2N(N: number of bit)개의 라우팅(routing) 개수와 저항이 필요하고 이로 인해 칩(chip)의 면적이 급격히 증가한다. 이러한 이유로 R-스트링 방식의 DAC은 고해상도에서는 실용적이지 못한 방법이 되고 있다.
도 1은 일반적인 10 비트 R-스트링 DAC를 포함하는 소스 드라이버(100)의 구 성도를 나타낸다. 도 1을 참조하면, 상기 소스 드라이버(100)는 데이터를 래치하는 래치부(110), 상기 래치에 저장된 디지털 데이터에 상응하는 아날로그 신호를 생성하는 DAC(120), 및 상기 아날로그 신호를 소스 라인(OUT1 ~ OUT(N))으로 출력하는 출력 버퍼(130)를 포함한다.
R-스트링 DAC을 이용한 10 비트 소스 드라이버를 제작할 때 필요한 라우팅의 수와 저항은 1024개가 된다. 또한 칼럼(column)마다 R-스트링의 값을 선택하기 위해 1024개의 스위치가 필요하다. 따라서 칩의 면적이 크게 증가한다.
본 발명이 이루고자 하는 기술적 과제는
을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 디지털 아날로그 변환 회로는 N(N은 양의 실수)비트의 디지털 데이터를 저장하는 래치부, 및 R-스트링 변환 방식을 이용하여 상기 래치부에 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하는 디지털 아날로그 변환부를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 아날로그 디지 털 변환 방법은 N(N은 양의 실수)비트의 디지털 데이터를 저장하는 단계, R-스트링 변환 방식을 이용하여 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하는 단계, 및 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하는 단계를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 소스 드라이버는 N(N은 양의 실수)비트의 디지털 데이터를 저장하는 래치부, R-스트링 변환 방식을 이용하여 상기 래치부에 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하여 아날로그 신호를 출력하는 디지털 아날로그 변환부, 및 상기 아날로그 신호를 버퍼링하고, 버퍼링된 결과를 소스 라인으로 출력하는 출력 버퍼부를 포함한다.
본 발명의 실시 예에 따른 디지털 아날로그 변환 회로, 그 변환 방법 및 소스 드라이버는 R 스트링 변환 방법 및 델타 시그마 변환 방법을 혼용하여 사용함으로써 고해상도 구현시 칩 사이즈를 줄일 수 있고, 안정 시간을 개선할 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 소스 드라이버(200)의 구성도를 나타낸다. 도 2를 참조하면, 상기 소스 드라이버(200)는 래치부(210), 디지털-아날로그 변환부(240), 및 출력 버퍼(250)를 포함한다.
상기 래치부(210)는 N 비트의 데이터를 래치(latch)한다. 여기서 N은 양의 실수이다.
상기 디지털-아날로그 변환부(240)는 R-스트링 변환 방식을 이용하여 상기 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행한다.
상기 디지털-아날로그 변환부(240)는 M 비트 R-스트링 DAC(220) 및 N-M 비트 델타-시그마 DAC(230)를 포함한다. 여기서 M은 N보다 작은 양의 실수이다.
상기 M 비트 R-스트링 DAC(220)은 R-스트링 변환 방식에 의하여 상기 래치부(210)에 저장된 N비트의 데이터 중 상위 M 비트에 기초하여 상기 제1 디지털-아날로그 변환을 수행한다.
상기 N-M 비트 델타-시그마 DAC(230)는 델타-시그마 변환 방식에 의하여 상기 래치부(210)에 저장된 N비트의 데이터 중 나머지 N-M 비트 및 상기 제1 디지털 아날로그 변환 결과에 기초하여 상기 제2 디지털-아날로그 변환을 수행한다.
도 3은 도 2에 도시된 디지털-아날로그 변환부(240)의 구성도를 나타낸다. 도 3을 참조하면, 상기 R-스트링 DAC(220)는 상기 래치부에 저장된 10비트의 데이터 중 상위 3비트의 데이터에 기초하여 제1 기준 전압(Vref1) 및 제2 기준 전압(Vref2)을 생성한다.
예컨대, 상기 상위 3비트의 데이터가 110일 경우, 상기 R-스트링 DAC(220)은 상기 상위 3비트(110)의 데이터에 상응하는 제1 기준 전압(Vref1)과 상기 상위 3비트의 하위 데이터인 101에 상응하는 제2 기준 전압(Vref2)를 출력할 수 있다.
상기 소스 드라이버의 구동 전압이 18V이고, 상기 상위 3비트가 110일 때, 상기 제1 기준 전압(Vref1)은 11.25V(=18×5/8)이고, 상기 제2 기준 전압(Vref2)은 9V(=18×4/8)일 수 있다.
도 4는 도 3에 도시된 R-스트링 DAC(220)의 구성도를 나타낸다. 도 4를 참조하면, 상기 R-스트링 DAC(220)는 다수의 저항들(예컨대, R1 내지 R8), 및 제1 스위치부(410)를 포함한다.
상기 다수의 저항들(예컨대, R1 내지 R8)은 제1 전압(V-) 및 제2 전압(V+) 사이에 직렬로 연결된다. 상기 제1 스위치부(410) 상기 다수의 저항들(예컨대, R1 내지 R8)이 서로 접속되는 노드들 각각에 접속되며, 상기 N비트의 데이터 중 상위 M 비트의 데이터에 기초하여 상기 제1 기준 전압(Vref1) 및 상기 제2 기준 전압(Vref2)을 출력하도록 스위칭된다.
상기 델타-시그마 DAC(230)는 상기 제1 기준 전압(Vref1) 및 상기 제2 기준 전압(Vref2)을 기준 전압으로 이용하여 상기 나머지 N-M 비트의 데이터(D4 내지 D10)에 기초하여 아날로그 신호(Vout)를 출력한다.
도 5는 도 3에 도시된 델타-시그마 DAC(230)의 구성도를 나타낸다. 도 5를 참조하면, 상기 델타-시그마 DAC(230)은 비교기(510), 다수의 커패시터들(C1 내지 C7), 제2 스위치부(520), 피드백 커패시터(Cf), 부하 커패시터, 및 부하 스위치(SW)를 포함한다.
상기 다수의 커패시터들(C1 내지 C7) 각각의 일단은 상기 비교기(510)의 음의 입력 단자((-))에 접속되고, 상기 비교기(510)의 양의 입력 단자((+))에는 공통 전압(Vcom)이 인가된다
상기 제2 스위치부(520)는 상기 나머지 N-M 비트의 데이터에 기초하여 상기 다수의 커패시터들(C1 내지 C7)의 다른 일단들에 상기 제1 기준 전압(Vref1) 또는 상기 제2 기준 전압(Vref2)이 인가되도록 스위칭된다.
상기 제1 노드(A)의 전압은 상기 제1 스위치부(520)의 동작 및 상기 피드백 커패시터(Cf)에 의하여 피드백되는 전압에 의하여 결정되며, 상기 비교기(510)는 상기 제1 노드(A)의 전압 및 상기 공통 전압(Vcom)을 비교하고, 비교된 결과에 따라 비교 신호(CS)를 출력한다.
상기 로드 스위치(SW)는 상기 비교기(510)의 출력인 비교 신호(CS)를 샘플링하여 상기 로드 커패시터(CL)에 충전시킨다.
도 5에 도시된 바와 같이 상기 비교기(510)의 입력단에 상기 R-스트링 DAC(220)의 출력(Vref1, Vref2)을 기준 전압으로 사용하여 7 비트의 델타-시그마 변환을 수행하기 때문에 상기 델타-시그마 DAC(230)의 출력은 나머지 7비트에 기초 하여 상기 제1 기준 전압(Vref1)과 상기 제2 기준 전압(Vref2) 사이의 값을 갖게 된다.
도 6은 도 2에 도시된 디지털-아날로그 변환부의 최종 출력을 나타내는 그래프이다. 도 6을 참조하면, 상기 R-스트링 DAC(220)에 의하여 V5의 제1 기준 전압(Vref1)이, V4의 제2 기준 전압이 결정되고, 상기 델타-시그마 DAC(230)에 의하여 상기 V4 및 V5 사이에서 최종 출력(Vout)이 결정된다.
상기 출력 버퍼(250)는 상기 디지털-아날로그 변환부(240)에 의해 변환된 아날로그 신호를 버퍼링하고 버퍼링된 결과를 소스 라인(OUT1 ~ OUT(K))으로 출력한다.
도 2에 도시된 바와 같이, 예컨대, 10 비트 소스 드라이버용 DAC를 위해 10 비트의 디지털 데이터 중 상위 3 비트는 R-스트링 DAC(220)를 이용하고 나머지 7 비트는 델타-시그마 DAC(230)로 구성하면, 10 비트 R-스트링 DAC로 구현했을 때보다 면적을 크게 줄일 수 있으며, 10 비트 델타-시그마 DAC만으로 구현하였을 때보다 안정 시간(settling time)이 빠르다.
또한 델타-시그마 DAC의 설계 시 10 비트에서 요구하는 SNR(Signal to Noise Ratio)에 비하여 7 비트의 델타 시그마 DAC로 설계하면 상기 SNR이 약 20dB 정도 완화되기 때문에 디지털 모듈레이터의 오버 샘플링비(over sampling rate)와 아날로그 출력 필터의 완화된 설계가 가능하다.
고해상도를 위한 소스 드라이버를 구현 시 R-스트링 DAC와 델타-시그마 DAC의 혼합된 구조를 이용하면 R-스트링 DAC의 단점인 면적 문제를 해결할 수 있고, 델타 시그마 DAC의 문제점인 안정 시간을 개선할 수 있다. 또한 기존에 검증된 R-스트링 DAC의 기본 함수(function)를 사용할 수 있다는 장점이 있다. 또 10 비트 이상의 높은 해상도를 갖는 소스 드라이버 설계 및 개발 시 유용하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 10 비트 R-스트링 DAC를 포함하는 소스 드라이버(100)의 구성도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 소스 드라이버의 구성도를 나타낸다.
도 3은 도 2에 도시된 디지털-아날로그 변환부의 구성도를 나타낸다.
도 4는 도 3에 도시된 R-스트링 DAC의 구성도를 나타낸다.
도 5는 도 3에 도시된 델타-시그마 DAC의 구성도를 나타낸다.
도 6은 도 2에 도시된 디지털-아날로그 변환부의 최종 출력을 나타내는 그래프이다.

Claims (11)

  1. N(N은 양의 실수)비트의 디지털 데이터를 저장하는 래치부; 및
    R-스트링 변환 방식을 이용하여 상기 래치부에 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하는 디지털 아날로그 변환부를 포함하는 디지털 아날로그 변환 회로.
  2. 제1항에 있어서, 상기 디지털 아날로그 변환부는,
    상기 래치부에 저장된 N비트의 데이터 중 상위 M 비트에 기초하여 상기 제1 디지털-아날로그 변환을 수행하는 R-스트링 DAC; 및
    상기 N비트의 데이터 중 상기 상위 M비트를 제외한 나머지 N-M 비트 및 상기 제1 디지털 아날로그 변환 결과에 기초하여 상기 제2 디지털-아날로그 변환을 수행하는 델타-시그마 DAC를 포함하는 것을 특징으로 하는 디지털 아날로그 변환 회로.
  3. 제2항에 있어서, 상기 R-스트링 DAC는,
    상기 래치부에 저장된 N비트의 데이터 중 상위 M비트의 데이터에 기초하여 제1 기준 전압 및 제2 기준 전압을 생성하는 것을 특징으로 하는 디지털 아날로그 변환 회로.
  4. 제3항에 있어서, 상기 델타-시그마 DAC는,
    상기 제1 기준 전압 및 상기 제2 기준 전압을 기준 전압으로 이용하여 상기 나머지 N-M 비트의 데이터에 기초하여 아날로그 신호를 출력하는 것을 특징으로 하는 디지털 아날로그 변환 회로.
  5. 제2항에 있어서,
    상기 N은 10이고, 상기 M은 3인 것을 특징으로 하는 디지털 아날로그 변환 회로.
  6. 제3항에 있어서, 상기 R-스트링 DAC는,
    제1 전압 및 제2 전압 사이에 직렬로 연결된 다수의 저항들; 및
    상기 다수의 저항들이 서로 접속되는 노드들 각각에 접속되며, 상기 상위 M 비트의 데이터에 기초하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 출력하도록 스위칭되는 스위치부를 포함하는 것을 특징으로 하는 디지털 아날로그 변환 회로.
  7. N(N은 양의 실수)비트의 디지털 데이터를 저장하는 단계;
    R-스트링 변환 방식을 이용하여 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하는 단계; 및
    델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하는 단계를 포함하는 것을 특징으로 하는 아날로그 디지털 변환 방법.
  8. 제7항에 있어서, 상기 제1 디지털-아날로그 변환을 수행하는 단계는,
    상기 저장된 N비트의 데이터 중 상위 M비트의 데이터에 기초하여 제1 기준 전압 및 제2 기준 전압을 생성하는 것을 특징으로 하는 디지털 아날로그 변환 방법.
  9. 제8항에 있어서, 상기 제2 디지털-아날로그 변환을 수행하는 단계는,
    상기 제1 기준 전압 및 상기 제2 기준 전압을 기준 전압으로 사용하는 델타-시그마 변환 방식을 이용하여 상기 나머지 N-M 비트의 데이터에 기초하여 아날로그 신호를 출력하는 것을 특징으로 하는 디지털 아날로그 변환 방법.
  10. N(N은 양의 실수)비트의 디지털 데이터를 저장하는 래치부;
    R-스트링 변환 방식을 이용하여 상기 래치부에 저장된 N비트의 데이터 중 일부 비트에 기초하여 제1 디지털-아날로그 변환을 수행하고, 델타-시그마 변환 방식을 이용하여 상기 제1 디지털-아날로그 변환된 결과 및 상기 N비트의 데이터 중 나머지 비트에 기초하여 제2 디지털-아날로그 변환을 수행하여 아날로그 신호를 출력하는 디지털 아날로그 변환부; 및
    상기 아날로그 신호를 버퍼링하고, 버퍼링된 결과를 소스 라인으로 출력하는 출력 버퍼부를 포함하는 소스 드라이버.
  11. 제10항에 있어서, 상기 디지털 아날로그 변환부는,
    상기 래치부에 저장된 N비트의 데이터 중 상위 M비트의 데이터에 기초하여 제1 기준 전압 및 제2 기준 전압을 생성하는 R-스트링 DAC; 및
    상기 제1 기준 전압 및 상기 제2 기준 전압을 기준 전압으로 이용하는 델타-시그마 변환 방식을 이용하여 상기 나머지 N-M 비트의 데이터에 기초하여 아날로그 신호를 출력하는 델타-시그마 DAC를 포함하는 것을 특징으로 하는 소스 드라이버.
KR1020080137567A 2008-12-30 2008-12-30 디지털 아날로그 변환 장치 및 그 변환 방법 KR101514964B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080137567A KR101514964B1 (ko) 2008-12-30 2008-12-30 디지털 아날로그 변환 장치 및 그 변환 방법
TW098143800A TW201027933A (en) 2008-12-30 2009-12-18 Digital-analog conversion device and method for the digital-analog convesion
US12/642,111 US7916059B2 (en) 2008-12-30 2009-12-18 Digital-analog conversion device and method for the digital-analog conversion
CN200910266063A CN101783686A (zh) 2008-12-30 2009-12-30 数字-模拟转换器以及用于数字-模拟转换的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137567A KR101514964B1 (ko) 2008-12-30 2008-12-30 디지털 아날로그 변환 장치 및 그 변환 방법

Publications (2)

Publication Number Publication Date
KR20100079152A true KR20100079152A (ko) 2010-07-08
KR101514964B1 KR101514964B1 (ko) 2015-04-27

Family

ID=42284232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137567A KR101514964B1 (ko) 2008-12-30 2008-12-30 디지털 아날로그 변환 장치 및 그 변환 방법

Country Status (4)

Country Link
US (1) US7916059B2 (ko)
KR (1) KR101514964B1 (ko)
CN (1) CN101783686A (ko)
TW (1) TW201027933A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815895B1 (ko) * 2015-05-29 2018-01-09 엘지디스플레이 주식회사 데이터 드라이버, 표시장치 및 데이터 구동 방법
KR102553262B1 (ko) 2017-11-17 2023-07-07 삼성전자 주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치
KR20210128730A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치 및 전자 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282510B2 (ja) * 1996-08-01 2002-05-13 ヤマハ株式会社 Ｄ／ａコンバータ回路
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2001251190A (ja) 2000-03-08 2001-09-14 Nippon Precision Circuits Inc デルタシグマｄ／ａ変換器
TWI239496B (en) 2004-04-08 2005-09-11 Au Optronics Corp Data driver for organic light emitting diode display
KR100671648B1 (ko) * 2005-12-08 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
US7283082B1 (en) * 2006-06-16 2007-10-16 Texas Instruments Incorporated High-speed, high-resolution voltage output digital-to-analog converter and method
KR20080105977A (ko) * 2007-05-30 2008-12-04 삼성전자주식회사 디지털-아날로그 변환기 및 디지털-아날로그 변환 방법

Also Published As

Publication number Publication date
TW201027933A (en) 2010-07-16
US20100164775A1 (en) 2010-07-01
CN101783686A (zh) 2010-07-21
US7916059B2 (en) 2011-03-29
KR101514964B1 (ko) 2015-04-27

Similar Documents

Publication Publication Date Title
KR100814255B1 (ko) 디지털-아날로그 변환기
JP5334353B2 (ja) 液晶表示装置のソースドライバ
US7948418B2 (en) Digital-to-analog conversion circuit and column driver including the same
JP4931704B2 (ja) Ｄａ変換回路
KR20080105977A (ko) 디지털-아날로그 변환기 및 디지털-아날로그 변환 방법
JP4644760B2 (ja) Ｄａコンバータ
US20100052963A1 (en) Digital-to-Analog Converter
JP4648779B2 (ja) ディジタル・アナログ変換器
KR101514964B1 (ko) 디지털 아날로그 변환 장치 및 그 변환 방법
JP2001136069A (ja) デジタルアナログ変換回路
WO2019205833A1 (zh) 数模转换器、转换电路及显示装置
KR100514320B1 (ko) 디지털/아날로그 변환기
KR101433878B1 (ko) 액정 구동장치
KR100789700B1 (ko) 가분할 저항 셀을 구비하는 ｄａｃ
KR100375203B1 (ko) 디지털-아날로그 변환방법 및 그 장치
JP2009065481A (ja) ディジタル・アナログ変換器およびこれを用いた液晶表示装置
US20100164776A1 (en) Source driver in display
CN111933073B (zh) 一种灰阶电压产生电路
CN112233618B (zh) 一种三级格雷码源驱动电路
KR101879331B1 (ko) 이중 출력용 폴디드 저항열 디지털 아날로그 변환기
Huigang et al. A novel design of dual ladder resistor D/A converter
Nguyen et al. P‐58: A Differential Multi‐bit/Conversion Cyclic DAC for TFT‐LCD Column Drivers
KR102108289B1 (ko) 전압 보간 회로 및 디지털-아날로그 변환기
Nguyen et al. A Multi-bit/Cycle 12-bit Cyclic DAC for TFT-LCD column Drivers
JP2000151407A (ja) Ｄａ変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee