TW201027933A - Digital-analog conversion device and method for the digital-analog convesion - Google Patents

Description

201027933 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置，特別地，本發明關於一種源 極驅動器之數位類比轉換電路及其轉換方法。 【先前技術】 通常，一用以驅動一液晶顯示裝置（Liquid Crystal Display， ❹ LCD )_之源極驅動器使用一電阻串數位類比轉換裝置（Digital Analog Converter，DAC)。如此之一用以表示源極驅動器的電阻串 數位類比轉換裝置可表示為8位元。然而，在表示大於1〇位元的 尚解析度的情況之下，可需要2N (N :位元之數目）數目之路由 及電阻且因此芯片之面積急劇增加。由於此原因，如此之一電阻 串數位類比轉換裝置不能夠應用於高解析度。 「帛1圖」係為-具有習知技術之1〇位元電阻串數位類比轉 ❿換裝置之雜驅動H _之示賴。如「第i圖」所示，源極驅 動器100包含有-鎖存資料之鎖存器11〇、一數位類比轉換裝置 120、以及-輸出緩衝器13〇，數位類比轉換農置12〇產生一與鎖 存器之中儲存的數位資料相對應之類比訊號，輸出緩衝器13〇將 類比訊號輸出至複數個源極線（〇UT1〜〇UT (N))。 ' 使用電阻串數位類比轉換裝置製造使用ίο位元源極驅動器所 .需要的路由及電阻之數目可為刪。此外，需要麗個開關用以 選擇每-列之電阻Φ之值。結果，^之面雜急劇增加。 201027933 【發明内容】 因此，以上關題，本翻之關於—種高解析度之數位 類比轉換裝置及其方法以及一源極驅動器。 本發明之目的之一在於提供用於高解析度數位類比轉換電路 及其數位類轉換方法以及-源極驅趣，此種數_比轉換電 路月b狗減少一芯片尺寸且提高一趨穩時間。 本發明其他的優點、目的、以及特徵將在如下的說明堂中部 ❹ 分地加以閣述，並且本發明其他的優點、目的和特徵對於:領域 的普通技術人員來說’可以透過本發明如下的說明得以部分地理 解或者可以從本發_實射得出。本發明的目的和其他優點可 :透過本發騎記制·書和申請專職财_細的結 並結合圖式部份，得財現和獲得。 為了獲得本發明之目_這些目的及其他優點，現 具體化和她㈣财，—數鋪轉 錯 ❹ 器，鎖存器用输…正實數)位元數位資; 類比轉換裝罢^ ^ 、竹，以及一數位

位元資料ei：；使用電阻串轉換根據鎖存器之中儲存的N 類比轉域娜—數鋪哺換且轉第—數位 換。轉換之省N Μ敝其紙_:數位類比轉 ν (如正實數m面之中’一種數位類比轉換方法包含餘存 、數）位疋數位資料；透過使用電阻串轉換，根據儲存 4 201027933 使用ΔΣ轉^^中的預定位元執行第一數位類比轉換；以及透過 4仃弟二數_比轉換。 器，獅動11包含有一鎖存

比轉換裝置，其透過^ /〜正歧）位元數位資料；一數位類 ,_ _ 電阻串轉換，根據鎖存器之中儲存的N ❿類』换位類比轉換且根據第—數位 拖.、2結果及Ν位元資料之其他位元執行第二數位類比轉 、乂及輸出緩衝器，其緩衝此類比訊制以輸出緩衝之結果。 由於本發明使用電阻串轉換及沒轉換，因此當表示高解析度 之^本《明具有-縮小晶片尺寸且改善趨穩時間之效果。 可乂理解的疋’如上所述的本發明之概括說明和隨後所述的 本發明之詳細朗均是具有代紐和_性的_，並且是為了 ❹進-步揭示本發明之申請專利範圍。 【實施方式】 以下，將結合圖式部份對本發明的較佳實施例作詳細說明。 其中在這式部份中所使用__參考標號代表相同或同類 部件。 、 第2圖」係為本發明之—實施例之—源極驅動器2⑽之示 思圖。如「第2圖」所示’源極驅動器测包含有—鎖存器加、 —數位類比轉換裝置240、以及一輸出緩衝器25〇。 201027933 鎖存器210鎖存複數個n位元資料。這裡，"N"係為一正 實數。 數位類比機裝置執行—第—數_轉換減一第二 數位類比轉換。 透過使用電阻串轉換，根據削立元資料之中的一預定數目之 位元執行第-數位类員比轉換。根據第一數位類比轉換與N位元資 料之中的其他位之結果執行第二數位類比轉換。 數位類比轉換裝置24G包含有—M位元電阻串齡類比轉換 裝置22〇以及N-Μ位數位類比轉換裝置23〇。 這裡，Μ係為小於〃 N〃之正實數。 Μ位το電阻串數位類比轉換裝置22()透過㈣電阻串轉換， 根據鎖存!§2Κ)之中儲存_位元資料之高階μ位元執行 目類比轉換。 执 Μ位元ΛΣ數位類比轉換裝置挪透過使用△ 存的⑽元資料之中的N-難元與第-數 「轉換之結錢行第二數鋪比轉換。 示意圖第:圖第!:「第2圖」所示之數位嶋 鎖存器加之中儲細Γ ’電阻串數位類比轉換裝置220根據 龍（細）及權產生—第一參考 久第〜參考電壓（Vref2)。 舉例而舌’如果高階3位元資料係為鎖存器ιι〇，電阻串數位 201027933 類比轉換裝置’可輪出—與高階3位元資料為鎖存n 110相對 應的第辦電屢（Vrefl)以及一與高階3位元之低階資料_ 相對應的第二參考電壓（Vref2)。 如果源極驅動器之-驅動輕係為18伏（v)且高階位元資 料係為鎖存器110,則第一參考鐵Vrefl)可為n.额=18x5/8、) 且第二參考電壓（Vref2)可為9V (=18x4/8)。 第4圖」係為「第3圖」所示之-電財數位類比轉換裝 置220之示意圖。如「第4圖」所示，電阻串數位類比轉換裝置 ⑽包含有複數個電阻，舉例而言，電阻幻至R8以及一第 關 410。 /复數個電阻，例如’ R1至R8可串聯連接於一第一電麼叫 與第二電壓（v+)之間。第—開關與使能複數個電阻，例如 彼此相連接的電阻R1至則之每一連接節點相連接，並且根據N 位元資料輸出之高階Μ位元資料（m、D2以及叫切換為輪出 第一參考電壓（Vrefl)與第二參考電壓（Vref2)。 透過使用第-及第二參考電壓（Vrefl及Vref2)作為一參考 電壓，ΛΣ訊號數位類比轉換裝置23〇根據其他N—m位元資料 (D4至D10)輸出一類比訊號（v〇ut)。 Γ第5圖」係為「第3圖」所示之沒訊號數位類比轉換裝置 230之不意圖。如「第5圖」所示，ΔΣ訊號數位類比轉換裝置幻〇 包含有一比較器510、複數個電容（C1至C7 )、一第二開關52〇、 201027933 一回饋電容（Cf)、一負載電容（CL)以及一負載開關（sw)。 母一電谷（Cl至C7)之一端與一第一輸入端，例如一負輸入 終端（一）相連接，並且一共同電壓（Vcom)作用於—第二輸入 端，例如’比較器510之一正輸入端（+ )。 第二開關520根據其他N—Μ位元資料切換，將第一參考電 壓（Vrefl)或第二參考電愿（Vref2)提供至每一電容（a至⑺ 之另一端。 一第-節點（Α)之-電壓透過第二開關52()與回饋電容（cf)❿ _之電壓作業確定。比較器51〇將第—節點⑷之電壓與共同 電壓（eGm)相{；味且根據該比較結果輸出—比較訊號（cs)。 =裡三第-節點⑷係為一使能複數個電容⑹至⑺之每一 ^的即點’並且為彼此相連接的比較器510與回饋電容（Cf)之 第一輸入端。 負载開關（SW)採樣自比較器510輪出之比較訊號⑽且 將採樣訊縣電至負栽電容（⑴。 夕私山帛_」所不’透過使用電阻串數位類比轉換裝置220 轉換裝’執行7位元ΔΣ轉換。結果，δς數位類比 考_ 相根據其他7位元㈤至D1〇)，具有第―參 亏電壓（Vrefl)盥第— " h 4〜參考電壓⑽β)，的一數值。 弟6圖| Γ & 輸出# _ i 、、 2圖」所示之數位類比轉換裝置之最終 铡®之不意圖。如「筮 圖」所示，第一參考電壓（Vrefl)之V5 201027933 與第二參考電壓（Vref2 )之V4透過電阻串數位類比轉換裝置220 確疋且最終輸出類比訊號（Vout)透過數位類比轉換裝置230 確定為V4與V5之間。 輸出緩衝器250緩衝透過數位類比轉換裝置24〇轉換之類比 Λ號且將緩衝之結果輸出至複數個源極線（〇UTi〜〇υτ (κ))。 這裡，"K”可為一自然數。 ❹ 如「第2圖」所示’根據本發明之本實施例，在將10位元數 位資料轉換為類比訊號的數位類比轉換裝置表示之中，1〇數位資 料之南階3位元資料透過電阻串數位類比轉換裝置22〇表示，並 且其他7位元資料透過數位類比轉換装置23〇表示。結果，本 發明之本實施例相比較於1 〇位元電阻串數位類比轉換裝置之表示 可減少晶片面積。此外，本發明之上述實施例相比較於1〇位元 數位類比轉換裝置之表示可能實現一更快之趨穩時間。 Q 在設計為7位元ΑΣ數位類比轉換裝置之情況下，訊號對噪聲 比（Signal to Noise Ratio, SNR)可減少為大約2〇分貝（胆）。結 果’可實現細L调變器之採樣率的減少且簡化一類比輸出遽波器 之設計。 因此，根據本發明，如果使用電阻串數位類比轉換裝置與 數位類比轉換裝置相混合之結構表示高解析度源極驅動器，可解 決電阻串的晶片面積增加之缺點且還可提高ΛΣ數位類比轉換裝 置缺點的趨穩時間較長之缺點。這裡，可使用核實的電阻串數位 201027933 類比轉換裝置之基本功能。 本領域之技*人貞應當意制在减縣發明雌之申請專 利範圍所揭示之本發明之精神和範圍的情況下，所作之更動與潤 飾均屬本發明之專利保護範圍之内。關於本發明所界定之保護 範圍請參照所附之申請專利範圍。 【圖式簡單說明】 第1圖係為f知技術之—具有職元電阻串數位類比轉換裝 置之源極驅動器之示意圖； 、 第2圖係為本發明之一實施例之一源極驅動器之示意圖； 第3圖係為第2圖所示之數位類比轉換裝置之示意圖. ，第4圖係為第3圖所示之一電阻串數位类員比轉換Γ置之示意 第5 以及 第6 意圖。 圖係為第3圖所示之-泣數位類比轉換裝 圖係為第2圖所示之數位類比轉換農置 置之示意圖；

之最終輪出之示II 【主要元件符號說明】 100 110 120 13〇 源極驅動器 鎖存器 數位類比轉換装置 輪出緩衝器 201027933

200 源極驅動器 210 鎖存器 220 電阻串數位類比轉換裝置 230 △Σ數位類比轉換裝置 240 數位類比轉換裝置 250 輸出緩衝器 410 第一開關 510 比較器 520 第二開關 Vrefl 第一參考電壓 Vrei2 第二參考電壓 V+ 第二電壓 V- 第一電壓 Vout 類比訊號 Cf 回饋電容 CL 負載電容 SW 負載開關 Cl ' C2...C7 電容 A 第一節點 CS 比較訊號 D1 ' D2...D10 位元 11 201027933 OUTl ' OUT2 OUT (K)、OUT (K-l) R1 ' R2...R8

Vcom 源極線 源極線 電阻 共同電壓

Claims (1)

1. 201027933 七、申請專利範圍： • L 一種數位類比轉換電路，係包含有： . —鎖存11 ’侧以儲存N (如正實數）位元數位資料； 以及 ' 。一數位舰轉歸置，·過使用顿㈣絲據該鎖存 b之中儲存的該N位元資料之預定位元㈣執行第一數位類 轉紅娜數__狀絲賴N位元資料之 該其他位元執行第二數位類比轉換。 2·如請求項第1項所述之數位類比轉換電路，其中該數位類比轉 換裝置包含有： 一電阻串触類_縣置’雜據_細之中儲存的 該N位元資料之中的-高階職元資料執行該第一數位類比 轉換；以及 φ 一ΑΣ_⑽ta-Sigma)數位類比轉換裝置，係根據除該高 階Μ位兀資料之外的該其他N—M位元資料與該第一數位類 比轉換之該結果執行該第二數位類比轉換。 3. 如請求項第2撕述之數賴轉換魏，射魏 類比轉換裝置該鎖存器之中儲存的該N位元資料之中的該言 階Μ位元資料產生一第一參考電遷及一第二參考電屢。 4. 如請求項第3項所述之數位類比轉換電路，其中該泣數 比轉換裝置使㈣第-參考電壓及該第二參考作為一表 13 201027933 資料 考電壓且該ΔΣ數位類比轉換跋置根據該其他n—m也元 輸出一類比訊號。 5. 如請求項第2項所述之數位類比轉換電路，其中該n係為切 且該Μ係為3 〇 6. 如請求項第2項所述之數位類比轉_路，其巾該電阻争數位 類比轉換裝置包含有： 複數個電阻，係串聯連接於該第—參考電额該第二參 電壓之間；以及 ^ -開關’係與使能彼此相連接之該等電阻的每—節點相連 接，該關根據該高階Μ位对料輸出該第—參考電壓及該 第二參考電壓ρ 〇χ 7· —種數位類比轉換方法，係包含： 儲存Ν (.正實數）位元數位資料； 透過使用電阻串轉換’根據該儲存之Ν位元資料之中的預 疋位元執行第一數位類比轉換；以及 透過使JiAS轉換’根據該第—數位類比轉換之該結果及 該N位it資料之巾的他位元執行第二數位類比轉換。 8.如請求項第7項所述之數位類比轉換方法，其令執行該第一數 位類比轉換之該步驟根據該儲存的N位元資料之中的一高階 Μ位元資料產生—第—參考霞及—第二參考麵。;7白 9. 一源極驅動器，係包含有： 14 201027933 一鎖存器，係用以儲存N (N=正實數）位元數位資料； I數_比轉換裝置，係透過使用魏串轉換根據該鎖存 編/_該N位元㈣之預定位元用吨行第一數位類 、且根據該帛-數_比髓之結果及該n位元資料之 該其他位元執行第二數位類比轉換；以及 -輸出緩衝器、，係緩衝該類比訊號用以輪出該緩衝之紗 果。 、、口 ❹

   10.如請求項第9項所述之源極驅動器，其中該數位類比轉換裝置 包含有： '、 一電阻串數鋪轉換裝置，絲據該鎖存器之中儲存的 該N位元資料之中的一高階M位元資料執行產生一第一參考 電壓及一第二參考電壓；以及 —△Σ數位類比轉換裝置，係使用該ΔΣ數位類比轉換， 透過使用該第一參考電壓及該第二參考電壓作為—泉考杂 壓，根據除該其他Ν—Μ位元資料輸出一類比訊號。 15