KR20100077474A - Organic light emitting display device and fabricating method thereof - Google Patents

Organic light emitting display device and fabricating method thereof Download PDF

Info

Publication number
KR20100077474A
KR20100077474A KR1020080135418A KR20080135418A KR20100077474A KR 20100077474 A KR20100077474 A KR 20100077474A KR 1020080135418 A KR1020080135418 A KR 1020080135418A KR 20080135418 A KR20080135418 A KR 20080135418A KR 20100077474 A KR20100077474 A KR 20100077474A
Authority
KR
South Korea
Prior art keywords
substrate
layer
light emitting
organic light
display device
Prior art date
Application number
KR1020080135418A
Other languages
Korean (ko)
Other versions
KR101679066B1 (en
Inventor
최호원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080135418A priority Critical patent/KR101679066B1/en
Publication of KR20100077474A publication Critical patent/KR20100077474A/en
Application granted granted Critical
Publication of KR101679066B1 publication Critical patent/KR101679066B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PURPOSE: An organic electroluminescence display device and a method for fabricating the same are provided to reduce the resistance of the device by electrically contacting protective films and electrodes of two substrates while the two substrates are being combined to each other. CONSTITUTION: A transistor(T) is located on a first substrate(110). A cathode is located on the upper side of the transistor and is connected with the source or the drain of the transistor. A bank layer(119) is located on the cathode and exposes a part of the cathode. An organic electroluminescence layer(121) is located on the upper side of the bank layer. An anode(122) is located on the upper side of the organic electroluminescence layer. A first protective film(130) with a transparent metal oxide covers the anode. A second protective film, which is composed of either of a nitride or an oxide, is located on the first protective film.

Description

유기전계발광표시장치와 이의 제조방법{Organic Light Emitting Display Device and Fabricating Method thereof}Organic Light Emitting Display Device and Fabrication Method

본 발명의 실시예는 유기전계발광표시장치와 이의 제조방법에 관한 것이다.Embodiments of the present invention relate to an organic light emitting display device and a method of manufacturing the same.

유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.An organic light emitting display device used in an organic light emitting display device is a self-light emitting device having a light emitting layer formed between two electrodes positioned on a substrate.

유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.The organic light emitting display includes a top emission type, a bottom emission type, or a dual emission type according to a direction in which light is emitted. According to the driving method, it is divided into a passive matrix type and an active matrix type.

이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.When the scan signal, the data signal, and the power are supplied to the subpixels arranged in a matrix form, the organic light emitting display device may display an image by emitting light of the selected subpixel.

유기전계발광표시장치의 서브 픽셀은 기판 상에 위치하는 트랜지스터와, 트랜지스터 상에 위치하는 유기 발광다이오드가 포함된다. 유기전계발광표시장치의 경우 기판 상에 형성된 소자들이 수분이나 산소에 취약하다는 단점이 있다.The subpixel of the organic light emitting display device includes a transistor positioned on a substrate and an organic light emitting diode positioned on the transistor. An organic light emitting display device has a disadvantage in that elements formed on a substrate are vulnerable to moisture or oxygen.

따라서, 종래에는 플라즈마 화학증착(PECVD) 방법이나 스퍼터링(Sputtering) 방법으로 기판 상에 형성된 서브 픽셀들을 덮도록 보호막을 형성하였다. 그런데, 유기 발광다이오드가 캐소드, 유기 발광층 및 애노드로 형성된 인버티드(Inverted) 형의 경우 위와 같은 방법으로 보호막을 형성하게 되면 하부에 형성된 유기박막이 손상되는 문제가 있어 이의 개선이 요구된다.Therefore, in the related art, a protective film is formed to cover sub-pixels formed on a substrate by a plasma chemical vapor deposition (PECVD) method or a sputtering method. However, when the organic light emitting diode is an inverted type formed of the cathode, the organic light emitting layer, and the anode, if the protective film is formed in the above manner, there is a problem that the organic thin film formed on the lower part is damaged, and thus an improvement thereof is required.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 열 증착 방법으로 보호막을 형성하여 애노드의 하부에 위치하는 유기박막이 손상되는 문제를 방지할 수 있는 인버티드(Inverted)형 유기전계발광표시장치와 이의 제조방법을 제공하는 것이다. 또한, 본 발명의 실시예는 두 개의 기판을 밀봉합착할 때, 각 기판에 형성된 보호막과 전극 간의 전기적인 접촉으로 소자의 저항을 낮출 수 있는 유기전계발광표시장치와 이의 제조방법을 제공하는 것이다.An embodiment of the present invention for solving the above problems of the background art, an inverted organic field that can prevent the problem of damaging the organic thin film located below the anode by forming a protective film by a thermal deposition method A light emitting display device and a method of manufacturing the same are provided. In addition, an embodiment of the present invention to provide an organic light emitting display device and a manufacturing method thereof that can lower the resistance of the device by the electrical contact between the protective film formed on each substrate and the electrode when sealing the two substrates.

상술한 과제 해결 수단으로 본 발명의 실시예는, 제1기판; 제1기판 상에 위치하는 트랜지스터; 트랜지스터 상에 위치하며 트랜지스터의 소오스 또는 드레인에 연결된 캐소드; 캐소드 상에 위치하며 캐소드의 일부를 노출하는 뱅크층; 뱅크층 상에 위치하는 유기 발광층; 유기 발광층 상에 위치하는 애노드; 및 애노드를 덮도록 형성되며 투명 금속산화물로 이루어진 제1보호막을 포함하는 유기전계발광표시장치를 제공한다.Embodiments of the present invention as a means for solving the above problems, the first substrate; A transistor positioned on the first substrate; A cathode located on the transistor and coupled to the source or drain of the transistor; A bank layer located on the cathode and exposing a portion of the cathode; An organic light emitting layer on the bank layer; An anode positioned on the organic light emitting layer; And a first passivation layer formed to cover the anode and made of a transparent metal oxide.

투명 금속산화물 보호막 상에 위치하며 산화물계 또는 질화물계 중 하나 이상이 단층 또는 복층으로 이루어진 제2보호막을 더 포함할 수 있다.Located on the transparent metal oxide protective film and may further include a second protective film of at least one of oxide or nitride based layer.

투명 금속산화물은, 산화 텅스텐 또는 산화 몰리브덴으로 이루어질 수 있다.The transparent metal oxide may be made of tungsten oxide or molybdenum oxide.

애노드의 두께는, 캐소드의 두께보다 얇게 형성될 수 있다.The thickness of the anode may be formed thinner than the thickness of the cathode.

제1기판과 합착 밀봉된 제2기판을 더 포함하며, 제2기판은 서브 픽셀들의 영역을 정의하는 뱅크층과 대응하는 영역에 형성된 버스전극을 포함할 수 있다.The display device may further include a second substrate bonded and sealed to the first substrate, and the second substrate may include a bus electrode formed in an area corresponding to the bank layer defining an area of the subpixels.

버스전극을 덮도록 제2기판 상에 형성된 투명 보조전극을 더 포함하며, 투명 보조전극은 제1보호막과 접촉할 수 있다.The display device may further include a transparent auxiliary electrode formed on the second substrate to cover the bus electrode, and the transparent auxiliary electrode may contact the first passivation layer.

한편, 본 발명의 다른 실시예는, 제1기판 상에 매트릭스 형태로 서브 픽셀들을 형성하는 단계; 및 열 증착 방법으로 서브 픽셀들을 덮도록 투명 금속산화물로 이루어진 제1보호막을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.On the other hand, another embodiment of the present invention, forming the sub-pixels in a matrix form on the first substrate; And forming a first passivation layer made of a transparent metal oxide so as to cover the subpixels by a thermal evaporation method.

투명 금속산화물 보호막 상에 위치하며 산화물계 또는 질화물계 중 하나 이상이 단층 또는 복층으로 이루어진 제2보호막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a second passivation layer disposed on the transparent metal oxide passivation layer, wherein at least one of an oxide or a nitride layer is formed of a single layer or a multilayer.

제1기판과 이격 대향하는 제2기판을 구비하고 제1기판과 제2기판을 합착 밀봉하는 단계를 더 포함하며, 제2기판은 서브 픽셀들의 영역을 정의하는 뱅크층과 대응하는 영역에 형성된 버스전극을 포함할 수 있다.And a second substrate having a second substrate spaced apart from the first substrate and sealingly sealing the first substrate and the second substrate, wherein the second substrate is formed on a bus corresponding to a bank layer defining an area of subpixels. It may include an electrode.

제2기판은, 버스전극을 덮도록 형성된 투명 보조전극을 더 포함하며, 투명 보조전극은 제2보호막과 접촉할 수 있다.The second substrate may further include a transparent auxiliary electrode formed to cover the bus electrode, and the transparent auxiliary electrode may contact the second protective layer.

본 발명의 실시예는, 열 증착 방법으로 보호막을 형성하여 애노드의 하부에 위치하는 유기박막이 손상되는 문제를 방지할 수 있는 인버티드(Inverted)형 유기 전계발광표시장치와 이의 제조방법을 제공하는 효과가 있다. 또한, 본 발명의 실시예는 두 개의 기판을 밀봉합착할 때, 각 기판에 형성된 보호막과 전극 간의 전기적인 접촉으로 소자의 저항을 낮출 수 있는 유기전계발광표시장치와 이의 제조방법을 제공하는 효과가 있다.Embodiments of the present invention provide an inverted organic electroluminescent display device and a method of manufacturing the same, which can prevent a problem of damaging an organic thin film disposed under the anode by forming a protective film by a thermal evaporation method. It works. In addition, the embodiment of the present invention has an effect of providing an organic light emitting display device and a method of manufacturing the same that can lower the resistance of the device by the electrical contact between the protective film formed on each substrate and the electrode when sealing the two substrates. have.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

<제1실시예>First Embodiment

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 평면도 이다.1 is a schematic plan view of an organic light emitting display device according to a first embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 서브 픽셀들(SP)이 배치된 표시부(AA)를 갖는 제1기판(110)을 포함한다. 또한, 표시부(AA)에 배치된 서브 픽셀들(SP)을 덮도록 제1기판(110) 상에 형성되며 투명 금속산화물로 이루어진 제1보호막(130)을 포함한다. 또한, 제1기판(110) 상에 위치하는 소자들에 구동신호를 공급하는 구동부(160)를 포함한다. 또한, 외부로부터 공급되는 각종 신호를 전달하도록 외부회로기판과 연결되는 패드부(170)를 포함한다.As shown in FIG. 1, the organic light emitting display device according to the first embodiment of the present invention includes a first substrate 110 having a display unit AA on which sub-pixels SP are disposed. In addition, the first protective layer 130 is formed on the first substrate 110 to cover the sub-pixels SP disposed on the display unit AA and is formed of a transparent metal oxide. In addition, the driving unit 160 may supply a driving signal to the elements positioned on the first substrate 110. In addition, the pad unit 170 is connected to an external circuit board to transmit various signals supplied from the outside.

제1기판(110)의 경우 투광성 또는 비투광성 재료로 형성될 수 있다. 제1기판(110)의 재료로는 유리, 금속, 세라믹 또는 플라스틱(폴리카보네이트 수지, 아크 릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.The first substrate 110 may be formed of a light transmissive or non-transparent material. The material of the first substrate 110 may be glass, metal, ceramic, or plastic (polycarbonate resin, acryl resin, vinyl chloride resin, polyethylene terephthalate resin, polyimide resin, polyester resin, epoxy resin, silicone resin, fluorine). Resin, etc.) is mentioned.

서브 픽셀들(SP)은 제1기판(110) 상에 정의된 표시부(AA)에 매트릭스 형태로 위치할 수 있다. 서브 픽셀들(SP)은 구동방식에 따라 능동매트릭스형과 수동매트릭스형으로 형성될 수 있다. 서브 픽셀들(SP)이 능동매트릭스형인 경우 제1기판(110) 상에 형성된 트랜지스터와, 트랜지스터 상에 위치하는 유기 발광다이오드를 포함할 수 있다. 이와 달리, 수동매트릭스형인 경우 트랜지스터를 제외한 유기 발광다이오드를 포함할 수 있다.The subpixels SP may be positioned in a matrix form on the display portion AA defined on the first substrate 110. The subpixels SP may be formed in an active matrix type and a passive matrix type according to a driving method. When the subpixels SP are of an active matrix type, the subpixels SP may include a transistor formed on the first substrate 110 and an organic light emitting diode positioned on the transistor. In contrast, the passive matrix type may include an organic light emitting diode except for a transistor.

구동부(160)는 표시부(AA)에 포함된 서브 픽셀들(SP)에 데이터신호와 스캔신호를 공급하는 데이터구동부와 스캔구동부를 포함할 수 있다. 데이터구동부는 외부로부터 수평 동기 신호 및 영상 데이터신호를 공급받고 수평 동기 신호를 참조하여 데이터신호 등을 생성할 수 있다. 그리고 스캔구동부는 외부로부터 수직 동기 신호를 공급받고 수직 동기 신호를 참조하여 서브 픽셀들(SP)에 공급할 스캔신호 및 제어신호 등을 생성할 수 있다. 여기서, 구동부(160)에 포함된 데이터구동부와 스캔구동부는 제1기판(110) 상에 각각 구분되어 위치할 수도 있다.The driver 160 may include a data driver and a scan driver for supplying a data signal and a scan signal to the sub-pixels SP included in the display unit AA. The data driver may receive a horizontal synchronization signal and an image data signal from an external source and generate a data signal by referring to the horizontal synchronization signal. The scan driver may receive a vertical synchronization signal from an external source and generate a scan signal and a control signal to be supplied to the subpixels SP with reference to the vertical synchronization signal. Here, the data driver and the scan driver included in the driver 160 may be separately located on the first substrate 110.

이하, 도 2 및 도 3을 참조하여 본 발명의 제1실시예에 따른 유기전계발광표시장치에 대해 더욱 자세히 설명한다.Hereinafter, an organic light emitting display device according to a first embodiment of the present invention will be described in more detail with reference to FIGS. 2 and 3.

도 2는 본 발명의 제1실시예에 따른 유기전계발광표시장치의 단면도이고, 도 3은 다른 실시예에 따른 유기전계발광표시장치의 단면도이다.2 is a cross-sectional view of an organic light emitting display device according to a first embodiment of the present invention, and FIG. 3 is a cross-sectional view of an organic light emitting display device according to another embodiment.

도 2를 참조하면, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 제1기판(110) 상에 형성된 트랜지스터(T)와 트랜지스터(T)의 소오스 또는 드레인에 연결된 유기 발광다이오드(D)를 포함하는 서브 픽셀이 형성된다. 서브 픽셀 상에는 투명 금속산화물로 이루어진 제1보호막(130)이 형성된다.Referring to FIG. 2, in the organic light emitting display device according to the first embodiment of the present invention, an organic light emitting diode D connected to a source or a drain of the transistor T and the transistor T formed on the first substrate 110. Subpixels are formed. The first passivation layer 130 made of a transparent metal oxide is formed on the sub pixel.

제1기판(110) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 제1기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있으나 생략될 수도 있다.The buffer layer 111 may be positioned on the first substrate 110. The buffer layer 111 may be formed to protect the thin film transistor formed in a subsequent process from impurities such as alkali ions flowing out of the first substrate 110, but may be omitted.

버퍼층(111) 상에는 게이트(112)가 위치할 수 있다. 게이트(112)는 단층 또는 다층으로 형성될 수 있다.The gate 112 may be located on the buffer layer 111. The gate 112 may be formed in a single layer or multiple layers.

게이트(112) 상에는 제1절연막(113)이 위치할 수 있다. 제1절연막(113)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 113 may be positioned on the gate 112. The first insulating layer 113 may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto.

제1절연막(113) 상에는 액티브층(114)이 위치할 수 있다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 114 may be positioned on the first insulating layer 113. The active layer 114 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not illustrated, the active layer 114 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 114 may include an ohmic contact layer to lower the contact resistance.

액티브층(114) 상에는 소오스 드레인(115a, 115b)이 위치할 수 있다. 소오스 드레인(115a, 115b)은 단일층 또는 다중층으로 이루어질 수 있다.Source drains 115a and 115b may be positioned on the active layer 114. The source drains 115a and 115b may be made of a single layer or multiple layers.

소오스 드레인(115a, 115b) 상에는 제2절연막(116a)이 위치할 수 있다. 제2절연막(116a)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The second insulating layer 116a may be positioned on the source drains 115a and 115b. The second insulating layer 116a may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto.

소오스 드레인(115a, 115b) 중 하나는 제2절연막(116a) 상에 위치하며 소오스 드레인(115a, 115b) 간의 간섭을 방지하기 위한 실드(shield) 금속(118)에 연결될 수 있다.One of the source drains 115a and 115b may be disposed on the second insulating layer 116a and may be connected to a shield metal 118 to prevent interference between the source drains 115a and 115b.

제2절연막(116a) 상에는 평탄도를 높이기 위한 제3절연막(116b)이 위치할 수 있다. 제3절연막(116b)은 폴리이미드 등의 유기물을 포함할 수 있다.The third insulating layer 116b may be positioned on the second insulating layer 116a to increase the flatness. The third insulating layer 116b may include an organic material such as polyimide.

이상은 제1기판(110) 상에 형성된 트랜지스터(T)가 바탐 게이트형인 것을 일례로 설명하였다. 그러나, 제1기판(110) 상에 형성되는 트랜지스터(T)는 바탐 게이트형뿐만 아니라 탑 게이트형으로도 형성될 수 있다.As described above, the transistor T formed on the first substrate 110 has a batam gate type as an example. However, the transistor T formed on the first substrate 110 may be formed in not only a batam gate type but also a top gate type.

트랜지스터(T)의 제3절연막(116b) 상에는 소오스(115a) 또는 드레인(115b)에 연결된 캐소드(117)가 위치할 수 있다.The cathode 117 connected to the source 115a or the drain 115b may be positioned on the third insulating layer 116b of the transistor T.

캐소드(117) 상에는 캐소드(117)의 일부를 노출하는 개구부를 갖는 뱅크층(119)이 위치할 수 있다.On the cathode 117, a bank layer 119 having an opening exposing a portion of the cathode 117 may be located.

캐소드(117) 상에는 유기 발광층(121)이 위치할 수 있다. 유기 발광층(121)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.The organic emission layer 121 may be positioned on the cathode 117. The organic emission layer 121 may be formed to emit one of red, green, and blue colors depending on the subpixels.

유기 발광층(121) 상에는 애노드(122)가 위치할 수 있다. 애노드(122)는 캐소드(117)보다 얇게 형성될 수 있다.The anode 122 may be positioned on the organic emission layer 121. The anode 122 may be thinner than the cathode 117.

애노드(122) 상에는 투명 금속산화물로 이루어진 제1보호막(130)이 위치할 수 있다. 제1보호막(130)은 제1기판(110) 상에 형성된 서브 픽셀을 모두 덮도록 형성될 수 있다. 제1보호막(130)은 3산화 텅스텐(WO3), 3산화 몰리브덴(MoO3) 등과 같이 열 증착이 가능한 물질로 이루어질 수 있다. 제1보호막(130)을 열 증착 방법으로 형성하게 되면, 하부에 위치하는 유기박막이 손상되는 것을 방지할 수 있다.The first passivation layer 130 made of a transparent metal oxide may be positioned on the anode 122. The first passivation layer 130 may be formed to cover all of the sub-pixels formed on the first substrate 110. The first passivation layer 130 may be made of a material capable of thermal evaporation such as tungsten trioxide (WO 3), molybdenum trioxide (MoO 3), or the like. When the first passivation layer 130 is formed by a thermal evaporation method, it is possible to prevent the organic thin film disposed under the damage.

한편, 도 3에 도시된 바와 같이 다른 실시예에 의하면, 제1보호막(130) 상에는 산화물계 또는 질화물계 중 하나 이상이 단층 또는 복층으로 이루어진 제2보호막(135)이 더 위치할 수도 있다. 제2보호막(135)은 3산화 텅스텐(WO3), 3산화 몰리브덴(MoO3) 등과 같은 산화물계나 실리콘 질화물(SiNx)과 같은 질화물계로 단층 또는 복층으로 이루어질 수 있으며 이들 가운데 리튬플로라이드(LiF) 등과 같은 화합물이 더 개재될 수도 있다.Meanwhile, as shown in FIG. 3, according to another embodiment, the second passivation layer 135 formed of one or more layers of one or more oxides or nitrides may be further disposed on the first passivation layer 130. The second passivation layer 135 may be formed of a single layer or a plurality of layers of an oxide-based such as tungsten trioxide (WO 3), molybdenum trioxide (MoO 3), or a nitride-based nitride such as silicon nitride (SiNx), among which lithium fluoride (LiF), etc. The compound may be further interposed.

<제2실시예>Second Embodiment

도 4는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 단면도이고, 도 5는 버스전극의 배치도이다.4 is a cross-sectional view of an organic light emitting display device according to a second embodiment of the present invention, and FIG. 5 is a layout view of a bus electrode.

도 4를 참조하면, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 제1기판(210) 상에 형성된 트랜지스터(T)와 트랜지스터(T)의 소오스 또는 드레인에 연결된 유기 발광다이오드(D)를 포함하는 서브 픽셀이 형성된다. 서브 픽셀 상에는 투명 금속산화물로 이루어진 제1보호막(230)이 형성된다. 제1보호막(230) 상에는 제2보호막(235)이 형성된다. 제1기판(210)은 제2기판(280)과 밀봉 합착된다. 제2기 판(280) 상에는 버스전극(240)이 형성된다. 제2기판(280) 상에는 버스전극(240)을 덮도록 투명 보조전극(250)이 형성된다.Referring to FIG. 4, in the organic light emitting display device according to the second embodiment of the present invention, an organic light emitting diode D connected to a source or a drain of the transistor T and the transistor T formed on the first substrate 210. Subpixels are formed. The first passivation layer 230 made of a transparent metal oxide is formed on the sub pixel. The second passivation layer 235 is formed on the first passivation layer 230. The first substrate 210 is sealed and bonded to the second substrate 280. The bus electrode 240 is formed on the second substrate 280. The transparent auxiliary electrode 250 is formed on the second substrate 280 to cover the bus electrode 240.

제1기판(210) 상에는 버퍼층(211)이 위치할 수 있다. 버퍼층(211)은 제1기판(210)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있으나 생략될 수도 있다.The buffer layer 211 may be positioned on the first substrate 210. The buffer layer 211 may be formed to protect the thin film transistor formed in a subsequent process from impurities such as alkali ions flowing out of the first substrate 210, but may be omitted.

버퍼층(211) 상에는 게이트(212)가 위치할 수 있다. 게이트(212)는 단층 또는 복층으로 형성될 수 있다.The gate 212 may be located on the buffer layer 211. The gate 212 may be formed in a single layer or a plurality of layers.

게이트(212) 상에는 제1절연막(213)이 위치할 수 있다. 제1절연막(213)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 213 may be positioned on the gate 212. The first insulating layer 213 may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto.

제1절연막(213) 상에는 액티브층(214)이 위치할 수 있다. 액티브층(214)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(214)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(214)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 214 may be positioned on the first insulating layer 213. The active layer 214 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not illustrated, the active layer 214 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 214 may include an ohmic contact layer to lower the contact resistance.

액티브층(214) 상에는 소오스 드레인(215a, 215b)이 위치할 수 있다. 소오스 드레인(215a, 215b)은 단일층 또는 다중층으로 이루어질 수 있다.Source drains 215a and 215b may be disposed on the active layer 214. The source drains 215a and 215b may be made of a single layer or multiple layers.

소오스 드레인(215a, 215b) 상에는 제2절연막(216a)이 위치할 수 있다. 제2절연막(216a)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The second insulating layer 216a may be positioned on the source drains 215a and 215b. The second insulating layer 216a may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto.

소오스 드레인(215a, 215b) 중 하나는 제2절연막(216a) 상에 위치하며 소오스 드레인(215a, 215b) 간의 간섭을 방지하기 위한 실드(shield) 금속(218)에 연결될 수 있다.One of the source drains 215a and 215b may be disposed on the second insulating layer 216a and may be connected to a shield metal 218 to prevent interference between the source drains 215a and 215b.

제2절연막(216a) 상에는 평탄도를 높이기 위한 제3절연막(216b)이 위치할 수 있다. 제3절연막(216b)은 폴리이미드 등의 유기물을 포함할 수 있다.The third insulating layer 216b may be positioned on the second insulating layer 216a to increase the flatness. The third insulating layer 216b may include an organic material such as polyimide.

이상은 제1기판(210) 상에 형성된 트랜지스터(T)가 바탐 게이트형인 것을 일례로 설명하였다. 그러나, 제1기판(210) 상에 형성되는 트랜지스터(T)는 바탐 게이트형뿐만 아니라 탑 게이트형으로도 형성될 수 있다.As described above, the transistor T formed on the first substrate 210 has a batam gate type as an example. However, the transistor T formed on the first substrate 210 may be formed not only as a batam gate type but also as a top gate type.

트랜지스터(T)의 제3절연막(216b) 상에는 소오스(215a) 또는 드레인(215b)에 연결된 캐소드(217)가 위치할 수 있다.The cathode 217 connected to the source 215a or the drain 215b may be positioned on the third insulating layer 216b of the transistor T.

캐소드(217) 상에는 캐소드(217)의 일부를 노출하는 개구부를 갖는 뱅크층(219)이 위치할 수 있다. 뱅크층(219)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.On the cathode 217, a bank layer 219 having an opening exposing a portion of the cathode 217 may be located. The bank layer 219 may include an organic material such as benzocyclobutene (BCB) resin, acrylic resin, or polyimide resin.

캐소드(217) 상에는 유기 발광층(221)이 위치할 수 있다. 유기 발광층(221)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.The organic emission layer 221 may be positioned on the cathode 217. The organic emission layer 221 may be formed to emit one of red, green, and blue colors depending on the subpixels.

유기 발광층(221) 상에는 애노드(222)가 위치할 수 있다. 애노드(222)는 캐소드(217)보다 얇게 형성될 수 있다.The anode 222 may be positioned on the organic emission layer 221. The anode 222 may be formed thinner than the cathode 217.

애노드(222) 상에는 투명 금속산화물로 이루어진 제1보호막(230)이 위치할 수 있다. 제1보호막(230)은 제1기판(210) 상에 형성된 서브 픽셀들을 모두 덮도록 형성될 수 있다. 제1보호막(230)은 3산화 텅스텐(WO3), 3산화 몰리브덴(MoO3) 등과 같이 열 증착이 가능한 물질로 이루어질 수 있다. 제1보호막(230)을 열 증착 방법으로 형성하게 되면, 하부에 위치하는 유기박막이 손상되는 것을 방지할 수 있다.The first passivation layer 230 made of a transparent metal oxide may be positioned on the anode 222. The first passivation layer 230 may be formed to cover all of the subpixels formed on the first substrate 210. The first passivation layer 230 may be made of a material capable of thermal deposition, such as tungsten trioxide (WO 3), molybdenum trioxide (MoO 3), or the like. When the first passivation layer 230 is formed by a thermal evaporation method, it is possible to prevent the organic thin film disposed under the damage.

제2기판(280) 상에는 서브 픽셀들의 영역을 정의하는 뱅크층(219)과 대응하는 영역에 형성된 버스전극(240)이 위치할 수 있다. 도 5를 참조하면, 버스전극(240)은 서브 픽셀들(SP)의 비발광영역(NEA)에 해당되는 뱅크층(219)을 따라 그물형태로 형성된다. 그러나, 버스전극(240)은 비발광영역(NEA)의 세로 방향 또는 가로 방향을 따라 바(bar) 형태로도 형성될 수 있다.The bus electrode 240 formed in a region corresponding to the bank layer 219 defining an area of the subpixels may be disposed on the second substrate 280. Referring to FIG. 5, the bus electrode 240 is formed in a mesh shape along the bank layer 219 corresponding to the non-light emitting area NEA of the subpixels SP. However, the bus electrode 240 may also be formed in a bar shape along the vertical direction or the horizontal direction of the non-light emitting area NEA.

제2기판(280) 상에는 버스전극(240)을 덮도록 형성된 투명 보조전극(250)이 위치할 수 있다. 투명 보조전극(250)은 제1기판(210)과 제2기판(280)이 합착 밀봉될 때, 제1기판(210) 상에 위치하는 보호막과 접촉하게 된다. 실시예는 투명 보조전극(250)이 제1기판(210) 상에 형성된 제1보호막(230)과 접촉하는 것을 일례로 하였다. 그러나, 제1기판(210) 상에 형성된 제1보호막(230) 상에 제2보호막(도 3 참조)이 더 형성된 경우 투명 보조전극(250)은 제2보호막과 접촉할 수도 있다. 이와 같이, 두 기판(210, 280)을 합착 밀봉할 때 각 기판(210, 280)에 형성된 보호막(230 또는 235)과 전극(240 또는 250) 간의 전기적인 접촉으로 소자의 저항을 낮출 수 있게 된다. The transparent auxiliary electrode 250 formed to cover the bus electrode 240 may be positioned on the second substrate 280. The transparent auxiliary electrode 250 comes into contact with the passivation layer on the first substrate 210 when the first substrate 210 and the second substrate 280 are bonded and sealed. According to the exemplary embodiment, the transparent auxiliary electrode 250 is in contact with the first passivation layer 230 formed on the first substrate 210. However, when the second passivation layer (see FIG. 3) is further formed on the first passivation layer 230 formed on the first substrate 210, the transparent auxiliary electrode 250 may contact the second passivation layer. As such, when the two substrates 210 and 280 are hermetically sealed, electrical resistance between the protective film 230 or 235 formed on each of the substrates 210 and 280 and the electrodes 240 or 250 may lower the resistance of the device. .

이하, 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing an organic light emitting display device according to an embodiment of the present invention will be described.

도 6 내지 도 9는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면이고, 도 10은 유기 발광다이오드의 계층 구조 예시도 이다.6 to 9 are views for explaining a method of manufacturing an organic light emitting display device according to an embodiment of the present invention, Figure 10 is an exemplary hierarchical structure of an organic light emitting diode.

본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법은 제1기판 상에 매트릭스 형태로 서브 픽셀들을 형성하는 단계와 열 증착 방법으로 서브 픽셀들을 덮도록 투명 금속산화물로 이루어진 제1보호막을 형성하는 단계를 포함한다.A method of manufacturing an organic light emitting display device according to an embodiment of the present invention includes forming subpixels in a matrix form on a first substrate and forming a first passivation layer made of a transparent metal oxide to cover the subpixels by a thermal deposition method. It includes a step.

도 6에 도시된 바와 같이, 제1기판(310) 상에 트랜지스터(T)를 형성한다.As shown in FIG. 6, a transistor T is formed on the first substrate 310.

제1기판(310) 상에 버퍼층(311)을 형성한다. 버퍼층(311)은 제1기판(310)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있으나 생략될 수도 있다. 버퍼층(311)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용할 수 있으나 이에 한정되지 않는다.A buffer layer 311 is formed on the first substrate 310. The buffer layer 311 may be formed to protect the thin film transistor formed in a subsequent process from impurities such as alkali ions flowing out of the first substrate 310, but may be omitted. The buffer layer 311 may include silicon oxide (SiOx), silicon nitride (SiNx), or the like, but is not limited thereto.

버퍼층(311) 상에 게이트(312)를 형성한다. 게이트(312)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(312)는 몰리브덴/알루미 늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.The gate 312 is formed on the buffer layer 311. The gate 312 is any one selected from the group consisting of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu). It may be made of one or an alloy thereof. In addition, the gate 112 is formed of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multilayer made of any one or alloys thereof. In addition, the gate 312 may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

게이트(312) 상에 제1절연막(313)을 형성한다. 제1절연막(313)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 313 is formed on the gate 312. The first insulating layer 313 may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto.

제1절연막(313) 상에 액티브층(314)을 형성한다. 액티브층(314)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(314)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(314)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 314 is formed on the first insulating layer 313. The active layer 314 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not shown here, the active layer 314 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 314 may include an ohmic contact layer to lower the contact resistance.

액티브층(314) 상에 소오스 드레인(315a, 315b)을 형성한다. 소오스 드레인(315a, 315b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스 드레인(315a, 315b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스 드레인(315a, 315b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.Source drains 315a and 315b are formed on the active layer 314. The source drains 315a and 315b may be formed of a single layer or multiple layers. When the source drains 315a and 315b are a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), Titanium (Ti), nickel (Ni), neodymium (Nd) and copper (Cu) may be made of any one or an alloy thereof selected from the group consisting of. In addition, when the source drains 315a and 315b are multi-layered, a double layer of molybdenum / aluminum-neodymium and a triple layer of molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum may be used.

소오스 드레인(315a, 315b) 상에 제2절연막(316a)을 형성한다. 제2절연막(316a)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 소오스 드레인(315a, 315b) 중 하나는 제2절연 막(316a) 상에 위치하며 소오스 드레인(115a, 115b) 간의 간섭을 방지하기 위한 실드(shield) 금속(318)에 연결될 수 있다.The second insulating layer 316a is formed on the source drains 315a and 315b. The second insulating layer 316a may be silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto. One of the source drains 315a and 315b may be located on the second insulating layer 316a and may be connected to a shield metal 318 to prevent interference between the source drains 115a and 115b.

다음, 도 7에 도시된 바와 같이, 제2절연막(316a) 상에 평탄도를 높이기 위한 제3절연막(316b)을 형성한다. 제3절연막(316b)은 폴리이미드 등의 유기물을 포함할 수 있다.Next, as shown in FIG. 7, a third insulating film 316b is formed on the second insulating film 316a to increase the flatness. The third insulating layer 316b may include an organic material such as polyimide.

제3절연막(316b) 상에 소오스(315a) 또는 드레인(315b)에 연결된 캐소드(317)를 형성한다. 캐소드(317)의 재료로는 알루미늄(Al), 알루미늄 합금(Al alloy), 알미네리윰(AlNd) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. 또한, 하부전극(317)이 캐소드로 선택된 경우, 캐소드의 재료로는 반사도가 높은 재료로 형성하는 것이 유리하다.A cathode 317 connected to the source 315a or the drain 315b is formed on the third insulating layer 316b. The material of the cathode 317 may be formed of any one of aluminum (Al), aluminum alloy (Al alloy), and Alminri (AlNd), but is not limited thereto. In addition, when the lower electrode 317 is selected as the cathode, it is advantageous to form a material having high reflectivity as the material of the cathode.

캐소드(317) 상에 캐소드(317)의 일부를 노출하는 개구부를 갖는 뱅크층(319)을 형성한다. 뱅크층(319)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.A bank layer 319 is formed on the cathode 317 with an opening that exposes a portion of the cathode 317. The bank layer 319 may include an organic material such as benzocyclobutene (BCB) resin, acrylic resin, or polyimide resin.

캐소드(317) 상에 유기 발광층(321)을 형성한다. 유기 발광층(321)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.The organic emission layer 321 is formed on the cathode 317. The organic emission layer 321 may be formed to emit one of red, green, and blue colors depending on the subpixels.

유기 발광층(321) 상에 애노드(322)를 형성한다. 애노드(322)의 재료로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. 애노드(322)는 캐소드(317)보다 얇게 형성될 수 있다.An anode 322 is formed on the organic light emitting layer 321. The material of the anode 322 may be formed of any one of Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Tin Zinc Oxide (ITZO), and ZnO doped Al 2 O 3 (AZO), but is not limited thereto. The anode 322 may be formed thinner than the cathode 317.

다음, 도 9에 도시된 바와 같이, 열 증착 방법으로 애노드(322) 상에 투명 금속산화물로 이루어진 제1보호막(330)을 형성한다. 제1보호막(330)은 제1기판(310) 상에 형성된 서브 픽셀들을 모두 덮도록 형성될 수 있다. 제1보호막(330)은 3산화 텅스텐(WO3), 3산화 몰리브덴(MoO3) 등과 같이 열 증착이 가능한 물질로 이루어질 수 있다. 열 증착이 가능한 물질은 리튬플로라이드(LiF)와 같은 화합물로도 형성할 수 있다. 이와 같이, 제1보호막(330)을 열 증착 방법으로 형성하게 되면, 하부에 위치하는 유기박막이 손상되는 것을 방지할 수 있다.Next, as shown in FIG. 9, a first passivation layer 330 made of a transparent metal oxide is formed on the anode 322 by thermal evaporation. The first passivation layer 330 may be formed to cover all of the subpixels formed on the first substrate 310. The first passivation layer 330 may be made of a material capable of thermal evaporation such as tungsten trioxide (WO 3), molybdenum trioxide (MoO 3), or the like. Materials capable of thermal evaporation can also be formed from compounds such as lithium fluoride (LiF). As such, when the first passivation layer 330 is formed by the thermal evaporation method, it is possible to prevent the organic thin film disposed under the damage.

도 10을 참조하면, 유기 발광다이오드(D)는 캐소드(317), 전자주입층(321a), 전자수송층(321b), 발광층(321c), 정공수송층(321d), 정공주입층(321e) 및 애노드(322)를 포함할 수 있다.Referring to FIG. 10, the organic light emitting diode D may include a cathode 317, an electron injection layer 321a, an electron transport layer 321b, an emission layer 321c, a hole transport layer 321d, a hole injection layer 321e, and an anode. 322 may be included.

전자주입층(321a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.The electron injection layer 321a serves to facilitate the injection of electrons, and may be Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq, but is not limited thereto.

전자수송층(321b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The electron transport layer 321b serves to facilitate the transport of electrons, and may be made of any one or more selected from the group consisting of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq, and SAlq. However, the present invention is not limited thereto.

발광층(321c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.The emission layer 321c may include a material emitting red, green, blue, and white light, and may be formed using phosphorescent or fluorescent materials.

발광층(321c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3- bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 321c is red, it includes a host material containing CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl), and PIQIr (acac) (bis (1-phenylisoquinoline) acetylacetonate Phosphorescent light containing a dopant including any one or more selected from the group consisting of iridium), PQIr (acac) (bis (1-phenylquinoline) acetylacetonate iridium), PQIr (tris (1-phenylquinoline) iridium) and PtOEP (octaethylporphyrin platinum) It may be made of a material, alternatively may be made of a fluorescent material including PBD: Eu (DBM) 3 (Phen) or perylene, but is not limited thereto.

발광층(321c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 321c is green, the light emitting layer 321c may include a host material including CBP or mCP, and may be formed of a phosphor including a dopant material including Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium). Alternatively, the composition may be made of a fluorescent material including Alq3 (tris (8-hydroxyquinolino) aluminum), but is not limited thereto.

발광층(321c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 321c is blue, the light emitting layer 321c may include a host material including CBP or mCP, and may be made of a phosphor including a dopant material including (4,6-F2ppy) 2Irpic. Alternatively, it may be made of a fluorescent material including any one selected from the group consisting of spiro-DPVBi, spiro-6P, distilbenzene (DSB), distriarylene (DSA), PFO-based polymer and PPV-based polymer, but It is not limited.

정공수송층(321d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl- amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole transport layer 321d serves to facilitate the transport of holes, NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'-bis- (3-methylphenyl) -N , N'-bis- (phenyl) -benzidine), s-TAD and MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenyl-amino) -triphenylamine) It may be made of one or more, but is not limited thereto.

정공주입층(321e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole injection layer 321e may play a role of smoothly injecting holes. CuPc (cupper phthalocyanine), PEDOT (poly (3,4) -ethylenedioxythiophene), PANI (polyaniline), and NPD (N, N-dinaphthyl) -N, N'-diphenyl benzidine) may be composed of any one or more selected from the group consisting of, but is not limited thereto.

여기서, 본 발명의 실시예는 도 10에 한정되는 것은 아니며, 전자주입층(321a), 전자수송층(321b), 정공수송층(321d), 정공주입층(321e) 중 적어도 어느 하나가 생략될 수도 있다.Here, the embodiment of the present invention is not limited to FIG. 10, and at least one of the electron injection layer 321a, the electron transport layer 321b, the hole transport layer 321d, and the hole injection layer 321e may be omitted. .

이상 본 발명의 실시예는 유기 발광다이오드가 캐소드, 유기 발광층 및 애노드로 형성된 인버티드(Inverted)형 유기전계발광표시장치를 제작할 때, 열 증착 방법으로 보호막을 형성하여 애노드의 하부에 위치하는 유기박막이 손상되는 문제를 방지할 수 있는 효과가 있다. 또한, 본 발명의 실시예는 제1기판과 제2기판을 밀봉합착할 때, 제1기판 상에 형성된 보호막과 제2기판 상에 형성된 전극 간의 전기적인 접촉으로 소자의 저항을 낮출 수 있는 효과가 있다.Embodiments of the present invention provide an organic thin film positioned below the anode by forming a protective film by a thermal evaporation method when an inverted organic light emitting display device in which an organic light emitting diode is formed of a cathode, an organic light emitting layer, and an anode. There is an effect that can prevent this damaging problem. In addition, the embodiment of the present invention has an effect of lowering the resistance of the device by the electrical contact between the protective film formed on the first substrate and the electrode formed on the second substrate when sealing the first substrate and the second substrate. have.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에 서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is shown by the claims below, rather than the above detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 평면도.1 is a schematic plan view of an organic light emitting display device according to a first embodiment of the present invention;

도 2는 본 발명의 제1실시예에 따른 유기전계발광표시장치의 단면도.2 is a cross-sectional view of an organic light emitting display device according to a first embodiment of the present invention.

도 3은 다른 실시예에 따른 유기전계발광표시장치의 단면도.3 is a cross-sectional view of an organic light emitting display device according to another embodiment.

도 4는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 단면도.4 is a cross-sectional view of an organic light emitting display device according to a second embodiment of the present invention.

도 5는 버스전극의 배치도.5 is a layout view of a bus electrode.

도 6 내지 도 9는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면.6 to 9 are views for explaining a method of manufacturing an organic light emitting display device according to an embodiment of the present invention.

도 10은 유기 발광다이오드의 계층 구조 예시도.10 is an exemplary hierarchical structure of an organic light emitting diode.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

110, 210, 310: 제1기판 117, 217, 317: 캐소드110, 210, 310: first substrate 117, 217, 317: cathode

121, 221, 321: 유기 발광층 122, 222, 322: 애노드121, 221, 321: organic light emitting layer 122, 222, 322: anode

130, 230, 330: 제1보호막130, 230, 330: first protective film

Claims (10)

제1기판;First substrate; 상기 제1기판 상에 위치하는 트랜지스터;A transistor positioned on the first substrate; 상기 트랜지스터 상에 위치하며 상기 트랜지스터의 소오스 또는 드레인에 연결된 캐소드;A cathode located on the transistor and coupled to the source or drain of the transistor; 상기 캐소드 상에 위치하며 상기 캐소드의 일부를 노출하는 뱅크층;A bank layer located on the cathode and exposing a portion of the cathode; 상기 뱅크층 상에 위치하는 유기 발광층;An organic light emitting layer on the bank layer; 상기 유기 발광층 상에 위치하는 애노드; 및An anode positioned on the organic light emitting layer; And 상기 애노드를 덮도록 형성되며 투명 금속산화물로 이루어진 제1보호막을 포함하는 유기전계발광표시장치.The organic light emitting display device is formed to cover the anode and comprises a first protective film made of a transparent metal oxide. 제1항에 있어서,The method of claim 1, 상기 투명 금속산화물 보호막 상에 위치하며Located on the transparent metal oxide protective film 산화물계 또는 질화물계 중 하나 이상이 단층 또는 복층으로 이루어진 제2보호막을 더 포함하는 유기전계발광표시장치.An organic light emitting display device, wherein the organic light emitting display device further comprises a second passivation layer formed of at least one of oxide and nitride. 제1항에 있어서,The method of claim 1, 상기 투명 금속산화물은,The transparent metal oxide, 산화 텅스텐 또는 산화 몰리브덴으로 이루어진 것을 특징으로 하는 유기전계 발광표시장치.An organic light emitting display device comprising tungsten oxide or molybdenum oxide. 제3항에 있어서,The method of claim 3, 상기 애노드의 두께는,The thickness of the anode, 상기 캐소드의 두께보다 얇게 형성된 것을 특징으로 하는 유기전계발광표시장치.An organic light emitting display device, characterized in that formed thinner than the thickness of the cathode. 제1항에 있어서,The method of claim 1, 상기 제1기판과 합착 밀봉된 제2기판을 더 포함하며,Further comprising a second substrate bonded and sealed to the first substrate, 상기 제2기판은 상기 서브 픽셀들의 영역을 정의하는 뱅크층과 대응하는 영역에 형성된 버스전극을 포함하는 유기전계발광표시장치.And the second substrate includes a bus electrode formed in an area corresponding to a bank layer defining an area of the subpixels. 제5항에 있어서,The method of claim 5, 상기 버스전극을 덮도록 상기 제2기판 상에 형성된 투명 보조전극을 더 포함하며,Further comprising a transparent auxiliary electrode formed on the second substrate to cover the bus electrode, 상기 투명 보조전극은 상기 제1보호막과 접촉하는 것을 특징으로 하는 유기전계발광표시장치.The transparent auxiliary electrode is in contact with the first passivation layer. 제1기판 상에 매트릭스 형태로 서브 픽셀들을 형성하는 단계; 및Forming subpixels in a matrix form on the first substrate; And 열 증착 방법으로 상기 서브 픽셀들을 덮도록 투명 금속산화물로 이루어진 제1보호막을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.Forming a first passivation layer made of a transparent metal oxide so as to cover the subpixels by a thermal evaporation method. 제7항에 있어서,The method of claim 7, wherein 상기 투명 금속산화물 보호막 상에 위치하며Located on the transparent metal oxide protective film 산화물계 또는 질화물계 중 하나 이상이 단층 또는 복층으로 이루어진 제2보호막을 형성하는 단계를 더 포함하는 유기전계발광표시장치의 제조방법.A method of manufacturing an organic light emitting display device, the method comprising: forming a second passivation layer of at least one oxide or nitride based layer. 제7항에 있어서,The method of claim 7, wherein 상기 제1기판과 이격 대향하는 제2기판을 구비하고And a second substrate spaced apart from the first substrate. 상기 제1기판과 상기 제2기판을 합착 밀봉하는 단계를 더 포함하며,And sealingly bonding the first substrate and the second substrate to each other, 상기 제2기판은 상기 서브 픽셀들의 영역을 정의하는 뱅크층과 대응하는 영역에 형성된 버스전극을 포함하는 유기전계발광표시장치의 제조방법.And the second substrate comprises a bus electrode formed in an area corresponding to a bank layer defining an area of the sub-pixels. 제9항에 있어서,10. The method of claim 9, 상기 제2기판은,The second substrate, 상기 버스전극을 덮도록 형성된 투명 보조전극을 더 포함하며,Further comprising a transparent auxiliary electrode formed to cover the bus electrode, 상기 투명 보조전극은 상기 제2보호막과 접촉하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.And the transparent auxiliary electrode is in contact with the second passivation layer.
KR1020080135418A 2008-12-29 2008-12-29 Organic Light Emitting Display Device and Fabricating Method thereof KR101679066B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080135418A KR101679066B1 (en) 2008-12-29 2008-12-29 Organic Light Emitting Display Device and Fabricating Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135418A KR101679066B1 (en) 2008-12-29 2008-12-29 Organic Light Emitting Display Device and Fabricating Method thereof

Publications (2)

Publication Number Publication Date
KR20100077474A true KR20100077474A (en) 2010-07-08
KR101679066B1 KR101679066B1 (en) 2016-11-24

Family

ID=42638820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135418A KR101679066B1 (en) 2008-12-29 2008-12-29 Organic Light Emitting Display Device and Fabricating Method thereof

Country Status (1)

Country Link
KR (1) KR101679066B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130036693A (en) * 2011-10-04 2013-04-12 엘지디스플레이 주식회사 Display device
US20130161689A1 (en) * 2011-12-23 2013-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130036693A (en) * 2011-10-04 2013-04-12 엘지디스플레이 주식회사 Display device
US20130161689A1 (en) * 2011-12-23 2013-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
US8969913B2 (en) * 2011-12-23 2015-03-03 Taiwan Semiconductor Maufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
US9257533B2 (en) 2011-12-23 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an insulated gate bipolar transistor structure
US10121890B2 (en) 2011-12-23 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure

Also Published As

Publication number Publication date
KR101679066B1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
KR101254748B1 (en) Organic Light Emitting Display Device and Manufacturing Method of the same
US10431152B2 (en) Organic light-emitting display device
KR101352237B1 (en) Organic Light Emitting Display and Manufacturing Method of the same
KR101679066B1 (en) Organic Light Emitting Display Device and Fabricating Method thereof
KR101570533B1 (en) Organic Light Emitting Display Device
KR20160013443A (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR101577819B1 (en) organic light emitting display
KR20120075055A (en) Organic light emitting diode display device
KR101510903B1 (en) Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same
KR101446344B1 (en) Organic Light Emitting Display Device And Method For Manufacturing Of The Same
KR101678206B1 (en) Organic Light Emitting Display Device
KR101570531B1 (en) organic light emitting display
KR101739127B1 (en) Organic Light Emitting Display
KR101939798B1 (en) Organic Light Emitting Display Device
KR101613730B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR101424272B1 (en) Organic Light Emitting Display and Manufacturing Method for the same
KR20090065116A (en) Organic light emitting display
KR101464752B1 (en) Organic Light Emitting Display
KR20100008179A (en) Organic light emitting display and manufacturing method of the same
KR20100006465A (en) Organic light emitting display and manufacturing method for the same
KR20100053254A (en) Organic light emitting display device
KR20110049532A (en) Organic light emitting display device and manufacturing method thereof
KR20100067388A (en) Organic light emitting display device
KR20100122277A (en) Organic light emitting display device and manufacturing method of the same
KR20100084205A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant