KR20100075099A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20100075099A
KR20100075099A KR1020080133715A KR20080133715A KR20100075099A KR 20100075099 A KR20100075099 A KR 20100075099A KR 1020080133715 A KR1020080133715 A KR 1020080133715A KR 20080133715 A KR20080133715 A KR 20080133715A KR 20100075099 A KR20100075099 A KR 20100075099A
Authority
KR
South Korea
Prior art keywords
data
subpixel electrode
voltage
data line
polarity
Prior art date
Application number
KR1020080133715A
Other languages
English (en)
Other versions
KR101641538B1 (ko
Inventor
정광철
채종철
정미혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080133715A priority Critical patent/KR101641538B1/ko
Priority to US12/578,692 priority patent/US8922469B2/en
Priority to CN2009102538130A priority patent/CN101900902A/zh
Publication of KR20100075099A publication Critical patent/KR20100075099A/ko
Priority to US14/538,589 priority patent/US9576547B2/en
Application granted granted Critical
Publication of KR101641538B1 publication Critical patent/KR101641538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널이 제공된다. 상기 표시 패널은 패널은 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극, 제1 부화소 전극에 제1 데이터 전압을 전달하는 제1 데이터선 및 제2 부화소 전극에 제2 데이터 전압을 전달하는 제2 데이터선을 포함하되, 제2 부화소 전극은 상기 제1 및 제2 데이터선을 따라 상기 제1 및 제2 데이터선과 중첩되어 형성된다.
표시 패널, 수평 전계, 기생 커패시터

Description

표시 패널{Display panel}
본 발명은 표시 패널에 관한 것으로서, 더욱 상세하게는 제1 및 제2 부화소 전극 사이에 수평 전계가 형성되는 표시 패널에 관한 것이다.
액정 표시 장치(Liquid Crystal Display Device; LCD)는 종래의 표시 장치인 CRT(Cathode Ray Tube)와 비교하여 소형, 경량화 및 대화면화의 장점을 갖고 있어, 이의 개발이 활발히 이루어지고 있다.
액정 표시 장치의 표시 패널은 박막 트랜지스터와 액정 커패시터를 포함하는 복수의 단위 화소를 이용하여 화상을 표시한다.
액정 커패시터는 화소 전극, 공통 전극, 및 화소 전극과 공통 전극 사이에 개재된 액정층을 구비한다. 표시 패널은 외부 전하를 박막 트랜지스터를 통해 화소 전극에 제공하여, 화소 전극과 공통 전극 사이의 전계를 변화시킨다. 이러한 전계의 변화를 통해 액정 분자들의 움직임이 변화하게 되고, 이를 통해 액정 분자들을 투과하는 광량이 변화되어 화상을 표시하게 된다.
본 발명이 해결하고자 하는 과제는 표시되는 영상의 화질이 향상된 표시 패널을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 태양에 따른 표시 패널은 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극, 제1 부화소 전극에 제1 데이터 전압을 전달하는 제1 데이터선 및 제2 부화소 전극에 제2 데이터 전압을 전달하는 제2 데이터선을 포함하되, 제2 부화소 전극은 상기 제1 및 제2 데이터선을 따라 상기 제1 및 제2 데이터선과 중첩되어 형성된다.
상기 과제를 해결하기 위한 본 발명의 다른 태양에 따른 표시 패널은 기판 상에 형성된 다수의 게이트선, 다수의 게이트선과 교차되며, 제1 데이터 전압을 전달하는 다수의 제1 데이터선, 다수의 제1 데이터선과 평행하게 형성되며, 제2 데이터 전압을 전달하는 다수의 제2 데이터선, 다수의 게이트선과 제1 및 제2 데이터선에 의해 정의되는 다수의 화소로서, 각 화소는 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극을 포함하며, 제2 부화소 전극은 제1 및 제2 데이터선과 전단 게이트선을 따라 형성되는 다수의 화소를 포함한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 태양에 따른 표시 패널은 게이트 전압을 전달하는 게이트선, 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극, 게이트 전압에 따라 상기 제1 부화소 전극과 제1 데이터선을 선택적으로 연결하는 제1 스위칭 소자, 게이트 전압에 따라 제2 부화소 전극과 제2 데이터선을 선택적으로 연결하는 제2 스위칭 소자 및 제1 및 제2 부화소 전극 사이에 형성되는 액정 커패시터를 포함하되, 제1 및 제2 스위칭 소자가 오프되고, 제1 및 제2 데이터선에 각각 인가되는 제1 및 제2 데이터 전압의 극성이 변하는 경우, 제1 및 제2 부화소 전극 사이의 전압차는 변화가 없다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경 우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 액정 표시 장치(liquid crystal display; LCD)를 이용하여 설명할 것이다. 그러나, 본 발명은 유기 전계 발광 표시 장치(organic light emitting diode display, OLED), 플라즈마 표시 장치(plasma display panel, PDP)와 같이 평판 표시 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 설명하는 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치는 표시 패널(430), 이에 연결된 게이트 구동부(440) 및 데이터 구동부(450), 데이터 구동부(450)에 연결된 계조 전압 생성부(480), 그리고 이들을 제어하는 신호 제어부(460)를 포함한다.
표시 패널(430)은 등가 회로로 볼 때 다수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다. 여기서, 표시 패널(430)은 서로 마주 보는 하부 표시판, 상부 표시판 및 이들 사이에 개재된 액정층을 포함한다.
표시 신호선은 하부 표시판에 구비되어 있으며, 게이트 신호를 전달하는 다수의 게이트선(G1-Gn)과, 데이터 신호를 전달하는 제1 데이터선(DA1-Dam) 및 제2 데이터선(DB1-DBm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 제1 데이터선(DA1-Dam) 및 제2 데이터선(DB1-DBm)은 게이트선(G1~Gn)과 교차하며 서로가 거의 평행하게 교대로 배치되어 있다.
각 화소(PX)는 해당 게이트선(G1-Gn)과 제1 및 제2 데이터선(DA1-DAm, DB1-DBm)에 연결되어 있는 스위칭 소자들과, 이들에 연결된 액정 커패시터(liquid crystal capacitor)를 포함한다. 여기서 필요에 따라 스위칭 소자에 스토리지 커패시터(storage capacitor)를 액정 커패시터와 병렬로 연결할 수 있다.
각 화소(PX)의 스위칭 소자는 박막 트랜지스터 등으로 이루어지며, 각각 해당 게이트선(G1-Gn)에 연결되어 있는 제어 단자, 제1 데이터선(DA1-Dam) 또는 제2 데이터선(DB1-DBm)에 연결되어 있는 입력 단자, 그리고 액정 커패시터에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
게이트 구동부(440)는 게이트선(G1-Gn)에 연결되어 외부로부터 하이 레벨의 게이트 신호(이를 게이트 온 전압(Von)라 한다)와 로우 레벨의 게이트 신호(이를 게이트 오프 전압라 한다)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 도 1에 도시된 게이트 구동부(440)는 액정 표시 패널(430)의 한 쪽에 위치하며 모든 게이트선(G1-Gn)에 연결되어 있다. 다만 본 발명은 이에 한정되지 않으며 한 쌍의 게이트 구동부가 각각 표시 패널(430)의 좌우에 위치하여 각 게이트선(G1-Gn)에 동시에 연결될 수 있다. 예를 들어, 대형 액정 표시 장치의 경우 하나의 게이트 구동부만으로는 게이트선(G1-Gn)의 끝까지 게이트 온 전압(Von) 또는 게이트 오프 전압(Voff)을 충분히 전달하기 어렵기 때문에 이와 같이 한 쌍의 게이트 구동부를 각 게이트선(G1-Gn)의 양쪽에 연결할 수 있다. 또한 이러한 게이트 구동부(440)는 표시 패널(430)의 하부 표시판 상에 적어도 하나의 박막 트랜지스터로 이루어진 집적 회로(integrated circuit) 형태로 내장될 수 있다.
계조 전압 생성부(gray voltage generator)(480)는 화소의 투과율과 관련된 계조 전압을 생성한다.
데이터 구동부(450)는 표시 패널(430)의 제1 및 제2 데이터선(DA1-DAm, DB1-DBm)에 연결되어 계조 전압 생성부(480)로부터의 계조 전압, 즉 데이터 전압을 화소에 인가한다. 여기서 계조 전압 생성부(480)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기본 계조 전압만을 제공하는 경우, 데이터 구동부(450)는 기본 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택할 수 있다.
게이트 구동부(440) 또는 데이터 구동부(450)는 표시 신호선(G1-Gn, DA1-DAm, DB1-DBm)과 박막 트랜지스터 등과 함께 액정 표시 패널(430)에 집적될 수 있다. 이와는 달리 게이트 구동부(440) 또는 데이터 구동부(450)는 가요성 인쇄 회로 필름(flexible printed circuit film)(미도시) 위에 장착되어 테이프 캐리어 패키지(tape carrier package)의 형태로 액정 표시 패널(430)에 부착될 수도 있다.
신호 제어부(460)는 게이트 구동부(440) 및 데이터 구동부(450) 등의 동작을 제어한다.
신호 제어부(460)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(460)의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 표시 패널(430)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(440)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(450)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 구동부(440)의 동작의 시작, 즉 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 시간을 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 포함할 수 있다. 여기에서 클록 신호는 선택 신호(SE)로 사용될 수 있다.
데이터 제어 신호(CONT2)는 한 묶음의 화소(PX)에 대한 데이터의 전송을 알리는 수평 동기 시작 신호(STH)와 제1 및 제2 데이터선(DA1-DAm, DB1-DBm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 또한 데이터 제어 신호(CONT2)는 접지 전압(ground)에 대한 데이터 전압의 극성(이하 "접지 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 포함할 수 있다.
신호 제어부(460)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(450)는 화소(PX)에 대한 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(480)로부터의 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 제1 및 제2 데이터선(DA1-DAm, DB1-DBm)에 인가한다.
게이트 구동부(440)는 신호 제어부(460)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자를 턴온시키며, 이에 따라 제1 및 제2 데이터선(DA1-DAm, DB1-DBm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.
각 화소(PX)에 인가된 데이터 전압은 액정 커패시터의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층을 통과하는 빛의 편광이 변화하고, 이는 빛의 투과율 변화로 나타난다.
이하, 도 2 및 도 3을 참고하여 본 발명의 실시예들에 따른 표시 패널에 대하여 보다 자세히 설명한다.
도 2는 도 1의 표시 패널을 구성하는 한 화소를 나타내는 등가 회로도이다. 도 3은 제1 및 제2 데이터선에 인가되는 데이터 전압의 극성에 따른 제1 및 제2 부화소 전극의 전압 변화를 설명하는 도면이다.
도 2 및 도 3을 참고하면, 본 발명의 실시예들에 따른 표시 패널은 게이트 전압을 전달하는 게이트선(Gj)과, 게이트선(Gj)에 교차하여 형성되며 데이터 전압을 전달하는 제1 및 제2 데이터선(DAi, DBi)을 포함한다. 그리고, 게이트선(Gj)과 제1 및 제2 데이터선(DAi, DBi)에 의해 정의되는 화소(PX)는 서로 맞물려 수평 전계를 형성하는 제1 및 제2 부화소 전극(PE1, PE2)으로 이루어진다.
구체적으로, 화소(PX)는 제1 및 제2 스위칭 소자(T1, T2), 제1 및 제2 부화소 전극(PE1, PE2), 액정 커패시터(Clc), 제1 및 제2 스토리지 커패시터(Cst1, Cst2)를 포함한다. 제1 및 제2 스위칭 소자(T1, T2)에 의해 액정 커패시터(Clc)의 양단에 데이터 전압이 제공됨으로써 액정 커패시터(Clc)에 화소 전압이 충전된다.
구체적으로, 게이트선(Gj)과 제1 데이터선(DAi)이 교차하는 지점에 제1 스위칭 소자(T1)가 형성되고, 게이트선(Gj)과 제2 데이터선(DBi)이 교차하는 지점에 제2 스위칭 소자(T2)가 형성된다. 여기서 제1 스위칭 소자(T1), 제2 스위칭 소자(T2)는 박막 트랜지스터로 이루어질 수 있다.
제1 스위칭 소자(T1)는 게이트선(Gj)에 접속된 제어 단자와, 제1 데이터선(DAi)에 접속된 입력 단자와, 액정 커패시터(Clc)의 일측에 접속된 출력 단자를 포함한다. 또한 제1 스위칭 소자(T1)의 출력 단자는 제1 부화소 전극(PE1)과 연결되며, 제1 스위칭 소자(T1)의 출력 단자와 스토리지선(SL) 사이에는 제1 스토리지 커패시터(Cst1)가 형성된다.
유사하게, 제2 스위칭 소자(T2)는 게이트선(Gj)에 접속된 제어 단자와, 제2 데이터선(DBi)에 접속된 입력 단자와, 액정 커패시터(Clc)의 타측에 접속된 출력 단자를 포함한다. 또한, 제2 스위칭 소자(T2)의 출력 단자는 제2 부화소 전극(PE2)과 연결되며, 제2 스위칭 소자(T2)의 출력 단자와 스토리지선(SL) 사이에는 제2 스토리지 커패시터(Cst2)가 형성된다.
여기서 액정층에 포함된 액정 물질은 액정 커패시터(Clc)의 유전체로서 작용한다. 또한, 제1 스토리지 커패시터(Cst1)는 제1 스위칭 소자(T1)의 출력 단자(즉, 제1 부화소 전극(PE1)), 하부 표시판에 형성된 스토리지선(SL) 및 이들 사이에 개재된 유전 물질로 이루어지며, 제2 스토리지 커패시터(Cst2)는 제2 스위칭 소 자(T2)의 출력 단자(즉, 제2 부화소 전극(PE2)), 하부 표시판에 형성된 스토리지선(SL), 및 이들 사이에 개재된 유전 물질로 이루어진다.
특히, 본 발명의 실시예들에 따른 표시 패널에서 제1 데이터선(DAi)과 제2 부화소 전극(PE2) 사이에는 제1 기생 커패시터(Cdp1)가 존재하는 반면, 제1 데이터선(DAi)과 제1 부화소 전극(PE1) 사이에는 기생 커패시터가 존재하지 않거나 설령 존재하더라도 그 커패시턴스가 매우 작을 수 있다. 또한, 제2 데이터선(DBi)과 제2 부화소 전극(PE2) 사이에는 제2 기생 커패시터(Cdp2)가 존재하는 반면, 제2 데이터선(DBi)과 제1 부화소 전극(PE1) 사이에는 기생 커패시터가 존재하지 않거나 설령 존재하더라도 그 커패시턴스가 매우 작을 수 있다.
여기서, 제1 기생 커패시터(Cdp1)는 제2 부화소 전극(PE2), 제1 데이터선(DAi) 및 이들 사이에 개재된 유전 물질로 이루어지는 반면, 제2 기생 커패시터(Cdp2)는 제2 부화소 전극(PE2), 제2 데이터선(DBi) 및 이들 사이에 개재된 유전 물질로 이루어질 수 있다.
제1 기생 커패시터(Cdp1)는 제1 데이터선(DAi)에 인가되는 전압이 변하는 경우, 구체적으로 제1 및 제2 스위칭 소자(T1, T2)가 오프되고 제1 데이터선(DAi)에 인가되는 제1 데이터 전압의 극성이 변하는 경우, 커플링(coupling) 현상에 의해 제2 부화소 전극(PE2)에 충전된 데이터 전압(또는 전하량)을 변화시킬 수 있다. 예를 들어, 제1 데이터선(DAi)에 인가되는 제1 데이터 전압이 정극성에서 부극성으로 변하는 경우 제2 부화소 전극(PE2)에 충전된 데이터 전압은 낮아질 수 있으며, 제1 데이터 전압이 부극성에서 정극성으로 변하는 경우 제2 부화소 전극(PE2)에 충전된 데이터 전압은 높아질 수 있다.
여기서, 제1 데이터선(DAi)에 인가되는 제1 데이터 전압의 변화량을 ΔV1이라고 하고, 제1 기생 커패시터(Cdp1) 및 제1 스토리지 커패시터(Cst1)의 커패시턴스 각각 Ccdp1, Ccst1라고 할 경우, 제1 데이터선(DAi)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp1)은 하기 수학식 1과 같다.
Figure 112008088962410-PAT00001
반면, 제2 기생 커패시터(Cdp2)는 제2 데이터선(DBi)의 전압이 변하는 경우, 구체적으로, 제1 및 제2 스위칭 소자(T1, T2)가 오프되고 제2 데이터선(DBi)에 인가되는 제2 데이터 전압의 극성이 변하는 경우, 커플링 현상에 의해 제2 부화소 전극(PE2)에 충전된 데이터 전압을 변화시킬 수 있다. 예를 들어, 제2 데이터선(DBi)에 인가되는 제2 데이터 전압이 부극성에서 정극성으로 변하는 경우 제2 부화소 전극(PE2)에 충전된 데이터 전압은 높아질 수 있으며, 제2 데이터 전압이 정극성에서 부극성으로 변하는 경우 제2 부화소 전극(PE2)에 충전된 데이터 전압은 낮아질 수 있다.
여기서, 제2 데이터선(DBi)에 인가되는 제2 데이터 전압의 변화량을 ΔV2이라고 하고, 제2 기생 커패시터(Cdp2) 및 제2 스토리지 커패시터(Cst2)의 커패시턴스 각각 Ccdp2, Ccst2라고 할 경우, 제2 데이터선(DBi)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp2)은 하기 수학식 2와 같다.
Figure 112008088962410-PAT00002
따라서, 제1 및 제2 데이터선(DAi, DBi)에 인가되는 데이터 전압이 달라짐에 따라 제1 및 제2 기생 커패시터(Cdp1, Cdp2)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔV)을 정리하면 하기 수학식 3과 같다.
Figure 112008088962410-PAT00003
수학식 3에서 제1 및 제2 스토리지 커패시터(Cst1, Cst2)의 커패시턴스가 일정할 경우, 제2 부화소 전극(PE2)의 전압 변화량(ΔV)은 제1 및 제2 기생 커패시터(Cdp1, Cdp2)의 커패시턴스와 제1 및 제2 데이터선(DAi, DBi)에 각각 인가되는 제1 및 제2 데이터 전압의 변화량(ΔV1, ΔV2)에 따라 변할 수 있다. 그런데, 본 발명의 실시예들에서 제1 및 제2 데이터선(DAi, DBi)에 각각 인가되는 제1 및 제2 데이터 전압은 극성만 다를뿐, 각 데이터 전압의 절대값은 동일할 수 있다. 즉, 제1 데이터선(DAi)에 인가되는 제1 데이터 전압의 극성이 변함에 따른 제1 데이터 전압의 변화량(ΔV1)은 제2 데이터선(DBi)에 인가되는 제2 데이터 전압의 극성이 변함에 따른 제2 데이터 전압의 변화량(ΔV2)과 동일할 수 있다. 뿐만 아니라, 본 발명의 실시예들에서 제1 데이터선(DAi)과 제2 부화소 전극(PE2) 사이의 제1 기생 커패시터(Cdp1)의 커패시턴스는 제2 데이터선(DBi)과 제2 부화소 전극(PE2) 사이의 제2 기생 커패시터(Cdp2)의 커패시턴스와 실질적으로 동일할 수 있다.
이에 의해, 제1 데이터선(DAi)과 제2 부화소 전극(PE2) 사이의 제1 기생 커패시터(Cdp1)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp1)은 제2 데이터선(DBi)과 제2 부화소 전극(PE2) 사이의 제2 기생 커패시터(Cdp2)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp2)과 극성만 다를뿐 실질적으로 동일할 수 있다. 따라서, 본 발명의 실시예들에서 제1 및 제2 데이터선(DAi, DBi)에 인가되는 제1 및 제2 데이터 전압의 극성이 변하더라도, 제2 부화소 전극(PE2)의 데이터 전압은 실질적으로 변하지 않을 수 있다.
또한, 제1 부화소 전극(PE1)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 기생 커패시터가 존재하지 않거나, 설령 존재하더라도 그 커패시턴스가 매우 작으므로, 제1 및 제2 데이터선(DAi, DBi)에 인가되는 제1 및 제2 데이터 전압()의 극성이 변하더라도, 제1 부화소 전극(PE1)의 데이터 전압은 실질적으로 변하지 않을 수 있다.
따라서, 본 발명의 실시예들에 따른 표시 패널은 제1 및 제2 데이터선(DAi, DBi)에 인가되는 데이터 전압의 극성이 변하더라도, 제1 및 제2 부화소 전극(PE1, PE2) 사이에 충전된 화소 전압(Vdata)이 실질적으로 변하지 않을 수 있다.
도 3을 참조하여 구체적으로 설명하면, 게이트선(Gj)에 게이트 온 전압이 인가된 경우, 제1 및 제2 데이터선(DAi, DBi)으로부터 제1 및 제2 부화소 전극(PE1, PE2)에 각각 7V, -7V의 데이터 전압이 전달될 수 있다. 즉, 제1 및 제2 부화소 전극(PE1, PE2) 사이에는 14V의 화소 전압이 인가될 수 있다.
그리고, 게이트선(Gj)에 게이트 오프 전압이 인가되고, 표시 장치가 컬 럼(column) 반전 또는 도트(dot) 반전을 함에 따라 제1 및 제2 데이터선(DAi, DBi)에 각각 -7V, 7V의 데이터 전압이 전달되더라도 제1 및 제2 부화소 전극(PE1, PE2) 사이에 충전된 화소 전압은 실질적으로 변하지 않을 수 있다. 구체적으로, 제1 부화소 전극(PE1)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 별도의 기생 커패시터가 존재하지 않거나 설령 존재하더라도 그 커패시턴스가 매우 작으므로, 제1 및 제2 데이터선(DAi, DBi)에 인가된 데이터 전압에 의해 제1 부화소 전극(PE1)이 영향을 받지 않을 수 있다.
또한, 제2 부화소 전극(PE2)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 제1 및 제2 기생 커패시터(Cdp1, Cdp2)가 존재할지라도 앞에서 설명한 바와 같이, 제1 기생 커패시터(Cdp1)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp1)과 제2 기생 커패시터(Cdp2)에 의한 제2 부화소 전극(PE2)의 전압 변화량(ΔVcdp2)은 극성만 다를뿐 실질적으로 동일할 수 있다. 즉, 제1 및 제2 데이터선(DAi, DBi)에 인가된 데이터 전압에 의해 제2 부화소 전극(PE2)이 실질적으로 영향을 받지 않을 수 있다.
따라서, 본 발명의 실시예들에 따른 표시 패널은 제1 및 제2 스위칭 소자(T1, T2)가 오프된 이후, 제1 및 제2 데이터선(DAi, DBi)에 인가되는 데이터 전압의 극성이 변하더라도 제1 및 제2 부화소 전극(PE1, PE2) 사이에 충전된 화소 전압이 실질적으로 변하지 않으므로, 화질이 향상될 수 있다.
이하 도 4 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 표시 패널을 설명한다. 도 4는 본 발명의 일 실시예에 따른 표시 패널의 하부 표시판의 배치도 이다. 도 5은 도 4의 Ⅴ- Ⅴ'을 따라 절단된 단면도이다. 도 6a는 제1 및 제2 데이터선과 제1 부화소 전극의 배치를 구체적으로 설명하는 도면이며, 도 6b 제1 및 제2 데이터선과 제2 부화소 전극의 배치를 구체적으로 설명하는 도면이다. 도 7은 도 4의 변형 실시예를 설명하는 도면이다.
본 실시예에 따른 표시 패널은 박막 트랜지스터 어레이(thin film transistor array)가 형성된 하부 표시판, 이에 대향하는 상부 표시판, 및 이들 사이에 개재된 액정층을 포함한다.
먼저 도 4 및 도 5를 참조하여 하부 표시판을 설명하면, 투명한 유리 등으로 이루어진 절연 기판(510) 위에 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하는 게이트선(Gj)이 형성되어 있다. 게이트선(Gj)은 하나의 화소에 대하여 하나씩 할당되어 있다. 그리고, 게이트선(Gj)에는 돌출한 제1 및 제2 게이트 전극(540a, 540b)이 형성되어 있다. 제1 게이트 전극(540a)은 제1 데이터선(DAi)과의 교차 영역에 형성되고, 제2 게이트 전극(540b)은 제2 데이터선(DBi)과의 교차 영역에 형성된다. 이러한 게이트선(Gj)과 제1 및 제2 게이트 전극(540a, 540b)을 게이트 배선이라 한다.
또한 절연 기판 위에는 화소 영역을 가로질러 게이트선(Gj)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지선(storage line)(SL)이 형성되어 있다. 스토리지선(SL)은 제1 및 제2 부화소 전극(610_1, 620_1)과 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 커패시터(storage capacitor)를 형성한다. 여기서, 스토리지선(SL)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 배선과 스토리지선(SL)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선과 스토리지선(SL)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 게이트 배선과 스토리지선(SL)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선과 스토리지선(SL)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트선(Gj) 및 스토리지선(SL) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(530)이 형성되어 있다.
게이트 절연막(530) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 제1 및 제2 반도체층(540a, 540b)이 형성되어 있다. 제1 반도체층(540a)은 제1 게이트 전극(540a)과 중첩되고, 제2 반도체층(540b)은 제2 게이트 전극(540b)과 중첩된다. 각 반도체층(540a, 540b)은 섬 형(island shape), 선형(line shape) 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형으로 형성될 수 있다.
각 반도체층(540a, 540b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(ohmic contact layer)(예, 555a, 556a)이 형성되어 있다. 오믹 콘택층(555a, 556a)은 쌍(pair)을 이루어 반도체층(예, 640a) 위에 위치한다.
오믹 콘택층(555a, 556a) 및 게이트 절연막(530) 위에는 한 쌍의 제1 및 제2 데이터선(DAi, DBi), 상기 제1 데이터선(DAi)에 대응하는 제1 드레인 전극(566a)과 상기 제2 데이터선(DBi)에 대응하는 제2 드레인 전극(566b)이 형성되어 있다.
제1 및 제2 데이터선(DAi, DBi)은 주로 세로 방향으로 뻗어 게이트선(Gj) 및 스토리지선(SL)과 교차하며 데이터 전압을 전달한다. 제1 데이터선(DAi)에는 제1 드레인 전극(566a)을 향하여 각각 뻗은 제1 소스 전극(565a)이 형성되어 있다. 제2 데이터선(DBi)에는 제2 드레인 전극(566b)을 향하여 각각 뻗은 제2 소스 전극(565b)이 형성되어 있다. 도 4에 도시된 바와 같이, 하나의 화소가 제1 및 제2 부화소 전극(610_1, 620_1)으로 구성되는 경우, 제1 및 제2 데이터선(DAi, DBi)은 제1 및 제2 부화소 전극(610_1, 620_1)에 각각 극성이 다른 데이터 전압을 전달한다. 구체적으로, 제1 및 제2 데이터선(DAi, DBi)은 제1 및 제2 부화소 전극(610_1, 620_1)에 서로 절대값은 동일하나 극성이 다른 제1 및 제2 데이터 전압을 각각 전달할 수 있다.
이러한 제1 및 제2 데이터선(DAi, DBi), 제1 및 제2 소스 전극(565a, 565b), 제1 및 제2 드레인 전극(566a, 566b)을 데이터 배선이라고 한다.
데이터 배선은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
제1 및 제2 소스 전극(565a, 565b)은 각각 반도체층(540a, 540b)과 적어도 일부분이 중첩되고, 제1 및 제2 드레인 전극(566a, 566b)은 각각 게이트 전극(526a, 526b)을 중심으로 제1 및 제2 소스 전극(565a, 565b)과 대향하며 반도체층(540a, 540b)과 적어도 일부분이 중첩된다. 여기서, 앞서 언급한 오믹 콘택층은 그 하부의 반도체층(540a, 540b)과, 그 상부의 제1 및 제2 소스 전극(565a, 565b)과 제1 및 제2 드레인 전극(566a, 566b) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선과 노출된 반도체층(540a, 540b) 위에는 보호막(passivation layer)(570)이 형성되어 있다. 보호막(570)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 또한, 보호막(570)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(540a, 540b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 나아가 보호막으로는 적색, 녹색 또는 청색의 컬러필터층이 사용될 수도 있다.
보호막(570) 상에는 제1 및 제2 콘택홀(576a, 576b)을 통하여 각각 제1 및 제2 드레인 전극(566a, 566b)과 전기적으로 연결된 제1 및 제2 부화소 전극(610_1, 620_1)이 형성되어 있다. 여기서, 제1 및 제2 부화소 전극(610_1, 620_1)은 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다. 이러한 제1 및 제2 부화소 전극(610_1, 620_1)은 한 화소에 대한 화소 전극을 구성한다.
한편 도 2 및 도 4를 참조하면, 액정 커패시터(Clc)는 제1 부화소 전극(610_1)과 제2 부화소 전극(620_1)을 양 단자로 하고, 제1 및 제2 스위칭 소자(T1, T2)가 턴 오프된 후에도 액정 커패시터(Clc1)의 전하 보존 능력을 향상시키기 위하여 제1 및 제2 스토리지 커패시터(Cst1, Cst2)가 형성될 수 있다. 이 때, 제1 스토리지 커패시터(Cst1)는 스토리지선(SL)을 제1 부화소 전극(610_1) 또는 이에 연결되어 있는 제1 드레인 전극(566a)에 중첩시킴으로써 형성되고, 제2 스토리지 커패시터(Cst2)는 스토리지선(SL)을 제2 부화소 전극(620_1) 또는 이에 연결되어 있는 제2 드레인 전극(566b)에 중첩시킴으로써 형성될 수 있다.
제1 및 제2 부화소 전극(610_1, 620_1)은 각각 제1 및 제2 콘택홀(576a, 576b)을 통하여 제1 및 제2 드레인 전극(566a, 566b)과 물리적·전기적으로 연결되어 제1 및 제2 드레인 전극(566a, 566b)으로부터 데이터 전압을 인가 받는다. 제1 부화소 전극(610_1)에는 제1 데이터선(DAi)으로부터 제1 데이터 전압이 인가되고, 제2 부화소 전극(620_1)에는 제2 데이터선(DBi)으로부터 제2 데이터 전압이 인가된다.
제1 데이터 전압이 인가된 제1 부화소 전극(610_1)과 제2 데이터 전압이 인가된 제2 부화소 전극(620_1) 사이에 수평 전계가 형성되어, 제1 및 제2 부화소 전극(610_1, 620_1) 상부에 위치하는 액정 분자들의 배열이 결정된다. 이러한 제1 부화소 전극(610_1)은 소정의 방향으로 나란히 뻗은 제1 스트라이프(611_1)와 이를 연결하는 제1 연결부(612_1)로 이루어져 있고, 제2 부화소 전극(620_1)은 제1 스트라이프(611_1)와 평행한 제2 스트라이프(621_1)와 이를 연결하는 제2 연결부(622_1)로 이루어져 있다. 즉, 제1 부화소 전극(610_1) 및 제2 부화소 전극(620_1)은 소정의 간극(gap)을 사이에 두고 서로 맞물려 있으며 서로 전기적으로 분리될 수 있다.
특히, 본 발명의 일 실시예에서 제2 부화소 전극(620_1)은 제1 및 제2 데이터선(DAi, DBi)과 제1 및 제2 데이터선(DAi, DBi)을 따라 중첩된다. 구체적으로, 제2 부화소 전극(620_1)은 제2 데이터선(DBi), 전단 게이트선(미도시) 및 제1 데이터선(DAi)을 따라 형성되어, 도 6a에 도시된 바와 같이 제1 및 제2 데이터선(DAi, DBi)과 중첩될 수 있다.
도면에서는 제2 부화소 전극(620_1)과 제1 및 제2 데이터선(DAi, DBi)이 완전히(fully) 중첩하는 것으로 도시하였으나 이에 한정하는 것은 아니다. 예를 들어, 본 발명의 변형된 실시예에서 제2 부화소 전극(620_2)과 제1 및 제2 데이터선(DAi, DBi)은 도 7에 도시된 바와 같이 일부(partially) 중첩할 수도 있다. 도 7 의 변형된 실시예에서 제1 및 제2 부화소 전극(610_2, 620_2)은 제2 부화소(620_2)가 제1 및 제2 데이터선(DAi, DBi)과 일부 중첩한 것을 제외하고는 도 4의 제1 및 제2 부화소 전극(610_1, 620_1)과 실질적으로 동일할 수 있다.
이에 의해, 제2 부화소 전극(620_1)과 제1 데이터선(DAi) 사이에는 도 2에 도시된 바와 같이 제1 기생 커패시터(Cdp1)가 존재할 수 있으며, 제2 부화소 전극(620_1)과 제2 데이터선(DBi) 사이에는 제2 기생 커패시터(Cdp2)가 존재할 수 있다.
여기서, 제2 부화소 전극(620_1)과 제1 데이터선(DAi) 간의 중첩 면적은 제2 부화소 전극(620_1)과 제2 데이터선(DBi) 간의 중첩 면적과 실질적으로 동일할 수 있다. 즉, 제1 기생 커패시터(Cdp1)의 커패시턴스와 제2 기생 커패시터(Cdp2)의 커패시턴스가 실질적으로 동일할 수 있도록, 제2 부화소 전극(620_1)과 제1 데이터선(DAi) 간의 중첩 면적과 제2 부화소 전극(620_1)과 제2 데이터선(DBi) 간의 중첩 면적은 실질적으로 동일할 수 있다.
반면에, 제1 부화소 전극(610_1)은 도 6b에 도시된 바와 같이 제1 및 제2 데이터선(DAi, DBi)으로부터 이격되어 형성된다. 구체적으로, 제1 부화소 전극(610_1)은 제1 및 제2 데이터선(DAi, DBi)과 중첩되어 형성된 제2 부화소 전극(620_1)으로부터 소정의 간극을 사이에 두고 형성되어, 제1 및 제2 데이터선(DAi, DBi)으로부터 이격되어 형성될 수 있다. 이에 의해, 제2 부화소 전극(620_1)과 달리 제1 부화소 전극(610_1)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 기생 커패시터가 존재하지 않거나, 설령 존재하더라도 그 커패시턴스가 매우 작을 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 패널은 제1 및 제2 데이터선(DAi, DBi)에 인가되는 제1 및 제2 데이터 전압의 극성이 변하더라도, 제1 및 제2 부화소 전극(610_1, 620_1)의 데이터 전압은 실질적으로 변하지 않을 수 있다. 이에 의해 본 발명의 일 실시예에 따른 표시 패널은 화질 불량이 감소된 영상을 제공할 수 있다.
뿐만 아니라, 본 발명의 일 실시예에 따른 표시 패널에서는 제1 및 제2 부화소 전극(610_1, 620_1)으로 구성되는 화소 전극(특히, 제2 부화소 전극)이 제1 및 제2 데이터선(DAi, DBi)에 중첩되어 형성되므로, 표시 패널의 개구율이 향상될 수 있다.
이와 같은 제1 및 제2 부화소 전극(610_1, 620_1)과 보호막(570) 위에는 액정층을 배향할 수 있는 배향막(미도시)이 도포될 수 있다.
이하 상부 표시판에 대하여 설명한다. 상부 표시판(미도시)은 앞서 설명한 하부 표시판과 대향하도록 배치되며, 절연기판(미도시), 블랙 매트릭스(미도시), 컬러필터(미도시) 등으로 이루어질 수 있다.
구체적으로, 투명한 유리 등으로 이루어진 절연 기판 위에 빛샘을 방지하고 화소 영역을 정의하는 블랙 매트릭스가 형성되어 있다. 블랙 매트릭스는 게이트선(Gj)과 제1 및 제2 데이터선(DAi, DBi)에 대응하는 부분과 스위칭 소자들에 대응하는 부분에 형성될 수 있다. 블랙 매트릭스는 크롬, 크롬 산화물 등의 금속(금속 산화물), 또는 유기 블랙 레지스트 등으로 이루어질 수 있다. 블랙 매트릭스 사이 의 화소 영역에는 적색, 녹색, 청색의 컬러필터(미도시)가 순차적으로 배열될 수 있다.
이러한 컬러필터 위에는 이들의 단차를 평탄화 하기 위한 오버코트층(overcoat layer)이 형성될 수 있고, 오버코트층 위에는 액정 분자들을 배향하는 배향막(미도시)이 도포될 수 있다.
이와 같은 구조의 하부 표시판과 상부 표시판 사이에 액정층이 개재되는데, 액정층에 포함되어 있는 액정 분자는 초기 배향이 하부 표시판 및 상부 표시판에 수평한 방향으로 배향되어 있고, 양의 유전율 이방성을 가진다. 따라서 부화소 전극들 사이에서 수평 전계가 형성되는 경우 액정 분자의 장축이 이러한 전계 방향에 나란하도록 액정 분자가 배향된다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 하부 표시판의 배치도이다. 설명의 편의상, 본 발명의 일 실시예의 도면(도 4 내지 도 7)에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.
도 4 및 도 8을 참고하면, 본 발명의 다른 실시예에 따른 표시 패널은 제2 부화소 전극(620_3)과 제1 및 제2 데이터선(DAi, DBi)과 중첩하지 않는 것을 제외하고는 본 발명의 일 실시예와 실질적으로 동일할 수 있다.
구체적으로, 본 발명의 다른 실시예에 따른 표시 패널에서 제2 부화소 전극(620_3)은 제2 데이터선(DBi), 전단 게이트선(미도시) 및 제1 데이터선(DAi)을 따라 형성되되, 제1 및 제2 데이터선(DAi, DBi)과는 중첩되지 않는다. 즉, 제2 부 화소 전극(620_3)은 도 8에 도시된 바와 같이 제1 및 제2 데이터선(DAi, DBi)에 인접하여 형성될 수 있다.
여기서, 제2 부화소 전극(620_3), 제1 데이터선(DAi) 및 이들 사이에 개재된 유전 물질에 의해 제1 기생 커패시터가 형성되며, 제2 부화소 전극(620_3), 제2 데이터선(DBi) 및 이들 사이에 개재된 유전 물질에 의해 제2 기생 커패시터가 형성될 수 있다. 도 8의 실시예에서 형성된 제1 및 제2 기생 커패시터의 커패시턴스는 제2 부화소 전극(620_3)과 제1 및 제2 데이터선(DAi, DBi)이 중첩되지 않으므로, 도 4의 실시예에서의 제1 및 제2 기생 커패시터의 커패시턴스보다는 작을 수 있다.
또한, 제1 부화소 전극(610_3)은 제1 및 제2 데이터선(DAi, DBi)으로부터 이격되어, 제1 부화소 전극(610_3)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 기생 커패시터가 존재하지 않거나 설령 존재하더라도 기생 커패시터의 커패시턴스는 매우 작을 수 있다.
이에 의해, 도 8의 실시예는 도 4의 실시예와 동일하게 제1 및 제2 데이터선(DAi, DBi)에 인가되는 제1 및 제2 데이터 전압의 극성이 변하더라도, 제1 및 제2 부화소 전극(610_3, 620_3) 사이에 충전된 화소 전압은 실질적으로 변하지 않을 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 패널의 하부 표시판의 배치도이다. 설명의 편의상, 본 발명의 일 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하며, 이하 차이점을 위주로 설명한다.
도 4 및 도 9를 참고하면, 본 발명의 또 다른 실시예에 따른 표시 패널은 제1 및 제2 데이터선(DAi, DBi)이 절곡부(562a, 562b, 563a, 563b)를 포함하는 것을 제외하고는 본 발명의 일 실시예에와 실질적으로 동일할 수 있다.
구체적으로, 제1 및 제2 데이터선(DAi, DBi)은 세로 방향으로 뻗어 형성되지 않으며, 적어도 하나의 절곡부(562a, 562b, 563a, 563b)를 포함한다. 구체적으로, 제1 및 제2 데이터선(DAi, DBi)은 제1 방향에서 제2 방향으로 절곡되는 제1 절곡부(562a, 562b) 및 제2 방향에서 제1 방향으로 절곡되는 제2 절곡부(563a, 563b)를 포함할 수 있다.
제1 및 제2 부화소 전극(610_4, 620_4)은 소정의 간극을 사이에 두고 서로 맞물려 있으며, 제1 및 제2 데이터선(DAi, DBi)으로부터 전달받은 데이터 전압을 이용하여 수평 전계를 형성한다. 이러한, 제1 부화소 전극(610_4)은 소정의 방향으로 나란히 뻗은 제1 스트라이프(611_4)와 이를 연결하는 제1 연결부(612_4)로 이루어져 있고, 제2 부화소 전극(620_4)은 제1 스트라이프(611_4)와 평행한 제2 스트라이프(621_4)와 이를 연결하는 제2 연결부(622_4)로 이루어져 있다.
특히, 제2 부화소 전극(620_4)은 전단 게이트선(미도시)과 절곡부(562a, 562b, 563a, 563b)를 가지는 제1 및 제2 데이터선(DAi, DBi)을 따라 형성될 수 있다. 도면에서는 제2 부화소 전극(620_4)이 제1 및 제2 데이터선(DAi, DBi)과 완전히 중첩하는 것으로 도시하였으나, 이에 한정하는 것은 아니다. 예를 들어, 본 발명의 또 다른 실시예에서 제2 부화소 전극(620_4)은 제1 및 제2 데이터선(DAi, DBi)과 일부 중첩할 수도 있으며, 제1 및 제2 데이터선(DAi, DBi)과 중첩하지 않고 인접하여 배치될 수도 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 패널의 하부 표시판을 설명하는 도면이다. 설명의 편의상, 본 발명의 일 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하며, 이하 차이점을 위주로 설명한다. 또한, 설명의 편의상 제1 및 제2 데이터선과 제1 및 제2 부화소 전극 위주로 도시하였으며, 스위칭 소자는 간략히 도시하였다.
도 10을 참고하면, 본 발명의 다른 실시예에 따른 표시 패널은 제1 화소(PX1) 및 상기 제1 화소(PX1)에 게이트선 방향(예, 가로 방향)으로 인접한 제2 화소(PX2)를 포함한다. 각 화소(PX1, PX2)는 제1 및 제2 데이터선(DAi, DBi, Dai+1, DBi+1), 제1 및 제2 부화소 전극(PE11, PE12, PE21, PE22), 제1 및 제2 스위칭 소자(T11, T12, T21, T22) 및 게이트선(Gj)을 포함한다.
제1 데이터선(DAi, DAi+1)은 제1 데이터 전압을 인가받으며, 상기 제1 데이터 전압의 극성은 제1 데이터선(DAi, DAi+1)마다 정극성과 부극성이 교대로 반복된다. 반면에, 제2 데이터선(DBi, DBi+1)은 제2 데이터 전압을 인가받으며, 상기 제2 데이터 전압의 극성은 제2 데이터선(DBi, DBi+1)마다 부극성과 정극성이 교대로 반복된다. 또한, 각 화소(PX)의 제1 데이터선(DAi, DAi+1)에 인가된 제1 데이터 전압의 극성과 제2 데이터선(DBi, DBi+1)에 인가된 제2 데이터 전압의 극성은 서로 상이할 수 있다.
예를 들어, 제1 화소(PX1)에 포함된 제1 데이터선(DAi)에 정극성의 제1 데이터 전압이 인가되고 제2 데이터선(DBi)에는 부극성의 제2 데이터 전압이 인가되는 경우, 인접한 제2 화소(PX2)에 포함된 제1 데이터선(DAi+1)에는 부극성의 제1 데이터 전압이 인가되고 제2 데이터선(DBi+1)에는 정극성의 제2 데이터 전압이 인가될 수 있다. 유사하게, 제1 화소(PX1)에 포함된 제1 데이터선(DAi)에 부극성의 제1 데이터 전압이 인가되고 제2 데이터선(DBi)에는 정극성의 제2 데이터 전압이 인가되는 경우, 인접한 제2 화소(PX2)에 포함된 제1 데이터선(DAi+1)에는 정극성의 제1 데이터 전압이 인가되고 제2 데이터선(DBi+1)에는 부극성의 제2 데이터 전압이 인가될 수 있다.
이에 의해, 인접한 데이터선(예, DBi, DAi+1)에는 동일한 극성의 데이터 전압이 인가되므로, 인접한 데이터선(DBi, DAi+1)들은 커플링에 의한 영향이 감소될 수 있다.
제1 화소(PX1)는 제1 및 제2 부화소 전극(PE11, PE12)을 포함하며, 상기 제1 및 제2 부화소 전극(PE11, PE12)은 소정의 간극을 사이에 두고 서로 맞물려 있으며, 제1 및 제2 데이터선(DAi, DBi)으로부터 전달받은 데이터 전압을 이용하여 수평 전계를 형성한다. 구체적으로, 제1 부화소 전극(PE11)은 제1 스위칭 소자(T11)를 통하여 제1 데이터선(DAi)과 연결되며 제2 부화소 전극(PE12)은 제2 스위칭 소자(T12)를 통하여 제2 데이터선(DBi)과 연결되어, 제1 및 제2 데이터선(DAi, DBi)로부터 전달받은 데이터 전압을 이용하여 수평 전계를 형성할 수 있다.
이러한, 제1 부화소 전극(PE11)은 소정의 방향으로 나란히 뻗은 제1 스트라이프와 이를 연결하는 제1 연결부로 이루어져 있고, 제2 부화소 전극(PE12)은 제1 스트라이프와 평행한 제2 스트라이프와 이를 연결하는 제2 연결부로 이루어져 있다
특히, 제2 부화소 전극(PE12)은 제1 및 제2 데이터선(DAi, DBi)과 제1 및 제2 데이터선(DAi, DBi)을 따라 중첩된다. 구체적으로, 2 부화소 전극(PE12)은 제2 데이터선(DBi), 전단 게이트선(미도시) 및 제1 데이터선(DAi)을 따라 형성되어, 도 10에 도시된 바와 같이 제1 및 제2 데이터선(DAi, DBi)과 중첩될 수 있다. 반면에, 제1 부화소 전극(PE11)은 제2 부화소 전극(PE12)과 달리 제1 및 제2 데이터선(DAi, DBi)으로부터 이격되어 형성될 수 있다.
이에 의해, 앞에서 설명한 바와 같이 제1 부화소 전극(PE11)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 별도의 기생 커패시터가 존재하지 않거나, 설령 존재하더라도 그 커패시턴스가 매우 작으므로, 제1 및 제2 데이터선(DAi, DBi)에 인가된 데이터 전압에 의해 제1 부화소 전극(PE11)이 영향을 받지 않을 수 있다. 또한, 제2 부화소 전극(PE12)과 제1 및 제2 데이터선(DAi, DBi) 사이에는 제1 및 제2 기생 커패시터가 존재할지라도, 제1 기생 커패시터에 의한 제2 부화소 전극(PE2)의 전압 변화량과 제2 기생 커패시터에 의한 제2 부화소 전극(PE2)의 전압 변화량은 극성만 다를뿐 실질적으로 동일할 수 있다. 즉, 제1 및 제2 데이터선(DAi, DBi)에 인가된 데이터 전압에 의해 제2 부화소 전극(PE2)이 실질적으로 영향을 받지 않을 수 있다.
제2 화소(PX2)는 제1 및 제2 부화소 전극(PE21, PE22)을 포함하며, 상기 제1 및 제2 부화소 전극(PE21, PE22)은 소정의 간극을 사이에 두고 서로 맞물려 있으며, 제1 및 제2 데이터선(DAi+1, DBi+1)으로부터 전달받은 데이터 전압을 이용하여 수평 전계를 형성한다. 여기서, 제1 및 제2 부화소 전극(PE21, PE22)은 상기 제1 화소(PX1)에서의 제1 및 제2 부화소 전극(PE11, PE12)과 실질적으로 동일할 수 있다. 즉, 제1 부화소 전극(PE21)은 제1 및 제2 데이터선(DAi+1, DBi+1)으로부터 이격되어 형성되는 반면, 제2 부화소 전극(PE22)은 제1 및 제2 데이터선(DAi+1, DBi+1)과 중첩되어 형성될 수 있다.
하지만, 제2 화소(PX2)의 제1 부화소 전극(PE21)은 제1 화소(PX1)의 제1 부화소 전극(PE11)과 달리 제2 스위칭 소자(T22)를 통하여 제2 데이터선(DBi+1)과 연결될 수 있으며, 제2 부화소 전극(PE22)은 제1 화소(PX1)의 제2 부화소 전극(PE12)과 달리 제1 스위칭 소자(T21)를 통하여 제1 데이터선(DAi)과 연결될 수 있다.
이에 의해, 제1 화소(PX1)의 제1 부화소 전극(PE11)에 정극성의 데이터 전압이 인가되고 제2 부화소 전극(PE12)에 부극성의 데이터 전압이 인가되는 경우, 제2 화소(PX2)의 제2 부화소 전극(PE22)에는 정극성의 데이터 전압이 인가되고 제1 부화소 전극(PE21)에는 부극성의 데이터 전압이 인가될 수 있다. 즉, 서로 인접한 제1 및 제2 화소(PX1, PX2)에서 제1 및 제2 데이터선(DAi, DBi. DAi+1, DBi+1)에 중첩되어 형성된 제2 부화소 전극(PE12, PE22)에 동일한 극성의 데이터 전압이 인가될 수 있다. 따라서, 제2 부화소 전극(PE12, PE22)이 제1 및 제2 데이터선(DAi, DBi, DAi+1, DBi+1)에 중첩되어, 제1 화소(PX1)의 제2 부화소 전극(PE12)과 제2 화소(PX2)의 제2 부화소 전극(PE22)이 인접하여 형성될 지라도, 제1 화소(PX1)의 제2 부화소 전극(PE12)과 제2 화소(PX2)의 제2 부화소 전극(PE22) 사이의 커플링에 의한 영향이 감소될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 설명하는 블록도이다.
도 2는 도 1의 표시 패널을 구성하는 한 화소를 나타내는 등가 회로도이다.
도 3은 제1 및 제2 데이터선에 인가되는 데이터 전압의 극성에 따른 제1 및 제2 부화소 전극의 전압 변화를 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 하부 표시판의 배치도이다.
도 5은 도 4의 Ⅴ- Ⅴ'을 따라 절단된 단면도이다.
도 6a는 제1 및 제2 데이터선과 제1 부화소 전극의 배치를 구체적으로 설명하는 도면이며, 도 6b 제1 및 제2 데이터선과 제2 부화소 전극의 배치를 구체적으로 설명하는 도면이다.
도 7은 도 4의 변형 실시예를 설명하는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 패널의 하부 표시판의 배치도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 패널의 하부 표시판의 배치도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 패널의 하부 표시판을 설명하는 도면이다.
(도면의 주요부분에 대한 부호의 설명)
430: 표시 패널 440: 게이트 구동부
450: 데이터 구동부 460: 신호 제어부
480: 계조 전압 생성부 DAi, DBi: 데이터선
Gj: 게이트선 SL: 스토리지선

Claims (24)

  1. 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극;
    상기 제1 부화소 전극에 제1 데이터 전압을 전달하는 제1 데이터선; 및
    상기 제2 부화소 전극에 제2 데이터 전압을 전달하는 제2 데이터선을 포함하되,
    상기 제2 부화소 전극은 상기 제1 및 제2 데이터선을 따라 상기 제1 및 제2 데이터선과 중첩되어 형성되는 표시 패널.
  2. 제 1항에 있어서,
    상기 제1 부화소 전극은 상기 제1 및 제2 데이터선으로부터 이격되어 형성되는 표시 패널.
  3. 제 1항에 있어서,
    상기 제1 데이터선에 인가되는 상기 제1 데이터 전압의 절대값과 상기 제2 데이터선에 인가되는 상기 제2 데이터 전압의 절대값은 동일하며,
    상기 제1 데이터 전압은 제1 극성을 가지며, 상기 제2 데이터 전압은 상기 제1 극성과는 상이한 제2 극성을 가지는 표시 패널.
  4. 제 3항에 있어서,
    상기 제1 및 제2 데이터선에 인가되는 제1 및 제2 데이터 전압의 극성이 변하는 경우,
    상기 제1 데이터선과 상기 제2 부화소 전극 사이의 제1 기생 커패시터에 의한 상기 제2 부화소 전극의 전압 변화량의 절대값은 상기 제2 데이터선과 상기 제2 부화소 전극 사이의 제2 기생 커패시터에 의한 상기 제2 부화소 전극의 전압 변화량의 절대값과 동일한 표시 패널.
  5. 제 3항에 있어서,
    상기 제1 부화소 전극과 상기 제1 데이터선을 연결하는 제1 스위칭 소자와 상기 제2 부화소 전극과 상기 제2 데이터선을 연결하는 제2 스위칭 소자를 더 포함하되,
    상기 제1 및 제2 스위칭 소자가 오프되고, 상기 제1 및 제2 데이터선에 인가되는 상기 제1 및 제2 데이터 전압의 극성이 변하는 경우,
    상기 제1 및 제2 부화소 전극 사이의 전압차는 변화가 없는 표시 패널.
  6. 제 1항에 있어서,
    상기 제2 부화소 전극과 상기 제1 데이터선 간의 중첩 면적은 상기 제2 부화소 전극과 상기 제2 데이터선 간의 중첩 면적과 동일한 표시 패널.
  7. 제 1항에 있어서,
    상기 제2 부화소 전극과 상기 제1 데이터선 사이의 제1 기생 커패시터의 커패시턴스는 상기 제2 부화소 전극과 상기 제2 데이터선 사이의 제2 기생 커패시터의 커패시턴스와 동일한 표시 패널.
  8. 제 1항에 있어서,
    상기 제1 및 제2 데이터 전압이 인가되는 액정 커패시터를 더 포함하는 표시 패널.
  9. 제 1항에 있어서,
    상기 제1 부화소 전극은 제1 스트라이프와 이를 연결하는 제1 연결부를 포함하며, 상기 제2 부화소 전극은 상기 제1 스트라이프와 평행한 제2 스프라이프와 이를 연결하는 제2 연결부를 포함하는 표시 패널.
  10. 제 9항에 있어서,
    상기 제2 연결부의 일부는 상기 제1 및 제2 데이터선을 따라 상기 제1 및 제2 데이터선과 중첩되어 형성되는 표시 패널.
  11. 제 1항에 있어서,
    상기 제2 부화소 전극은 상기 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선을 따라 부분적으로 중첩되어 형성된 표시 패널.
  12. 제 1항에 있어서,
    상기 제1 데이터선은 절곡부를 포함하며
    상기 제2 데이터선은 상기 제1 데이터 선과 평행하게 형성되는 표시 패널.
  13. 기판 상에 형성된 다수의 게이트선;
    상기 다수의 게이트선과 교차되며, 제1 데이터 전압을 전달하는 다수의 제1 데이터선;
    상기 다수의 제1 데이터선과 평행하게 형성되며, 제2 데이터 전압을 전달하는 다수의 제2 데이터선;
    상기 다수의 게이트선과 상기 제1 및 제2 데이터선에 의해 정의되는 다수의 화소로서, 상기 각 화소는 서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극을 포함하며, 상기 제2 부화소 전극은 상기 제1 및 제2 데이터선과 상기 전단 게이트선을 따라 형성되는 다수의 화소를 포함하는 표시 패널.
  14. 제 13항에 있어서,
    상기 제1 데이터선에 인가되는 제1 데이터 전압의 절대값과 상기 제2 데이터선에 인가되는 제2 데이터 전압의 절대값은 동일하며,
    상기 제1 데이터 전압은 제1 극성을 가지며, 상기 제2 데이터 전압은 상기 제1 극성과는 상이한 제2 극성을 가지는 표시 패널.
  15. 제 13항에 있어서,
    상기 제1 데이터 전압의 극성은 상기 제1 데이터선마다 제1 극성과 상기 제1 극성과 상이한 제2 극성이 교대로 반복되고,
    상기 제2 데이터 전압의 극성은 상기 제2 데이터선마다 상기 제2 극성과 상기 제1 극성이 교대로 반복되며,
    상기 각 화소의 상기 제1 데이터선에 인가된 상기 제1 데이터 전압이 상기 제1 극성일 경우, 상기 제2 데이터선에 인가되는 상기 제2 데이터 전압은 상기 제2 극성인 표시 패널.
  16. 제 15항에 있어서,
    상기 다수의 화소는 제1 화소 및 상기 제1 화소에서 상기 게이트선 방향으로 인접하여 배치되는 제2 화소를 포함하며,
    상기 제1 화소의 상기 제2 부화소 전극은 상기 제1 화소의 상기 제1 데이터 선과 연결되며,
    상기 제2 화소의 상기 제2 부화소 전극은 상기 제2 화소의 상기 제2 데이터 선과 연결되는 표시 패널.
  17. 제 13항에 있어서,
    상기 각 제2 부화소 전극과 상기 각 제1 데이터선 사이의 제1 기생 커패시터 의 커패시턴스는 상기 제2 부화소 전극과 상기 각 제2 데이터선 사이의 제2 기생 커패시터의 커패시턴스와 동일한 표시 패널.
  18. 게이트 전압을 전달하는 게이트선;
    서로 맞물려서 수평 전계를 형성하는 제1 및 제2 부화소 전극;
    상기 게이트 전압에 따라 상기 제1 부화소 전극과 제1 데이터선을 선택적으로 연결하는 제1 스위칭 소자;
    상기 게이트 전압에 따라 상기 제2 부화소 전극과 제2 데이터선을 선택적으로 연결하는 제2 스위칭 소자; 및
    상기 제1 및 제2 부화소 전극 사이에 형성되는 액정 커패시터를 포함하되,
    상기 제1 및 제2 스위칭 소자가 오프되고, 상기 제1 및 제2 데이터선에 각각 인가되는 제1 및 제2 데이터 전압의 극성이 변하는 경우, 상기 제1 및 제2 부화소 전극 사이의 전압차는 변화가 없는 표시 패널.
  19. 제 18항에 있어서,
    상기 제2 부화소 전극은 상기 제1 및 제2 데이터선에 중첩되는 표시 패널.
  20. 제 19항에 있어서,
    상기 제1 부화소 전극은 상기 제1 및 제2 데이터선으로부터 이격되어 형성된 표시 패널.
  21. 제 18항에 있어서,
    상기 제2 부화소 전극과 상기 제1 데이터선 사이의 제1 기생 커패시터의 커패시턴스는 상기 제2 부화소 전극과 상기 제2 데이터선 사이의 제2 기생 커패시터의 커패시턴스와 동일한 표시 패널.
  22. 제 18항에 있어서,
    상기 제1 부화소 전극은 제1 스트라이프와 이를 연결하는 제1 연결부를 포함하며, 상기 제2 부화소 전극은 상기 제1 스트라이프와 평행한 제2 스프라이프와 이를 연결하는 제2 연결부를 포함하는 표시 패널.
  23. 제 22항에 있어서,
    상기 제2 연결부의 일부는 상기 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선을 따라 중첩되어 형성된 표시 패널.
  24. 제 18항에 있어서,
    상기 제1 데이터선에 인가되는 상기 제1 데이터 전압의 절대값과 상기 제2 데이터선에 인가되는 상기 제2 데이터 전압의 절대값은 동일하며,
    상기 제1 데이터 전압은 제1 극성을 가지며, 상기 제2 데이터 전압은 상기 제1 극성과는 상이한 제2 극성을 가지는 표시 패널.
KR1020080133715A 2008-12-24 2008-12-24 표시 패널 KR101641538B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080133715A KR101641538B1 (ko) 2008-12-24 2008-12-24 표시 패널
US12/578,692 US8922469B2 (en) 2008-12-24 2009-10-14 Display panel with alternating sub-pixel electrodes
CN2009102538130A CN101900902A (zh) 2008-12-24 2009-12-08 显示面板
US14/538,589 US9576547B2 (en) 2008-12-24 2014-11-11 Display panel with alternating sub-pixel electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133715A KR101641538B1 (ko) 2008-12-24 2008-12-24 표시 패널

Publications (2)

Publication Number Publication Date
KR20100075099A true KR20100075099A (ko) 2010-07-02
KR101641538B1 KR101641538B1 (ko) 2016-07-22

Family

ID=42265333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133715A KR101641538B1 (ko) 2008-12-24 2008-12-24 표시 패널

Country Status (3)

Country Link
US (2) US8922469B2 (ko)
KR (1) KR101641538B1 (ko)
CN (1) CN101900902A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11360363B2 (en) 2018-01-19 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display apparatus having pixels connected to first and second wirings set to different potentials

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760479B2 (en) * 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101812176B1 (ko) * 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI472857B (zh) * 2012-04-05 2015-02-11 Innocom Tech Shenzhen Co Ltd 液晶顯示面板及其畫素電極結構
KR102007905B1 (ko) * 2013-01-03 2019-08-07 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
KR102072403B1 (ko) * 2013-12-31 2020-02-03 엘지디스플레이 주식회사 하이브리드 구동 방식 유기발광표시장치
CN107195280B (zh) * 2017-07-31 2020-12-29 京东方科技集团股份有限公司 一种像素电压补偿方法、像素电压补偿系统和显示装置
KR102435674B1 (ko) * 2017-12-06 2022-08-24 삼성디스플레이 주식회사 액정 표시 장치
KR20200127073A (ko) 2019-04-30 2020-11-10 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP2005077424A (ja) * 2003-08-29 2005-03-24 Hitachi Displays Ltd 液晶表示装置
JP2005300780A (ja) * 2004-04-08 2005-10-27 Sharp Corp 表示装置
KR20080047788A (ko) * 2006-11-27 2008-05-30 삼성전자주식회사 액정 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774855B2 (ja) 1997-04-25 2006-05-17 大林精工株式会社 液晶表示装置と製造方法．
JP3214492B2 (ja) 1999-07-19 2001-10-02 松下電器産業株式会社 液晶パネル
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP4757393B2 (ja) * 2001-03-23 2011-08-24 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP3831868B2 (ja) 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
JP3879463B2 (ja) * 2001-09-19 2007-02-14 株式会社日立製作所 液晶表示パネル，液晶表示装置、及び液晶テレビ
JP2003131636A (ja) * 2001-10-30 2003-05-09 Hitachi Ltd 液晶表示装置
JP2003302942A (ja) * 2002-04-09 2003-10-24 Hitachi Displays Ltd 画像表示装置
US7768589B2 (en) * 2003-12-18 2010-08-03 Sharp Kabushiki Kaisha Display device
KR20050068258A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치
KR100652218B1 (ko) * 2004-06-29 2006-12-01 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
TWI261712B (en) * 2004-09-30 2006-09-11 Chi Mei Optoelectronics Corp Liquid crystal display
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
KR20060106168A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 액정표시장치
KR20060131013A (ko) * 2005-06-14 2006-12-20 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR101253273B1 (ko) 2005-12-16 2013-04-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101248456B1 (ko) 2005-12-30 2013-03-28 엘지디스플레이 주식회사 멀티도메인 액정표시소자
KR101257380B1 (ko) * 2006-04-04 2013-04-23 삼성디스플레이 주식회사 표시장치
KR101245944B1 (ko) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
JP5376774B2 (ja) * 2006-07-21 2013-12-25 三星ディスプレイ株式會社 液晶表示装置
KR20080008858A (ko) 2006-07-21 2008-01-24 삼성전자주식회사 박막 트랜지스터 표시판
JP5089252B2 (ja) * 2006-08-07 2012-12-05 株式会社ジャパンディスプレイウェスト 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
KR101327795B1 (ko) * 2006-12-12 2013-11-11 삼성디스플레이 주식회사 액정표시장치
JP5117762B2 (ja) * 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP2005077424A (ja) * 2003-08-29 2005-03-24 Hitachi Displays Ltd 液晶表示装置
JP2005300780A (ja) * 2004-04-08 2005-10-27 Sharp Corp 表示装置
KR20080047788A (ko) * 2006-11-27 2008-05-30 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11360363B2 (en) 2018-01-19 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display apparatus having pixels connected to first and second wirings set to different potentials
US11815775B2 (en) 2018-01-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Display apparatus having pixels connected to first and second wirings set to different potentials

Also Published As

Publication number Publication date
US9576547B2 (en) 2017-02-21
KR101641538B1 (ko) 2016-07-22
US8922469B2 (en) 2014-12-30
US20100156874A1 (en) 2010-06-24
US20150061987A1 (en) 2015-03-05
CN101900902A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
JP5111808B2 (ja) 薄膜トランジスタ表示板
KR101160839B1 (ko) 액정 표시 장치
JP5078483B2 (ja) 液晶表示装置
KR101641538B1 (ko) 표시 패널
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101152135B1 (ko) 액정 표시 장치 및 그 구동 방법
US8339534B2 (en) Display device
US20080024406A1 (en) Liquid Crystal Display
KR20120021537A (ko) 액정 표시 장치
KR20080009889A (ko) 액정 표시 장치
US8711302B2 (en) Liquid crystal display
US7894030B2 (en) Liquid crystal display and method havng three pixel electrodes adjacent each other in a column direction connected with three respective gate lines that are commonly connected and three data lines, two of which are overlapped by all three pixel electrodes
KR101080356B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
KR20090033998A (ko) 표시 기판 및 이를 갖는 액정 표시 장치
KR101272333B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20090131190A (ko) 표시 패널
KR20070060660A (ko) 액정 표시 장치
KR20080051852A (ko) 액정 표시 장치
KR20080054030A (ko) 액정 표시 장치
KR20060116908A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right