KR20100074083A

KR20100074083A - 점착 시트 및 그것을 사용한 반도체 장치의 제조 방법

Info

Publication number: KR20100074083A
Application number: KR1020097007261A
Authority: KR
Inventors: 요시오 데라다; 후미떼루 아사이; 히로꾸니 하시모또
Original assignee: 닛토덴코 가부시키가이샤
Priority date: 2007-11-08
Filing date: 2008-10-09
Publication date: 2010-07-01
Also published as: US20110065217A1; US8048690B2

Abstract

본 발명에 관한 점착 시트는 기재 필름 상에 점착제층이 마련된 점착 시트이며, 상기 기재 필름은 도전성 섬유로 이루어지고, 상기 점착제층과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있는 것을 특징으로 한다. 이에 의해, 반도체 웨이퍼, 또는 반도체 웨이퍼의 다이싱에 의해 형성된 반도체 칩을 접합한 상태에서도 전기적인 도통 검사를 행할 수 있고, 그 검사에 있어서의 반도체 웨이퍼의 변형(휨)이나 파손, 이면의 흠집이나 스크래치의 발생을 방지할 수 있다.

점착제층, 점착 시트, 반도체 웨이퍼, 다이싱, 도전성 섬유

Description

점착 시트 및 그것을 사용한 반도체 장치의 제조 방법 {ADHESIVE SHEET AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은 점착 시트 및 그것을 사용한 반도체 장치의 제조 방법에 관한 것이다. 본 발명의 점착 시트는 반도체 웨이퍼를 접합한 상태에서 도통 검사 및 다이싱 공정을 일관하여 행하는 것이 가능한 점착 시트로서 특히 유용하다.

종래, 실리콘, 갈륨, 붕소 등을 재료로 하는 반도체 웨이퍼는, 대직경의 상태에서 제조된 후, 검사 공정에 의해 반도체 웨이퍼의 도통 검사가 행해진다. 그 후, 반도체 웨이퍼는 다이싱용 점착 시트에 부착되고, 다이싱 공정, 세정 공정, 익스팬드 공정, 픽업 공정, 마운트 공정의 각 공정이 실시된다. 상기 다이싱용 점착 시트로서는, 예를 들어 플라스틱 필름으로 이루어지는 기재 상에 아크릴계 점착제 등으로 이루어지는 점착제층이 도포, 형성된 것을 들 수 있다(예를 들어, 특허 문헌 1 참조).

그러나, 최근, IC 카드 등의 보급에 수반하여 반도체 웨이퍼의 박형화가 진행되고 있고, 그로 인해, 검사 공정이나 다이싱용 점착 시트에의 접합 공정에 있어서 반도체 웨이퍼가 변형(휨)되거나 파손될 문제가 있다. 그 결과, 이들 공정에 있어서 안정되게 핸들링하는 것이 어렵게 되어 있다. 또한, 박형의 반도체 웨이퍼 를 도통 검사용 스테이지에 적재하는 경우, 스테이지 상의 이물질이나 파티클 등에 의해 반도체 웨이퍼 이면에 흠집이나 스크래치가 발생하거나, 반도체 웨이퍼가 파손(균열)되는 등의 문제도 있다.

특허 문헌 1 : 일본 특허 공고 평4-70937호

본 발명은 상기 문제점에 비추어 이루어진 것으로, 그 목적은, 반도체 웨이퍼, 또는 반도체 웨이퍼의 다이싱에 의해 형성된 반도체 칩을 접합한 상태에서도 전기적인 도통 검사를 행할 수 있고, 그 검사에 있어서의 반도체 웨이퍼의 변형(휨)이나 파손, 이면의 흠집이나 스크래치의 발생을 방지하는 것이 가능한 점착 시트 및 그것을 사용한 반도체 장치의 제조 방법을 제공하는 것에 있다.

본원 발명자들은, 상기 종래의 문제점을 해결하기 위해, 점착 시트 및 그것을 사용한 반도체 장치의 제조 방법에 대해 검토하였다. 그 결과, 도전성을 갖는 기재 필름 및 점착제층을 구비한 점착 시트를 사용함으로써, 당해 점착 시트에 고정된 상태에서 반도체 웨이퍼 또는 반도체 칩의 도통 검사를 행하는 것이 가능해지는 것을 발견하여, 본 발명을 완성하는 데 이르렀다.

즉, 본 발명에 관한 점착 시트는, 상기한 과제를 해결하기 위해, 기재 필름 상에 점착제층이 마련된 점착 시트이며, 상기 기재 필름은 도전성 섬유로 이루어지고, 상기 점착제층과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있다.

또한, 상기 구성에 있어서는, 상기 기재 필름을 구성하는 도전성 섬유가 상기 점착제층의 표면으로부터 일부 노출되어 있고, 점착제층 표면과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있는 것이 바람직하다.

상기 구성의 점착 시트는 다이싱용 점착 시트로서 적합하다. 당해 구성이면, 기재 필름을 구성하는 도전성 섬유의 일부가 점착제층 표면으로부터 노출되어 있으므로, 비도전성의 점착제층에 의해 전류의 도통이 저해되지 않는다. 그 결과, 점착제층 표면과 기재 필름 사이에서 전기적인 도통 경로의 확보가 가능해진다.

이와 같은 구성의 다이싱용 점착 시트이면, 반도체 웨이퍼, 또는 다이싱에 의해 형성된 반도체 칩을 고정[일시적 가고정(假固定)을 포함함]한 상태에서도, 도통성에 관한 검사를 실시하는 것이 가능해진다. 즉, 종래의 다이싱용 점착 시트이면, 당해 점착 시트를 접합한 상태에서 반도체 웨이퍼의 도통 검사를 행하는 것은 상정되어 있지 않으므로, 도통 경로가 확보되어 있지 않다. 그로 인해, 반도체 웨이퍼의 도통 검사를 행하는 것은 곤란하였다. 그러나, 본 발명의 다이싱용 점착 시트에서는, 점착제층의 표면으로부터 기재 필름을 구성하는 도전성 섬유의 일부가 노출되어 있으므로, 반도체 웨이퍼가 도전성의 기재 필름과 직접 접촉하므로, 반도체 웨이퍼를 접합한 상태에서의 도통 검사가 가능해진다. 또한, 반도체 웨이퍼의 다이싱을 행하는 경우, 다이싱은 반도체 웨이퍼뿐만 아니라 점착제층도 절단 분리하는 경우가 있다. 그러나 그와 같은 경우에도, 본 발명의 다이싱용 점착 시트는, 기재 필름과 반도체 칩이 직접 접촉하므로 전기적인 도통 경로가 확보되어 있으므로, 다이싱 후의 반도체 칩에 대해 도통 검사가 가능해진다.

상기 기재 필름의 개구도는 10% 이상인 것이 바람직하다.

상기 점착제층은 상기 기재 필름 상에 형성 전의 인장 탄성률이 0.2㎫ 이하인 것이 바람직하다.

상기 구성에 있어서는, 상기 점착제층 중에는 도전성 입자가 포함되어 있는 것이 바람직하다.

상기 구성의 점착 시트는 다이싱용 점착 시트로서 적합하다. 당해 구성이면, 점착제층 중에는 도전성 입자가 포함되어 있으므로, 면내의 임의의 방향이나 두께 방향 등에 대해 도전성을 나타낼 수 있다. 또한, 기재 필름도 도전성 섬유로 이루어지므로, 면내의 임의의 방향 및 두께 방향 등에 도전성을 나타낸다. 이에 의해, 점착제층과 기재 필름 사이에서 전기적인 도통 경로의 형성이 가능해진다.

이와 같은 구성의 다이싱용 점착 시트이면, 반도체 웨이퍼, 또는 다이싱에 의해 형성된 반도체 칩을 고정(일시적인 가고정을 포함함)한 상태에서도, 도통성에 관한 검사를 실시하는 것이 가능해진다. 즉, 종래의 다이싱용 점착 시트이면, 당해 점착 시트를 접합한 상태에서 반도체 웨이퍼의 도통 검사를 행하는 것은 상정되어 있지 않으므로, 도통 경로가 확보되어 있지 않다. 그로 인해, 반도체 웨이퍼의 도통 검사를 행하는 것은 곤란하였다. 그러나, 본 발명의 다이싱용 점착 시트에서는, 기재 필름 및 점착제층은 도전성을 갖고 있기 때문에 도통 경로가 확보되어 있고, 그 결과, 반도체 웨이퍼를 접합한 상태에서의 도통 검사가 가능해진다. 또한, 반도체 웨이퍼의 다이싱을 행하는 경우, 다이싱은 반도체 웨이퍼뿐만 아니라 점착제층도 절단 분리하는 경우가 있다. 그러나 그와 같은 경우에도, 본 발명의 다이싱용 점착 시트는 점착제층과 기재 필름 사이에 전기적인 도통 경로가 확보되어 있으므로, 다이싱 후의 반도체 칩에 대해 도통 검사가 가능해진다.

상기 도전성 입자의 함유량은, 베이스 폴리머 100중량부에 대해 1 내지 500중량부의 범위 내인 것이 바람직하다.

상기 점착제층의 표면 저항률은 5Ω/□ 이하인 것이 바람직하다.

상기 기재 필름의 표면 저항률은 1Ω/□ 이하인 것이 바람직하다.

또한, 상기 구성에 있어서는, 상기 점착제층이 방사선 경화형 점착제층인 것이 바람직하다.

또한, 상기 구성에 있어서는, 상기 기재 필름 및 점착제층은 지지체 상에 순차 적층되어 있고, 상기 지지체의 23℃에 있어서의 인장 탄성률은 500㎫ 이하인 것이 바람직하다.

상기 구성의 점착 시트는 검사용 점착 시트로서 적합하다. 당해 구성이면, 점착제층과 기재 필름 사이에서 전기적인 도통 경로가 마련되어 있으므로, 반도체 웨이퍼, 또는 다이싱에 의해 형성된 반도체 칩을 고정(일시적인 가고정을 포함함)한 상태에서, 도통성에 관한 검사를 실시하는 것이 가능해진다. 즉, 종래의 검사용 점착 시트이면, 당해 점착 시트를 접합한 상태에서 반도체 웨이퍼의 도통 검사를 행하는 것은 상정되어 있지 않으므로, 도통 경로가 확보되어 있지 않다. 그로 인해, 반도체 웨이퍼의 도통 검사를 행하는 것은 곤란하였다. 그러나, 본 발명의 검사용 점착 시트에서는, 점착제층과 기재 필름 사이에 도통 경로가 확보되어 있으므로, 반도체 웨이퍼를 접합한 상태에서의 도통 검사가 가능해진다. 또한, 본 발명의 검사용 점착 시트는, 점착제층이 반도체 웨이퍼를 고정할 수 있으므로, 다이싱용 점착 시트로서도 기능한다. 또한, 다이싱시에는 반도체 웨이퍼뿐만 아니라 점착제층도 절단 분리하는 경우가 있지만, 그와 같은 경우에도, 본 발명의 검사용 점착 시트는 점착제층와 기재 필름 사이에 전기적인 도통 경로가 확보되어 있으므로, 다이싱 후의 반도체 칩에 대해 도통 검사가 가능해진다.

또한, 지지체의 인장 탄성률(23℃)은 500㎫ 이하이며, 도전성 섬유로 이루어지는 기재 필름과 비교하여 유연성이 우수하다. 그 결과, 익스팬드나, 반도체 칩의 픽업시의 니들에 의한 밀어올림에 대해서도 우수한 신장성을 나타낸다. 이에 의해, 본 발명의 검사용 점착 시트는 익스팬드 공정이나 픽업 공정에 있어서도 사용 가능하며, 양호한 익스팬드성 및 픽업성을 나타낸다.

상기 점착제층 중에는 도전성 입자가 포함되어 있는 것이 바람직하다. 상기 구성이면, 점착제층 중에는 도전성 입자가 포함되어 있으므로, 면내의 임의의 방향이나 두께 방향 등에 대해 도전성을 나타낼 수 있다. 또한, 기재 필름도 도전성 섬유로 이루어지므로, 면내의 임의의 방향 및 두께 방향 등에 도전성을 나타낸다. 이에 의해, 점착제층과 기재 필름 사이에 전기적인 도통 경로의 형성이 가능해진다.

상기 점착제층의 표면으로부터 상기 도전성 섬유의 일부가 노출되어 있는 것이 바람직하다. 상기 구성이면, 기재 필름을 구성하는 도전성 섬유의 일부가 점착제층 표면으로부터 노출되어 있으므로, 비도전성의 점착제층에 의해 전류의 도통이 저해되지 않는다. 그 결과, 점착제층 표면과 기재 필름 사이에서 전기적인 도통 경로의 확보가 가능해진다.

상기 구성에 있어서는, 상기 지지체와 기재 필름 사이에 다른 점착제층이 마련되어 있어도 좋다.

또한, 상기 구성에 있어서는, 상기 지지체가 기재 상에 다른 점착제층이 마련된 구성이라도 좋다.

또한, 상기 구성에 있어서는, 상기 지지체의 최대 신장도가 100% 이상인 것이 바람직하다.

본 발명에 관한 반도체 장치의 제조 방법은, 상기한 과제를 해결하기 위해, 상기에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과, 상기 반도체 웨이퍼가 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 웨이퍼에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층 또는 도통 검사 스테이지에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 웨이퍼의 도통 검사를 하는 공정과, 상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과, 상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는다.

상기한 다이싱용 점착 시트로서 적합한 점착 시트에 있어서는, 점착제층과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있으므로, 반도체 웨이퍼에 다이싱용 점착 시트를 부착한 상태에서도 도통 검사가 가능해진다. 종래의 검사 공정에서는, 반도체 웨이퍼를 직접 검사 스테이지 상에 적재하고 있었으므로, 스테이지 상에 존재하는 이물질이나 파티클 등에 의해 반도체 웨이퍼의 이면에 흠집이나 스크래치가 발생하거나, 반도체 웨이퍼의 파손(균열)이 발생하고 있었다. 그러나, 상기한 방법이면, 다이싱용 점착 시트에 반도체 웨이퍼가 고정(일시적인 고정을 포함함)된 상태에서 검사 스테이지 상에 적재되므로, 당해 다이싱용 점착 시트가 보호 시트로서의 기능도 하는 것이 가능해진다. 그 결과, 반도체 웨이퍼의 이면에 흠집이나 스크래치, 파손이 발생하는 것을 방지할 수 있다.

또한, 본 발명에 관한 반도체 장치의 제조 방법은, 상기한 과제를 해결하기 위해, 상기에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 다이싱 링 및 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과, 상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과, 다이싱 직후의 반도체 칩이 각각 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 칩에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층, 다이싱 링 또는 도통 검사 스테이지에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 칩의 도통 검사를 하는 공정과, 상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는다.

상기한 다이싱용 점착 시트로서 적합한 점착 시트에 있어서는, 점착제층과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있으므로, 다이싱 직후의 반도체 칩에 대해, 그 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 점착제층, 다이싱 링 또는 도통 검사 스테이지에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 각각의 반도체 칩의 도통 검사가 가능해진다. 그 결과, 다이싱 전의 반도체 웨이퍼에 대한 검사 공정이 불필요해져, 반도체 웨이퍼의 변형(휨)이나 파손의 문제를 회피할 수 있다.

또한, 종래의 검사 공정에서는, 반도체 웨이퍼를 직접 검사 스테이지 상에 적재하고 있었으므로, 스테이지 상에 존재하는 이물질이나 파티클 등에 의해 반도체 웨이퍼의 이면에 흠집이나 스크래치가 발생하거나, 반도체 웨이퍼의 파손(균열)이 발생하고 있었다. 그러나, 상기한 방법과, 다이싱용 점착 시트에 각 반도체 칩이 고정(일시적인 고정을 포함함)된 상태에서 검사 스테이지 상에 적재되므로, 당해 다이싱용 점착 시트가 보호 시트로서의 기능도 하는 것이 가능해진다. 그 결과, 이면에 흠집이나 스크래치가 없는 반도체 칩을 제조할 수 있다.

본 발명에 관한 반도체 장치의 제조 방법은, 상기한 과제를 해결하기 위해, 상기에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과, 상기 반도체 웨이퍼가 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 웨이퍼에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 웨이퍼의 도통 검사를 하는 공정과, 상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과, 상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는다.

상기한 검사용 점착 시트로서 적합한 점착 시트에 있어서는, 점착제층과 기재 필름 사이에서 전기적인 도통 경로가 형성되어 있으므로, 반도체 웨이퍼에 검사용 점착 시트를 부착한 상태에서도 도통 검사가 가능해진다. 종래의 검사 공정에서는, 반도체 웨이퍼를 직접 검사 스테이지 상에 적재하고 있었으므로, 스테이지 상에 존재하는 이물질이나 파티클 등에 의해 반도체 웨이퍼의 이면에 흠집이나 스크래치가 발생하거나, 반도체 웨이퍼의 파손(균열)이 발생하고 있었다. 그러나, 상기한 방법이면, 검사용 점착 시트에 반도체 웨이퍼가 고정(일시적인 고정을 포함함)된 상태에서 검사 스테이지 상에 적재되므로, 당해 검사용 점착 시트가 보호 시트로서의 기능도 하는 것이 가능해진다. 그 결과, 반도체 웨이퍼의 이면에 흠집이나 스크래치, 파손이 발생하는 것을 방지할 수 있다.

또한, 본 발명에 관한 반도체 장치의 제조 방법은, 상기한 과제를 해결하기 위해, 상기에 기재한 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과, 상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하여 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과, 다이싱 직후의 반도체 칩이 각각 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 칩에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 칩의 도통 검사를 하는 공정과, 상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는다.

상기한 검사용 점착 시트로서 적합한 점착 시트에 있어서는, 점착제층과 기재 필름 사이에서 전기적인 도통 경로가 형성되어 있으므로, 다이싱 직후의 반도체 칩에 대해, 그 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 점착제층에 다른 쪽 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 각각의 반도체 칩의 도통 검사가 가능해진다. 그 결과, 다이싱 전의 반도체 웨이퍼에 대한 검사 공정이 불필요해져, 반도체 웨이퍼의 변형(휨)이나 파손의 문제를 회피할 수 있다.

또한, 종래의 검사 공정에서는, 반도체 웨이퍼를 직접 검사 스테이지 상에 적재하고 있었으므로, 스테이지 상에 존재하는 이물질이나 파티클 등에 의해 반도체 웨이퍼의 이면에 흠집이나 스크래치가 발생하거나, 반도체 웨이퍼의 파손(균열)이 발생하고 있었다. 그러나, 상기한 방법이면, 검사용 점착 시트에 각 반도체 칩이 고정(일시적인 고정을 포함함)된 상태에서 검사 스테이지 상에 적재되므로, 당해 검사용 점착 시트가 보호 시트로서의 기능도 달성하는 것이 가능해진다. 그 결과, 이면에 흠집이나 스크래치가 없는 반도체 칩을 제조할 수 있다.

본 발명은, 상기에 설명한 수단에 의해, 이하에 서술하는 바와 같은 효과를 발휘한다.

즉, 본 발명의 점착 시트는 점착제층과 기재 필름 사이에 도통 경로가 마련된 구성이므로, 반도체 웨이퍼 또는 반도체 칩을 점착 시트에 고정한 상태에서 도통 검사를 행할 수 있다. 그 결과, 종래, 도통 검사에서 발생하고 있었던 반도체 웨이퍼의 변형(휨)이나 파손의 문제를 회피할 수 있고, 또한 이면에 흠집이나 스크래치가 없는 반도체 웨이퍼 또는 반도체 칩을 처리량을 향상시켜 제조할 수 있다.

또한, 본 발명의 점착 시트는 23℃에 있어서의 인장 탄성률이 500㎫ 이하인 지지체를 구비한 경우, 유연성이 우수하므로, 양호한 익스팬드성 및 픽업성을 발휘한다. 그 결과, 당해 점착 시트에 반도체 칩을 접합한 상태에서 익스팬드 공정 및 픽업 공정을 행할 수 있다.

도 1은 본 발명의 일 실시 형태에 관한 다이싱용 점착 시트를 개략적으로 도시하는 단면 모식도이다.

도 2는 상기 다이싱용 점착 시트의 기재 필름에 있어서의 간극 면적 비율과 광 투과율의 관계를 나타내는 그래프이다.

도 3은 상기 다이싱용 점착 시트를 사용한 반도체 장치의 제조 방법을 설명하기 위한 개략도로, 도 3의 (a)는 반도체 웨이퍼의 검사 공정을 나타내고, 도 3의 (b)는 반도체 칩의 검사 공정을 나타낸다.

도 4는 본 발명의 일 실시 형태에 관한 다이싱용 점착 시트를 개략적으로 도시하는 단면 모식도이다.

도 5는 본 발명의 일 실시 형태에 관한 검사용 점착 시트를 개략적으로 도시하는 단면 모식도로, 도 5의 (a)는 점착제층 중에 도전성 입자가 포함되는 경우, 도 5의 (b)는 점착제층 표면으로부터 도전성 섬유의 일부가 노출되어 있는 경우를 나타낸다.

도 6은 상기 검사용 점착 시트를 개략적으로 도시하는 평면도이다.

도 7은 상기 검사용 점착 시트를 사용한 반도체 장치의 제조 방법을 설명하기 위한 개략도로, 도 7의 (a)는 반도체 웨이퍼의 검사 공정을 나타내고, 도 7의 (b)는 반도체 칩의 검사 공정을 나타낸다.

도 8은 본 발명의 제1 실시예에 관한 다이싱용 점착 시트에 있어서의 점착제층의 표면 상태를 나타내는 사진으로, 도 8의 (a)는 광학 현미경에 의한 것을 나타내고, 도 8의 (b)는 전자 주사형 현미경에 의한 것을 나타낸다.

[부호의 설명]

1 : 기재 필름

3 : 점착제층

5 : 도전성 섬유

7 : 세퍼레이터

9 : 반도체 웨이퍼

10 : 다이싱용 점착 시트

11 : 반도체 칩

13 : 도통 검사 스테이지

15 : 회로 형성면

17 : 다이싱 링

20 : 다이싱용 점착 시트

23 : 점착제층

25 : 도전성 입자

30 : 검사용 점착 시트

31 : 지지체

33 : 점착제층

(제1 실시 형태)

본 발명의 제1 실시 형태에 대해, 도 1을 참조하면서 이하에 설명한다. 도 1은 본 제1 실시 형태에 관한 다이싱용 점착 시트(이하,「점착 시트」라 함)를 개략적으로 도시하는 단면 모식도이다. 단, 설명에 불필요한 부분은 생략하고, 또한 설명을 용이하게 하기 위해 확대 또는 축소 등 하여 도시한 부분이 있다.

도 1에 도시한 바와 같이, 본 발명에 관한 점착 시트(10)는 기재 필름(1) 상에 점착제층(3)이 마련된 구성이다.

상기 기재 필름(1)은 도전성 섬유(5)가 공지의 짜임 형상으로 형성된 지지 기재이다. 도전성 섬유(5)로 편입되어 있으므로, 두께 방향이나 면내의 임의의 방향으로 도통 경로가 형성될 수 있다. 따라서, 다이싱에 의해 기재 필름(1)의 일부가 절단되어도, 다양한 우회한 도통 경로가 형성되므로, 도전성은 항상 확보되어 있다.

도전성 섬유(5)의 짜임 형상은 특별히 한정되지 않고, 공지의 짜임 형상이 사용된다. 예를 들어, 메쉬 타입, 직포 타입, 부직포 타입 등을 사용할 수 있다. 이들 중, 기재 필름(1)의 개구도의 관점에서 메쉬 타입이 적합하다. 여기서, 개구도(%)라 함은 섬유 기재의 오프닝 영역인 것으로, 하기식에 의해 산출할 수 있다.

오프닝=25400/섬유 개수(인치)-섬유 직경(D)

개구도%=(오프닝)²/(오프닝+섬유 직경)²×100

상기 개구도는 10 내지 90%의 범위 내인 것이 바람직하고, 20 내지 70%의 범위 내인 것이 보다 바람직하다. 개구도가 10% 미만이면, 점착제층(3)이 후술하는 방사선 경화형인 경우, 기재 필름(1)측으로부터 조사하는 방사선의 투과성이 지나치게 저하된다. 그 결과, 점착제의 경화가 불충분해지는 경우가 있다. 한편, 개구도가 90%를 초과하면, 기재 필름(1)에 대한 점착제층(3)의 투묘성(投錨性)이 저하되어 반도체 칩에 점착제 잔류가 발생하기 쉽다. 또한, 도 2에 기재(基材) 필름(1)에 있어서의 간극 면적 비율과 광 투과율의 관계를 나타낸다. 간극 면적 비율이라 함은 기재 필름(1)의 표면적에 대한 개구 부분이 차지하는 비율을 의미하고 있고, 광 투과율과 거의 비례 관계에 있는 것이 나타내어져 있다.

도전성 섬유(5)로서는, 폴리에스테르, 나일론 또는 아크릴 등의 플라스틱 섬유의 표면에, 구리, 니켈, 알루미늄, 금 혹은 은 등의 금속, 또는 카본 등의 도전층이 형성된 것을 예로 들 수 있다. 또한, 구리나 니켈, 알루미늄 등의 금속으로 형성된 금속 섬유 등도 사용할 수 있다. 이들 중 도전성 섬유 중, 경량성, 유연성, 가공성(컷트, 펀칭), 다이싱 공정시의 블레이드의 마모성 등을 고려하면, 플라스틱 섬유에 도전층이 형성된 도전성 섬유가 적합하다.

기재 필름(1)의 두께는 특별히 한정되지 않고 , 통상 10 내지 300㎛, 바람직하게는 30 내지 200㎛, 특히 바람직하게는 50 내지 150㎛이다. 또한, 기재 필름(1)은 소정의 짜임 형상에 도전성 섬유(5)가 편입된 단층으로 이루어지는 기재이 다. 그로 인해, 기재 필름(1)의 두께는 도전성 섬유(5)의 직경을 다양하게 변경함으로써 조절하는 것이 가능하다.

기재 필름(1)의 도전성에 대해서는 도통 검사가 가능한 범위이면 특별히 한정되지 않는다. 도통 검사 가능한 범위라 함은, 구체적으로는 표면 저항률이 1Ω/□ 이하, 바람직하게는 5×10^-1Ω/□ 이하, 특히 바람직하게는 1×10^-1Ω/□ 이하이다. 표면 저항률이 1Ω/□를 초과하면, 면내에서의 임의의 방향에 있어서의 도전성이 저하되어 도통 검사가 곤란해지는 경우가 있다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-4Ω/□ 이상인 것이 바람직하다. 또한, 체적 저항률이 1×10^-1Ω㎝ 이하, 바람직하게는 1×10^-2Ωㆍ㎝ 이하, 특히 바람직하게는 1×10^-3Ωㆍ㎝ 이하이다. 체적 저항률이 1×10^-1Ωㆍ㎝를 초과하면, 기재 필름(1)을 통해 도통 검사 스테이지에 도통시키는 것이 곤란해져, 도통 검사에 지장을 초래하는 경우가 있다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-7Ωㆍ㎝ 이상인 것이 바람직하다. 도전성 평가는, 미쯔비시 가가꾸제 Lorester MP MCP-T350을 사용하여, JIS K7194에 준하여 행하여, 기재 필름(1) 표면을 측정함으로써 얻을 수 있다. 이때, 저항률 보정 계수 RCF는 4.532로서, 표면 저항률 및 체적 저항률의 산출을 행한다. 또한, 체적 저항률의 산출에 있어서는, 기재 필름(1)의 두께를 사용하여 산출하였다.

상기 점착제층(3)의 표면에는, 기재 필름(1)을 구성하는 도전성 섬유(5)의 일부가 노출되어 있다. 이로 인해, 점착제층(3)에 도전성 입자를 함유시키는 등의 도전성을 부여하지 않고, 반도체 웨이퍼 등과 기재 필름(1) 사이의 도통 경로가 확보된다. 그 결과, 다이싱 기능을 저하시키지 않고 도통 검사가 가능해진다. 여기서, 기재 필름(1)은 도전성 섬유(5)가 소정의 짜임 형상으로 구성되어 있어, 도전성 섬유(5)끼리의 교차 부분이 볼록부로 되어 있다. 도전성 섬유(5)가 점착제층(3)의 표면으로부터 일부 노출된다라 함은, 이 교차 부분이 점착제층(3)에 덮이지 않고 그 표면으로부터 표출되어 있는 것을 의미한다.

기재 필름(1) 상에 형성하기 전의 점착제층(3)의 인장 탄성률은 0.2㎫ 이하인 것이 바람직하고, 보다 바람직하게는 0.01 내지 0.15㎫, 특히 바람직하게는 0.03 내지 0.1㎫이다. 인장 탄성률을 0.2㎫ 이하로 함으로써, 점착제층(3)을 기재 필름(1) 상에 전사하여 이것을 압박할 때에, 점착제층(3)이 기재 필름(1)에 매립되기 쉬워지고, 도전성 섬유(5)의 일부가 점착제층(3)의 표면으로부터 노출시키는 것이 가능해진다. 또한, 인장 탄성률은 JIS K7127에 준하여 측정된 값이다. 또한, 인장 탄성률의 값은, 후술하는 가교제의 첨가량을 적절하게 변경함으로써 조절 가능하다.

점착제층(3)의 형성 재료로서는, (메타)아크릴계 폴리머나 고무계 폴리머 등을 포함하는 공지의 점착제를 사용할 수 있다. 그 중에서도, 반도체 웨이퍼에의 오염성 등의 면에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.

(메타)아크릴계 폴리머를 형성하는 모노머 성분으로서는, 예를 들어 메틸기, 에틸기, n-플필기, 이소플필기, n-부틸기, t-부틸기, 이소부틸기, 아닐기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 및 도데실기 등의 탄소수 30 이하, 바람직하게는 탄소수 4 내지 18의 직쇄 또는 분기의 알킬기를 갖는 알킬(메타)아크릴레이트를 들 수 있다. 이들 알킬(메타)아크릴레이트는 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.

상기 이외의 모노머 성분으로서는, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메타)아크릴레이트, 카르복시펜틸(메타)아크릴레이트, 이타콘산, 말레인산, 푸마르산 및 크로톤산 등의 카르복실기 함유 모노머, 무수말레인산이나 무수이타콘산 등의 산무수물 모노머, (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산4-히드록시부틸, (메타)아크릴산6-히드록시헥실, (메타)아크릴산8-히드록시옥틸, (메타)아크릴산10-히드록시데실, (메타)아크릴산12-히드록시라우릴, 및 (4-히드록시메틸시클로헥실)메틸(메타)아크릴레이트 등의 히드록실기 함유 모노머, 스티렌술폰산, 아릴술폰산, 2-(메타)아크릴아미드-2-메틸 프로판술폰산, (메타)아크릴아미드프로판술폰산, 술포프로필(메타)아크릴레이트 및 (메타)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머, 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머 등을 들 수 있다. 이들 모노머 성분은 1종 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.

또한, (메타)아크릴계 폴리머의 가교 처리 등을 목적으로 다관능 모노머 등 도 필요에 따라서 공중합 모노머 성분으로서 사용할 수 있다.

다관능 모노머로서는, 예를 들어 헥산디올디(메타)아크릴레이트, (폴리)에틸렌글리콜디(메타)아크릴레이트, (폴리)프로필렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 펜타에리스리톨디(메타)아크릴레이트, 트리메티롤프로판트리(메타)아크릴레이트, 테트라메티롤메탄테트라(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스리톨테트라(메타)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 및 우레탄(메타)아크릴레이트 등을 예로 들 수 있다. 이들 다관능 모노머는 1종 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.

다관능 모노머의 사용량은, 점착 특성 등의 관점에서 전체 모노머 성분의 30중량% 이하인 것이 바람직하고, 더욱 바람직하게는 15중량% 이하이다.

(메타)아크릴계 폴리머의 조제는, 예를 들어 1종 또는 2종 이상의 모노머 성분을 포함하는 혼합물을 용액 중합 방식, 유화(乳化) 중합 방식, 괴상 중합 방식, 또는 현탁 중합 방식 등의 적절한 방식을 적용하여 행할 수 있다.

중합 개시제로서는, 과산화수소, 과산화벤조일, t-부틸퍼옥사이드 등의 과산화물계를 들 수 있다. 단독으로 사용하는 것이 바람직하지만, 환원제와 조합하여 레독스계 중합 개시제로서 사용할 수도 있다. 환원제로서는, 예를 들어 아황산염, 아황산수소염, 철, 구리, 코발트염 등의 이온화 염, 트리에타놀아민 등의 아민류, 알도스, 케토스 등의 환원당 등을 들 수 있다. 또한, 아조 화합물도 바람직한 중 합 개시제이며, 2,2'-아조비스-2-메틸프로피오아미딘산염, 2,2'-아조비스-2,4-디메틸발레로니트릴, 2,2'-아조비스-N,N'-디메틸렌이소부틸아미딘산염, 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-2-메틸-N-(2-히드록시에틸)프로피온아미드 등을 사용할 수 있다. 또한, 상기 중합 개시제를 2종 이상 병용하여 사용하는 것도 가능하다.

반응 온도는 통상 50 내지 85℃ 정도, 반응 시간은 1 내지 8시간 정도로 된다. 또한, 상기 제조법 중에서도 용액 중합법이 바람직하고, (메타)아크릴계 폴리머의 용매로서는 일반적으로 아세트산에틸, 톨루엔 등의 극성 용제가 사용된다. 용액 농도는 통상 20 내지 80중량% 정도가 된다.

상기 점착제에는, 베이스 폴리머인 (메타)아크릴계 폴리머의 수 평균 분자량을 높이기 위해, 가교제를 적절히 가할 수도 있다. 가교제로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아질리딘 화합물, 멜라민 수지, 요소 수지, 무수 화합물, 폴리아민, 카르복실기 함유 폴리머 등을 들 수 있다. 가교제를 사용하는 경우, 그 사용량은 박리 점착력이 지나치게 떨어지지 않는 것을 고려하여, 일반적으로는 상기 베이스 폴리머 100중량부에 대해 0.01 내지 5중량부 정도 배합하는 것이 바람직하다. 단, 점착제층(3)의 인장 탄성률을 0.2㎫ 이하로 한다는 관점에서는, 가교제의 첨가량은 0.1 내지 2중량부의 범위 내인 것이 바람직하다. 또한 점착제층(3)을 형성하는 점착제에는, 필요에 의해, 상기 성분 이외에, 종래 공지의 각종 점착 부여제, 노화 방지제, 충전제, 노화 방지제, 착색제 등의 관용의 첨가제를 함유시킬 수 있다.

반도체 칩으로부터의 박리성을 향상시키기 위해, 점착제는 자외선, 전자선 등의 방사선에 의해 경화하는 방사선 경화형 점착제로 하는 것이 바람직하다. 방사선 경화형의 점착제를 사용한 경우에는, 방사선(예를 들어, 자외선) 조사에 의해 점착제층(3)의 점착력이 저하되므로, 점착제층(3)에 방사선을 조사함으로써, 점착 시트의 박리를 용이하게 행할 수 있다. 또한, 점착제로서 방사선 경화형 점착제를 사용하는 경우에는, 상기 기재 필름(1)의 개구도가 10% 이상인 것을 사용하는 것이 바람직하다.

방사선 경화형 점착제로서는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어 전술한 (메타)아크릴계 폴리머에 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 방사선 경화성 점착제를 들 수 있다.

배합하는 방사선 경화성의 모노머 성분이나 올리고머 성분으로서는, 예를 들어 우레탄(메타)아크릴레이트, 트리메티롤프로판트리(메타)아크릴레이트, 테트라메티롤메탄테트라(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스리톨테트라(메타)아크릴레이트, 디펜타에리스리톨모노히드록시펜타(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 및 1,4-부틸렌글리콜디(메타)아크릴레이트 등을 들 수 있다. 이들은 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.

방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 특별히 제한되 는 것은 아니지만, 점착성을 고려하면, 점착제를 구성하는 (메타)아크릴계 폴리머 등의 베이스 폴리머 100중량부에 대해, 5 내지 500중량부 정도인 것이 바람직하고, 더욱 바람직하게는 60 내지 150중량부 정도이다.

또한, 방사선 경화형 점착제로서는, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용할 수도 있다. 이와 같은 베이스 폴리머로서는, (메타)아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 이 경우에 있어서는, 방사선 경화성의 모노머 성분이나 올리고머 성분을 특별히 가하지 않아도 되고, 그 사용은 임의이다.

상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들어, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α-메틸아세트페논, 메톡시아세트페논, 2,2-디메톡시-2-페닐아세트페논, 2,2-디에톡시아세트페논, 1-히드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-몰폴리노프로판-1 등의 아세트페논계 화합물, 벤조인에틸에테르, 벤조인이소프로필에테르, 아니조인메틸에테르와 같은 벤조인에테르계 화합물, 2-메틸-2-히드록시프로필페논 등의 α-케톨계 화합물, 벤질디메틸케탈 등의 케탈계 화합물, 2-나프탈렌술포닐크롤리드 등의 방향족 술포닐크로리드계 화합물, 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물, 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물, 티옥산손, 2-클로로티옥산손, 2-메틸티옥산손, 2,4-디메틸티옥산손, 이소프로필티옥산손, 2,4-디클로로티옥산손, 2,4-디메틸티옥산손, 2,4-디이소프로필티옥산손 등의 티옥산손계 화합물, 칸파크논, 할로겐화 케톤, 아실포르피녹시드 및 아실포스포너트 등을 들 수 있다.

광 중합 개시제의 배합량은, 점착제를 구성하는 (메타)아크릴계 폴리머 등의 베이스 폴리머 100중량부에 대해, 0.1 내지 10중량부 정도인 것이 바람직하고, 더욱 바람직하게는 0.5 내지 10중량부 정도이다.

또한 상기 점착제층(3)의 기재 필름(1)에의 전사 전의 두께는 1 내지 50㎛이며, 바람직하게는 3 내지 20㎛, 특히 바람직하게는 5 내지 20㎛이다. 두께가 1㎛ 미만이면, 점착력이 저하되고, 다이싱시의 반도체 칩의 유지가 불충분해져 칩 비산이 발생하는 경우가 있다. 한편, 두께가 50㎛를 초과하면, 점착제층(3)의 표면으로부터 기재 필름을 구성하는 도전성 섬유(5)의 일부를 노출시키는 것이 곤란해져, 도통 경로의 확보가 곤란해지는 경우가 있다. 또한, 반도체 웨이퍼의 다이싱시에 발생하지만 진동이 지나치게 커져, 반도체 칩의 치핑(chipping)이 발생하는 경우가 있다.

점착제층(3) 중에는, 도전성을 부여하기 위해, 도전성 입자를 함유시켜도 좋다. 이에 의해, 적어도 두께 방향에 대해 전기적인 도통 경로를 확보할 수 있다. 점착제층(3)의 도전성은, 예를 들어 도전성 입자가 서로 접촉한 상태에서 분산된 구조로 되어 있음으로써 얻을 수 있다. 단, 도전성 입자 서로가 어느 정도 접근하여 분산된 상태라도, 터널 효과에 의해 도전성을 발휘시킬 수 있다.

상기 도전성 입자의 서로 접촉한 상태는, 적어도 막 두께 방향에 대해 이루어져 있음으로써 당해 방향에서의 도전성을 가능하게 한다. 그 결과, 다이싱에 의 해 점착제층(3)이 완전히 절단 분리되어도 기재 필름(1)과의 사이에서의 도통 경로를 한층 확보할 수 있다. 또한, 막 두께 방향으로만 도전성을 나타내는 이방 도전성으로 하는 경우에는, 점착제층(3) 중의 도전성 입자가 서로 이격된 상태에서 분산시킨 후, 소정의 막 두께가 되도록 막 두께 방향으로 압축시킴으로써 두께 방향으로만 도전성 입자가 서로 접촉한 분산 상태로 하면 좋다.

도전성 입자의 함유량은, 점착제층(3)을 구성하는 베이스 폴리머 100중량부에 대해 1 내지 500중량부, 바람직하게는 5 내지 500중량부, 특히 바람직하게는 10 내지 200중량부이다. 당해 수치 범위 내이면, 점착제층(3)에 도전성을 부여할 수 있는 동시에, 점착제층(3)에 차지하는 도전성 입자의 비율이 지나치게 높아지는 것을 방지하고, 다이싱시에 칩 비산 등이 발생하지 않을 정도로 점착제층(3)의 점착성을 확보할 수 있다.

본 발명에서 사용되는 도전성 입자의 종류로서는 특별히 한정되지 않고, 예를 들어 니켈, 금, 은, 구리, 알루미늄, 땜납, 백금 등의 금속계 입자, ITO(인듐ㆍ주석 산화물), ATI, 산화티탄, 산화주석, 산화구리, 산화니켈 등의 금속 산화물계 입자, 다이아몬드, 카본블랙, 카본튜브, 카본파이버 등의 카본계 입자, 폴리스티렌 등의 플라스틱 입자의 표면에 도전층을 피복한 복합 도전 입자 등을 들 수 있다. 또한, 이들 도전성 입자의 형상도 특별히 한정되지 않고, 구 형상, 침 형상, 섬유 형상, 플레이크 형상, 스파이크 형상, 코일 형상 등을 들 수 있다.

또한, 도전성 입자의 크기로서는 특별히 한정되지 않지만, 예를 들어 입경이 100㎛ 이하, 바람직하게는 1㎚ 내지 100㎛, 특히 바람직하게는 10㎚ 내지 50㎛이 다. 입경이 100㎛를 초과하는 경우, 점착제층(3)의 막 두께의 편차나 표면 요철이 커져, 다이싱성이 저하되는 경우가 있다. 또한, 당해 입경은 BET법에 의해 측정한 값이다.

또한, 점착 시트(10)는 상기 점착제층(3) 상에 세퍼레이터가 설치되어 있는 것이 바람직하다. 세퍼레이터를 설치함으로써 적층 시트(점착 시트)를 롤 형상으로 하여 가열 처리하거나 보관할 수 있다. 또한, 점착 시트(10)를 사용할 때까지의 동안, 점착제층(3)의 표면을 먼지 등으로부터 보호할 수 있다.

세퍼레이터의 구성 재료로서는, 폴리에테르에테르케톤, 폴리에테르이미드, 폴리아릴레이트, 폴리에틸렌나프탈레이트, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌-아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌-(메타)아크릴산 공중합체 필름, 에틸렌-(메타)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름 및 폴리카보네이트 필름 등의 플라스틱 필름 등을 들 수 있다.

세퍼레이터의 한쪽면에는 점착제층(3)으로부터의 박리성을 높이기 위해, 필요에 따라서 실리콘 처리, 장쇄 알킬 처리, 불소 처리 등의 박리 처리가 실시되어 있어도 좋다. 또한, 필요에 따라서, 점착 시트(10)가 환경 자외선에 의해 반응해 버리지 않도록, 자외선 투과 방지 처리 등이 실시되어 있어도 좋다. 세퍼레이터의 두께는, 통상 5 내지 200㎛이며, 바람직하게는 25 내지 100㎛, 더욱 바람직하게는 38 내지 60㎛이다.

세퍼레이터의 점착제층(3)과 접촉하고 있지 않은 표면은, 배껍질 또는 요철 구조로 되어 있는 것을 사용할 수도 있다.

점착 시트(10)는, 예를 들어 세퍼레이터에 점착제층(3)을 형성한 후, 그것들을 기재 필름(1)에 접합함으로써 제조할 수 있다. 이때, 점착제층(3)의 표면으로부터 기재 필름(1)을 구성하는 도전성 섬유의 일부가 노출되도록, 소정의 압박력으로 점착제층(3)을 압박하는 것이 바람직하다. 압박력은, 예를 들어 0.01 내지 1㎫이며, 바람직하게는 0.05 내지 0.5㎫, 더욱 바람직하게는 0.08 내지 0.3㎫이다. 접합 온도는, 예를 들어 20 내지 100℃가 바람직하다. 또한, 별도로, 기재 필름(1) 표면에, 점착제 용액을 직접 도포하고, 건조시켜(필요에 따라서 가열 가교시켜) 점착제층(3)을 형성하고, 필요에 따라서 이 점착제층(3)의 표면에 세퍼레이터를 접합하는 것으로도 제조할 수 있다. 이 경우, 점착제 용액은, 도포 후, 도전성 섬유의 일부가 노출되는 정도의 유동성을 갖고 있는 것이 바람직하다. 점착제층(3)은 본 발명의 구성을 손상시키지 않는 범위 내에서 1층, 또는 2층 이상 적층해도 좋다.

점착제층(3) 상에 세퍼레이터를 설치한 적층 시트는 롤 형상으로 하여 가열 처리하는 것이 바람직하다. 적층 시트를 가열 처리함으로써, 점착제의 특성을 안정화시킬 수 있다. 가열 처리에 있어서의 온도는 30 내지 60℃ 정도이며, 처리 시간은 12 내지 100시간 정도이다.

점착 시트(10)는 시트 형상, 롤 형상 등, 용도에 따라서 적절한 형상을 취할 수 있다. 웨이퍼 다이싱 용도로는, 예를 들어 미리 필요한 형상으로 절단 가공된 것이 적합하게 사용된다. 또한, 점착 시트(10)의 외경 사이즈는, 반도체 웨이퍼의 외경 사이즈보다도 크고, 또한 다이싱 링의 내경보다도 작아도 좋다.

또한, 점착제층(3)의 점착력은 실리콘 웨이퍼에 대한 상온에서의 점착력[90도 박리값(peel value), 박리 속도 300㎜/분]을 기초로 하여 20N/20㎜ 이하인 것이 바람직하고, 더욱 바람직하게는 0.001 내지 10N/20㎜, 특히 바람직하게는 0.01 내지 8N/20㎜이다. 또한, 점착제층(3)의 점착력을 실리콘 미러 웨이퍼를 사용하여 규정하고 있는 것은, 실리콘 미러 웨이퍼 표면의 거칠기의 상태가 일정 정도 평활한 것, 다이싱 및 픽업의 대상인 피가공물로서의 반도체 웨이퍼 등과 동질 재료인 것에 따른다. 또한, 측정 온도 23±3℃에 있어서의 점착력을 기준으로 하고 있는 것은, 통상 픽업이 행해지는 것이 실온(23℃) 하인 것에 의한다.

점착제층(3)은, 실리콘으로 이루어지는 반도체 웨이퍼의 부착면에 있어서의 표면 유기물 오염 증가량 ΔC가 5% 이하가 되는 박리성을 갖고 있는 것이 바람직하다. 점착제층(3)이 그와 같은 박리성을 가짐으로써, 픽업 후의 반도체 칩에 점착제 잔류가 발생하는 것을 저감시킬 수 있다. 표면 유기물 오염 증가량 ΔC(%)의 값은, 점착 시트(10)를 반도체 웨이퍼에 23℃에서 접합하여, 반도체 웨이퍼의 다이싱 후, 픽업 직전에 있어서 23℃에서 점착 시트(10)를 박리하였을 때의 표면 유기물 오염량의 값 C1(%)로부터, 반도체 웨이퍼의 표면 유기물 오염량의 값 C2(%)를 뺀 값이다. 또한, 점착제층(3)이 방사선 경화형 점착제를 포함하여 구성되는 경우, 표면 유기물 오염 증가량 ΔC는 방사선을 조사한 후에 박리하였을 때의 값을 나타낸다.

본 발명의 점착 시트(10)는, 상기한 바와 같이 픽업시의 박리 점착력이 낮게 제어되거나, 또는 제어 가능하게 설정되어 있다. 그러나, 점착력이 낮으면, 전공정인 다이싱을 행할 때, 절단 분리된 칩을 보유 지지할 수 없고, 다이싱 중에 칩이 다이싱용 점착 시트(10)로부터 박리될(칩 비산이 발생할) 가능성이 높다. 그로 인해, 방사선 조사에 의해 경화하여 점착력을 저하시키는 것이 가능한 방사선 경화형 점착제에 의해 점착제층(3)을 형성하고, 다이싱시에는 어느 정도의 점착력을 유지하면서, 다이싱 공정 후에는 방사선 조사에 의해 상기 점착력을 저하시킬 수 있는 것을 사용하는 것이 바람직하다. 또한, 같은 관점에서, 가열에 의해 점착력을 저하시키는 것이 가능한 가열 발포 박리형 점착제에 의해 점착제층을 형성하는 것도 적합하다. 이와 같은 경우에는, 다이싱 후에, 가열 등의 공지의 조작을 가하여 점착력을 저감시킨 후, 픽업할 수 있다.

다음에, 본 제1 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다. 본 제1 실시 형태의 반도체 장치의 제조 방법은, 반도체 웨이퍼를 점착 시트(10)의 점착제층(3) 상에 접합하는 마운트 공정과, 반도체 웨이퍼 또는 반도체 칩의 검사 공정과, 반도체 웨이퍼를 다이싱하는 다이싱 공정과, 반도체 칩을 픽업하는 픽업 공정을 갖는다. 본 발명에 관한 점착 시트(10)는, 상기한 바와 같이 반도체 웨이퍼를 접합한 상태에서도 도통 공정을 행할 수 있다. 따라서, 다이싱 공정 전에 반도체 웨이퍼에 대해 도통 검사 공정을 행해도 좋고, 다이싱 공정 후에 각 반도체 칩에 대해 도통 검사 공정을 행해도 좋다. 또한, 본 발명의 제조 방법 은, 반도체 웨이퍼의 두께가 100㎛ 미만, 또는 50㎛ 미만인 경우에 적합하게 적용할 수 있다.

상기 마운트 공정은, 반도체 웨이퍼의 이면(회로 형성면과는 반대측 면)과 점착제층(3)측이 접합면이 되도록 중첩하여, 압착 롤 등의 압박 수단에 의해 압박하면서 행한다. 또한, 가압 가능한 용기(예를 들어 오토클레이브 등) 중에서, 반도체 웨이퍼와 점착 시트(10)를 상기한 바와 같이 중첩하여, 용기 내를 가압함으로써 부착할 수도 있다. 이때, 압박 수단에 의해 압박하면서 부착해도 좋다. 또한, 진공 챔버 내에서, 상기와 마찬가지로 부착할 수도 있다. 부착시의 부착 온도는 전혀 한정되지 않지만, 20 내지 80℃인 것이 바람직하다.

다이싱 공정 전에 반도체 웨이퍼(9)의 도통 검사를 행하는 경우, 당해 반도체 웨이퍼(9)는 점착 시트(10)를 접합한 상태에서, 도통 검사 스테이지(13) 상에 적재된다[도 3의 (a) 참조]. 다음에, 도통 검사용 단자 중, 한쪽을 반도체 웨이퍼(9)의 회로 형성면(전극)(15)에 접촉하고, 다른 쪽 단자를 점착제층(3) 또는 도통 검사 스테이지(13)에 접촉하여, 도통 경로를 확보한다. 그 후, 양 단자간에 소정의 전압을 인가하여, 그때의 저항값으로부터 반도체 웨이퍼(9)에 형성된 회로의 도통성을 확인한다.

상기 다이싱 공정은 반도체 웨이퍼(9)를 절단(다이싱)하여 반도체 칩을 형성하는 공정이다. 다이싱은 반도체 웨이퍼의 회로면측으로부터 통상의 방법에 따라서 행해지고, 블레이드 다이싱, 레이저 다이싱, 플라즈마 다이싱, 또는 브레이킹 등의 공지의 방법을 사용할 수 있다. 또한 절단 방법으로서는, 점착 시트(10)까지 절입을 행하는 풀 컷트라 불리는 절단 방식 등을 채용할 수 있다. 본 발명에서는, 점착 시트(10)의 기재 필름(1)과 점착제층(3) 사이에는 도통 경로가 확보되어 있으므로, 점착제층(3)을 완전히 절단하고, 기재 필름(1)의 일부가 절단되는 경우라도, 후술하는 반도체 칩의 도통 검사 공정을 행할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 사용할 수 있다.

다이싱 공정 후에 반도체 칩(11)의 도통 검사를 행하는 경우, 각 반도체 칩(11)이 점착 시트(10)에 접합된 상태에서, 도통 검사 스테이지(13) 상에 적재된다[도 3의 (b) 참조]. 다음에, 도통 검사용 단자 중, 한쪽을 각 반도체 칩(11)의 회로 형성면(전극)(15)에 접촉하고, 다른 쪽 단자를 도통 검사 스테이지(13) 또는 다이싱 링(17)에 접촉하여, 도통 경로를 확보한다. 단, 점착제층(3) 중에 전술한 도전성 입자가 포함되어 있는 경우에는, 점착제층(3)은 막 두께 방향 및 면내의 임의의 방향에 대해 도전성을 갖고 있으므로, 다른 쪽 단자를 점착제층(3)에 접촉해도 좋다. 그 후, 양 단자간에 소정의 전압을 인가하여, 그때의 저항값으로부터 반도체 칩(11)의 도통성을 확인한다. 또한, 다이싱 공정에 의해 점착제층(3)이 완전히 절단되어 있는 경우에는, 도통 검사 스테이지(13)에 다른 단자를 접촉한다. 점착 시트(10)는 기재 필름(1)과 점착제층(3) 사이에 도통 경로가 확보된 구조이므로, 점착제층(3)이 완전히 절단되고, 기재 필름(1)의 일부까지 절입이 되어 있어도 도통 검사가 가능해진다. 또한, 다이싱 링(17)으로서는 도전성을 갖는 것이 바람직하다.

픽업 공정은 점착 시트(10)에 접착 고정된 반도체 칩(11)을 박리하기 위해 행한다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 각각의 반도체 칩(11)을 점착 시트(10)측으로부터 니들에 의해 밀어올려, 밀려올라간 반도체 칩(11)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.

여기서, 방사선 경화형 점착제층 또는 열 박리형 점착제층을 갖는 점착 시트(10)를 사용하는 경우에는, 점착제층(3)을 방사선 조사 또는 가열 처리해도 좋다. 이에 의해 점착성을 저하시켜 픽업의 용이화를 도모한다. 방사선 경화형의 점착제층(3)의 경우, 방사선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다. 또한, 열 박리형의 점착제층(3)의 경우, 이를 가열하면, 열 발포성 또는 열 팽창성 성분에 의해 점착제층(3)이 팽창하여, 반도체 칩(11)과의 접착 면적을 현저하게 감소시킬 수 있다. 이에 의해, 반도체 칩에 대한 점착 시트(10)의 점착력이 저하되어, 반도체 칩(11)으로부터 점착 시트(10)의 박리가 용이해진다. 그 결과, 반도체 칩(11)을 손상시키지 않고 픽업이 가능해진다. 가열 처리를 행하는 경우에 있어서의 가열 온도, 가열 시간 등의 가열 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다.

(제2 실시 형태)

본 발명의 제2 실시 형태에 대해, 도 4를 참조하면서 이하에 설명한다. 도 4는, 본 제2 실시 형태에 관한 다이싱용 점착 시트(이하,「점착 시트」라 함)를 개략적으로 도시하는 단면 모식도이다. 또한, 상기 제1 실시 형태에 관한 다이싱용 점착 시트 등의 각 구성 부재와 동일한 것에는, 동일 부호를 부여하여 그 설명을 생략한다.

도 4에 도시한 바와 같이, 본 발명에 관한 점착 시트(20)는 기재 필름(1) 상에 점착제층(23)이 마련된 구성이다.

상기 점착제층(23)은 도전성 입자의 함유에 의해, 적어도 두께 방향에 대해 전기적인 도통이 확보되어 있으면 특별히 한정되지 않는다. 점착제층(23)의 도전성은, 예를 들어 도전성 입자가 서로 접촉한 상태에서 분산된 구조로 되어 있음으로써 얻을 수 있다. 단, 도전성 입자 서로가 어느 정도 접근하여 분산된 상태라도, 터널 효과에 의해 도전성을 발휘시킬 수 있다.

상기 도전성 입자(25)의 서로 접촉한 상태는, 적어도 막 두께 방향에 대해 이루어져 있음으로써 당해 방향에서의 도전성을 가능하게 한다. 그 결과, 다이싱에 의해 점착제층(23)이 완전히 절단 분리되어도 기재 필름(1)과의 사이에서 전기적인 도통 경로의 확보를 가능하게 하고 있다. 또한, 예를 들어, 막 두께 방향으로만 도전성을 나타내는 이방 도전성으로 하는 경우에는, 점착제층(23) 중의 도전성 입자(25)가 서로 이격된 상태에서 분산시킨 후, 소정의 막 두께가 되도록 막 두께 방향으로 압축시킴으로써 두께 방향으로만 도전성 입자(25)가 서로 접촉한 분산 상태로 하면 된다. 이 경우, 점착제층(23)을 구성하는 점착제 성분은 절연성인 것이 필요해진다.

점착제층(23)은 도통 검사가 가능한 범위에서 도전성을 갖고 있으면 된다. 도통 검사가 가능한 점착 시트(20)의 도전성이라 함은, 구체적으로는 그 표면에 있 어서의 표면 저항률이 5Ω/□ 이하, 바람직하게는 1Ω/□ 이하, 특히 바람직하게는 5×10^-1Ω/□ 이하이다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-3Ω/□ 이상인 것이 바람직하다. 또한, 점착제층(23)의 체적 저항률이 1×10^-1Ωㆍ㎝ 이하, 바람직하게는 1×10^-2Ωㆍ㎝ 이하, 특히 바람직하게는 1×10^-3Ωㆍ㎝ 이하이다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-5Ωㆍ㎝ 이상인 것이 바람직하다. 도전성 평가는, 미쯔비시 가가꾸제 Lorester MP MCP-T350을 사용하여, JIS K7194에 준하여 행하여, 점착 시트(20)의 점착제 표면을 측정함으로써 얻을 수 있다. 이때, 저항률 보정 계수 RCF는 4.532로서, 표면 저항률 및 체적 저항률의 산출을 행한다. 또한, 체적 저항률의 산출에 있어서는, 점착제층(23)의 두께를 사용하여 산출하였다.

도전성 입자(25)의 함유량은, 점착제층(23)을 구성하는 후술하는 베이스 폴리머 100중량부에 대해 1 내지 500중량부, 바람직하게는 5 내지 500중량부, 특히 바람직하게는 10 내지 200중량부이다. 함유량이 1중량부 미만이면, 도전성 입자(25)끼리가 서로 접촉이 곤란해져, 도전성이 저하되는 경우가 있다. 한편, 함유량이 500중량부를 초과하면, 점착제층(23)에 차지하는 도전성 입자의 비율이 너무 높아져 점착제층(23)의 점착성이 저하되는 경우가 있다.

본 발명에서 사용되는 도전성 입자(25)의 종류로서는 특별히 한정되지 않고, 예를 들어 니켈, 금, 은, 구리, 알루미늄, 땜납, 백금 등의 금속계 입자, ITO(인듐 ㆍ주석 산화물), ATI, 산화티탄, 산화주석, 산화구리, 산화니켈 등의 금속 산화물계 입자, 다이아몬드, 카본블랙, 카본튜브, 카본파이버 등의 카본계 입자, 폴리스티렌 등의 플라스틱 입자의 표면에 도전층을 피복한 복합 도전 입자 등을 들 수 있다. 또한, 이들 도전성 입자(25)의 형상도 특별히 한정되지 않고, 구 형상, 침 형상, 섬유 형상, 플레이크 형상, 스파이크 형상, 코일 형상 등을 들 수 있다.

또한, 도전성 입자(25)의 크기로서는 특별히 한정되지 않지만, 예를 들어 입경이 100㎛ 이하, 바람직하게는 1㎚ 내지 100㎛, 특히 바람직하게는 10㎚ 내지 50㎛이다. 입경이 100㎛를 초과하는 경우, 점착제층(23)의 막 두께의 편차나 표면 요철이 커져, 다이싱성이 저하되는 경우가 있다. 또한, 당해 입경은 BET법에 의해 측정한 값이다.

점착제층(23)의 형성 재료로서는, 상기 점착 시트(10)에 있어서의 점착제층(3)과 마찬가지이다. 또한, 점착제층(23)의 두께는 특별히 한정되지 않고, 상기 점착제층(3)과 마찬가지이다.

또한, 점착 시트(20)는 상기 점착제층(23) 상에 세퍼레이터(7)가 설치되어 있는 것이 바람직하다. 당해 세퍼레이터(7)에 대해서는, 상기 제1 실시 형태에 있어서 설명한 것과 마찬가지이다.

점착 시트(20)는, 예를 들어 세퍼레이터(7)에 점착제층(23)을 형성한 후, 그들을 기재 필름(1)에 접합함으로써 제조할 수 있다. 또한, 별도, 기재 필름(1) 표면에 점착제 용액을 직접 도포하고, 건조시켜 (필요에 따라서 가열 가교시켜) 점착제층(23)을 형성하고, 필요에 따라서 이 점착제층(23)의 표면에 세퍼레이터(7)를 접합하는 것으로도 제조할 수 있다. 이들 점착제층(23)은 1층, 또는 2층 이상 적층해도 좋다.

점착제층(23) 상에 세퍼레이터(7)를 설치한 적층 시트는 롤 형상으로 하여 가열 처리하는 것이 바람직하다. 적층 시트를 가열 처리함으로써, 점착제의 특성을 안정화시킬 수 있다. 가열 처리에 있어서의 온도는 30 내지 60℃ 정도이며, 처리 시간은 12 내지 100시간 정도이다.

점착 시트(20)는 시트 형상, 롤 형상 등, 용도에 따라서 적절한 형상을 취할 수 있다. 웨이퍼 다이싱 용도로는, 예를 들어 미리 필요한 형상으로 절단 가공된 것이 적합하게 사용된다. 또한, 점착 시트(20)의 외경 사이즈는 반도체 웨이퍼의 외경 사이즈보다도 크고, 또한 다이싱 링의 내경보다 작아도 좋다.

또한, 점착제층(23)의 점착력은 상기 제1 실시 형태에 관한 점착제층(3)의 경우와 마찬가지로, 실리콘 웨이퍼에 대한 상온에서의 점착력(90도 박리값, 박리 속도 300㎜/분)을 기초로 하여 20N/20㎜ 이하인 것이 바람직하고, 더욱 바람직하게는 0.001 내지 10N/20㎜, 특히 바람직하게는 0.01 내지 8N/20㎜이다.

점착제층(23)은 상기 제1 실시 형태에 관한 점착제층(3)의 경우와 마찬가지로, 실리콘으로 이루어지는 반도체 웨이퍼의 부착면에 있어서의 표면 유기물 오염 증가량 ΔC가 5% 이하가 되는 박리성을 갖고 있는 것이 바람직하다. 점착제층(23)과 그와 같은 박리성을 가짐으로써, 픽업 후의 반도체 칩에 점착제 잔류가 발생하는 것을 저감시킬 수 있다.

본 제2 실시 형태에 관한 점착 시트(20)는, 상기한 바와 같이 픽업시의 박리 점착력이 낮게 제어되거나, 또는 제어 가능하게 설정되어 있다. 그러나, 점착력이 낮으면, 전공정인 다이싱을 행할 때, 절단 분리된 칩을 보유 지지할 수 없고, 다이싱 중에 칩이 점착 시트(20)로부터 박리될(칩 비산이 발생할) 가능성이 높다. 그로 인해, 방사선 조사에 의해 경화되어 점착력을 저하시키는 것이 가능한 방사선 경화형 점착제에 의해 점착제층(23)을 형성하고, 다이싱시에는 어느 정도의 점착력을 유지하면서, 다이싱 공정의 후에는 방사선 조사에 의해 상기 점착력을 저하시킬 수 있는 것을 사용하는 것이 바람직하다. 또한, 동일한 관점에서, 가열에 의해 점착력을 저하시키는 것이 가능한 가열 발포 박리형 점착제에 의해 점착제층을 형성하는 것도 적합하다. 이와 같은 경우에는, 다이싱 후에, 가열 등의 공지의 조작을 가하여 점착력을 저감시킨 후, 픽업할 수 있다.

본 제2 실시 형태에 관한 점착 시트(20)를 사용한 반도체 장치의 제조 방법은, 상기 제1 실시 형태에서 설명한 것과 같은 방법에 의해 행할 수 있다.

(제3 실시 형태)

도 5에 도시한 바와 같이, 본 제3 실시 형태에 관한 검사용 점착 시트(이하, 「점착 시트」라 함)(30)는, 지지체(31) 상에 기재 필름(1) 및 점착제층(33)이 순차 적층된 구성이다. 또한, 상기 제1 실시 형태 및 제2 실시 형태에 관한 다이싱용 점착 시트 등의 각 구성 부재와 동일한 것에는, 동일 부호를 부여하여 그 설명을 생략한다.

상기 지지체(31)는, 예를 들어 플라스틱 필름(기재) 단독의 것이나, 당해 플라스틱 필름 상에 다른 점착제층이 마련된 구조를 갖는다. 지지체(31)가 플라스틱 필름 단독으로 이루어지는 경우에는, 다른 점착제층이 기재 필름(1)과의 접합을 위해 마련되는 것이 바람직하다.

본 발명에서 지지체(31)를 채용한 것은, 도전성 섬유로 이루어지는 기재 필름(1)뿐이면, 점착 시트(30) 전체적인 유연성이 저하되어, 익스팬드 공정이나 픽업 공정에 있어서 필요한 변형을 발생시키지 않고, 픽업성이 저하되기 때문이다. 이와 같은 관점에서, 본 발명의 지지체(31)로서는, 23℃에 있어서의 인장 탄성률로서 500㎫ 이하, 바람직하게는 400㎫ 이하, 더욱 바람직하게는 350㎫ 이하의 것을 채용한다. 또한, 최대 점 신장도(신장율)는 100% 이상, 혹은 200% 이상, 더욱 바람직하게는 250% 이상인 것이 바람직하다. 인장 탄성률이 500㎫ 이하, 최대 점 신장도가 100% 이상이면 지지체(31)는 충분히 유연성을 갖고, 익스팬드시에 충분한 신장성을 나타낼 수 있다. 또한, 픽업시에, 니들에 의해 밀어올림이 행해져도, 그 국소적인 변형을 가능하게 한다. 그 결과, 검사용 점착 시트 자체가 우수한 익스팬드성 및 픽업성을 부여할 수 있다. 또한, 상기 인장 탄성률의 하한값은, 지지체의 탄성률이 지나치게 작으면 점착제층을 통해 기재 필름과 접합할 때에 기포나 주름이 들어가는 등 강성 부족에 의해 작업 안정성이 저하되는 문제가 발생하므로 10㎫ 이상인 것이 바람직하다. 또한, 상기 최대 점 신장도는 지나치게 크면, 익스팬드 공정에 의해 지지체가 완전히 신장해 버려 반대로 픽업성이 저하되는 문제가 발생하므로 2000% 이하인 것이 바람직하다.

상기 플라스틱 필름으로서는 특별히 한정되지 않고, 그 대표적인 재료로서, 예를 들어 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴 리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트 등의 폴리에스테르, 폴리이미드, 폴리에테르케톤, 폴리스티렌, 폴리염화비닐, 폴리염화비닐리덴, 불소 수지, 실리콘 수지, 셀룰로오스계 수지 및 이들 가교체 등의 폴리머를 들 수 있다. 또한, 상기 예시한 재료는, 필요에 따라서 관능기, 기능성 모노머나 개질성 모노머를 그래프트 하여 사용해도 좋다.

또한, 상기 플라스틱 필름은, 단층 필름은 또는 다층 필름의 어느 것이라도 좋고, 상기 2종 이상의 수지를 드라이 블랜드한 블랜드 필름이라도 좋다. 다층 필름은 상기 수지 등을 사용하여, 공압출법, 드라이 라미네이트법 등의 관용 필름 적층법에 의해 제조할 수 있다. 또한, 플라스틱 필름은 무연신으로 사용해도 좋고, 필요에 따라서 일축 또는 이축 연신 처리를 실시해도 좋다. 이와 같이 하여 제조된 플라스틱 필름 표면에는, 필요에 따라서 매트 처리, 코로나 방전 처리, 프라이머 처리, 가교 처리 등 관용의 물리적 또는 화학적 처리를 실시할 수 있다.

지지체(31)의 두께(상기 플라스틱 필름이 다층 필름인 경우에는 총 두께)는 통상 10 내지 300㎛, 바람직하게는 30 내지 200㎛ 정도이다.

상기 다른 점착제층으로서는 특별히 한정되지 않고, 공지 내지 관용 점착제로 이루어지는 것을 사용할 수 있다. 구체적으로는, 예를 들어 고무계, 아크릴계, 실리콘계, 폴리비닐에테르계 등의 각종 점착제가 사용된다. 다른 점착제층의 두께로서는, 1 내지 50㎛가 바람직하고, 5 내지 20㎛가 더욱 바람직하다.

상기 점착제층(33)으로서는, 예를 들어 도 5의 (a)에 도시한 바와 같이, 도전성 입자가 함유되어 있음으로써 적어도 두께 방향에 대해 전기적인 도통이 확보되어 있는 것을 들 수 있다. 점착제층(33)의 도전성은, 예를 들어 도전성 입자가 서로 접촉한 상태에서 분산된 구조로 되어 있음으로써 얻어지고 있다. 단, 도전성 입자 서로가 어느 정도 접근하여 분산된 상태라도, 터널 효과에 의해 도전성을 발휘시킬 수 있다.

상기 도전성 입자(25)의 서로 접촉한 상태는, 적어도 막 두께 방향에 대해 이루어져 있음으로써 당해 방향에서의 도전성을 가능하게 한다. 그 결과, 다이싱에 의해 점착제층(33)이 완전히 절단 분리되어도 기재 필름(1) 사이에서 전기적인 도통 경로의 확보를 가능하게 하고 있다. 또한, 예를 들어, 막 두께 방향으로만 도전성을 나타내는 이방 도전성으로 하는 경우에는, 점착제층(33) 중의 도전성 입자(25)가 서로 이격된 상태에서 분산시킨 후, 소정의 막 두께가 되도록 막 두께 방향으로 압축시킴으로써 두께 방향으로만 도전성 입자(25)가 서로 접촉한 분산 상태로 하면 된다. 이 경우, 점착제층(33)을 구성하는 점착제 성분은 절연성인 것이 필요해진다.

점착제층(33)은 도통 검사가 가능한 범위에서 도전성을 갖고 있으면 된다. 도통 검사가 가능한 점착 시트(30)의 도전성이라 함은, 구체적으로는 그 표면에 있어서의 표면 저항률이 5Ω/□ 이하, 바람직하게는 1Ω/□ 이하, 특히 바람직하게는 5×10^-3Ω/□ 이하이다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-3Ω/□ 이상인 것이 바람직하다. 또한, 점착제층(33)의 체적 저항률이 1×10^-1Ωㆍ㎝ 이하, 바람직하게는 1×10^-2Ωㆍ㎝ 이하, 특히 바람직하게는 1×10^-3Ωㆍ㎝ 이하이다. 또한, 하한값에 대해서는, 실용상의 관점에서 1×10^-5Ωㆍ㎝ 이상인 것이 바람직하다. 도전성 평가는 미쯔비시 가가꾸제 Lorester MP MCP-T350을 사용하여, JIS K7194에 준하여 행하여, 점착 시트(30)의 점착제 표면을 측정함으로써 얻을 수 있다. 이때, 저항률 보정 계수 RCF는 4.532로서, 표면 저항률 및 체적 저항률의 산출을 행한다. 또한, 체적 저항률의 산출은「기재 필름과 점착제층」의 합계 두께를 사용하여 산출하였다.

도전성 입자(25)의 함유량은 점착제층(33)을 구성하는 베이스 폴리머 성분 100중량부에 대해 1 내지 500중량부, 바람직하게는 5 내지 500중량부, 특히 바람직하게는 10 내지 200중량부이다. 함유량이 1중량부 미만이면, 도전성 입자(25)끼리가 서로 접촉이 곤란해져, 도전성이 저하되는 경우가 있다. 한편, 함유량이 500중량부를 초과하면, 점착제층(33)에 차지하는 도전성 입자의 비율이 지나치게 높아져 점착제층(33)의 점착성이 저하되는 경우가 있다.

또한, 본 실시 형태에 관한 점착 시트(30)는, 도 5의 (b)에 도시한 바와 같이 점착제층(33)의 표면에 기재 필름(1)을 구성하는 도전성 섬유(5)의 일부가 노출된 구성이라도 좋다. 이와 같은 구성이면, 점착제층(33)에 도전성 입자(25)를 함 유시키는 등의 도전성을 부여하지 않고, 반도체 웨이퍼 등과 기재 필름(1) 사이의 도통 경로가 확보된다. 그 결과, 다이싱 기능을 저하시키지 않고 도통 검사가 가능해진다. 여기서, 기재 필름(1)은 도전성 섬유(5)가 소정의 짜임 형상으로 구성되어 있고, 도전성 섬유(5)끼리의 교차 부분이 볼록부로 되어 있다. 도전성 섬유(5)가 점착제층(33)의 표면으로부터 일부 노출되면, 이 교차 부분이 점착제층(33)에 덮여지지 않고 그 표면으로부터 표출되어 있는 것을 의미한다.

기재 필름(1) 상에 형성하기 전의 점착제층(33)의 인장 탄성률은 0.2㎫ 이하인 것이 바람직하고, 보다 바람직하게는 0.01 내지 0.15㎫, 특히 바람직하게는 0.03 내지 0.1㎫이다. 인장 탄성률을 0.2㎫ 이하로 함으로써, 점착제층(33)을 기재 필름(1) 상에 전사하여 이를 압박할 때에, 점착제층(33)이 기재 필름(1)에 매립하기 쉬워지고, 도전성 섬유(5)의 일부가 점착제층(33)의 표면으로부터 노출시키는 것이 가능해진다. 또한, 인장 탄성률은 JIS K7127에 준하여 측정된 값이다. 또한, 인장 탄성률의 값은 후술하는 가교제의 첨가량을 적절하게 변경함으로써 조절 가능하다.

점착제층(33)의 형성 재료로서는, 상기 점착 시트(10)에 있어서의 점착제층(3)과 마찬가지이다. 또한, 점착제층(33)의 두께는 특별히 한정되지 않고, 상기 점착제층(3)과 마찬가지이다.

또한, 점착 시트(30)는 상기 점착제층(33) 상에 세퍼레이터(7)가 설치되어 있는 것이 바람직하다. 당해 세퍼레이터(7)에 대해서는 상기 제1 실시 형태에 있어서 설명한 것과 마찬가지이다.

점착 시트(30)는, 예를 들어 세퍼레이터(7)에 점착제층(33)을 형성한 후, 그것들을 기재 필름(1)에 접합함으로써 제조할 수 있다. 이때, 점착제층(33)의 표면으로부터 기재 필름(1)을 구성하는 도전성 섬유의 일부가 노출되는 구조로 하는 경우에는, 소정의 압박력으로 점착제층(33)을 압박하는 것이 바람직하다. 이 경우, 압박력으로서, 0.01 내지 1㎫, 바람직하게는 0.05 내지 0.5㎫, 보다 바람직하게는 0.08 내지 0.3㎫이다. 또한, 압박시의 온도로서는 , 통상 20 내지 100℃이다. 또한, 별도로, 기재 필름(1) 표면에 점착제 용액을 직접 도포하고, 건조시켜 (필요에 따라서 가열 가교시켜) 점착제층(33)을 형성하고, 필요에 따라서 이 점착제층(33)의 표면에 세퍼레이터(7)를 접합하는 것으로도 제조할 수 있다. 이들 점착제층(33)은 1층, 또는 2층 이상 적층해도 좋다.

점착제층(33) 상에 세퍼레이터(7)를 설치한 적층 시트는 롤 형상으로 하여 가열 처리하는 것이 바람직하다. 적층 시트를 가열 처리함으로써, 점착제의 특성을 안정화시킬 수 있다. 가열 처리에 있어서의 온도는 30 내지 60℃ 정도이며, 처리 시간은 12 내지 100시간 정도이다.

점착 시트(30)는 시트 형상, 롤 형상 등, 용도에 따라서 적절한 형상을 취할 수 있다. 웨이퍼 다이싱 용도로는, 예를 들어 미리 필요한 형상으로 절단 가공된 것이 적합하게 사용된다. 또한, 점착 시트(30)의 외경 사이즈는 반도체 웨이퍼의 외경 사이즈보다도 크고, 또한 다이싱 링의 내경보다 작아도 좋다.

또한, 점착제층(33)의 점착력은 상기 제1 실시 형태에 관한 점착제층(3)의 경우와 마찬가지로, 실리콘 웨이퍼에 대한 상온에서의 점착력(90도 박리값, 박리 속도 300㎜/분)을 기초로 하여 20N/20㎜ 이하인 것이 바람직하고, 더욱 바람직하게는 0.001 내지 10N/20㎜, 특히 바람직하게는 0.01 내지 8N/20㎜이다.

점착제층(33)은 상기 제1 실시 형태에 관한 점착제층(3)의 경우와 마찬가지로, 실리콘으로 이루어지는 반도체 웨이퍼의 부착면에 있어서의 표면 유기물 오염 증가량 ΔC가 5% 이하가 되는 박리성을 갖고 있는 것이 바람직하다. 점착제층(33)이 그와 같은 박리성을 가짐으로써, 픽업 후의 반도체 칩에 점착제 잔류가 발생하는 것을 저감시킬 수 있다.

본 제3 실시 형태에 관한 점착 시트(30)는, 상기한 바와 같이 픽업시의 박리가 점착력이 낮게 제어되고, 또는 제어 가능하게 설정되어 있다. 그러나, 점착력이 낮으면, 전공정인 다이싱을 행할 때, 절단 분리된 칩을 보유 지지할 수 없어, 다이싱 중에 칩이 점착 시트(30)로부터 박리될(칩 비산이 발생할) 가능성이 높다. 그로 인해, 방사선 조사에 의해 경화되어 점착력을 저하시키는 것이 가능한 방사선 경화형 점착제에 의해 점착제층(33)을 형성하고, 다이싱시에는 어느 정도의 점착력을 유지하면서, 다이싱 공정 후에는 방사선 조사에 의해 상기 점착력을 저하시킬 수 있는 것을 사용하는 것이 바람직하다. 또한, 동일 관점에서, 가열에 의해 점착력을 저하시키는 것이 가능한 가열 발포 박리형 점착제에 의해 점착제층을 형성하는 것도 적합하다. 이와 같은 경우에는, 다이싱 후에, 가열 등의 공지의 조작을 가하여 점착력을 저감시킨 후, 픽업할 수 있다.

또한, 본 제3 실시 형태에 관한 점착 시트(30)는 기재 필름(1) 및 점착제층(33)의 평면도에 있어서의 형상이 반도체 웨이퍼와 같은 것으로 해도 좋다(도 6 참조).

다음에, 본 제3 실시 형태에 관한 반도체 장치의 제조 방법에 대해 설명한다. 본 제3 실시 형태의 반도체 장치의 제조 방법은, 반도체 웨이퍼를 점착 시트(30)의 점착제층(33) 상에 접합하는 마운트 공정과, 반도체 웨이퍼 또는 반도체 칩의 검사 공정과, 반도체 웨이퍼를 다이싱하는 다이싱 공정과, 반도체 칩을 픽업하는 픽업 공정을 갖는다. 본 제3 실시 형태에 관한 점착 시트(30)는, 상기한 바와 같이 반도체 웨이퍼를 접합한 상태에서도 도통 공정을 행할 수 있으므로, 다이싱 공정 전에 반도체 웨이퍼에 대해 도통 검사 공정을 행해도 좋다. 또한, 본 제3 실시 형태에 관한 점착 시트(30)는 다이싱용 점착 시트로서의 기능도 함께 가지므로, 반도체 웨이퍼를 접합한 상태에서 다이싱하여 반도체 칩을 형성하고, 그 공정 후에 각 반도체 칩에 대해 도통 검사 공정을 행해도 좋다.

상기 마운트 공정은, 반도체 웨이퍼의 이면(회로 형성면과는 반대측 면)과 점착제층(33)측이 접합면이 되도록 겹쳐서 맞대고, 압착 롤 등의 압박 수단에 의해 압박하면서 행한다. 또한, 가압 가능한 용기(예를 들어 오토클레이브 등) 중에서, 반도체 웨이퍼와 점착 시트(30)를 상기한 바와 같이 겹치고, 용기 내를 가압함으로써 부착할 수도 있다. 이때, 압박 수단에 의해 압박하면서 부착해도 좋다. 또한, 진공 챔버 내에서, 상기와 마찬가지로 부착할 수도 있다. 부착시의 부착 온도는 전혀 한정되지 않지만, 20 내지 80℃인 것이 바람직하다.

다이싱 공정 전에 반도체 웨이퍼(9)의 도통 검사를 행하는 경우, 당해 반도체 웨이퍼(9)는 점착 시트(30)를 접합한 상태에서 도통 검사 스테이지(13) 상에 적 재된다[도 7의 (a) 참조]. 도통 검사 스테이지(13)는 점착 시트(30)를 통해 반도체 웨이퍼(9)를 흡인 고정한다. 흡인 고정은 예를 들어 점착 시트(30)의 주연부에서 공기 빠짐 등을 발생시키는 일 없이 확실하게 행할 수 있다. 점착 시트(30)가 도통 검사 스테이지(13)에 접하는 부분이 기재 필름(1)이 아닌 지지체(31)이며, 당해 지지체(31)는 그물코 형상의 필름 등이 아니기 때문이다. 다음에, 도통 검사용 단자 중, 한쪽을 반도체 웨이퍼(9)의 회로 형성면(전극)(15)에 접촉하고, 다른 쪽 단자를 점착제층(33)에 접촉하고, 도통 경로를 확보한다. 그 후, 양 단자간에 소정의 전압을 인가하여, 그때의 저항값보다 반도체 웨이퍼(9)에 형성된 회로의 도통성을 확인한다.

상기 다이싱 공정은 반도체 웨이퍼(9)를 절단(다이싱)하여 반도체 칩을 형성하는 공정이다. 다이싱은 반도체 웨이퍼의 회로면측으로부터 통상의 방법에 따라서 행해지고, 블레이드 다이싱, 레이저 다이싱, 플라즈마 다이싱, 또는 브레이킹 등의 공지의 방법을 사용할 수 있다. 또한 절단 방법으로서는, 점착 시트(30)까지 절입을 행하는 풀 컷트라 불리는 절단 방식 등을 채용할 수 있다. 본 제3 실시 형태에서는, 점착 시트(30)의 기재 필름(1)과 점착제층(33) 사이에는 도통 경로가 확보되어 있으므로, 점착제층(33)을 완전히 절단하고, 기재 필름(1)의 일부가 절단되는 경우라도, 후술하는 반도체 칩의 도통 검사 공정을 행할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 사용할 수 있다.

다이싱 공정 후에 반도체 칩(11)의 도통 검사를 행하는 경우, 각 반도체 칩(11)이 점착 시트(30)에 접합된 상태에서, 도통 검사 스테이지(13) 상에 적재된다[도 7의 (b) 참조]. 다음에, 도통 검사용 단자 중, 한쪽을 각 반도체 칩(11)의 회로 형성면(전극)(15)에 접촉하고, 다른 쪽의 단자를 점착제층(33)에 접촉하여, 도통 경로를 확보한다. 그 후, 양 단자간에 소정의 전압을 인가하여, 그때의 저항값으로부터 반도체 칩(11)의 도통성을 확인한다. 또한, 다이싱 공정에 의해 점착제층(33)이 완전히 절단되어 있는 경우에는, 도통 검사 스테이지(13)에 다른 단자를 접촉한다. 점착 시트(30)는 기재 필름(1)과 점착제층(33) 사이에 도통 경로가 확보된 구조이므로, 점착제층(33)이 완전히 절단되고, 기재 필름(1)의 일부까지 절입이 되어 있어도, 도통 검사가 가능해진다.

픽업 공정은 점착 시트(30)에 접착 고정된 반도체 칩(11)을 박리하기 위해 행한다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(11)을 점착 시트(30)측으로부터 니들에 의해 밀어올려, 밀려올라간 반도체 칩(11)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.

여기서, 방사선 경화형 점착제층 또는 열 박리형 점착제층을 갖는 점착 시트(30)를 사용하는 경우에는, 점착제층(33)을 방사선 조사 또는 가열 처리해도 좋다. 이에 의해 점착성을 저하시켜 픽업의 용이화를 도모한다. 방사선 경화형의 점착제층(33)의 경우, 방사선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다. 또한, 열 박리형의 점착제층(33)의 경우, 이것을 가열하면, 열 발포성 또는 열 팽창성 성분에 의해 점착제 층(33)이 팽창되어, 반도체 칩(11)과의 접착 면적을 현저하게 감소시킬 수 있다. 이에 의해, 반도체 칩에 대한 점착 시트(30)의 점착력이 저하되어, 반도체 칩(11)으로부터 점착 시트(30)의 박리가 용이해진다. 그 결과, 반도체 칩(11)을 손상시키지 않고 픽업이 가능해진다. 가열 처리를 행하는 경우에 있어서의 가열 온도, 가열 시간 등의 가열 조건은 특별히 한정되지 않고, 적절하게 필요에 따라서 설정하면 된다.

이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 그것들에만 한정하는 취지의 것은 아니며, 단순한 설명예에 지나지 않는다.

(제1 실시예)

[기재 필름]

기재 필름으로서, 세렌 가부시끼가이샤제 도전성 섬유 기재(상품명 SUI-40-20047, 두께 82㎛, 메쉬 타입, 개구도 40%)를 사용하였다. 또한, 본 기재의 표면 저항률은 6.6×10^-2Ω/□, 체적 저항률은 5.3×10^-4Ωㆍ㎝였다.

[점착제의 조제]

메틸아크릴레이트 70중량부, 부틸아크릴레이트 30중량부, 및 아크릴산 5중량부를 아세트산에틸 중에서 공중합시켜 수 평균 분자량 80만의 아크릴계 폴리머를 포함하는 용액을 얻었다. 당해 용액에, 1 분자 중에 불포화 결합을 6개 포함하는 우레탄올리고머(상품명 [자색광 UV-1700B], 니혼 고오세에 가부시끼가이샤제) 50중량부, 광 중합 개시제(상품명「이가큐어 651」, 치바 스페셜티 케미컬즈제) 3중량부, 및 폴리이소시아네이트 화합물(상품명「콜로네이트 L」, 니혼 폴리우레탄사제) 0.2중량부를 가하여, 자외선 경화형 점착제 용액을 얻었다.

[다이싱용 점착 시트의 제작]

상기에서 조제한 도전성 점착제 용액을 이형 처리된 두께 50㎛의 폴리에스테르제 세퍼레이터의 이형 처리면에 도포하고, 80 ℃에서 10분간 가열 가교하여, 두께 20㎛의 자외선 경화형 점착제층을 형성하였다. 이때의 점착제층의 인장 탄성률은 0.09㎫였다. 계속해서, 상기 점착제층을 기재 필름에 접합하고, 자외선 경화형의 다이싱용 점착 시트를 제작하였다. 이때, 점착제층의 표면으로부터 기재 필름의 도전성 섬유의 일부가 노출되도록 압박하였다. 이때, 압박력은 0.1㎫, 접합 온도는 50℃로 하였다.

(제2 실시예)

본 실시예에 있어서는, 기재 필름으로서, 세렌 가부시끼가이샤제 SU-10-33(두께 62㎛, 메쉬 타입, 개구도 22%)을 사용한 것 이외는, 상기 제1 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 실시예에 있어서의 기재 필름의 표면 저항률은 3.7×10^-2Ω/□, 체적 저항률은 1.8×10^-4Ωㆍ㎝였다.

(제3 실시예)

본 실시예에 있어서는, 기재 필름으로서, 세렌 가부시끼가이샤제 SU-4G-13227(두께 60㎛, 메쉬 타입, 개구도 72%)을 사용한 것 이외는, 상기 제1 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 실시예에 있어서의 기재 필름의 표면 저항률은 2.9×10^-1Ω/□, 체적 저항률은 1.2×10^-3Ωㆍ㎝였다.

(제4 실시예)

본 실시예에 있어서는, 점착제층의 두께를 10㎛로 변경한 것 이외는, 상기 제1 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다.

(제5 실시예)

본 실시예에 있어서는, 폴리이소시아네이트 화합물의 함유량을 1중량부로 변경하고, 인장 탄성률이 0.15㎫의 점착제층을 형성한 것 이외는, 상기 제1 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다.

(제1 비교예)

본 비교예에 있어서는, 폴리이소시아네이트 화합물의 함유량을 1.5중량부로 변경한 것 이외는, 제1 실시예와 마찬가지로 하여 인장 탄성률이 0.21㎫의 점착제층을 형성하였다. 또한, 제1 실시예와 마찬가지로 하여, 점착제층을 기재 필름에 접합하고, 본 비교예에 관한 다이싱용 점착 시트를 제작하였다.

(제1 참고예)

본 참고예에 있어서는, 기재 필름으로서 세렌 가부시끼가이샤제 Sui-10-18W(두께 90㎛, 직포 타입, 개구도 2%)를 사용한 것 이외는, 상기 제1 실시예와 마찬가지로 하여 본 참고예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 참고예에 있어서의 기재 필름의 표면 저항률은 2.4 ×10^-2Ω/□, 체적 저항률은 2.1×10^-4Ωㆍ㎝였다.

(수 평균 분자량의 측정)

합성한 아크릴계 폴리머의 수 평균 분자량은 이하의 방법으로 측정하였다. 아크릴계 폴리머를 THF에 0.1wt%로 용해시켜, GPC(겔 퍼미에이션 크로마토그래피)를 사용하여 폴리스티렌 환산에 의해 수 평균 분자량을 측정하였다. 자세한 측정 조건은 이하와 같다.

GPC 장치 : 도오소제, HLC-8120GPC

칼럼 : 도오소제, (GMH_HR-H)+(GMH_HR-H)+(G2000H_HR)

유량 : 0.8ml/min

농도 : 0.1wt%

주입량 : 100μl

칼럼 온도 : 40℃

용리액 : THF

(점착제층의 표면 관찰)

제1 실시예 내지 제5 실시예, 제1 비교예 및 제1 참고예에서 얻어진 다이싱 용 점착 시트에 대해 세퍼레이터를 박리하고, 점착제층의 표면 상태를 광학 현미경 및 전자 주사형 현미경으로 관찰하여 기재 필름을 구성하는 도전성 섬유의 노출의 유무를 확인하였다. 도 4의 (a)에, 제1 실시예의 점착 시트에 있어서의 점착제층의 표면 상태를 광학 현미경으로 촬영한 것을 나타내고, 도 4의 (b)에 전자 주사형 현미경으로 촬영한 것을 나타낸다. 도 4의 (b)에서는, 기재 필름의 도전성 섬유끼리가 교차하는 부분이 점착제층 표면으로부터 노출되어 있는 것이 도시되어 있다.

(개구도)

개구도는 전술한 방법에 의해 산출하였다.

(도전성)

제1 실시예 내지 제5 실시예, 제1 비교예 및 제1 참고예에서 얻어진 다이싱용 점착 시트에 대해 세퍼레이터를 박리하여, 다이싱 처리 전후에서의 점착제 표면의 도전성을 평가하였다. 다이싱 처리는 점착 시트 단일 부재에서 행하고, 모든 점착 시트에 있어서 각각 기재 필름이 그 두께의 1/2 깊이까지 절입되도록 조건을 설정하였다. 도전성 평가는, 미쯔비시 가가꾸제 Lorester MP MCP-T350을 사용하여, JIS K7194에 준하여 행하여, 점착 시트에 있어서의 점착제층의 표면 저항률 및 체적 저항률을 구하였다. 또한, 저항률 보정 계수 RCF는 4.532로서, 표면 저항률 및 체적 저항률의 산출을 행하였다.

(박리 점착력)

제1 실시예 내지 제5 실시예, 제1 비교예 및 제1 참고예에서 얻어진 다이싱용 점착 시트를 20㎜ 폭으로 단책(strip) 형상으로 절단하고, 23±3℃(실온)에서 실리콘 미러 웨이퍼면{신에쯔 한도오따이 가부시끼가이샤제 ; CZN <100> 2.5-3.5[4인치(101.6㎜)}에 부착하였다. 다음에, 실온 분위기 하에서 30분간 정치한 후, 23±3℃의 항온실에서 90°박리 점착력을 측정하였다(박리점 이동 속도 300㎜/sec). 또한, 시트 이면으로부터 질소 분위기 하에서 자외선을 조사(1500mJ/㎠)하고, 마찬가지로 23±3℃의 항온실에서 90°박리 점착력을 측정하였다.

(다이싱 평가)

제1 실시예 내지 제5 실시예, 제1 비교예 및 제1 참고예에서 얻어진 다이싱용 점착 시트에, 이면 연마된 두께 100㎛의 반도체 웨이퍼[6인치(152.4㎜)]를 온도 23±3℃에서 마운트한 후, 이하의 조건에서 다이싱하였다. 다이싱시의 칩 비산, 다이싱 후의 칩의 치핑이나 깨짐의 발생의 유무를 평가하였다. 평가는 20개의 반도체 칩 중, 하나라도 칩 비산, 칩의 치핑이나 깨짐이 발생한 경우를 ×로 하고, 발생하지 않은 경우를 ○로 하였다.

[다이싱 조건]

다이서 : DISCO사제, DFD-651 블레이드 : DISCO사제, 27HECC 블레이드 회전수 : 35000rpm, 다이싱 속도 : 50㎜/sec, 다이싱 사이즈 : 10㎜×10㎜

다이싱의 절단 깊이는 기재 필름의 일부가 절단되는 정도까지 행하였다.

(픽업)

다이싱 후의 반도체 칩이 각 점착 시트로부터 박리할 수 있는지 픽업성을 평가하였다. 구체적으로는, 다이싱 후에 점착 시트 이면으로부터 질소 분위기 하에서 자외선을 조사(1500mJ/㎠)하고, 그것들을 늘여서 각 칩 사이를 소정의 간격으로 하는 익스팬드 공정을 행하였다. 또한, 각 점착 시트의 기재 필름측으로부터 니들에 의한 밀어올림 방식으로 반도체 칩을 픽업하여 픽업성의 평가를 행하였다. 픽업은 20개의 반도체 칩을 연속해서 행하여, 하기 조건에서 행하였을 때의 성공률이 100%인 경우를 ○로 하고, 하나라도 성공하지 못한 경우를 ×로 하였다.

[픽업 조건]

픽업 장치 : NES 머시너리사제, CPS-100, 니들수 : 4개, 끌어내림량 : 6㎜, 밀어올림량 : 400㎛, 밀어올림 속도 : 80㎜/초

(결과)

하기 표 1로부터 알 수 있는 바와 같이, 각 제1 실시예 내지 제5 실시예의 점착 시트에 있어서는 모두 점착제층의 표면 저항률이 5Ω/□ 이하이며, 체적 저항률이 1×10^-1Ωㆍ㎝ 이하였다. 즉, 각 실시예에 관한 점착 시트는 모든 기재 필름과의 사이에 도통 경로가 형성되어 있고, 다이싱 공정의 전후에 도통 검사가 가능한 것이 확인되었다. 또한, 제1 실시예 내지 제5 실시예의 점착 시트에 있어서는, 다이싱시의 칩 비산, 칩의 치핑이나 깨짐은 발생하지 않고, 매우 양호한 다이싱성을 나타냈다. 또한, 모든 반도체 칩을 양호하게 픽업할 수 있어 픽업성이 우수한 것도 확인되었다.

한편, 제1 비교예의 점착 시트에서는 도통 경로를 확보할 수 없었으므로, 표면 저항률 및 체적 저항률은 모두 측정 오버였다. 그 결과, 이들 점착 시트에서는 이를 부착한 상태에서 반도체 웨이퍼 또는 반도체 칩의 도통 검사를 행할 수는 없 었다.

(제6 실시예)

[기재 필름]

기재 필름으로서, 세렌 가부시끼가이샤제 도전성 섬유 기재(상품명 SUI-40-20047, 두께 82㎛, 메쉬 타입, 개구도 40%)를 사용하였다. 또한, 본 기재 필름의 표면 저항률은 6.6×10^-2Ω/□, 체적 저항률은 5.3×10^-4Ωㆍ㎝였다.

[점착제의 조제]

메틸아크릴레이트 70중량부, 부틸아크릴레이트 30중량부, 및 아크릴산 5중량부를 아세트산에틸 중에서 공중합시켜 수 평균 분자량 80만의 아크릴계 폴리머를 포함하는 용액을 얻었다. 당해 용액에 1 분자 중에 불포화 결합을 6개 포함하는 우레탄올리고머(상품명 [자색광 UV-1700B], 니혼 고오세에 가부시끼가이샤제) 50중량부, 광 중합 개시제(상품명「이가큐어 651」, 치바 스페셜티 케미컬즈제) 3중량부 및 폴리이소시아네이트 화합물(상품명「콜로네이트 L」, 니혼 폴리우레탄사제) 1.5중량부를 가하여, 자외선 경화형 점착제 용액을 얻었다. 이 점착제 용액에 도전성 입자로서 인코스페셜 프로덕츠제 니켈 파우더(상품명 타입 123, 스파이크 형상, 입경 3 내지 7㎛φ) 10중량부를 가하여, 도전성 점착제 용액을 제작하였다.

[다이싱용 점착 시트의 제작]

상기에서 조제한 도전성 점착제 용액을 이형 처리된 두께 50㎛의 폴리에스테르제 세퍼레이터의 이형 처리면에 도포하고, 80℃로 10분간 가열 가교하여, 두께 10㎛의 자외선 경화형 점착제층을 형성하였다. 계속해서, 상기 점착제층을 도전성 섬유 기재에 접합하여, 자외선 경화형 다이싱용 점착 시트를 제작하였다.

(제7 실시예)

본 실시예에 있어서는, 도전성 입자의 함유량을 50중량부로 바꾼 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다.

(제8 실시예)

본 실시예에 있어서는, 도전성 입자의 함유량을 500중량부로 바꾼 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다.

(제9 실시예)

본 실시예에 있어서는, 도전성 입자로서 10중량부의 니켈 파우더 대신에, 1중량부의 오쿠니 시키소제 카본블랙(상품명 MHI블랙 #273)을 사용한 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 실시예에 관한 다이싱용 점착 시트를 제작하였다.

(제2 참고예)

본 참고예에 있어서는, 도전성 입자의 함유량을 1000중량부로 바꾼 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 참고예에 관한 다이싱용 점착 시트를 제작하였다.

(제2 비교예)

본 비교예에 있어서는, 도전성 입자를 사용하지 않은 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 비교예에 관한 다이싱용 점착 시트를 제작하였다.

(제3 비교예)

본 비교예에 있어서는, 기재 필름으로서 도오레 가부시끼가이샤제 폴리에스테르 필름(상품명 루미라 S10, 두께 50㎛)을 사용한 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 비교예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 비교예에 있어서의 기재 필름의 표면 저항률, 및 체적 저항률은 모두 측정 오버였다.

(제4 비교예)

본 비교예에 있어서는, 기재 필름으로서 도오레 가꼬오 가부시끼가이샤제 알루미늄 증착 폴리에스테르 필름(상품명 메탈루미 TS, 두께 50㎛)을 사용한 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 비교예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 비교예에 있어서의 기재 필름의 표면 저항률은 1.5Ω/□, 체적 저항률은 7.3×10^-3Ωㆍ㎝였다. 또한, 후술하는 다이싱 공정에서는, 기재 필름의 Al 증착층도 절단하였다.

(제5 비교예)

본 비교예에 있어서는, 기재 필름으로서 가부시끼가이샤 닛꼬오 머티리얼즈제 압연 구리박(두께 50㎛)을 사용한 것 이외는, 상기 제6 실시예와 마찬가지로 하여 본 비교예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 비교예에 있어서의 기재 필름의 표면 저항률은 6.4×10^-3Ω/□, 체적 저항률은 1.8×10^-6Ωㆍ㎝였다.

(수 평균 분자량의 측정)

합성한 아크릴계 폴리머의 수 평균 분자량은 이하의 방법으로 측정하였다. 아크릴계 폴리머를 THF에 0.1wt%로 용해시켜, GPC(겔 퍼미션 크로마토그래피)를 사용하여 폴리스티렌 환산에 의해 수 평균 분자량을 측정하였다. 자세한 측정 조건은 이하와 같다.

GPC 장치 : 도오소제, HLC-8120GPC

칼럼 : 도오소제, (GMH_HR-H)+(GMH_HR-H)+(G2000H_HR)

유량 : 0.8ml/min

농도 : 0.1wt%

주입량 : 100μl

칼럼 온도 : 40℃

용리액 : THF

(도전성)

제6 실시예 내지 제9 실시예, 제2 비교예 내지 제5 비교예 및 제2 참고예에서 얻어진 다이싱용 점착 시트에 있어서의 다이싱 처리 전후에서의 점착제 표면의 도전성은 상기와 마찬가지로 하여 평가하였다.

(박리 점착력)

제6 실시예 내지 제9 실시예, 제2 비교예 내지 제5 비교예 및 제2 참고예에서 얻어진 다이싱용 점착 시트에 있어서의 점착제층의 박리 점착력은 상기와 마찬가지로 하여 측정하였다.

(다이싱 평가)

제6 실시예 내지 제9 실시예, 제2 비교예 내지 제5 비교예 및 제2 참고예에서 얻어진 다이싱용 점착 시트에, 이면 연삭된 두께 100㎛의 반도체 웨이퍼[6인치(152.4㎜)]를 온도 23±3℃에서 마운트한 후, 이하의 조건에서 다이싱하였다. 다이싱시의 칩 비산, 다이싱 후의 칩의 치핑이나 깨짐의 발생의 유무를 평가하였다. 평가는 20개의 반도체 칩 중, 하나라도 칩 비산, 칩의 치핑이나 깨짐이 발생한 경우를 ×로 하고, 발생하지 않은 경우를 ○로 하였다.

[다이싱 조건]

다이싱의 절단 깊이는 기재 필름의 일부가 절단될 정도까지 행하였다. 제3 비교예의 점착 시트에 있어서는, 기재 필름에 있어서의 Al 증착층이 절단될 정도까지 행하였다.

(결과)

하기 표 2로부터 알 수 있는 바와 같이, 각 제6 실시예 내지 제9 실시예의 점착 시트에 있어서는 모두 점착제층의 표면 저항률이 5Ω/□ 이하이며, 체적 저항률이 1×10^-1Ωㆍ㎝ 이하였다. 즉, 각 실시예에 관한 점착 시트는 모두 기재 필름과의 사이에 도통 경로가 형성되어 있고, 다이싱 공정의 전후에서 도통 검사가 가능한 것이 확인되었다. 또한, 제6 실시예 내지 제9 실시예의 점착 시트에서는 다이싱시의 칩 비산, 칩의 치핑이나 깨짐은 발생하지 않고, 매우 양호한 다이싱성을 나타냈다.

한편, 제2 비교예의 점착 시트에서는 점착제층이 도전성을 갖고 있지 않고, 제3 비교예의 점착 시트에서는 기재 필름이 도전성을 갖고 있지 않았으므로, 표면 저항률 및 체적 저항률은 모두 측정 오버였다. 그 결과, 이들 점착 시트에서는 이를 부착한 상태에서 반도체 웨이퍼 또는 반도체 칩의 도통 검사를 행할 수는 없었다. 제4 비교예의 점착 시트에 있어서는, Al 증착층이 다이싱에 의해 절단되었기 때문에, 다이싱 후의 도통 경로는 확보할 수 없었다. 또한, 제5 비교예의 점착 시트에 있어서는, 다이싱시 및 다이싱 후에 있어서 기재 필름이 파단되었으므로, 모두 평가할 수 없었다.

(제10 실시예)

[기재 필름]

[점착제의 조제]

메틸아크릴레이트 70중량부, 부틸아크릴레이트 30중량부 및 아크릴산 5중량부를 아세트산에틸 중에 공중합시켜 수 평균 분자량 80만의 아크릴계 폴리머를 포함하는 용액을 얻었다. 당해 용액에 1 분자 중에 불포화 결합을 6개 포함하는 우레탄올리고마(상품명 [자색광 UV-1700B], 니혼 고오세에 가부시끼가이샤제) 50중량부, 광 중합 개시제(상품명「이가큐어 651」, 치바 스페셜티 케미컬즈제) 3중량부 및 폴리이소시아네이트 화합물(상품명「콜로네이트 L」, 니혼 폴리우레탄사제) 1.5중량부를 가하여, 자외선 경화형 점착제 용액을 얻었다. 이 점착제 용액에 도전성 입자로서 인코스페셜 프로덕츠제 니켈 파우더(상품명 타입 123, 스파이크 형상, 입경 3 내지 7㎛φ) 10중량부를 가하여 도전성 점착제 용액을 제작하였다.

[다이싱용 점착 시트의 제작]

상기에서 조제한 도전성 점착제 용액을 이형 처리된 두께 50㎛의 폴리에스테르제 세퍼레이터의 이형 처리면에 도포하고, 80℃에서 10분간 가열 가교하여, 두께 10㎛의 자외선 경화형 점착제층을 형성하였다.

한편, 상기 아크릴계 폴리머 100중량부에 콜로네이트 L 2.0중량부를 첨가하여 구성되는 점착제 용액을, 이형 처리된 두께 50㎛의 폴리에스테르제 세퍼레이터의 이형 처리면에 도포하고, 80℃에서 10분간 가열 가교하여, 두께 5㎛의 점착제층을 형성하였다.

계속해서, 기재 필름의 한쪽 면에 자외선 경화형 점착제층을 접합하고, 다른 쪽 면에 점착제층을 접합하였다. 또한, 점착제층측의 세퍼레이터를 박리하여, 지지체로서의 연질 염화비닐 필름(두께 100㎛, 인장 탄성률 330㎫, 최대 점 신장도 250%)에 접합하였다. 이에 의해, 본 실시예에 관한 검사용 점착 시트를 제작하였다. 인장 탄성률은 JIS K7127(플라스틱 필름 및 시트의 인장 시험 방법)의 인장 시험 방법에 준거하여, 23±2℃의 온도, 50±5%의 습도, 50㎜의 표선간 거리 및 클램프간 거리, 인장은 지지체의 길이(MD) 방향, 300㎜/min의 속도로 시험을 행하였다.

(제11 실시예)

본 실시예에 있어서는, 상기 제10 실시예와 마찬가지로 하여, 폴리에스테르제 세퍼레이터의 이형 처리면에 두께 10㎛의 자외선 경화형 점착제층을 형성하였다. 계속해서, 기재 필름의 한쪽 면에 자외선 경화형 점착제층을 접합하고, 다른 쪽 면에 지지체로서의 점착 시트(닛또오 덴꼬오 가부시끼가이샤제, 상품명 ; 에렙홀더 NBD-5170K, 인장 탄성률 220㎫, 최대 점 신장도 980%)를, 그 점착제층측이 접합면이 되도록 접합하였다. 이에 의해, 본 실시예에 관한 검사용 점착 시트를 제작하였다.

(제12 실시예)

본 실시예에 있어서는, 상기 제10 실시예와 마찬가지로 하여, 폴리에스테르제 세퍼레이터의 이형 처리면에 두께 10㎛의 자외선 경화형 점착제층을 형성하였다. 계속해서, 기재 필름의 한쪽 면에 자외선 경화형 점착제층을 접합하고, 다른 쪽 면에 지지체로서의 점착 시트(닛또오 덴꼬오 가부시끼가이샤제, 상품명 : 에렙홀더 DU-400SE, 인장 탄성률 160㎫, 최대 점 신장도 880%)를, 그 점착제층측이 접합면이 되도록 접합하였다. 이에 의해, 본 실시예에 관한 검사용 점착 시트를 제작하였다.

(제13 실시예)

본 실시예에 있어서는, 제10 실시예와 마찬가지로 하여, 기재 필름의 한쪽 면에 자외선 경화형 점착제층을 접합하고, 다른 쪽 면에 점착제층을 접합한 것을 제작하고, 이를 평면도에 있어서 반도체 웨이퍼와 같은 형상이 되도록 라벨 가공하였다. 그 후, 점착제층측 세퍼레이터를 박리하여, 지지체로서의 연질 염화비닐 필름(두께 100㎛, 인장 탄성률 330㎫, 최대 점 신장도 250%)에 접합하여, 본 실시예에 관한 검사용 점착 시트를 제작하였다.

(제14 실시예)

본 실시예에 있어서는, 상기 제11 실시예와 마찬가지로 하여, 폴리에스테르제 세퍼레이터의 이형 처리면에 두께 10㎛의 자외선 경화형 점착제층을 형성하고, 계속해서 기재 필름의 한쪽 면에 자외선 경화형 점착제층을 접합한 것을 제작하였다. 이를 평면도에 있어서 반도체 웨이퍼와 같은 형상이 되도록 라벨 가공하였다. 또한, 기재 필름의 다른 쪽 면에 지지체로서의 점착 시트(닛또오 덴꼬오 가부시끼가이샤제, 상품명 ; 에렙홀더 NBD-5170K, 인장 탄성률 220MPa, 최대 점 신장도 980%)를, 그 점착제층측이 접합면이 되도록 접합하였다. 이에 의해, 본 실시예에 관한 검사용 점착 시트를 제작하였다.

(제6 비교예)

본 비교예에 있어서는, 상기 제10 실시예와 마찬가지로 하여, 기재 필름 상에 자외선 경화형 점착제층을 형성함으로써, 본 비교예에 관한 검사용 점착 시트를 제작하였다.

(제7 비교예)

본 비교예에 있어서는, 기재 필름으로서 도오레 가꼬오 가부시끼가이샤제 알루미늄 증착 폴리에스테르 필름(상품명 메탈루미 TS, 두께 25㎛)을 사용한 것 이외는, 상기 제10 실시예와 마찬가지로 하여 본 비교예에 관한 검사용 점착 시트를 제작하였다. 또한, 본 비교예에 있어서의 기재 필름의 표면 저항률은 1.5Ω/□, 체적 저항률은 7.3×10^-3Ωㆍ㎝였다.

(제8 비교예)

본 비교예에 있어서는, 기재 필름으로서 연질 염화비닐 필름(두께 80㎛)을 사용한 것 이외는, 상기 제10 실시예와 마찬가지로 하여 본 비교예에 관한 다이싱용 점착 시트를 제작하였다. 또한, 본 비교예에 있어서의 기재 필름의 표면 저항률, 및 체적 저항률은 측정 오버였다.

(수 평균 분자량의 측정)

합성한 아크릴계 폴리머의 수 평균 분자량의 측정은, 상기와 마찬가지로 하였다.

(도전성)

제10 실시예 내지 제14 실시예, 및 제6 비교예 내지 제8 비교예에서 얻어진 검사용 점착 시트에 있어서의 다이싱 처리 전후에서의 점착제 표면의 도전성은 상기와 마찬가지로 하여 평가하였다.

(박리 점착력)

제10 실시예 내지 제14 실시예, 및 제6 비교예 내지 제8 비교예에서 얻어진 검사용 점착 시트에 있어서의 점착제층의 점착력은 상기와 마찬가지로 하여 측정하였다.

(다이싱 평가)

제10 실시예 내지 제14 실시예, 및 제6 비교예 내지 제8 비교예에서 얻어진 검사용 점착 시트에, 이면 연마된 두께 100㎛의 반도체 웨이퍼[6인치(152.4㎜)]를 온도 23±3℃에서 마운트한 후, 이하의 조건에서 다이싱하였다. 다이싱시의 칩 비산, 다이싱 후의 칩의 치핑이나 깨짐의 발생의 유무를 평가하였다. 평가는 50개의 반도체 칩 중, 하나라도 칩 비산, 칩의 치핑이나 깨짐이 발생한 경우를 ×로 하고, 발생하지 않은 경우를 ○로 하였다.

[다이싱 조건]

다이싱의 절단 깊이는 기재 필름의 일부가 절단되는 정도까지 행하였다. 제3 비교예의 점착 시트에 있어서는, 기재 필름에 있어서의 Al 증착층이 절단되는 정도까지 행하였다.

(픽업)

다이싱 후의 반도체 칩이 각 점착 시트로부터 박리할 수 있는지 픽업성을 평가하였다. 구체적으로는, 다이싱 후에 점착 시트 이면으로부터 질소 분위기 하에서 자외선을 조사(1500mJ/㎠)하고, 그것들을 인장하여 각 칩 사이를 소정의 간격으로 하는 익스팬드 공정을 행하였다. 또한, 각 점착 시트의 기재 필름측으로부터 니들에 의한 밀어올림 방식으로 반도체 칩을 픽업하여 픽업성의 평가를 행하였다. 픽업은 50개의 반도체 칩을 연속해서 행하고, 픽업이 성공한 반도체 웨이퍼의 개수를 카운트하였다.

[픽업 조건]

픽업 장치 : NEC Machinery-100, 핀수 : 4개, 핀의 간격 : 3.5×3.5㎜, 핀 선단 곡률 : 0.250㎜, 핀 밀어올림량 : 0.50㎜, 흡착 유지 시간 : 0.2초, 익스팬드량 : 3㎜

(결과)

하기 표 3으로부터 알 수 있는 바와 같이, 각 제10 실시예 내지 제14 실시예의 점착 시트에 있어서는, 모두 자외선 경화형 점착제층과 기재 필름 사이에 도통 경로가 형성되어 있어, 다이싱 공정의 전후에서 도통 검사가 가능한 것이 확인되었다. 또한, 다이싱시의 칩 비산, 칩의 치핑이나 깨짐은 발생하지 않고, 매우 양호한 다이싱성을 나타냈다. 게다가, 모든 반도체 칩에 대해 픽업이 성공하여, 양호한 픽업성을 나타냈다.

한편, 제6 비교예의 점착 시트에서는 지지체를 갖고 있지 않으므로, 픽업성이 10%에 머물렀다. 또한, 제7 비교예의 점착 시트에 있어서는, Al 증착층이 다이싱에 의해 절단되었으므로, 다이싱 후의 도통 경로는 확보할 수 없었다. 또한, 제8 비교예의 점착 시트에 있어서는, 기재 필름이 도전성을 갖고 있지 않았으므로, 표면 저항률 및 체적 저항률은 측정 오버였다. 그 결과, 이들 점착 시트에서는 이를 부착한 상태에서 반도체 웨이퍼 또는 반도체 칩의 도통 검사를 행할 수는 없었다.

Claims

기재 필름 상에 점착제층이 마련된 점착 시트이며,

상기 기재 필름은 도전성 섬유로 이루어지고, 상기 점착제층과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있는, 점착 시트.
제1항에 있어서, 상기 기재 필름을 구성하는 도전성 섬유가 상기 점착제층의 표면으로부터 일부 노출되어 있고, 점착제층 표면과 기재 필름 사이에 전기적인 도통 경로가 형성되어 있는, 점착 시트.
제2항에 있어서, 상기 기재 필름의 개구도는 10% 이상인, 점착 시트.
제2항에 있어서, 상기 점착제층은, 상기 기재 필름 상에 형성 전의 인장 탄성률이 0.2㎫ 이하인 것인, 점착 시트.
제1항에 있어서, 상기 점착제층 중에는 도전성 입자가 포함되어 있는, 점착 시트.
제5항에 있어서, 상기 도전성 입자의 함유량은 베이스 폴리머 100중량부에 대해 1 내지 500중량부의 범위 내인, 점착 시트.
제1항에 있어서, 상기 점착제층의 표면 저항률은 5Ω/□ 이하인, 점착 시트.
제1항에 있어서, 상기 기재 필름의 표면 저항률은 1Ω/□ 이하인, 점착 시트.
제1항에 있어서, 상기 점착제층이 방사선 경화형 점착제층인 것을 특징으로 하는, 점착 시트.
제1항에 있어서, 상기 기재 필름 및 점착제층은 지지체 상에 순차 적층되어 있고, 상기 지지체의 23℃에 있어서의 인장 탄성률은 500㎫ 이하인, 점착 시트.
제10항에 있어서, 상기 점착제층 중에는 도전성 입자가 포함되어 있는, 점착 시트.
제10항에 있어서, 상기 점착제층의 표면으로부터 상기 도전성 섬유의 일부가 노출되어 있는, 점착 시트.
제10항에 있어서, 상기 기재 필름의 개구도는 10% 이상인, 점착 시트.
제10항에 있어서, 상기 지지체와 기재 필름 사이에 다른 점착제층이 마련되어 있는, 점착 시트.
제10항에 있어서, 상기 지지체는 기재 상에 다른 점착제층이 마련된 구조인, 점착 시트.
제10항에 있어서, 상기 지지체의 최대 신장도가 100% 이상인, 점착 시트.
제1항 내지 제9항 중 어느 한 항에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과,

상기 반도체 웨이퍼가 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 웨이퍼에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층 또는 도통 검사 스테이지에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 웨이퍼의 도통 검사를 하는 공정과,

상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과,

상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는, 반도체 장치의 제조 방법.
제1항 내지 제9항 중 어느 한 항에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 다이싱 링 및 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과,

상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과,

다이싱 직후의 반도체 칩이 각각 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 칩에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층, 다이싱 링 또는 도통 검사 스테이지에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 칩의 도통 검사를 하는 공정과,

상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는, 반도체 장치의 제조 방법.
제10항 내지 제16항 중 어느 한 항에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과,

상기 반도체 웨이퍼가 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 웨이퍼에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 웨이퍼의 도통 검사를 하는 공정과,

상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과,

상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는, 반도체 장치의 제조 방법.
제19항에 있어서, 상기 점착 시트로서, 기재 필름 및 점착제층의 평면도에 있어서의 형상이 상기 반도체 웨이퍼와 같은 것을 사용하는, 반도체 장치의 제조 방법.
제10항 내지 제16항 중 어느 한 항에 기재된 점착 시트에 있어서의 상기 점착제층 상에, 회로 형성면과는 반대측 면을 접합면으로 하여 반도체 웨이퍼를 접합하는 공정과,

상기 반도체 웨이퍼를 회로 형성면측으로부터 다이싱하고, 적어도 상기 기재 필름의 일부를 남긴 상태에서 반도체 칩을 형성하는 공정과,

다이싱 직후의 반도체 칩이 각각 고정된 상태에서, 도통 가능한 검사 스테이지 상에 상기 점착 시트를 적재하고, 상기 반도체 칩에 있어서의 회로 형성면에 한쪽의 접속 단자를 접촉하는 동시에, 상기 점착제층에 다른 쪽의 접속 단자를 접촉하여 전기적 접속을 도모함으로써, 상기 반도체 칩의 도통 검사를 하는 공정과,

상기 반도체 칩을 상기 점착 시트로부터 픽업하는 공정을 갖는, 반도체 장치 의 제조 방법.
제21항에 있어서, 상기 점착 시트로서, 기재 필름 및 점착제층의 평면도에 있어서의 형상이 상기 반도체 웨이퍼와 같은 것을 사용하는, 반도체 장치의 제조 방법.