KR20100071708A - Thin film transistor substrate and organic light emitting display device using the same - Google Patents

Thin film transistor substrate and organic light emitting display device using the same Download PDF

Info

Publication number
KR20100071708A
KR20100071708A KR1020080130515A KR20080130515A KR20100071708A KR 20100071708 A KR20100071708 A KR 20100071708A KR 1020080130515 A KR1020080130515 A KR 1020080130515A KR 20080130515 A KR20080130515 A KR 20080130515A KR 20100071708 A KR20100071708 A KR 20100071708A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
insulating layer
drain
Prior art date
Application number
KR1020080130515A
Other languages
Korean (ko)
Other versions
KR101510903B1 (en
Inventor
이준호
박재용
양미연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080130515A priority Critical patent/KR101510903B1/en
Publication of KR20100071708A publication Critical patent/KR20100071708A/en
Application granted granted Critical
Publication of KR101510903B1 publication Critical patent/KR101510903B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A thin film transistor substrate and an organic light emitting display device using the same are provided to improve display quality by minimizing capacitance deviation between two electrodes to form a capacitor. CONSTITUTION: A gate(101) and a first electrode(105) are formed on a substrate. A first insulation layer(112) is formed on the gate and the first electrode. An active layer(113) is formed on the first insulation layer. A source(114a) and a drain(114b) are contacted with the active layer on the first insulation layer. A second electrode(114c) is connected to the source or drain. A second insulation layer(115) is located on the source, the drain, and the second electrode.

Description

박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치{Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same}Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same}

본 발명의 실시예는 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치에 관한 것이다.Embodiments of the present invention relate to a thin film transistor substrate and an organic light emitting display device using the same.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.With the development of information technology, the market for a display device, which is a connection medium between a user and information, is growing. Accordingly, flat panel displays (FPDs), such as liquid crystal displays (LCDs), organic light emitting diodes (OLEDs), and plasma display panels (PDPs), may be used. Usage is increasing. Among them, a liquid crystal display device capable of realizing high resolution and capable of large size as well as small size is widely used.

위와 같은 표시장치 중 일부는 기판 상에 형성된 박막 트랜지스터와 커패시터에 저장된 데이터에 의해 구동되어 영상을 표현할 수 있다. 박막 트랜지스터는 기판 상에 형성된 게이트, 반도체층, 소오스 및 드레인을 포함하고, 커패시터는 박막 트랜지스터의 게이트, 소오스 및 드레인 사이에 위치하는 절연막을 포함할 수 있다.Some of the display devices as described above may be driven by data stored in the thin film transistor and the capacitor formed on the substrate to represent an image. The thin film transistor may include a gate, a semiconductor layer, a source, and a drain formed on the substrate, and the capacitor may include an insulating layer positioned between the gate, the source, and the drain of the thin film transistor.

박막 트랜지스터를 이용하여 구동하는 표시장치는 액정표시장치와 유기전계발광표시장치가 대표적이다. 이와 같이 박막 트랜지스터를 이용하여 구동하는 표시장치는 박막 트랜지스터와 커패시터를 하나의 서브 픽셀 내에 형성한다.A display device driven by using a thin film transistor is typically a liquid crystal display device and an organic light emitting display device. As described above, a display device driven using a thin film transistor forms a thin film transistor and a capacitor in one subpixel.

한편, 종래 표시장치의 경우 커패시터 형성시, 포토공정과 에칭공정을 실시함에 따라 커패시터의 전극이 되는 메탈과 메탈 간의 치수 편차에 의한 커패시턴스 편차가 발생한다. 치수 편차를 줄이기 위해서는 공정 편차를 줄여야 하나 공정 방법이나 설비에 따른 어려움이 있어 구조적인 해결책이 요구된다.On the other hand, in the case of the conventional display device, when the capacitor is formed, capacitance variation occurs due to the dimensional deviation between the metal and the metal serving as the electrode of the capacitor as the photo process and the etching process are performed. In order to reduce the dimensional deviation, the process deviation should be reduced, but there is a difficulty in the process method or equipment, and a structural solution is required.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 커패시터를 형성하는 두 전극 간의 면적 차가 발생하더라도 커패시턴스 편차를 극소로 낮출 수 있는 박막 트랜지스터 기판을 제공하여 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다.Embodiments of the present invention for solving the above-described problems of the background art provide an organic thin film transistor substrate capable of minimizing capacitance variation even when an area difference between two electrodes forming a capacitor is generated, thereby improving display quality. An electroluminescent display device is provided.

상술한 과제 해결 수단으로 본 발명의 실시예는, 기판; 기판 상에 위치하는 게이트와 게이트와 이격하여 위치하는 제1전극; 게이트 및 제1전극 상에 위치하는 제1절연막; 제1절연막 상에서 게이트와 대응되는 영역에 위치하는 액티브층; 제1절연막 상에서 액티브층과 접촉하는 소오스 및 드레인; 제1절연막 상에서 제1전극을 덮도록 소오스 또는 드레인에 연결된 제2전극; 소오스, 드레인 및 제2전극 상에 위치하는 제2절연막; 및 제2절연막 상에서 제2전극과 대응되는 영역에 위치하며 제2전극의 면적보다 실질적으로 좁은 면적을 갖는 제3전극을 포함하는 박막 트랜지스터 기판을 제공한다.Embodiments of the present invention as a means for solving the above problems, the substrate; A gate disposed on the substrate and a first electrode spaced apart from the gate; A first insulating layer on the gate and the first electrode; An active layer positioned in a region corresponding to the gate on the first insulating layer; A source and a drain in contact with the active layer on the first insulating film; A second electrode connected to the source or the drain to cover the first electrode on the first insulating film; A second insulating layer on the source, drain, and second electrode; And a third electrode disposed on a region corresponding to the second electrode on the second insulating layer and having an area substantially smaller than that of the second electrode.

제3전극은, 투명 산화물 전극으로 형성될 수 있다.The third electrode may be formed of a transparent oxide electrode.

제3전극은, 제1전극과 전기적으로 연결될 수 있다.The third electrode may be electrically connected to the first electrode.

한편, 다른 측면에서 본 발명의 실시예는, 제1기판; 제1기판 상에 위치하는 게이트와 게이트와 이격하여 위치하는 제1전극; 게이트 및 제1전극 상에 위치하는 제1절연막; 제1절연막 상에서 게이트와 대응되는 영역에 위치하는 액티브층; 제1절연막 상에서 액티브층과 접촉하는 소오스 및 드레인; 제1절연막 상에서 제1전극을 덮도록 소오스 또는 드레인에 연결된 제2전극; 소오스, 드레인 및 제2전극 상에 위치하는 제2절연막; 제2절연막 상에서 제2전극과 대응되는 영역에 위치하며 제2전극의 면적보다 실질적으로 좁은 면적을 갖는 제3전극; 제1기판과 대향하는 제2기판; 제2기판 상에 위치하는 서브 픽셀; 서브 픽셀의 영역을 정의하는 격벽; 및 서브 픽셀 내에 위치하며 서브 픽셀에 포함된 캐소드와 소오스 또는 드레인이 전기적으로 접촉되도록 돌출된 스페이서를 포함하는 유기전계발광표시장치를 제공한다.On the other hand, in another aspect, an embodiment of the present invention, the first substrate; A gate disposed on the first substrate and a first electrode spaced apart from the gate; A first insulating layer on the gate and the first electrode; An active layer positioned in a region corresponding to the gate on the first insulating layer; A source and a drain in contact with the active layer on the first insulating film; A second electrode connected to the source or the drain to cover the first electrode on the first insulating film; A second insulating layer on the source, drain, and second electrode; A third electrode on an area corresponding to the second electrode on the second insulating layer and having an area substantially smaller than that of the second electrode; A second substrate facing the first substrate; A sub pixel on the second substrate; Barrier ribs defining an area of a subpixel; And a spacer positioned in the sub-pixel and protruding so that the cathode and the source or the drain included in the sub-pixel are in electrical contact with each other.

서브 픽셀은, 제2기판 상에 형성된 애노드와, 애노드 상에 형성되며 애노드의 일부를 노출하는 뱅크층과, 애노드 상에 형성된 유기 발광층과, 유기 발광층 상에 형성된 캐소드를 포함하며, 캐소드는, 격벽에 의해 서브 픽셀마다 구분되어 형성될 수 있다.The subpixel includes an anode formed on the second substrate, a bank layer formed on the anode and exposing a portion of the anode, an organic light emitting layer formed on the anode, and a cathode formed on the organic light emitting layer, and the cathode is a partition wall. By the sub-pixels can be formed separately.

격벽은, 뱅크층 상에 위치할 수 있다.The partition wall may be located on the bank layer.

스페이서는, 뱅크층 상에 위치할 수 있다.The spacer may be located on the bank layer.

소오스 또는 드레인에 연결된 콘택전극을 더 포함하며, 콘택전극은 스페이서 상에 형성된 캐소드와 전기적으로 접촉할 수 있다.The contact electrode may further include a contact electrode connected to the source or drain, and the contact electrode may be in electrical contact with a cathode formed on the spacer.

상부전극은, 투명 산화물 전극으로 형성될 수 있다.The upper electrode may be formed of a transparent oxide electrode.

제3전극은, 제1전극과 전기적으로 연결될 수 있다.The third electrode may be electrically connected to the first electrode.

본 발명의 실시예는, 커패시터를 형성하는 두 전극 간의 면적 차가 발생하더라도 커패시턴스 편차를 극소로 낮출 수 있는 박막 트랜지스터 기판을 제공하여 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.The embodiment of the present invention has an effect of providing an organic light emitting display device which can improve display quality by providing a thin film transistor substrate capable of minimizing capacitance variation even when an area difference between two electrodes forming a capacitor occurs. .

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 단면도이고, 도 2는 도 1에 도시된 커패시터들의 평면도이며, 도 3은 도 1에 도시된 커패시터들에 대한 설명을 부가하기 위한 도면이다.1 is a cross-sectional view of a thin film transistor substrate according to an exemplary embodiment of the present invention, FIG. 2 is a plan view of the capacitors shown in FIG. 1, and FIG. 3 is a diagram for adding a description of the capacitors shown in FIG. 1.

도 1을 참조하면, 박막 트랜지스터 기판은 트랜지스터(T), 제1커패시터(C1) 및 제2커패시터(C2)를 포함할 수 있으며 다음과 같은 구조로 형성될 수 있다.Referring to FIG. 1, the thin film transistor substrate may include a transistor T, a first capacitor C1, and a second capacitor C2, and may have a structure as follows.

기판(110) 상에는 게이트(101)와 게이트(101)와 이격하여 위치하는 제1전극(105)이 위치할 수 있다. 게이트(101)는 트랜지스터(T)의 게이트일 수 있고, 제1전극(105)은 제1커패시터(C1)의 전극일 수 있다. 게이트(101) 및 제1전극(105)은 동일한 재료로 형성될 수 있다. 게이트(101) 및 제1전극(105)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(101) 및 제1전극(105)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택 된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(101) 및 제1전극(105)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.The gate 101 and the first electrode 105 spaced apart from the gate 101 may be positioned on the substrate 110. The gate 101 may be a gate of the transistor T, and the first electrode 105 may be an electrode of the first capacitor C1. The gate 101 and the first electrode 105 may be formed of the same material. The gate 101 and the first electrode 105 are molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of any one or an alloy thereof selected from the group consisting of. In addition, the gate 101 and the first electrode 105 may include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper. (Cu) may be any one selected from the group consisting of a multilayer or an alloy thereof. In addition, the gate 101 and the first electrode 105 may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

게이트(101) 및 제1전극(105)은 상에는 제1절연막(112)이 위치할 수 있다. 제1절연막(112)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 112 may be positioned on the gate 101 and the first electrode 105. The first insulating layer 112 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

제1절연막(112) 상에는 액티브층(113)이 위치할 수 있다. 액티브층(113)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(113)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(113)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 113 may be positioned on the first insulating layer 112. The active layer 113 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not shown, the active layer 113 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 113 may include an ohmic contact layer to lower the contact resistance.

제1절연막(112) 상에는 액티브층(113)와 접촉하는 소오스(114a) 및 드레인(114b)이 위치할 수 있다. 소오스(114a) 및 드레인(114b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스(114a) 및 드레인(114b)이 단일층일 경우 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스(114a) 및 드레인(114b)이 다중층일 경우 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.The source 114a and the drain 114b may be in contact with the active layer 113 on the first insulating layer 112. The source 114a and drain 114b may consist of a single layer or multiple layers. When the source 114a and the drain 114b have a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper ( Cu) may be made of any one or an alloy thereof selected from the group consisting of. In contrast, when the source 114a and the drain 114b are multiple layers, the double layer of molybdenum / aluminum-neodymium and the triple layer of molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum may be used.

제1절연막(112) 상에는 제1전극(105)을 덮도록 소오스(114a) 또는 드레인(114b)에 연결된 제2전극(114c)이 위치할 수 있다. 제2전극(114c)은 소오스(114a) 또는 드레인(114b)으로부터 연장되어 제1절연막(112) 상에서 제1전극(105)을 덮도록 형성될 수 있다. 제2전극(114c)은 제1전극(105)과 함께 제1커패시터(C1)를 형성함과 동시에 제2커패시터(C2)의 전극 역할을 할 수 있다. 제2전극(114c)은 소오스(114a) 및 드레인(114b)과 동일한 재료로 형성될 수 있다.The second electrode 114c connected to the source 114a or the drain 114b may be disposed on the first insulating layer 112 to cover the first electrode 105. The second electrode 114c may be formed to extend from the source 114a or the drain 114b to cover the first electrode 105 on the first insulating layer 112. The second electrode 114c may form the first capacitor C1 together with the first electrode 105 and also serve as an electrode of the second capacitor C2. The second electrode 114c may be formed of the same material as the source 114a and the drain 114b.

소오스(114a), 드레인(114b) 및 제2전극(114c) 상에는 제2절연막(115)이 위치할 수 있다. 제2절연막(115)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The second insulating layer 115 may be positioned on the source 114a, the drain 114b, and the second electrode 114c. The second insulating layer 115 may be, but is not limited to, a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

제2절연막(115) 상에는 제2전극(114c)과 대응되도록 제3전극(116)이 위치할 수 있다. 제3전극(116)은 제2전극(114c)보다 실질적으로 좁은 면적을 갖도록 형성될 수 있다. 제3전극(116)은 제2전극(114c)와 함께 제2커패시터(C2)를 형성한다. 제3전극(116)은 투명 산화물 전극으로 형성할 수 있다. 제3전극(116)은 제1전극(105)과 전기적으로 연결될 수도 있다.The third electrode 116 may be positioned on the second insulating layer 115 to correspond to the second electrode 114c. The third electrode 116 may be formed to have a substantially narrower area than the second electrode 114c. The third electrode 116 forms a second capacitor C2 together with the second electrode 114c. The third electrode 116 may be formed of a transparent oxide electrode. The third electrode 116 may be electrically connected to the first electrode 105.

도 2를 참조하면, 제1전극(105)과 제2전극(114c) 사이에 위치하는 제1절연막(112)에 의해 제1커패시터(C1)가 형성되고, 제2전극(114c)과 제3전극(116) 사이에 위치하는 제2절연막(115)에 의해 제2커패시터(C2)가 형성됨을 나타낸다. 도시된 제1커패시터(C1) 및 제2커패시터(C2)의 경우, 제2전극(114c)이 공통으로 사용된다.Referring to FIG. 2, the first capacitor C1 is formed by the first insulating layer 112 positioned between the first electrode 105 and the second electrode 114c, and the second electrode 114c and the third electrode. The second capacitor C2 is formed by the second insulating layer 115 positioned between the electrodes 116. In the illustrated first capacitor C1 and the second capacitor C2, the second electrode 114c is commonly used.

이상, 박막 트랜지스터 기판 상에 형성된 트랜지스터(T), 제1커패시터(C1) 및 제2커패시터(C2)는 증착 공정, 포토 공정, 노광 공정, 식각 공정 등에 의해 기판(110) 상에 적층된다.As described above, the transistor T, the first capacitor C1, and the second capacitor C2 formed on the thin film transistor substrate are stacked on the substrate 110 by a deposition process, a photo process, an exposure process, an etching process, or the like.

한편, 위와 같은 공정을 통해 박막 트랜지스터 기판 제조시 제1 및 제2커패시터(C1, C2)는 두 개의 전극(105, 114c 및 114c, 116)과 두 개의 전극(105, 114c 및 114c, 116) 사이에 위치하는 절연막(112, 115)에 의해 형성된다. 커패시터의 커패시턴스(capacitance)는 전극 간의 중첩되는 영역에 따라 좌우된다. 실시예에서는 박막 트랜지스터 기판의 상부에 형성되는 제2커패시터(C2)가 치수 편차에 의해 커패시턴스 편차가 발생하지 않도록 다음과 같이 구조적으로 보완한다.On the other hand, when manufacturing the thin film transistor substrate through the above process, the first and second capacitors (C1, C2) between the two electrodes (105, 114c and 114c, 116) and two electrodes (105, 114c and 114c, 116) It is formed by the insulating films 112 and 115 located at. The capacitance of the capacitor depends on the overlapping area between the electrodes. In the exemplary embodiment, the second capacitor C2 formed on the thin film transistor substrate is structurally complemented as follows so that capacitance variation does not occur due to dimensional variation.

도 3을 함께 참조하면, (a)는 제2커패시터(C2) 형성시 상부에 위치하는 제3전극(116)의 면적을 하부에 위치하는 제2전극(114c)의 면적보다 넓게 형성한 것이다. 이와 달리 (b)는 제2커패시터(C2) 형성시 상부에 위치하는 제3전극(116)의 면적을 하부에 위치하는 제2전극(114c)의 면적보다 좁게 형성한 것이다.Referring to FIG. 3, (a) is to form an area of the third electrode 116 positioned at the upper portion of the second capacitor C2 wider than an area of the second electrode 114c disposed at the lower portion thereof. On the contrary, in (b), the area of the third electrode 116 positioned at the upper portion of the second capacitor C2 is smaller than the area of the second electrode 114c positioned at the lower portion of the second capacitor C2.

(a)의 경우, 제2전극(114c)을 형성할 때 x축 방향과 y축 방향의 면적 변화 발생에 따라 제3전극(116)의 면적에도 변화가 발생하여 제1커패시터(C1)는 물론 제2커패시터(C2)에 대한 커패시턴스 차가 발생할 수 있다. 그러나 (b)의 경우, 제2전극(114c)을 형성할 때 x축 방향과 y축 방향으로 면적 변화가 발생하더라도 제3전극(116)이 제2전극(114c)의 면적보다 좁게 형성되므로 (a)와 같은 커패시턴스 차는 발생하지 않게 된다. 즉, (b)는 박막 트랜지스터 기판 제조시 발생할 수 있는 치수 편차에 따른 커패시터의 커패시턴스 편차를 줄일 수 있게 된다.In the case of (a), when the second electrode 114c is formed, a change occurs in the area of the third electrode 116 according to an area change in the x-axis direction and the y-axis direction, and thus, of course, the first capacitor C1 A capacitance difference with respect to the second capacitor C2 may occur. However, in the case of (b), even when an area change occurs in the x-axis direction and the y-axis direction when the second electrode 114c is formed, the third electrode 116 is formed narrower than the area of the second electrode 114c ( The capacitance difference as in a) does not occur. That is, (b) can reduce the capacitance variation of the capacitor due to the dimensional variation that may occur in manufacturing the thin film transistor substrate.

이하, 본 발명의 실시예를 이용한 유기전계발광표시장치에 대해 설명한다.Hereinafter, an organic light emitting display device using an embodiment of the present invention will be described.

도 4는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도이고, 도 5는 유기 발광다이오드의 계층 구조도 이다.4 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention, and FIG. 5 is a hierarchical structure diagram of an organic light emitting diode.

도 4를 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C2) 및 유기 발광다이오드(D)를 포함할 수 있다. 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C) 및 유기 발광다이오드(D)는 제1기판(110) 상에 형성될 수 있으며, 더욱 상세하게는 다음과 같은 구조로 형성될 수 있다.Referring to FIG. 4, an organic light emitting display device according to an exemplary embodiment of the present invention may include a transistor T, a first capacitor C1, a second capacitor C2, and an organic light emitting diode D. . The transistor T, the first capacitor C1, the second capacitor C, and the organic light emitting diode D may be formed on the first substrate 110. More specifically, the transistor T, the first capacitor C1, the second capacitor C, and the organic light emitting diode D may be formed as follows. Can be.

제1기판(110) 상에는 게이트(101)와 게이트(101)와 이격하여 위치하는 제1전극(105)이 위치할 수 있다. 게이트(101)는 트랜지스터(T)의 게이트일 수 있고, 제1전극(105)은 제1커패시터(C1)의 전극일 수 있다. 게이트(101) 및 제1전극(105)은 동일한 재료로 형성될 수 있다.The gate 101 and the first electrode 105 spaced apart from the gate 101 may be positioned on the first substrate 110. The gate 101 may be a gate of the transistor T, and the first electrode 105 may be an electrode of the first capacitor C1. The gate 101 and the first electrode 105 may be formed of the same material.

게이트(101) 및 제1전극(105)은 상에는 제1절연막(112)이 위치할 수 있다. 제1절연막(112)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 112 may be positioned on the gate 101 and the first electrode 105. The first insulating layer 112 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

제1절연막(112) 상에는 액티브층(113)이 위치할 수 있다. 액티브층(113)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(113)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(113)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 113 may be positioned on the first insulating layer 112. The active layer 113 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not shown, the active layer 113 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 113 may include an ohmic contact layer to lower the contact resistance.

제1절연막(112) 상에는 액티브층(113)와 접촉하는 소오스(114a) 및 드레인(114b)이 위치할 수 있다. 소오스(114a) 및 드레인(114b)은 단일층 또는 다중층으로 이루어질 수 있다.The source 114a and the drain 114b may be in contact with the active layer 113 on the first insulating layer 112. The source 114a and drain 114b may consist of a single layer or multiple layers.

제1절연막(112) 상에는 제1전극(105)을 덮도록 소오스(114a) 또는 드레인(114b)에 연결된 제2전극(114c)이 위치할 수 있다. 제2전극(114c)은 제1전극(105)과 함께 제1커패시터(C1)를 형성함과 동시에 제2커패시터(C2)의 전극 역할을 할 수 있다. 제2전극(114c)은 소오스(114a) 및 드레인(114b)과 동일한 재료로 형성될 수 있다. 제2전극(114c)은 소오스(114a) 또는 드레인(114b)으로부터 연장되어 제1절연막(112) 상에서 제1전극(105)을 덮도록 형성될 수도 있다.The second electrode 114c connected to the source 114a or the drain 114b may be disposed on the first insulating layer 112 to cover the first electrode 105. The second electrode 114c may form the first capacitor C1 together with the first electrode 105 and also serve as an electrode of the second capacitor C2. The second electrode 114c may be formed of the same material as the source 114a and the drain 114b. The second electrode 114c may be formed to extend from the source 114a or the drain 114b to cover the first electrode 105 on the first insulating layer 112.

소오스(114a), 드레인(114b) 및 제2전극(114c) 상에는 제2절연막(115)이 위치할 수 있다. 제2절연막(115)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The second insulating layer 115 may be positioned on the source 114a, the drain 114b, and the second electrode 114c. The second insulating layer 115 may be, but is not limited to, a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

제2절연막(115) 상에는 제2전극(114c)과 대응되도록 제3전극(116)이 위치할 수 있다. 제3전극(116)은 제2전극(114c)보다 실질적으로 좁은 면적을 갖도록 형성될 수 있다. 제3전극(116)은 제2전극(114c)와 함께 제2커패시터(C2)를 형성한다. 제3전극(116)은 투명 산화물 전극으로 형성할 수 있다. 제3전극(116)은 제1전극(105)과 전기적으로 연결될 수도 있다.The third electrode 116 may be positioned on the second insulating layer 115 to correspond to the second electrode 114c. The third electrode 116 may be formed to have a substantially narrower area than the second electrode 114c. The third electrode 116 forms a second capacitor C2 together with the second electrode 114c. The third electrode 116 may be formed of a transparent oxide electrode. The third electrode 116 may be electrically connected to the first electrode 105.

제2절연막(115) 상에는 제3절연막(117)이 위치할 수 있다. 제3절연막(117)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The third insulating layer 117 may be positioned on the second insulating layer 115. The third insulating layer 117 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or multiple layers thereof, but is not limited thereto.

제3절연막(117) 상에는 소오스(114a) 또는 드레인(114b)에 연결된 하부전극(121)이 위치할 수 있다. 하부전극(121)은 애노드 또는 캐소드로 선택될 수 있다. 하부전극(121)이 캐소드로 선택된 경우, 캐소드의 재료로는 알루미늄(Al), 알루미늄 합금(Al alloy), 알미네리윰(AlNd) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. 또한, 하부전극(121)이 캐소드로 선택된 경우, 캐소드의 재료로는 반사도가 높은 재료로 형성하는 것이 유리하다.The lower electrode 121 connected to the source 114a or the drain 114b may be positioned on the third insulating layer 117. The lower electrode 121 may be selected as an anode or a cathode. When the lower electrode 121 is selected as the cathode, the material of the cathode may be formed of any one of aluminum (Al), aluminum alloy (Al alloy), and Almind (AlNd), but is not limited thereto. In addition, when the lower electrode 121 is selected as a cathode, it is advantageous to form a material having a high reflectivity as the material of the cathode.

하부전극(121) 상에는 하부전극(121)의 일부를 노출하는 뱅크층(123)이 위치할 수 있다. 뱅크층(123)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.The bank layer 123 exposing a portion of the lower electrode 121 may be disposed on the lower electrode 121. The bank layer 123 may include an organic material such as benzocyclobutene (BCB) -based resin, acrylic resin, or polyimide resin.

하부전극(121) 상에는 유기 발광층(127)이 위치할 수 있다. 유기 발광층(127)은 발광방식에 따라 전자주입층, 전자수송층, 발광층, 정공수송층 및 정공주입층을 포함할 수 있다.The organic emission layer 127 may be positioned on the lower electrode 121. The organic light emitting layer 127 may include an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer according to the light emitting method.

유기 발광층(127) 상에는 상부전극(128)이 위치할 수 있다. 상부전극(128)은 애노드 또는 캐소드로 선택될 수 있다. 상부전극(128)이 애노드로 선택된 경우, 애노드의 재료로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.The upper electrode 128 may be positioned on the organic emission layer 127. The upper electrode 128 may be selected as an anode or a cathode. When the upper electrode 128 is selected as the anode, the anode material may be formed of any one of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), and znO doped al 2 oxide (AZO). However, the present invention is not limited thereto.

도 5를 참조하면, 유기 발광다이오드는 하부전극(121), 전자주입층(127a), 전자수송층(127b), 발광층(127c), 정공수송층(127d), 정공주입층(127e) 및 상부전 극(128)을 포함할 수 있다.Referring to FIG. 5, the organic light emitting diode includes a lower electrode 121, an electron injection layer 127a, an electron transport layer 127b, an emission layer 127c, a hole transport layer 127d, a hole injection layer 127e, and an upper electrode. (128).

전자주입층(127a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.The electron injection layer 127a serves to facilitate the injection of electrons, and may be Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq, but is not limited thereto.

전자수송층(127b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The electron transport layer 127b serves to facilitate the transport of electrons, and may be made of any one or more selected from the group consisting of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq, and SAlq. However, the present invention is not limited thereto.

발광층(127c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.The emission layer 127c may include materials emitting red, green, blue, and white light and may be formed using phosphorescent or fluorescent materials.

발광층(127c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is red, it includes a host material including CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl), and PIQIr (acac) (bis (1-phenylisoquinoline) acetylacetonate Phosphorescent light containing a dopant including any one or more selected from the group consisting of iridium), PQIr (acac) (bis (1-phenylquinoline) acetylacetonate iridium), PQIr (tris (1-phenylquinoline) iridium) and PtOEP (octaethylporphyrin platinum) It may be made of a material, alternatively may be made of a fluorescent material including PBD: Eu (DBM) 3 (Phen) or perylene, but is not limited thereto.

발광층(127c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포 함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is green, it may include a host material including CBP or mCP, and may be made of a phosphor including a dopant material including Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium). And, alternatively, it may be made of a fluorescent material including Alq3 (tris (8-hydroxyquinolino) aluminum), but is not limited thereto.

발광층(127c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is blue, the light emitting layer 127c may include a host material including CBP or mCP and may be formed of a phosphor including a dopant material including (4,6-F2ppy) 2Irpic. Alternatively, it may be made of a fluorescent material including any one selected from the group consisting of spiro-DPVBi, spiro-6P, distilbenzene (DSB), distriarylene (DSA), PFO-based polymer and PPV-based polymer, but It is not limited.

정공수송층(127d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole transport layer 127d serves to facilitate the transport of holes, NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'-bis- (3-methylphenyl) -N , N'-bis- (phenyl) -benzidine), s-TAD and MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenyl-amino) -triphenylamine) It may be made of one or more, but is not limited thereto.

정공주입층(127e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole injection layer 127e may play a role of smoothly injecting holes. CuPc (cupper phthalocyanine), PEDOT (poly (3,4) -ethylenedioxythiophene), PANI (polyaniline), and NPD (N, N-dinaphthyl) -N, N'-diphenyl benzidine) may be composed of any one or more selected from the group consisting of, but is not limited thereto.

여기서, 본 발명의 실시예는 도 5에 한정되는 것은 아니며, 전자주입층(127a), 전자수송층(127b), 정공수송층(127d), 정공주입층(127e) 중 적어도 어느 하나가 생략될 수도 있다.Here, the embodiment of the present invention is not limited to FIG. 5, and at least one of the electron injection layer 127a, the electron transport layer 127b, the hole transport layer 127d, and the hole injection layer 127e may be omitted. .

이상 제1기판(110) 상에 형성된 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C2) 및 유기 발광다이오드(D)는 수분이나 산소에 취약하므로 제2기판(140)을 구비하고, 제1기판(110)과 제2기판(140)을 접착부재(150)로 밀봉 합착할 수 있다. 실시예에 따른 유기전계발광표시장치는 제2기판(140) 대신 복층의 유무기 보호막으로 밀봉할 수도 있다.The transistor T, the first capacitor C1, the second capacitor C2, and the organic light emitting diode D formed on the first substrate 110 are vulnerable to moisture or oxygen, and thus have a second substrate 140. The first substrate 110 and the second substrate 140 may be sealed and bonded with the adhesive member 150. The organic light emitting display device according to the exemplary embodiment may be sealed with a multilayered inorganic protective film instead of the second substrate 140.

도 6은 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 단면도이고, 도 7은 유기 발광다이오드의 계층 구조도 이다.6 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention, and FIG. 7 is a hierarchical structure diagram of an organic light emitting diode.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 유기전계발광표시장치는 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C2) 및 유기 발광다이오드(D)를 포함할 수 있다. 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C)는 제1기판(110) 상에 형성될 수 있고, 유기 발광다이오드(D)는 제2기판(140) 상에 형성될 수 있으며, 더욱 상세하게는 다음과 같은 구조로 형성될 수 있다.Referring to FIG. 6, an organic light emitting display device according to another exemplary embodiment of the present invention may include a transistor T, a first capacitor C1, a second capacitor C2, and an organic light emitting diode D. . The transistor T, the first capacitor C1, and the second capacitor C may be formed on the first substrate 110, and the organic light emitting diode D may be formed on the second substrate 140. In more detail, it may be formed in the following structure.

제1기판(110) 상에는 게이트(101)와 게이트(101)와 이격하여 위치하는 제1전극(105)이 위치할 수 있다. 게이트(101)는 트랜지스터(T)의 게이트일 수 있고, 제1전극(105)은 제1커패시터(C1)의 전극일 수 있다. 게이트(101) 및 제1전극(105)은 동일한 재료로 형성될 수 있다. 게이트(101) 및 제1전극(105)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(101) 및 제1전극(105)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(101) 및 제1전극(105)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.The gate 101 and the first electrode 105 spaced apart from the gate 101 may be positioned on the first substrate 110. The gate 101 may be a gate of the transistor T, and the first electrode 105 may be an electrode of the first capacitor C1. The gate 101 and the first electrode 105 may be formed of the same material. The gate 101 and the first electrode 105 are molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of any one or an alloy thereof selected from the group consisting of. In addition, the gate 101 and the first electrode 105 may include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper. It may be a multilayer formed of any one or an alloy thereof selected from the group consisting of (Cu). In addition, the gate 101 and the first electrode 105 may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

게이트(101) 및 제1전극(105)은 상에는 제1절연막(112)이 위치할 수 있다. 제1절연막(112)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The first insulating layer 112 may be positioned on the gate 101 and the first electrode 105. The first insulating layer 112 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof, but is not limited thereto.

제1절연막(112) 상에는 액티브층(113)이 위치할 수 있다. 액티브층(113)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(113)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(113)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.The active layer 113 may be positioned on the first insulating layer 112. The active layer 113 may include amorphous silicon or polycrystalline silicon crystallized therefrom. Although not shown, the active layer 113 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities. In addition, the active layer 113 may include an ohmic contact layer to lower the contact resistance.

제1절연막(112) 상에는 액티브층(113)와 접촉하는 소오스(114a) 및 드레인(114b)이 위치할 수 있다. 소오스(114a) 및 드레인(114b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스(114a) 및 드레인(114b)이 단일층일 경우 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스(114a) 및 드레인(114b)이 다중층일 경우 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디 뮴/몰리브덴의 3중층으로 이루어질 수 있다.The source 114a and the drain 114b may be in contact with the active layer 113 on the first insulating layer 112. The source 114a and drain 114b may consist of a single layer or multiple layers. When the source 114a and the drain 114b have a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper ( Cu) may be made of any one or an alloy thereof selected from the group consisting of. Alternatively, when the source 114a and the drain 114b are multiple layers, the double layer of molybdenum / aluminum-neodymium and the triple layer of molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum may be used.

제1절연막(112) 상에는 제1전극(105)을 덮도록 소오스(114a) 또는 드레인(114b)에 연결된 제2전극(114c)이 위치할 수 있다. 제2전극(114c)은 제1전극(105)과 함께 제1커패시터(C1)를 형성함과 동시에 제2커패시터(C2)의 전극 역할을 할 수 있다. 제2전극(114c)은 소오스(114a) 및 드레인(114b)과 동일한 재료로 형성될 수 있다. 제2전극(114c)은 소오스(114a) 또는 드레인(114b)으로부터 연장되어 제1절연막(112) 상에서 제1전극(105)을 덮도록 형성될 수도 있다.The second electrode 114c connected to the source 114a or the drain 114b may be disposed on the first insulating layer 112 to cover the first electrode 105. The second electrode 114c may form the first capacitor C1 together with the first electrode 105 and also serve as an electrode of the second capacitor C2. The second electrode 114c may be formed of the same material as the source 114a and the drain 114b. The second electrode 114c may be formed to extend from the source 114a or the drain 114b to cover the first electrode 105 on the first insulating layer 112.

소오스(114a), 드레인(114b) 및 제2전극(114c) 상에는 제2절연막(115)이 위치할 수 있다. 제2절연막(115)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The second insulating layer 115 may be positioned on the source 114a, the drain 114b, and the second electrode 114c. The second insulating layer 115 may be, but is not limited to, a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or a multilayer thereof.

제2절연막(115) 상에는 제2전극(114c)과 대응되도록 제3전극(116)이 위치할 수 있다. 제3전극(116)은 제2전극(114c)보다 실질적으로 좁은 면적을 갖도록 형성될 수 있다. 제3전극(116)은 제2전극(114c)와 함께 제2커패시터(C2)를 형성한다. 제3전극(116)은 투명 산화물 전극으로 형성할 수 있다. 제3전극(116)은 제1전극(105)과 전기적으로 연결될 수도 있다.The third electrode 116 may be positioned on the second insulating layer 115 to correspond to the second electrode 114c. The third electrode 116 may be formed to have a substantially narrower area than the second electrode 114c. The third electrode 116 forms a second capacitor C2 together with the second electrode 114c. The third electrode 116 may be formed of a transparent oxide electrode. The third electrode 116 may be electrically connected to the first electrode 105.

제2절연막(115) 상에는 제3절연막(117)이 위치할 수 있다. 제3절연막(117)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.The third insulating layer 117 may be positioned on the second insulating layer 115. The third insulating layer 117 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or multiple layers thereof, but is not limited thereto.

제3절연막(117) 상에는 소오스(114a) 또는 드레인(114b)에 연결된 콘택전극(119)이 위치할 수 있다.The contact electrode 119 connected to the source 114a or the drain 114b may be positioned on the third insulating layer 117.

제2기판(140) 상에는 하부전극(121)이 위치할 수 있다. 하부전극(121)은 애노드 또는 캐소드로 선택될 수 있다. 하부전극(121)이 애노드로 선택된 경우, 애노드의 재료로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.The lower electrode 121 may be positioned on the second substrate 140. The lower electrode 121 may be selected as an anode or a cathode. When the lower electrode 121 is selected as the anode, the anode material may be formed of any one of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), and znO doped al 2 oxide (AZO). However, the present invention is not limited thereto.

하부전극(121) 상에는 하부전극(121)의 일부를 노출하는 뱅크층(123)이 위치할 수 있다. 뱅크층(123)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.The bank layer 123 exposing a portion of the lower electrode 121 may be disposed on the lower electrode 121. The bank layer 123 may include an organic material such as benzocyclobutene (BCB) -based resin, acrylic resin, or polyimide resin.

뱅크층(123)의 하부에는 하부전극(121)과 접촉하는 보조전극(122)이 위치할 수 있다. 보조전극(122)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 등으로 이루어질 수 있다.An auxiliary electrode 122 contacting the lower electrode 121 may be disposed under the bank layer 123. The auxiliary electrode 122 may be made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and the like. .

뱅크층(123) 상에는 서브 픽셀의 영역을 정의하는 격벽(124)과 돌출 형성된 스페이서(125)가 위치할 수 있다. 격벽(124)은 서브 픽셀의 영역을 정의하도록 서브 픽셀을 둘러싸며 역 테이퍼 형태로 형성될 수 있다. 스페이서(125)는 기저부 면적보다 상부면적이 좁은 형태로 형성될 수 있다.The barrier layer 124 and the protruding spacer 125 may be positioned on the bank layer 123. The partition wall 124 may be formed in an inverse taper shape surrounding the subpixels to define an area of the subpixels. The spacer 125 may have a shape in which the upper area is narrower than the base area.

하부전극(121) 상에는 격벽(124)에 의해 구분된 유기 발광층(127)이 위치할 수 있다. 유기 발광층(127)은 발광방식에 따라 전자주입층, 전자수송층, 발광층, 정공수송층 및 정공주입층을 포함할 수 있다.The organic emission layer 127 divided by the partition wall 124 may be disposed on the lower electrode 121. The organic light emitting layer 127 may include an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer according to the light emitting method.

유기 발광층(127) 상에는 격벽(124)에 의해 구분되며 스페이서(125)의 표면에 형성된 상부전극(128)이 위치할 수 있다. 상부전극(128)은 캐소드 또는 애노드 로 선택될 수 있다. 상부전극(128)이 캐소드로 선택된 경우, 캐소드의 재료로는 알루미늄(Al), 알루미늄 합금(Al alloy), 알미네리윰(AlNd) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. The upper electrode 128 formed on the surface of the spacer 125 and separated by the partition 124 may be disposed on the organic emission layer 127. The upper electrode 128 may be selected as a cathode or an anode. When the upper electrode 128 is selected as the cathode, the cathode material may be formed of any one of aluminum (Al), aluminum alloy (Al alloy), and Almind (AlNd), but is not limited thereto.

도 7을 참조하면, 유기 발광다이오드는 하부전극(121), 정공주입층(127a), 정공수송층(127b), 발광층(127c), 전자수송층(127d), 전자주입층(127e), 상부전극(128)을 포함할 수 있다.Referring to FIG. 7, the organic light emitting diode includes a lower electrode 121, a hole injection layer 127a, a hole transport layer 127b, a light emitting layer 127c, an electron transport layer 127d, an electron injection layer 127e, and an upper electrode ( 128).

정공주입층(127a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole injection layer 127a may play a role of smoothly injecting holes. CuPc (cupper phthalocyanine), PEDOT (poly (3,4) -ethylenedioxythiophene), PANI (polyaniline), and NPD (N, N-dinaphthyl) -N, N'-diphenyl benzidine) may be composed of any one or more selected from the group consisting of, but is not limited thereto.

정공수송층(127b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The hole transport layer 127b serves to facilitate the transport of holes, NPD (N, N-dinaphthyl-N, N'-diphenyl benzidine), TPD (N, N'-bis- (3-methylphenyl) -N , N'-bis- (phenyl) -benzidine), s-TAD and MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenyl-amino) -triphenylamine) It may be made of one or more, but is not limited thereto.

발광층(127c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.The emission layer 127c may include materials emitting red, green, blue, and white light and may be formed using phosphorescent or fluorescent materials.

발광층(127c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1- phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is red, it includes a host material including CBP (carbazole biphenyl) or mCP (1,3-bis (carbazol-9-yl), and PIQIr (acac) (bis (1-phenylisoquinoline) acetylacetonate Phosphorescent light containing a dopant including any one or more selected from the group consisting of iridium), PQIr (acac) (bis (1-phenylquinoline) acetylacetonate iridium), PQIr (tris (1-phenylquinoline) iridium) and PtOEP (octaethylporphyrin platinum) It may be made of a material, alternatively may be made of a fluorescent material including PBD: Eu (DBM) 3 (Phen) or perylene, but is not limited thereto.

발광층(127c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is green, the light emitting layer 127c may include a host material including CBP or mCP, and may be formed of a phosphor including a dopant material including Ir (ppy) 3 (fac tris (2-phenylpyridine) iridium). Alternatively, the composition may be made of a fluorescent material including Alq3 (tris (8-hydroxyquinolino) aluminum), but is not limited thereto.

발광층(127c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.When the light emitting layer 127c is blue, the light emitting layer 127c may include a host material including CBP or mCP and may be formed of a phosphor including a dopant material including (4,6-F2ppy) 2Irpic. Alternatively, it may be made of a fluorescent material including any one selected from the group consisting of spiro-DPVBi, spiro-6P, distilbenzene (DSB), distriarylene (DSA), PFO-based polymer and PPV-based polymer, but It is not limited.

전자수송층(127d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.The electron transport layer 127d serves to facilitate electron transport, and may be made of any one or more selected from the group consisting of Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq, and SAlq. However, the present invention is not limited thereto.

전자주입층(127e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.The electron injection layer 127e serves to facilitate the injection of electrons, and may be Alq3 (tris (8-hydroxyquinolino) aluminum), PBD, TAZ, spiro-PBD, BAlq or SAlq, but is not limited thereto.

여기서, 본 발명의 실시예는 도 7에 한정되는 것은 아니며, 정공주입층(127a), 정공수송층(127b), 전자수송층(127d), 전자주입층(127e) 중 적어도 어느 하나가 생략될 수도 있다.Here, the embodiment of the present invention is not limited to FIG. 7, and at least one of the hole injection layer 127a, the hole transport layer 127b, the electron transport layer 127d, and the electron injection layer 127e may be omitted. .

이상 제1기판(110)과 제2기판(140) 상에 형성된 트랜지스터(T), 제1커패시터(C1), 제2커패시터(C2) 및 유기 발광다이오드(D)는 수분이나 산소에 취약하므로 접착부재(150)로 밀봉 합착할 수 있다. 제1기판(110)과 제2기판(140)을 밀봉 합착할 때, 제1기판(110) 상에 형성된 트랜지스터(T)의 소오스(114a) 또는 드레인(114b)에 연결된 콘택전극(119)과 제2기판(140) 상에 형성된 유기 발광다이오드(D)의 상부전극(128)은 돌출된 스페이서(125)에 의해 전기적으로 연결된다.The transistor T, the first capacitor C1, the second capacitor C2, and the organic light emitting diode D formed on the first substrate 110 and the second substrate 140 are vulnerable to moisture or oxygen, and thus are adhered to each other. Sealing and bonding can be performed with the member 150. When the first substrate 110 and the second substrate 140 are hermetically bonded to each other, the contact electrode 119 connected to the source 114a or the drain 114b of the transistor T formed on the first substrate 110 may be connected to the first substrate 110. The upper electrode 128 of the organic light emitting diode D formed on the second substrate 140 is electrically connected by the protruding spacer 125.

이상 본 발명의 실시예는 커패시터를 형성하는 두 전극 간의 면적 차가 발생하더라도 커패시턴스 편차를 극소로 낮출 수 있는 박막 트랜지스터 기판을 제공하여 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다.Embodiments of the present invention provide an organic light emitting display device that can improve display quality by providing a thin film transistor substrate capable of minimizing capacitance variation even when an area difference between two electrodes forming a capacitor occurs.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발 명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is represented by the claims to be described later rather than the detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 단면도.1 is a cross-sectional view of a thin film transistor substrate according to an embodiment of the present invention.

도 2는 도 1에 도시된 커패시터들의 평면도.FIG. 2 is a plan view of the capacitors shown in FIG. 1. FIG.

도 3은 도 1에 도시된 커패시터들에 대한 설명을 부가하기 위한 도면.3 is a diagram for adding a description to the capacitors shown in FIG.

도 4는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 단면도.4 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention.

도 5는 유기 발광다이오드의 계층 구조도.5 is a hierarchical structure diagram of an organic light emitting diode.

도 6은 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 단면도.6 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention.

도 7은 유기 발광다이오드의 계층 구조도.7 is a hierarchical structure diagram of an organic light emitting diode.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

101: 게이트 105: 제1전극101: gate 105: first electrode

112: 제1절연막 113: 액티브층112: first insulating film 113: active layer

114a: 소오스 114b: 드레인114a: source 114b: drain

114c: 제2전극 115: 제2절연막114c: second electrode 115: second insulating film

116: 제3전극 121: 하부전극116: third electrode 121: lower electrode

127: 유기 발광층 128: 상부전극127: organic light emitting layer 128: upper electrode

Claims (10)

기판;Board; 상기 기판 상에 위치하는 게이트와 상기 게이트와 이격하여 위치하는 제1전극;A gate positioned on the substrate and a first electrode spaced apart from the gate; 상기 게이트 및 상기 제1전극 상에 위치하는 제1절연막;A first insulating layer on the gate and the first electrode; 상기 제1절연막 상에서 상기 게이트와 대응되는 영역에 위치하는 액티브층;An active layer on the first insulating layer in an area corresponding to the gate; 상기 제1절연막 상에서 상기 액티브층과 접촉하는 소오스 및 드레인;A source and a drain contacting the active layer on the first insulating layer; 상기 제1절연막 상에서 상기 제1전극을 덮도록 상기 소오스 또는 드레인에 연결된 제2전극;A second electrode connected to the source or drain to cover the first electrode on the first insulating layer; 상기 소오스, 상기 드레인 및 상기 제2전극 상에 위치하는 제2절연막; 및A second insulating layer on the source, the drain and the second electrode; And 상기 제2절연막 상에서 상기 제2전극과 대응되는 영역에 위치하며 상기 제2전극의 면적보다 실질적으로 좁은 면적을 갖는 제3전극을 포함하는 박막 트랜지스터 기판.And a third electrode on the second insulating layer, the third electrode being in a region corresponding to the second electrode and having an area substantially smaller than that of the second electrode. 제1항에 있어서,The method of claim 1, 상기 제3전극은,The third electrode, 투명 산화물 전극으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.A thin film transistor substrate, characterized in that formed of a transparent oxide electrode. 제1항에 있어서,The method of claim 1, 상기 제3전극은,The third electrode, 상기 제1전극과 전기적으로 연결된 것을 특징으로 하는 박막 트랜지스터 기판.And a thin film transistor substrate electrically connected to the first electrode. 제1기판;First substrate; 상기 제1기판 상에 위치하는 게이트와 상기 게이트와 이격하여 위치하는 제1전극;A gate positioned on the first substrate and a first electrode spaced apart from the gate; 상기 게이트 및 상기 제1전극 상에 위치하는 제1절연막;A first insulating layer on the gate and the first electrode; 상기 제1절연막 상에서 상기 게이트와 대응되는 영역에 위치하는 액티브층;An active layer on the first insulating layer in an area corresponding to the gate; 상기 제1절연막 상에서 상기 액티브층과 접촉하는 소오스 및 드레인;A source and a drain contacting the active layer on the first insulating layer; 상기 제1절연막 상에서 상기 제1전극을 덮도록 상기 소오스 또는 드레인에 연결된 제2전극;A second electrode connected to the source or drain to cover the first electrode on the first insulating layer; 상기 소오스, 드레인 및 제2전극 상에 위치하는 제2절연막;A second insulating layer on the source, drain, and second electrode; 상기 제2절연막 상에서 상기 제2전극과 대응되는 영역에 위치하며 상기 제2전극의 면적보다 실질적으로 좁은 면적을 갖는 제3전극;A third electrode on an area corresponding to the second electrode on the second insulating layer and having an area substantially smaller than that of the second electrode; 상기 제1기판과 대향하는 제2기판;A second substrate facing the first substrate; 상기 제2기판 상에 위치하는 서브 픽셀;A sub pixel on the second substrate; 상기 서브 픽셀의 영역을 정의하는 격벽; 및Barrier ribs defining an area of the sub-pixels; And 상기 서브 픽셀 내에 위치하며 상기 서브 픽셀에 포함된 캐소드와 상기 소오스 또는 드레인이 전기적으로 접촉되도록 돌출된 스페이서를 포함하는 유기전계발 광표시장치.And a spacer positioned in the sub-pixel and protruding to electrically contact the cathode included in the sub-pixel and the source or drain. 제4항에 있어서,The method of claim 4, wherein 상기 서브 픽셀은,The sub pixel is, 상기 제2기판 상에 형성된 애노드와,An anode formed on the second substrate; 상기 애노드 상에 형성되며 상기 애노드의 일부를 노출하는 뱅크층과,A bank layer formed on the anode and exposing a portion of the anode; 상기 애노드 상에 형성된 유기 발광층과,An organic light emitting layer formed on the anode, 상기 유기 발광층 상에 형성된 상기 캐소드를 포함하며,The cathode is formed on the organic light emitting layer, 상기 캐소드는,The cathode, 상기 격벽에 의해 상기 서브 픽셀마다 구분되어 형성된 것을 특징으로 하는 유기전계발광표시장치.And an organic light emitting display device, each of which is divided by the partition wall. 제5항에 있어서,The method of claim 5, 상기 격벽은,The partition wall, 상기 뱅크층 상에 위치하는 것을 특징으로 하는 유기전계발광표시장치.And an organic light emitting display device on the bank layer. 제5항에 있어서,The method of claim 5, 상기 스페이서는,The spacer, 상기 뱅크층 상에 위치하는 것을 특징으로 하는 유기전계발광표시장치.And an organic light emitting display device on the bank layer. 제5항에 있어서,The method of claim 5, 상기 소오스 또는 드레인에 연결된 콘택전극을 더 포함하며,Further comprising a contact electrode connected to the source or drain, 상기 콘택전극은 상기 스페이서 상에 형성된 상기 캐소드와 전기적으로 접촉하는 것을 특징으로 하는 유기전계발광표시장치.And the contact electrode is in electrical contact with the cathode formed on the spacer. 제4항에 있어서,The method of claim 4, wherein 상기 제3전극은,The third electrode, 투명 산화물 전극으로 형성되는 것을 특징으로 하는 유기전계발광표시장치.An organic light emitting display device, characterized in that formed of a transparent oxide electrode. 제4항에 있어서,The method of claim 4, wherein 상기 제3전극은,The third electrode, 상기 제1전극과 전기적으로 연결된 것을 특징으로 하는 유기전계발광표시장치.And an organic light emitting display device electrically connected to the first electrode.
KR20080130515A 2008-12-19 2008-12-19 Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same KR101510903B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080130515A KR101510903B1 (en) 2008-12-19 2008-12-19 Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080130515A KR101510903B1 (en) 2008-12-19 2008-12-19 Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same

Publications (2)

Publication Number Publication Date
KR20100071708A true KR20100071708A (en) 2010-06-29
KR101510903B1 KR101510903B1 (en) 2015-04-10

Family

ID=42369156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080130515A KR101510903B1 (en) 2008-12-19 2008-12-19 Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same

Country Status (1)

Country Link
KR (1) KR101510903B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120734A (en) * 2013-04-04 2014-10-14 삼성디스플레이 주식회사 Capacitor device and Organic light emitting display apparatus, and Method of manufacturing the Organic light emitting display apparatus
CN111341933A (en) * 2020-03-03 2020-06-26 京东方科技集团股份有限公司 Display panel, preparation method thereof and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040009816A (en) * 2002-07-26 2004-01-31 삼성전자주식회사 a thin film transistor array panel and a method for fabricating the same
KR100916603B1 (en) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 Method for fabricating of a substrate of LCD
KR101240652B1 (en) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 Thin film transistor array panel for display and manufacturing method of the same
KR20080057490A (en) * 2006-12-20 2008-06-25 엘지디스플레이 주식회사 Organic light emitting display and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120734A (en) * 2013-04-04 2014-10-14 삼성디스플레이 주식회사 Capacitor device and Organic light emitting display apparatus, and Method of manufacturing the Organic light emitting display apparatus
USRE48432E1 (en) 2013-04-04 2021-02-09 Samsung Display Co., Ltd. Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
USRE49405E1 (en) 2013-04-04 2023-01-31 Samsung Display Co., Ltd. Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
CN111341933A (en) * 2020-03-03 2020-06-26 京东方科技集团股份有限公司 Display panel, preparation method thereof and display device

Also Published As

Publication number Publication date
KR101510903B1 (en) 2015-04-10

Similar Documents

Publication Publication Date Title
US8003417B2 (en) Organic electroluminescent display device and method of manufacturing the same
US8772074B2 (en) Organic light emitting display and manufacturing method of the same
KR101365909B1 (en) Organic Light Emitting Display and Manufactring Method of the same
KR101596966B1 (en) Display Device
KR101510903B1 (en) Thin Film Transistor Substrate and Organic Light Emitting Display Device using the same
KR101596965B1 (en) Organic Light Emitting Display Device
KR101589754B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR20120075055A (en) Organic light emitting diode display device
KR101679066B1 (en) Organic Light Emitting Display Device and Fabricating Method thereof
KR20100043517A (en) Method for manufacturing metal oxide electrode and organci light emitting display using the same
KR101446344B1 (en) Organic Light Emitting Display Device And Method For Manufacturing Of The Same
KR101613730B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR101678206B1 (en) Organic Light Emitting Display Device
KR101424272B1 (en) Organic Light Emitting Display and Manufacturing Method for the same
KR101570531B1 (en) organic light emitting display
KR101939798B1 (en) Organic Light Emitting Display Device
KR20100052802A (en) Organic light emitting display
KR20100027902A (en) Organic light emitting display and manufacturing method of the same
KR101589753B1 (en) Display Device
KR20100022373A (en) Organic light emitting display
KR20100006465A (en) Organic light emitting display and manufacturing method for the same
KR101318753B1 (en) Organic Light Emitting Display
KR20100008179A (en) Organic light emitting display and manufacturing method of the same
KR20100053254A (en) Organic light emitting display device
KR20100067388A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 5