KR20100069480A - 박막 실리콘 태양전지의 제조방법 - Google Patents

박막 실리콘 태양전지의 제조방법 Download PDF

Info

Publication number
KR20100069480A
KR20100069480A KR1020080128171A KR20080128171A KR20100069480A KR 20100069480 A KR20100069480 A KR 20100069480A KR 1020080128171 A KR1020080128171 A KR 1020080128171A KR 20080128171 A KR20080128171 A KR 20080128171A KR 20100069480 A KR20100069480 A KR 20100069480A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
seed
seed metal
amorphous silicon
Prior art date
Application number
KR1020080128171A
Other languages
English (en)
Other versions
KR100984618B1 (ko
Inventor
최대림
박정호
황현기
서동해
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020080128171A priority Critical patent/KR100984618B1/ko
Publication of KR20100069480A publication Critical patent/KR20100069480A/ko
Application granted granted Critical
Publication of KR100984618B1 publication Critical patent/KR100984618B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872Recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 박막 실리콘 태양전지의 제조방법에 관한 것으로, 기판 상에 시드(Seed) 금속층을 형성하는 단계와, 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계와, 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계와, 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계와, 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계와, 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함 함으로서, 박막 실리콘 태양전지의 변환효율의 향상 및 제조비용을 절감할 수 있는 효과가 있다.
고융점 금속, 실리콘 태양전지, 다결정 실리콘

Description

박막 실리콘 태양전지의 제조방법{MANUFACTURING METHOD OF THIN SILICON SOLAR CELLS}
본 발명은 박막 실리콘 태양전지의 제조방법에 관한 것으로, 보다 상세하게는 시드(Seed) 금속층 및 고융점 금속에 의해 패터닝된 캡핑층을 이용하여 비정질 실리콘층에 대한 결정화 공정 시, 고융점 금속이 제거된 영역으로부터의 시드 금속을 통한 결정화를 유도하여 양질의 다결정 실리콘층을 형성할 수 있는 박막 실리콘 태양전지의 제조방법에 관한 것이다.
일반적으로, 태양전지는 저 비용화 또는 고 효율화를 목표로 하여 비정질 실리콘(a-Si) 또는 다결정 실리콘을 이용한 태양전지가 개발되고 있다.
하지만, 비정질 실리콘(a-Si) 태양전지는 빛에 의한 열화의 문제가 아직 충분히 해결되지 않고 있다. 이에 따라, 다결정 실리콘 태양전지를 이용하게 되는데, 예컨대, Bulk형 다결정 실리콘 태양전지 등과 같은 다결정 실리콘 태양전지의 경우 재료비용이 크다는 단점이 있다.
따라서, 저비용, 고효율의 다결정 박막 실리콘 태양전지의 개발이 절실히 요구되고 있다.
다결정 박막 실리콘 태양전지는, 비정질 실리콘이 형성된 기판 상에 고온의 열처리를 통해 형성할 수 있는데, 예컨대, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법으로는 고상 결정화법(Solid Phase Crystallization) 또는 엑시머 레이저 결정화법(Excimer Laser Crystallization) 등을 이용할 수 있다.
고상 결정화법은 비정질 실리콘층을 약 700 ℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이다.
그러나, 상기의 고상 결정화법은 공정 시간이 매우 길뿐만 아니라 고온에서 장시간 열처리함으로서, 기판에 변형이 발생하기 쉬우며 또한, 성막 온도가 높아 기판으로부터 불순물이 유입될 수 있으며, 기판으로써 저가의 유리기판 등을 이용하는 경우에는 열팽창계수 차이 등의 문제점이 발생하게 된다.
엑시머 레이저 결정화법은 짧은 시간에 결정화가 이루어지기 때문에 고상 결정화법에 비해 기판의 변형 또는 불순물 유입 등의 문제는 어느 정도 해결될 수 있지만, 고가의 레이저 장치가 필요하기 때문에 태양전지의 제조 단가가 증가한다는 문제가 발생한다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 촉매 금속을 통한 결정화를 유도하여 다결정 실리콘층을 형성함으로서 낮은 온도에서도 양질의 다결정 실리콘층을 형성할 수 있으며, 제조 단가를 절감할 수 있는 박막 실리콘 태양전지의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, (a) 기판 상에 시드(Seed) 금속층을 형성하는 단계; (b) 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계; (c) 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계; (d) 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계; (e) 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및 (f) 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법을 제공하는 것이다.
여기서, 상기 단계 (b)에서, 상기 캡핑층은 상기 시드 금속층을 이용하여 상기 제1 비정질 실리콘층을 결정화 할 수 있도록 복수의 개구부를 가지는 시드 금속 결정화 영역을 형성하여 패터닝하는 것이 바람직하다.
바람직하게는, 상기 캡핑층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어질 수 있다.
바람직하게는, 상기 캡핑층의 두께는 100 Å 내지 1 ㎛일 수 있다.
바람직하게는, 상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어질 수 있다.
바람직하게는, 상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태일 수있다.
바람직하게는, 상기 시드 금속층의 두께는 10 내지 1000 Å 일 수 있다.
바람직하게는, 상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층일 수 있다.
바람직하게는, 상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층일 수 있다.
바람직하게는, 상기 결정화는 열처리에 의해 이루어질 수 있다.
바람직하게는, 상기 열처리는 300 내지 800 ℃ 에서 이루어질 수 있다.
바람직하게는, 상기 단계 (f) 이후, (f-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및 (f-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 투명전극은 SnO2 또는 ITO로 이루어질 수 있다.
본 발명의 제2 측면은, (a') 기판 상에 전극층을 형성하는 단계; (b') 상기 전극층의 상부에 시드(Seed) 금속층을 형성한 후 패터닝 하는 단계; (c') 상기 시드 금속층 상부에 제1 비정질 실리콘층을 형성하는 단계; (d') 상기 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계; (e') 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및 (f') 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법을 제공하는 것이다.
여기서, 상기 전극층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어질 수 있다.
바람직하게는, 상기 전극층의 두께는 100 Å 내지 1 ㎛일 수 있다.
바람직하게는, 상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어질 수 있다.
바람직하게는, 상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태일 수있다.
바람직하게는, 상기 시드 금속층의 두께는 10 내지 1000 Å일 수 있다.
바람직하게는, 상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층일 수 있다.
바람직하게는, 상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층일 수 있다.
바람직하게는, 상기 결정화는 열처리에 의해 이루어질 수 있다.
바람직하게는, 상기 열처리는 300 내지 800 ℃ 에서 이루어질 수 있다.
바람직하게는, 상기 단계 (f') 이후, (f'-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및 (f'-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 투명전극은 SnO2 또는 ITO로 이루어질 수 있다.
이상에서 설명한 바와 같은 본 발명의 박막 실리콘 태양전지의 제조방법에 따르면, 촉매 금속층 및 고융점 금속에 의해 패터닝된 캡핑층을 이용하여 비정질 실리콘층에 대한 결정화 공정을 수행함으로서 낮은 온도에서도 양질의 다결정 실리콘층을 형성할 수 있으며, 태양전지의 제조 단가를 절감할 수 있는 이점이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다. 도 2는 본 발명의 제1 실시예에 적용된 박막 실리콘 태양전지의 캡핑층(120)을 설명하기 위한 평면도이다.
도 1a를 참조하면, 상부에 시드(Seed) 금속층(110)이 증착된 기판(100)을 준비한다.
여기서, 기판(100)은 유리기판, 플라스틱기판 또는 금속기판 등을 이용할 수 있으며, 이외에도 다양한 물질의 기판을 이용하는 것이 가능하다.
시드 금속층(110)은 예컨대, Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 등의 금속들 중 어느 하나를 이용하여 형성할 수 있으며, 예컨대, 금속 박막 또는 금속 파우더 등의 형태로 증착하는 것이 가능하다. 하지만, 이에 국한하지는 않는다.
예컨대, 시드 금속층(110)을 Al 등으로 형성하여 전극으로써 이용하고자 하는 경우는 시드 금속층(110)을 금속 박막의 형태로 형성하는 것이 바람직하며, 시드 금속층(110)을 예컨대, Ni 또는 Pd 등과 같은 금속으로 형성하는 경우는 전극으로의 이용이 다소 제한적이기 때문에 제조 단가 등을 고려하여 금속 파우더 등으로 형성하거나, 금속 박막의 형태로 이용하는 경우라도 그 두께를 최소화하여 형성하는 것이 바람직하다.
이러한 시드 금속층(110)은, 후술할 제1 비정실 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 실리콘층 예컨대, 제1 비정실 실리콘층(도 1c의 135)으로 유입되어 실리콘의 거대 성장을 일으키는 시드(Seed)로 작용 하게 되며, 예컨대, 낮은 온도에서도 제1 비정질 실리콘층(도 1c의 135)의 결정화가 진행될 수 있도록 하여 적은 비용으로도 태양전지의 고효율화가 가능하게 한다.
기판(100) 상에 시드 금속층(110)을 형성하는 방법으로는 화학 기상 증착(CVD) 또는 스핀코팅(Spin Coating) 등의 다양한 방법을 이용할 수 있는데 이에 국한하지는 않는다.
예컨대, 시드 금속층(110)이 금속 파우더 등의 형태일 경우는 약 10 내지 100 Å 의 두께로 형성할 수 있으며, 금속 박막의 형태일 경우는 10 내지 1000 Å 의 두께로 형성하는 것이 바람직하다.
도 1b 및 도 2를 참조하면, 시드 금속층(110)의 상부에 캡핑층(120)을 형성한다. 캡핑층(120)은 예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등의 고융점 금속 중 어느 하나의 금속을 이용하여 형성할 수 있으며, 그 두께는 예컨대, 약 100 Å 내지 1 ㎛의 범위로 형성하는 것이 바람직하다.
이어서, 캡핑층(120)을 패터닝하여 일정 형태의 시드 금속 결정화 영역(T)을 형성한다. 시드 금속 결정화 영역(T)은 제1 비정질 실리콘층(도 1c의 135)과 시드 금속층(110)이 직접 접촉하는 영역으로서, 제1 비정질 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 실리콘층 즉, 제1 비정질 실리콘층(도 1c의 135)으로 원활하게 유입될 수 있도록 하는 역할을 한다.
한편, 시드 금속 결정화 영역(T)의 형태는 도 2에서와 같이 복수개의 스트라이프 등의 형태로 형성하는 것이 가능한데, 이외에도 격자무늬 또는 복수개의 삼각형, 원형, 타원형, 기타 다각형 등의 형태로 자유롭게 형성하는 것이 가능하다.
한편, 캡핑층(120)은 시드 금속 결정화 영역(T)을 제외한 그 이외의 영역은 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등)으로 형성 함으로서 결정화에 의한 실리콘의 이온 및 원자가 시드 금속층(110)으로 유입되는 것을 방지하는 역할을 수행할 수 있다.
예컨대, 제1 비정질 실리콘층(도 1c의 135)의 결정화 공정 시, 시드 금속의 이온 및 원자가 제1 비정질 실리콘층(도 1c의 135)으로 이동함과 함께 그 제1 비정질 실리콘층(도 1c의 135)의 이온 및 원자는 시드 금속층(110)으로 이동하게 된다.
따라서, 시드 금속층(110)은, 이러한 제1 비정질 실리콘층(도 1c의 135)의 이온 및 원자가 시드 금속층(110)으로 이동함에 따라, 체적 팽창을 수반하게 되며 저항이 증가하게 되어 전자의 이동이 제한되기 때문에 시드 금속층(110)을 전극으로 이용하기가 어렵게 된다.
이때, 캡핑층(120)을 이용하여 그 하부의 시드 금속층(110)이 시드 금속 결정화 영역(T)을 제외한 다른 영역에서 제1 비정질 실리콘층(도 1c의 135)과 직접 접촉하는 것을 방지할 수 있는데, 이에 따라, 실리콘 이온 및 원자의 이동에 의한 시드 금속층(110)의 저항증가를 최소화 함으로서 시드 금속 결정화 영역(T) 이외의 다른 영역에 대한 시드 금속층(110)을 전극으로서 이용할 수 있도록 할 수 있다. 이때, 전극은 예컨대, 캐소드(Cathode)로서 이용할 수 있다.
또한, 캡핑층(120)은 시드 금속 결정화 영역(T)의 크기를 조절 함으로서 결정화 시 성장하는 시드(Seed) 의 양을 조절하는 것이 가능하다.
예컨대, 통상적으로 시드 금속의 원자들은 실리콘 결정질 박막 내에서 캐리 어의 수송을 억제하게 되는데, 이 때문에 가능한 최소한의 시드 금속만을 시드(Seed) 로서 이용하는 것이 바람직하다.
따라서, 캡핑층(120) 상에 형성된 시드 금속 결정화 영역(T)의 크기를 조절해주게 되면 시드(Seed) 로 작용하는 시드 금속의 이온 및 원자가 제1 비절질 실리콘층(도 1c의 135)으로 다량 유입되는 것을 효과적으로 막을 수 있게 된다.
또한, 캡핑층(120)은 전극(예컨대, 캐소드(Cathode))으로 이용하는 것도 가능한데, 이 경우 예컨대, 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등) 등을 이용 함으로서 태양전지에서의 태양광의 내부 반사율을 높이기 위한 반사전극으로 이용하는 것도 가능하다.
캡핑층(120)을 시드 금속층(110) 상에 패터닝하는 방법으로는 예컨대, 포토리소그라프 등의 방법을 이용하는 것이 가능하며 이에 국한하지는 않는다.
캡핑층(120)을 패터닝하는 방법으로서 예컨대, 포트리소그라프 방법을 이용하는 경우를 상세히 설명하면, 먼저, 시드 금속층(110)에 포토레지스트막을 도포한다.
다음으로, 상기 도포한 포토레지스트막을 노광(exposure) 및 현상(development)하여 식각하고자 하는 캡핑층(120)의 일부 영역을 노출시킴으로서 일정 형태의 포토 레지스트 패턴을 형성한다.
마지막으로, 상기 형성된 포토레지스트 패턴을 식각마스크(etching mask)로 하여 노출된 캡핑층(120)을 식각하게 되면 시드 금속층(110)의 상부에 패터닝된 캡핑층(120)을 형성할 수 있게 된다. 이때, 상기 식각은 시드 금속층(110)이 노출될 때까지 수행하는 것이 바람직하다.
도 1c 및 도 1d를 참조하면, 캡핑층(120) 상부에 제1 비정질 실리콘층(135)을 형성한다. 여기서 제1 비정실 실리콘층(135)은 예컨대, 화학 기상 증착(CVD) 등의 방법을 통해 형성할 수 있으며 이에 국한하지는 않는다.
또한, 제1 비정질 실리콘층(135)은 예컨대, n 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.
이후, 제1 비정질 실리콘층을 결정화하여 제1 다결정 실리콘층(135')을 형성한다. 이때, 제1 비정질 실리콘층(135)은 캡핑층(120)의 노출된 영역을 통해 서로 접촉하는 시드 금속층(110)으로부터 시드 금속의 이온 및 원자가 유입되어 소정의 결정립(Grain) 즉, 시드(Seed) 가 성장하게 된다.
이러한 시드는 그 각각이 일정한 결정 방향을 가지는데, 각각의 시드는 측면방향(도면의 실선)으로 계속 성장하여 제1 다결정 실리콘층(135')을 형성할 수 있게 된다.
즉, 시드는 그 각각이 측면으로 성장해서 이웃한 결정립(Grain)과 만나게 되어 결정립 경계(Grain boundary)를 형성하며 완전 결정화될 수 있으며, 이를 통해 예컨대, 다결정 실리콘층을 형성할 수 있게 된다.
이때, 상기 결정화는 예컨대, 약 300 내지 800 ℃ 온도의 열처리를 통해 수행할 수 있으며, 이러한 시드(Seed) 를 통해 낮은 온도에서도 양질의 결정화된 실리콘층을 형성할 수 있게 된다.
한편, 상기 결정화 시, 전술한 바와 같이 제1 비정질 실리콘층(135)의 실리 콘 이온 및 원자는 시드 금속층(110)으로 이동하게 되며, 이러한 실리콘 이온 및 원자의 이동에 의해 시드 금속층(110)은 체적 팽창을 수반하게 된다.
이때, 시드 금속층(110)과 제1 비정질 실리콘층(135)이 직접 접촉하는 시드 금속 결정화 영역(T)에서는 시드 금속층(110)의 체적 팽창에 의한 내부 광산란 특성이 향상되어 내부 광에 의한 태양전지의 변환효율을 향상시키는 것도 가능하다.
도 1e를 참조하면, 제1 다결정 실리콘층(135')의 상부에 제2 비정질 실리콘층(미도시)을 형성한 후, 다시 결정화 공정을 수행하여 제2 다결정 실리콘층(136)을 형성한다.
이때, 제2 비정질 실리콘층(미도시)은 p 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.
한편, 상기 결정화는 열처리를 통하여 수행할 수 있는데, 이때의 결정화 온도는 약 300 내지 800 ℃ 로 하는 것이 바람직하며, 예컨대, 하부에 형성된 제1 다결정 실리콘층(135')을 시드로 하여 결정화할 수 있다.
이때, 제2 다결정 실리콘층(136)의 상부에는 예컨대, 적어도 1개의 또 다른 다결정 실리콘층을 더 적층하는 것도 가능한데, 그 각각은 하부에 형성된 다결정 실리콘층을 시드로 하여 순차적으로 결정화 하는 것이 가능하다.
이러한 일련의 과정을 통하여 기판(100) 상에 태양전지층(130)을 형성할 수 있게 된다.
도 1f를 참조하면, 태양전지층(130)의 상부에 예컨대, 투명 전극(140)을 형성한다. 투명 전극(140)은 ITO 또는 SnO2 등을 통해 형성할 수 있는데 이에 국한하 지는 않으며, 예컨대, 애노드(Anode)로서 이용할 수 있다.
또한, 필요에 따라서는 투명 전극(140)의 상부에 투명 보호필름(160)을 더 형성하는 것이 가능한데, 이는 예컨대, 외부 충격 등에 의한 태양전지의 파손 또는 스크레치등을 방지하기 위한 것으로서 예컨대, 접착제(150) 등을 통해 투명 전극(140)의 상부에 접합하여 형성하는 것이 가능하다.
(제2 실시예)
도 3a 내지 도 3g는 본 발명의 제2 실시예에 따른 박막 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 상부에 전극층(310)이 증착된 기판(300)을 준비한다.
여기서, 기판(300)은 유리기판, 플라스틱기판 또는 금속기판 등을 이용할 수 있으며, 이외에도 다양한 물질의 기판을 이용하는 것이 가능한데, 이에 국한하지는 않는다.
전극층(310)은 예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등의 고융점 금속 중 어느 하나의 금속을 이용하여 형성할 수 있으며, 그 두께는 예컨대, 약 100 Å 내지 1 ㎛의 범위로 형성하는 것이 바람직하다.
이러한 전극층(310)은 태양광에 대한 높은 반사율을 가지는 예컨대, 고융점 금속(예컨대, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 텅스텐(W) 등)을 이용하여 형성함으로서 태양전지에서의 태양광의 내부 반사율을 높이기 위한 반사전극으로 이용하여 광전변환효율을 향상시키는 것이 가능하다.
도 3b를 참조하면, 전극층(310) 상부에 시드(Seed) 금속층(320)을 형성한다.
시드 금속층(320)은 예컨대, Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 등의 금속들 중 어느 하나를 이용하여 형성할 수 있으며, 예컨대, 금속 박막 또는 금속 파우더 등의 형태로 증착하는 것이 가능하다. 하지만, 이에 국한하지는 않는다.
기판(300) 상에 시드 금속층(320)을 형성하는 방법으로는 화학 기상 증착(CVD) 또는 스핀코팅(Spin Coating) 등의 다양한 방법을 이용할 수 있는데, 이에 국한하지는 않으며, 약 10 내지 1000 Å 의 두께로 형성하는 것이 바람직하다.
이러한 시드 금속층(320)은, 후술할 제1 비정실 실리콘층(도 3c의 335)의 결정화 공정 시, 시드 금속의 이온 및 원자가 예컨대, 제1 비정실 실리콘층(도 3c의 335)으로 유입되어 실리콘의 거대 성장을 일으키는 시드(Seed)(S)로 작용하게 되며, 낮은 온도에서도 제1 비정질 실리콘층(도 3c의 335)의 결정화가 진행될 수 있도록 하여 적은 비용으로도 태양전지의 고효율화가 가능하게 한다.
이후, 시드 금속층(320)을 패터닝한다. 시드 금속층(320)에 대한 패터닝은 제1 비정실 실리콘층(도 3c의 335)으로 성장될 시드(Seed) 의 양 또는 결정화된 실리콘의 결정크기 등을 고려하여 그 모양 및 크기를 선택적으로 조절하여 패터닝 하는 것이 가능하다.
한편, 시드 금속층(320)은 상기와 같이 금속박막 또는 금속 파우더 등의 형태로 형성하여 패터닝 하는 방법 이외에도, 시드 금속의 박막을 둘 또는 그 이상의 조각으로 분할하여 일정한 패턴에 의해 분산시켜 전극층(310)의 상부에 형성하는 것이 가능한데, 이러한 경우에 있어서도 상기와 같이, 결정화된 실리콘의 결정크기 또는 제1 비정실 실리콘층(도 3c의 335)으로 성장될 시드(Seed) 의 양 등을 고려하여 그 모양 및 크기를 선택적으로 조절하여 일정 패턴으로 분산하여 형성하는 것이 가능하다.
이때, 예컨대, 시드 금속의 이온 및 원자들은 결정화된 실리콘의 결정질 박막 내에서 캐리어의 수송을 억제하게 되는데, 이 때문에 가능한 최소한의 시드 금속만을 시드(Seed) 로서 이용할 수 있도록 시드 금속층(320)의 시드(Seed) 로써 이용되는 영역 이외의 다른 영역은 최대한 제거될 수 있도록 패터닝 하는 것이 바람직하다.
이후, 도 3c 및 도 3d를 참조하면, 시드 금속층(320)을 포함한 캡핑층(310) 상부에 제1 비정질 실리콘층(335)을 형성한다. 여기서 제1 비정실 실리콘층(335)은 예컨대, 화학 기상 증착(CVD) 등의 방법을 통해 형성할 수 있으며 이에 국한하지는 않는다.
또한, 제1 비정질 실리콘층(335)은 예컨대, n 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.
이후, 제1 비정질 실리콘층(335)에 대한 결정화를 수행하여 제1 다결정 실리콘층(335')을 형성한다.
이때, 제1 비정질 실리콘층(335)은 시드 금속층(320)으로부터 시드 금속의 이온 및 원자가 유입되어 소정의 결정립 즉, 시드(Seed)를 성장하게 된다.
이러한 시드는 그 각각이 일정한 결정 방향을 가지는데, 각각의 시드는 측면 방향(도면의 실선)으로 계속 성장하여 제1 다결정 실리콘층(335')을 형성할 수 있게 된다.
즉, 시드는 그 각각이 측면으로 성장해서 이웃한 결정립(Grain)과 만나게 되어 결정립 경계(Grain boundary)를 형성하며 완전 결정화될 수 있으며, 이를 통해 예컨대, 다결정 실리콘층을 형성할 수 있게 된다.
한편, 상기 결정화는 예컨대, 약 300 내지 800 ℃ 온도의 열처리를 통해 수행할 수 있으며, 이러한 시드(Seed)를 통해 낮은 온도에서도 양질의 결정화된 실리콘층을 형성할 수 있게 된다.
도 3e를 참조하면, 제1 다결정 실리콘층(335')의 상부에 제2 비정질 실리콘층(미도시)을 형성한 후 다시 결정화 공정을 수행하여 제2 다결정 실리콘층(336)을 형성한다.
이때, 제2 비정질 실리콘층(미도시)은 p 형의 비정질 실리콘층으로 형성하는 것이 바람직한데, 이에 국한하지는 않는다.
한편, 상기 결정화는 열처리를 통하여 수행할 수 있는데, 이때의 결정화 온도는 약 300 내지 800 ℃ 로 하는 것이 바람직하며, 예컨대, 하부에 형성된 제1 다결정 실리콘층(335')을 시드로 하여 결정화할 수 있다.
이때, 제2 다결정 실리콘층(336)의 상부에는 예컨대, 적어도 1개의 다결정 실리콘층을 더 적층하는 것도 가능한데, 그 각각은 하부에 형성된 다결정 실리콘층을 시드로 하여 결정화 하는 것이 가능하다.
이러한 일련의 과정을 통하여 기판(300) 상에 태양전지층(330)을 형성할 수 있게 된다.
도 3f를 참조하면, 태양전지층(330)의 상부에 예컨대, 투명 전극(340)을 형성한다. 투명 전극은 ITO 또는 SnO2 등을 통해 형성할 수 있는데, 이에 국한하지는 않으며, 예컨대, 애노드(Anode)로서 이용할 수 있다.
또한, 필요에 따라서는 투명 전극(340)의 상부에 투명 보호필름(360)을 더 형성하는 것이 가능한데, 이는 예컨대, 외부 충격 등에 의한 태양전지의 파손 또는 스크레치등을 방지하기 위한 것으로서 예컨대, 접착제(350) 등을 통해 투명 전극(340)의 상부에 형성하는 것이 가능하다.
전술한 본 발명에 따른 박막 실리콘 태양전지의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 제1 실시예에 적용된 박막 실리콘 태양전지의 캡핑층을 설명하기 위한 평면도이다.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 박막형 실리콘 태양전지의 제조방법을 설명하기 위한 단면도이다.

Claims (16)

  1. (a) 기판 상에 시드(Seed) 금속층을 형성하는 단계;
    (b) 상기 시드 금속층의 상부에 캡핑층을 형성하고 상기 시드 금속층의 일부가 노출되도록 패터닝하는 단계;
    (c) 상기 패터닝된 캡핑층을 포함한 상기 기판 상에 제1 비정질 실리콘층을 형성하는 단계;
    (d) 상기 노출된 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에 의한 제1 다결정 실리콘층을 형성하는 단계;
    (e) 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및
    (f) 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법.
  2. 제1 항에 있어서,
    상기 단계 (b)에서, 상기 캡핑층은 상기 시드 금속층을 이용하여 상기 제1 비정질 실리콘층을 결정화 할 수 있도록 복수의 개구부를 가지는 시드 금속 결정화 영역을 형성하여 패터닝하는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방 법.
  3. 제1 항에 있어서,
    상기 캡핑층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  4. 제1 항에 있어서,
    상기 캡핑층의 두께는 100 Å 내지 1 ㎛인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  5. (a') 기판 상에 전극층을 형성하는 단계;
    (b') 상기 전극층의 상부에 시드(Seed) 금속층을 형성한 후 패터닝 하는 단계;
    (c') 상기 시드 금속층 상부에 제1 비정질 실리콘층을 형성하는 단계;
    (d') 상기 시드 금속층을 시드로 하여 상기 제1 비정질 실리콘층의 결정화에의한 제1 다결정 실리콘층을 형성하는 단계;
    (e') 상기 제1 다결정 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; 및
    (f') 상기 제1 다결정 실리콘층을 시드로 하여 상기 제2 비정질 실리콘층의 결정화에 의한 제2 다결정 실리콘층을 형성하는 단계를 포함하는 박막 실리콘 태양전지의 제조방법.
  6. 제5 항에 있어서,
    상기 전극층은 Mo, Cr, Ti 또는 W 중 선택된 어느 하나의 고융점 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  7. 제5 항에 있어서,
    상기 전극층의 두께는 100 Å 내지 1 ㎛인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  8. 제1 항 또는 제5 항에 있어서,
    상기 시드 금속층은 Ni, Pd, Ag, Au, Al, Sn, Sb, Cu, Co, Tr, Ru, Rh, Cd 또는 Pt 중 선택된 어느 하나의 금속으로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  9. 제1 항 또는 제5 항에 있어서,
    상기 시드 금속층은 금속 박막 또는 금속 파우더의 형태인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  10. 제1 항 또는 제5 항에 있어서,
    상기 시드 금속층의 두께는 10 내지 1000 Å 인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  11. 제1 항 또는 제5 항에 있어서,
    상기 제1 및 제2 비정질 실리콘층은 각각 n 형 및 p 형 비정질 실리콘층인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  12. 제1 항 또는 제5 항에 있어서,
    상기 제1 및 제2 다결정 실리콘층은 각각 n 형 및 p 형 다결정 실리콘층인 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  13. 제1 항 또는 제5 항에 있어서,
    상기 결정화는 열처리에 의해 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  14. 제13 항에 있어서,
    상기 열처리는 300 내지 800 ℃ 에서 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  15. 제1 항 또는 제5 항에 있어서,
    상기 단계 (f) 또는 단계 (f') 이후,
    (f-1)/(f'-1) 상기 제2 다결정 실리콘층 상부에 투명전극을 형성하는 단계; 및
    (f-2)/(f'-2) 상기 투명전극의 상부에 투명 보호필름을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
  16. 제15 항에 있어서,
    상기 투명전극은 SnO2 또는 ITO로 이루어지는 것을 특징으로 하는 박막 실리콘 태양전지의 제조방법.
KR1020080128171A 2008-12-16 2008-12-16 박막 실리콘 태양전지의 제조방법 KR100984618B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080128171A KR100984618B1 (ko) 2008-12-16 2008-12-16 박막 실리콘 태양전지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080128171A KR100984618B1 (ko) 2008-12-16 2008-12-16 박막 실리콘 태양전지의 제조방법

Publications (2)

Publication Number Publication Date
KR20100069480A true KR20100069480A (ko) 2010-06-24
KR100984618B1 KR100984618B1 (ko) 2010-09-30

Family

ID=42367579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080128171A KR100984618B1 (ko) 2008-12-16 2008-12-16 박막 실리콘 태양전지의 제조방법

Country Status (1)

Country Link
KR (1) KR100984618B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150084305A (ko) * 2014-01-13 2015-07-22 엘지전자 주식회사 태양 전지의 제조 방법
KR101959754B1 (ko) * 2018-02-27 2019-03-19 한국과학기술원 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101074131B1 (ko) 2010-07-27 2011-10-17 노코드 주식회사 다결정 실리콘 태양전지의 제조방법 및 그 방법으로 제조된 태양전지
KR101179223B1 (ko) 2011-03-02 2012-09-03 노코드 주식회사 다결정 실리콘 박막의 제조방법
KR101470492B1 (ko) * 2012-05-21 2014-12-09 주성엔지니어링(주) 태양전지 및 태양전지 블록
WO2019182263A1 (ko) * 2018-03-23 2019-09-26 홍잉 저온 다결정 반도체 소자 및 그 제조 방법
WO2019182261A1 (ko) 2018-03-23 2019-09-26 홍잉 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US5584941A (en) 1994-03-22 1996-12-17 Canon Kabushiki Kaisha Solar cell and production process therefor
KR20030017202A (ko) * 2001-08-24 2003-03-03 히다찌 케이블 리미티드 결정 실리콘 박막 반도체 장치, 결정 실리콘 박막광기전력 소자 및 결정 실리콘 박막 반도체 장치의 제조방법
US20080110486A1 (en) * 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150084305A (ko) * 2014-01-13 2015-07-22 엘지전자 주식회사 태양 전지의 제조 방법
KR101959754B1 (ko) * 2018-02-27 2019-03-19 한국과학기술원 비냉각형 적외선 센서용 감지막 형성방법과 그에 따라 형성된 비냉각형 적외선 센서용 감지막 및 비냉각형 적외선 센서 제조방법과 그에 따라 제조된 적외선 센서

Also Published As

Publication number Publication date
KR100984618B1 (ko) 2010-09-30

Similar Documents

Publication Publication Date Title
KR100984618B1 (ko) 박막 실리콘 태양전지의 제조방법
TWI557842B (zh) 晶圓載具
WO2011161714A1 (ja) シリコン薄膜の結晶化方法およびシリコンtft装置の製造方法
CN102856173B (zh) 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
US9406730B2 (en) Thin film transistor and organic light emitting device including polycrystalline silicon layer
WO2013127223A1 (zh) 低温多晶硅薄膜的制作方法和低温多晶硅薄膜
KR20010066251A (ko) 폴리실리콘 형성방법
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
US9159865B2 (en) Method of forming zinc oxide prominence and depression structure and method of manufacturing solar cell using thereof
KR20070028121A (ko) 박막트랜지스터
US20110056557A1 (en) Thin film solar cell and method of manufacturing the same
TW579556B (en) Method of fabricating a low temperature polysilicon film
US9178084B2 (en) Solar cell and method for manufacturing the same
Zubia et al. Ordered CdTe/CdS arrays for high-performance solar cells
TWI464880B (zh) 薄膜電晶體陣列基板及其製作方法
KR101848182B1 (ko) 후면전극 태양전지의 제조방법
JP2000091604A (ja) 多結晶半導体膜、光電変換素子及びこれらの製造法
CN104022042B (zh) 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法
JPH0513442A (ja) 半導体基板
JP2779033B2 (ja) 多結晶Si薄膜の成長方法
JP2704565B2 (ja) 光電変換装置
TWI239041B (en) Manufacturing method of low-temperature poly-silicon device
KR101193226B1 (ko) 다결정 실리콘 박막의 제조방법
JPH11261092A (ja) 凹凸電極の製造方法及び光起電力素子の製造方法並びに光起電力素子
TWI271792B (en) Laser-annealed process photomask and method for forming polysilicon film layer by laser annealing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 10