KR20100065514A - 캠셀 메모리 장치 - Google Patents

캠셀 메모리 장치 Download PDF

Info

Publication number
KR20100065514A
KR20100065514A KR1020080123875A KR20080123875A KR20100065514A KR 20100065514 A KR20100065514 A KR 20100065514A KR 1020080123875 A KR1020080123875 A KR 1020080123875A KR 20080123875 A KR20080123875 A KR 20080123875A KR 20100065514 A KR20100065514 A KR 20100065514A
Authority
KR
South Korea
Prior art keywords
memory cell
nonvolatile memory
pull
voltage
unit
Prior art date
Application number
KR1020080123875A
Other languages
English (en)
Other versions
KR101069087B1 (ko
Inventor
안성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080123875A priority Critical patent/KR101069087B1/ko
Priority to US12/633,303 priority patent/US8144493B2/en
Publication of KR20100065514A publication Critical patent/KR20100065514A/ko
Application granted granted Critical
Publication of KR101069087B1 publication Critical patent/KR101069087B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 캠셀은 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부와, 제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하며, 상기 풀업부와 풀다운부는 상기 출력노드에 접속된다.
또한 본원 발명의 캠셀 메모리 장치는 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부 및 제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하는 캠셀과, 상기 캠셀과 접속되어 독출 동작시 상기 캠셀에 전원 전압과 접지전압을 공급하고, 프로그램 동작시 상기 캠셀에 입력데이터를 전달하는 동작 선택부와, 상기 캠셀 및 동작 선택부와 접속되어 상기 캠셀에 기록할 데이터를 저장하는 데이터 래치부를 포함한다.
캠셀, 퓨즈, 파워업

Description

캠셀 메모리 장치{CAM cell memory device}
본원 발명은 반도체 메모리 장치등에 사용되는 캠셀 메모리 장치에 관한 것이다.
통상적인 반도체 메모리 장치에는 전원전압의 공급 차단에도 불구하고 데이터를 저장할 수 있는 불휘발성 메모리 장치를 포함하고 있다. 퓨즈와 같이 물리적인 접속여부를 기초로 데이터를 저장하는 방식이 있으나, 한번 데이터가 저장된 후에는 데이터를 변경할 수 없으며, 특히 퓨즈 컷팅은 웨이퍼 단계에서만 수행할 수 있다는 단점이 있다.
이러한 문제점을 해결하기 위한 것으로 개선된 형태의 캠셀(code address memory cell)을 제안하고자 한다. 상기 캠셀은 불휘발성 메모리 셀을 포함하여 구성되므로, 전원전압의 공급 차단시에도 데이터를 저장할 수 있다. 또한 통상의 캠셀의 경우 칩에 전원전압이 인가되는 파워업(power up) 동작시에 데이터를 독출하게 되는데, 독출 동안에 안정적인 데이터 출력을 위한 캠셀을 제공할 필요성이 있다.
전술한 필요성에 따라 본원 발명이 해결하고자 하는 과제는 개선된 형태의 캠셀 및 그를 포함하는 캠셀 메모리 장치를 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 캠셀은 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부와, 제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하며, 상기 풀업부와 풀다운부는 상기 출력노드에 접속된다.
또한 본원 발명의 캠셀 메모리 장치는 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부 및 제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하는 캠셀과, 상기 캠셀과 접속되어 독출 동작시 상기 캠셀에 전원 전압과 접지전압을 공급하고, 프로그램 동작시 상기 캠셀에 입력데이터를 전달하는 동작 선택부와, 상기 캠셀 및 동작 선택부와 접속되어 상기 캠셀에 기록할 데이터를 저장하는 데이터 래치부를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 파워업 동작시에도 안정적인 데이터 출력이 가능한 캠셀 메모리 장치를 제공할 수 있다. 또한 기록 동작을 수행하 는데 있어서 별도의 검증 동작을 필요로 하지 않는다. 또한 별도의 독출 동작없이 각 게이트에 기준전압만 인가하여도 독출 동작이 가능하며, 특히 0V의 기준전압을 인가하여도 독출이 가능하다. 이와 같이 프로그램 및 독출 동작이 간소화되므로 주변 회로를 최소화하여 전력 소모 및 면적을 최소화할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명의 일 실시예에 따른 캠셀을 도시한 회로도이다.
상기 캠셀(100)은 제1 불휘발성 메모리 셀(MC110)의 문턱전압 상태에 따라 출력노드(N1)에 전원전압을 인가하는 풀업부(110), 제2 불휘발성 메모리 셀(MC120)의 문턱전압 상태에 따라 출력노드(N1)를 접지시키는 풀다운부(120)를 포함한다.
상기 풀업부(110)는 전원전압 단자와 출력노드(N1)사이에 접속된 제1 불휘발성 메모리 셀(MC110)을 포함한다. 상기 풀다운부(120)는 접지단자와 출력노드(N1)사이에 접속된 제2 불휘발성 메모리 셀(MC120)을 포함한다.
상기 제1 불휘발성 메모리 셀(MC110)과 제2 불휘발성 메모리 셀(MC120)은 서로 상반된 상태의 문턱전압을 갖는다. 제1 불휘발성 메모리 셀(MC110)의 문턱전압 이 독출전압(Vread)이상으로 상승되어 있는 상태, 즉 프로그램 상태를 갖는 경우 제2 불휘발성 메모리 셀(MC120)의 문턱전압은 독출전압(Vread)보다 낮은 상태, 즉 소거 상태를 갖도록 한다. 또는 제1 불휘발성 메모리 셀(MC110)이 소거 상태에 있는 경우 제2 불휘발성 메모리 셀(MC120)은 프로그램 상태를 갖도록 한다.
만약 제1 불휘발성 메모리 셀(MC110)이 프로그램 상태에 있고, 제2 불휘발성 메모리 셀(MC120)이 소거 상태에 있다면, 각 셀의 게이트에 독출전압(Vread) 인가시 제2 불휘발성 메모리 셀(MC120)만 턴온된다. 제1 불휘발성 메모리 셀(MC110)의 문턱전압이 독출전압(Vread)보다 높기 때문에, 제1 불휘발성 메모리 셀(MC110)은 턴오프된다. 따라서 풀다운부(120)가 동작하여 출력노드(N1)는 접지상태가 되고, 상기 캠셀(100)에는 ‘0’ 데이터가 저장된 것으로 판단한다.
만약 제1 불휘발성 메모리 셀(MC110)이 소거 상태에 있고, 제2 불휘발성 메모리 셀(MC120)이 프로그램 상태에 있다면, 각 셀의 게이트에 독출전압(Vread) 인가시 제1 불휘발성 메모리 셀(MC110)만 턴온된다. 제2 불휘발성 메모리 셀(MC120)의 문턱전압이 독출전압(Vread)보다 높기 때문에, 제2 불휘발성 메모리 셀(MC120)은 턴오프된다. 따라서 풀업부(110)가 동작하여 출력노드(N1)는 전원전압을 출력하고, 상기 캠셀(100)에는 ‘1’ 데이터가 저장된 것으로 판단한다.
이와 같이 풀업부(110)와 풀다운부(120)는 각 불휘발성 메모리 셀의 문턱전압 상태에 따라 그 동작 여부가 결정되며, 그에 따라 저장되는 데이터가 결정된다.
도 2는 본원 발명의 일 실시예에 따른 캠셀 메모리 장치를 도시한 도면이다.
상기 캠셀 메모리 장치(200)는 워드라인(WL) 및 선택라인(SL1, SL2)을 공유하며, 동일한 동작 제어신호(PGM_EN)을 입력받는 복수의 캠셀 메모리들(260, 270, 272, 274, 276)을 포함한다. 각 캠셀 메모리들의 구성은 동일하므로 하나의 캠셀 메모리(260)의 구성을 살펴보기로 한다.
상기 캠셀 메모리(260)는 캠셀(210), 데이터 래치부(220), 동작 선택부(230), 고전압 발생부(240)를 포함한다.
상기 캠셀(210)은 제1 불휘발성 메모리 셀(MC212)의 문턱전압 상태에 따라 출력노드(out)에 전원전압을 인가하는 풀업부(212), 제2 불휘발성 메모리 셀(MC216)의 문턱전압 상태에 따라 출력노드(out)를 접지시키는 풀다운부(216)를 포함한다.
상기 풀업부(212)는 출력노드(out)와 데이터 래치부(220)의 제1 노드(Q)사이에 선택적으로 접속되는 제1 불휘발성 메모리 셀(MC212)을 포함한다. 또한 상기 제1 불휘발성 메모리 셀(MC212)을 상기 출력노드(out)에 선택적으로 접속시키는 제1 선택 트랜지스터(N212), 상기 제1 불휘발성 메모리 셀(MC212)을 데이터 래치부(220)의 제1 노드(Q)에 선택적으로 접속시키는 제2 선택 트랜지스터(N214)를 포함한다.
상기 풀다운부(216)는 출력노드(out)와 데이터 래치부(220)의 제2 노드(Qb)사이에 선택적으로 접속되는 제1 불휘발성 메모리 셀(MC216)을 포함한다. 또한 상기 제1 불휘발성 메모리 셀(MC216)을 상기 출력노드(out)에 선택적으로 접속시키는 제1 선택 트랜지스터(N216), 상기 제1 불휘발성 메모리 셀(MC216)을 데이터 래치부(220)의 제2 노드(Qb)에 선택적으로 접속시키는 제2 선택 트랜지스터(N218)를 포함한다. 상기 각 선택 트랜지스터는 고전압으로부터 상기 제1 불휘발성 메모리 셀을 보호하는 기능을 수행한다.
상기 데이터 래치부(220)는 동작 선택부(230)와 접속되어 캠셀(210)에 기록할 데이터를 저장한다. 그리고 상기 데이터 래치부(220)는 상기 풀업부(212)에 제1 데이터를 전달하고, 상기 풀다운부(216)에 상기 제1 데이터와 상반된 로직 레벨을 갖는 제2 데이터를 전달한다. 이를 위해 제1 인버터(IV220)와 제2 인버터(IV222)를 포함하며, 제1 인버터(IV220)의 출력단자는 제2 인버터(IV222)의 입력단자와 접속되며, 제2 인버터(IV222)의 출력단자는 제1 인버터(IV220)의 입력단자와 접속된다. 그리고 제1 인버터(IV220)의 출력단자와 제2 인버터(IV222)의 입력단자가 접속되는 노드를 제1 노드(Q), 제2 인버터(IV222)의 출력단자와 제1 인버터(IV220)의 입력단자가 접속되는 노드를 제2 노드(Qb)라 한다. 따라서 제1 노드(Q)와 제2 노드(Qb)에는 서로 상반된 레벨의 데이터가 저장된다. 즉 제1 노드(Q)에 ‘1’ 데이터가 저장되는 경우 제2 노드(Qb)에는 ‘0’ 데이터가 저장된다. 또한 제1 노드(Q)에 ‘0’ 데이터가 저장되는 경우 제2 노드(Qb)에는 ‘1’ 데이터가 저장된다. 이와 같은 구성에 따라 캠셀의 풀업부(212)에 ‘0’ 데이터가 전달되는 경우 풀다운부(216)에는 ‘1’ 데이터가 전달되고, 캠셀의 풀업부(212)에 ‘1’ 데이터가 전달되는 경우 풀다운부(216)에는 ‘0’ 데이터가 전달된다.
상기 동작 선택부(230)는 상기 데이터 래치부(220), 캠셀(210)과 접속되어 독출 동작시 상기 캠셀(210)에 전원 전압과 접지전압을 공급하고, 프로그램 동작시 상기 캠셀(210)에 입력데이터를 전달한다. 이를 위해 프로그램 동작시 하이레벨의 동작 제어신호(PGM_EN)에 따라 데이터 입력단자(data)를 상기 제1 노드(Q) 및 캠셀(210)의 풀업부(212)에 접속시키는 데이터 입력부(234), 독출 동작시 반전된 동작 제어신호(PGM_EN)에 따라 접지 단자를 상기 제2 노드(Qb) 및 캠셀(210)의 풀다운부(216)에 접속시키는 전압 공급부(232), 상기 동작 제어신호(PGM_EN)를 반전시켜 상기 전압 공급부(232)에 전달하는 인버터(IV230)를 포함한다.
상기 전압 공급부(232)는 상기 제2 노드(Qb) 및 캠셀(210)의 풀다운부(216)와 접지 단자 사이에 접속되며 반전된 동작 제어신호(PGM_EN)에 따라 턴온되는 NMOS 트랜지스터(N232)를 포함한다. 따라서 로우레벨의 동작 제어신호(PGM_EN) 인가시에 NMOS 트랜지스터(N232)가 턴온되어 제2 노드(Qb)가 접지된다. 즉 풀다운부(216)에 접지전압을 공급하게 된다. 한편, 제2 노드(Qb)가 접지상태이므로, 제1 노드(Q)에는 전원전압이 공급되며, 그에 따라 풀업부(212)에 전원전압이 공급된다. 즉 독출 동작시, 전압 공급부(232)에 의하여 풀업부(212)에는 전원전압, 풀다운부(216)에는 접지전압이 공급된다.
상기 데이터 입력부(234)는 상기 제1 노드(Q) 및 캠셀(210)의 풀업부(212)와 데이터 입력단자(data) 사이에 접속되며 동작 제어신호(PGM_EN)에 따라 턴온되는 NMOS 트랜지스터(N234)를 포함한다. 따라서 하이레벨의 동작 제어신호(PGM_EN) 인 가시에 NMOS 트랜지스터(N234)가 턴온되어, 입력데이터가 제1 노드(Q)에 전달된다. 데이터 입력단자(data)를 통해 입력되는 데이터에 따라 제1 노드(Q)에 저장되는 데이터가 결정된다.
이제 동작에 대하여 살펴보기로 한다.
먼저 데이터를 기록하는 프로그램 동작에 대하여 살펴보기로 한다.
프로그램 동작의 수행전에 각 캠셀들은 소거 상태에 있다. 즉 문턱전압이 모두 0V 보다 낮은 상태이다. 프로그램 동작은 통상적인 불휘발성 메모리 셀의 프로그램 동작과 같다. 불휘발성 메모리 셀의 채널 전압이 0V인 경우 게이트에 인가되는 프로그램 전압에 의해 문턱전압이 상승하게 된다. 또한 불휘발성 메모리 셀의 채널 전압이 전원전압인 경우 게이트에 인가되는 프로그램 전압에 불구하고 문턱전압이 그대로 유지된다.
하이레벨의 동작 제어신호(PGM_EN)의 인가에 따라 데이터 입력부(234)가 구동된다. 그에 따라 입력데이터가 제1 노드(Q) 및 제2 노드(Qb)에 저장되는데, 그 상태는 서로 상보적(complimentary)이다. 즉, 입력데이터가 ‘1’ 데이터이면, 제1 노드(Q)에 ‘1’ 데이터가 저장되고, 제2 노드(Qb)에는 ‘0’ 데이터가 저장된다. 또한, 입력데이터가 ‘0’ 데이터이면, 제1 노드(Q)에 ‘0’ 데이터가 저장되고, 제2 노드(Qb)에는 ‘1’ 데이터가 저장된다. 그리고 캠셀의 각 선택 트랜지스터들(N214, N218)을 턴온시킨다. 이때 출력노드(out)와 접속되는 선택 트랜지스터들(N214, N218)은 누설 전류 발생을 방지하기 위해 턴오프시킨다.
제1 노드(Q)에 ‘0’ 데이터가 저장된 경우, 이는 접지전압이 저장된 것과 같고, 제2 노드(Qb)에는 전원전압이 저장된 것과 같다. 따라서 제1 노드(Q)와 접속된 풀업부(212)의 메모리 셀(MC212)의 채널 전압은 0V가 되고, 제2 노드(Qb)와 접속된 풀다운부(216)의 메모리 셀(MC216)의 채널 전압은 전원 전압과 같게 된다. 따라서 워드라인을 통해 고전압의 프로그램 전압이 인가되더라도 풀업부(212)의 메모리 셀(MC212)의 문턱전압만 0V 이상으로 상승하게 되고, 풀다운부(216)의 메모리 셀(MC216)의 문턱전압은 0V 보다 낮은 값을 유지하게 된다.
한편, 제1 노드(Q)에 ‘1’ 데이터가 저장된 경우, 마찬가지 원리에 따라 제1 노드(Q)와 접속된 풀업부(212)의 메모리 셀(MC212)의 채널 전압은 전원 전압과 같게 되고, 제2 노드(Qb)와 접속된 풀다운부(216)의 메모리 셀(MC216)의 채널 전압은 0V가 된다. 따라서 워드라인을 통해 고전압의 프로그램 전압이 인가되더라도 풀다운부(216)의 메모리 셀(MC216)의 문턱전압만 0V 이상으로 상승하게 되고, 풀업부(212)의 메모리 셀(MC212)의 문턱전압은 0V 보다 낮은 값을 유지하게 된다.
다음으로 데이터를 읽어오는 독출 동작에 대하여 살펴보기로 한다.
로우레벨의 동작 제어신호(PGM_EN)의 인가에 따라 동작 선택부(232)가 구동된다. 그에 따라 접지전압이 풀다운부(216)에, 전원전압이 풀업부(212)에 전달된다.
이때 각 메모리 셀의 게이트에 기준전압(Vread)이 인가된다. 상기 기준전압(Vread)으로 0V를 사용할 수 있으며, 그보다 높은 전압을 사용하는 것도 가능하 다. 도 1 도시된 분포에 따라 서로 다른 두 개의 분포를 구분할 수 있는 전압이면 된다.
한편, 상기 프로그램 동작에 따라 풀업부(212)의 메모리 셀(MC212)의 문턱전압이 0V 이상으로 상승해 있거나, 풀다운부(216)의 메모리 셀(MC216)의 문턱전압이 0V 이상으로 상승해 있게 된다. 둘다 동일한 상태를 갖는 경우는 없으며, 서로 상반된 상태를 갖게 된다.
만약 풀업부(212)의 메모리 셀(MC212)의 문턱전압이 기준전압(Vread)이상으로 상승해 있는 상태, 즉 프로그램 상태라면, 풀다운부(216)의 메모리 셀(MC216)의 문턱전압은 기준전압(Vread)보다 낮은 상태, 즉 소거 상태에 있게 된다. 이때 각 메모리 셀의 게이트에 기준전압(Vread)을 인가시키면, 소거 상태에 있는 풀다운부(216)의 메모리 셀(MC216)만 턴온된다. 즉 풀다운부(216)가 구동하게 되고, 그에 따라 접지전압이 출력된다. 따라서 상기 캠셀(210)에는 ‘0’ 데이터가 저장된 것으로 판단한다.
한편 풀업부(212)의 메모리 셀(MC212)의 문턱전압이 기준전압(Vread) 보다 낮은 상태, 즉 소거 상태라면, 풀다운부(216)의 메모리 셀(MC216)의 문턱전압은 기준전압(Vread)보다 큰 상태, 즉 프로그램 상태에 있게 된다. 이때 각 메모리 셀의 게이트에 기준전압(Vread)을 인가시키면, 소거 상태에 있는 풀업부(212)의 메모리 셀(MC212)만 턴온된다. 즉 풀업부(212)가 구동하게 되고, 그에 따라 전원전압이 출력된다. 따라서 상기 캠셀(210)에는 ‘1’ 데이터가 저장된 것으로 판단한다.
이와 같이 독출 동작에서는 게이트에 인가되는 기준전압의 인가만으로도 간 단하게 데이터가 출력된다. 특히 0V를 기준전압으로 인가할 수 있어 독출 동작에 소모되는 전력을 최소화할 수 있다. 또한 프로그램 및 독출 동작을 위한 주변회로를 최소화시킬 수 있다.
도 3은 본원 발명의 또 다른 실시예에 따른 캠셀 메모리 장치를 도시한 도면이다.
상기 캠셀 메모리 장치(300)는 워드라인(WL) 및 선택라인(SL1, SL2)을 공유하며, 동일한 동작 제어신호(PGM_EN)을 입력받는 복수의 캠셀 메모리들(360, 370, 372, 374, 376)을 포함한다. 각 캠셀 메모리들의 구성은 동일하므로 하나의 캠셀 메모리(360)의 구성을 살펴보기로 한다.
상기 캠셀 메모리(360)는 캠셀(310), 데이터 래치부(320), 동작 선택부(330), 고전압 발생부(340), 출력노드 프리차지부(350)를 포함한다.
다른 구성은 도 2의 구성과 동일하므로 출력노드 프리차지부(350)에 대해서만 설명하기로 한다.
상기 출력노드 프리차지부(350)는 동작 제어신호(PGM_EN)에 따라 턴온되며, 출력노드(out)에 전원전압(VCC)을 공급하는 NMOS 트랜지스터(N350)를 포함한다. 또는 실시예에 따라, 동작 선택부(330)의 인버터(IV330)에서 출력되는 반전된 동작 제어신호(PGM_EN)에 따라 턴온되며, 출력노드(out)에 전원전압(VCC)을 공급하는 PMOS 트랜지스터를 포함하도록 구성할 수 있다. 두 실시예 모두 하이레벨의 동작 제어신호(PGM_EN)인가시, 즉 프로그램 동작시 출력노드(out)를 하이레벨로 프리차 지시키는 동작을 수행한다. 이는 프로그램 동작시 출력노드를 통해 누설전류가 발생하는 것을 방지하기 위함이다. 이때, 출력노드(out)와 접속되는 선택 트랜지스터(N312, N316)들은 모두 턴오프시킨다. 이와 같이 프로그램 동작을 수행하는 동안만 출력노드를 하이레벨로 프리차지 시킴으로써 프로그램 동작시 출력노드를 통해 누설전류가 발생하는 것을 방지할 수 있다.
도 1은 본원 발명의 일 실시예에 따른 캠셀을 도시한 회로도이다.
도 2는 본원 발명의 일 실시예에 따른 캠셀 메모리 장치를 도시한 도면이다.
도 3은 본원 발명의 또 다른 실시예에 따른 캠셀 메모리 장치를 도시한 도면이다.
<도면의 주요 부분에 대한 설명>
200: 캠셀 메모리 장치
210: 캠셀 212: 풀업부
216: 풀다운부 220: 데이터 래치부
230: 동작 선택부 240: 고전압 발생부
350: 출력노드 프리차지부
260, 270, 272, 274, 276: 캠셀 메모리

Claims (16)

  1. 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부와,
    제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하며,
    상기 풀업부와 풀다운부는 상기 출력노드에 접속되는 캠셀.
  2. 제1항에 있어서, 상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 높게 설정된 경우 제2 불휘발성 메모리 셀의 문턱전압은 기준전압보다 낮게 설정되고,
    상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 낮게 설정된 경우 제2 불휘발성 메모리 셀의 문턱전압은 기준전압보다 높게 설정되는 캠셀.
  3. 제1항에 있어서, 상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 높게 설정되고, 제2 불휘발성 메모리 셀의 문턱전압이 기준전압보다 낮게 설정된 경우 각 메모리 셀의 게이트에 기준전압 인가시 상기 제2 불휘발성 메모리 셀이 턴온되어 상기 출력노드가 접지되는 캠셀.
  4. 제1항에 있어서, 상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 낮게 설정되고, 제2 불휘발성 메모리 셀의 문턱전압이 기준전압보다 높게 설정된 경우 각 메모리 셀의 게이트에 기준전압 인가시 상기 제1 불휘발성 메모리 셀이 턴온되어 상기 출력노드에 전원전압이 인가되는 캠셀.
  5. 제1 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드에 전원전압을 인가하는 풀업부 및 제2 불휘발성 메모리 셀의 문턱전압 상태에 따라 출력노드를 접지시키는 풀다운부를 포함하는 캠셀과,
    상기 캠셀과 접속되어 독출 동작시 상기 캠셀에 전원 전압과 접지전압을 공급하고, 프로그램 동작시 상기 캠셀에 입력데이터를 전달하는 동작 선택부와,
    상기 캠셀 및 동작 선택부와 접속되어 상기 캠셀에 기록할 데이터를 저장하는 데이터 래치부를 포함하는 캠셀 메모리 장치.
  6. 제5항에 있어서, 상기 풀업부는 출력노드와 상기 데이터 래치부의 제1 노드사이에 선택적으로 접속되는 제1 불휘발성 메모리 셀을 포함하고,
    상기 풀다운부는 출력노드와 상기 데이터 래치부의 제2 노드사이에 선택적으로 접속되는 제2 불휘발성 메모리 셀을 포함하는 캠셀 메모리 장치.
  7. 제6항에 있어서, 상기 풀업부는 상기 제1 불휘발성 메모리 셀을 상기 출력노드에 선택적으로 접속시키는 제1 선택 트랜지스터와, 상기 제1 불휘발성 메모리 셀을 데이터 래치부의 제1 노드에 선택적으로 접속시키는 제2 선택 트랜지스터를 포 함하고,
    상기 풀다운부는 상기 제2 불휘발성 메모리 셀을 상기 출력노드에 선택적으로 접속시키는 제1 선택 트랜지스터와, 상기 제2 불휘발성 메모리 셀을 데이터 래치부의 제2 노드에 선택적으로 접속시키는 제2 선택 트랜지스터를 포함하는 캠셀 메모리 장치.
  8. 제5항에 있어서, 상기 동작 선택부는 하이레벨의 동작 제어신호에 따라 데이터 입력단자를 상기 데이터 래치부의 제1 노드 및 상기 풀업부에 접속시키는 데이터 입력부와,
    독출 동작시 반전된 동작 제어신호에 따라 접지 단자를 상기 데이터 래치부의 제2 노드 및 상기 풀다운부에 접속시키는 전압 공급부를 포함하는 캠셀 메모리 장치.
  9. 제8항에 있어서, 상기 동작 선택부는 상기 동작 제어신호를 반전시켜 상기 전압 공급부에 전달하는 인버터를 더 포함하는 캠셀 메모리 장치.
  10. 제5항에 있어서, 상기 데이터 래치부는 제1 인버터 및 제2 인버터를 포함하되, 제1 인버터의 입력단자가 제2 인버터의 출력단자에 접속되고, 제2 인버터의 입력단자가 제1 인버터의 출력단자에 접속되는 캠셀 메모리 장치.
  11. 제5항에 있어서, 상기 데이터 래치부는 상기 캠셀의 풀업부에 제1 데이터를 전달하고, 상기 캠셀의 풀다운부에 상기 제1 데이터와 상반된 로직 레벨을 갖는 제2 데이터를 전달하는 캠셀 메모리 장치.
  12. 제5항에 있어서, 프로그램 동작시 로직 하이의 입력데이터가 입력되면 상기 풀다운부의 불휘발성 메모리 셀의 문턱전압이 기준전압 이상으로 상승되고,
    로직 로우의 입력데이터가 입력되면 상기 풀업부의 불휘발성 메모리 셀의 문턱전압이 기준전압 이상으로 상승되는 캠셀 메모리 장치.
  13. 제5항에 있어서, 상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 높게 설정되고, 제2 불휘발성 메모리 셀의 문턱전압이 기준전압보다 낮게 설정된 경우 각 메모리 셀의 게이트에 기준전압을 인가하여 독출 동작을 수행하는 경우 상기 풀업부의 제2 불휘발성 메모리 셀이 턴온되어 상기 출력노드가 접지되는 캠셀 메모리 장치.
  14. 제5항에 있어서, 상기 제1 불휘발성 메모리 셀의 문턱전압이 기준전압보다 낮게 설정되고, 제2 불휘발성 메모리 셀의 문턱전압이 기준전압보다 높게 설정된 경우 각 메모리 셀의 게이트에 기준전압을 인가하여 독출 동작을 수행하는 경우 상기 풀다운부의 제1 불휘발성 메모리 셀이 턴온되어 상기 출력노드에 전원전압이 인가되는 캠셀 메모리 장치.
  15. 제5항에 있어서, 프로그램 동작시 상기 출력노드를 하이레벨로 프리차지시키는 출력노드 프리차지부를 더 포함하는 캠셀 메모리 장치.
  16. 제15항에 있어서, 상기 출력노드 프리차지부는 하이레벨의 동작 제어신호에 따라 턴온되며, 출력노드에 전원전압을 공급하는 NMOS 트랜지스터를 포함하는 캠셀 메모리 장치.
KR1020080123875A 2008-12-08 2008-12-08 캠셀 메모리 장치 KR101069087B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080123875A KR101069087B1 (ko) 2008-12-08 2008-12-08 캠셀 메모리 장치
US12/633,303 US8144493B2 (en) 2008-12-08 2009-12-08 CAM cell memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080123875A KR101069087B1 (ko) 2008-12-08 2008-12-08 캠셀 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100065514A true KR20100065514A (ko) 2010-06-17
KR101069087B1 KR101069087B1 (ko) 2011-09-29

Family

ID=42230872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080123875A KR101069087B1 (ko) 2008-12-08 2008-12-08 캠셀 메모리 장치

Country Status (2)

Country Link
US (1) US8144493B2 (ko)
KR (1) KR101069087B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061341B1 (ko) * 2009-05-29 2011-08-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캠 셀 독출 제어 회로 및 독출 방법
KR101115637B1 (ko) * 2009-06-30 2012-03-05 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이의 동작 방법
US9001545B2 (en) 2012-08-31 2015-04-07 Aplus Flash Technology, Inc. NOR-based BCAM/TCAM cell and array with NAND scalability

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1494833A (en) * 1974-10-11 1977-12-14 Plessey Co Ltd Content addressable memories
US6317349B1 (en) * 1999-04-16 2001-11-13 Sandisk Corporation Non-volatile content addressable memory
US6256216B1 (en) * 2000-05-18 2001-07-03 Integrated Device Technology, Inc. Cam array with minimum cell size
US7164608B2 (en) * 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells

Also Published As

Publication number Publication date
US8144493B2 (en) 2012-03-27
US20100142241A1 (en) 2010-06-10
KR101069087B1 (ko) 2011-09-29

Similar Documents

Publication Publication Date Title
USRE36732E (en) Non-volatile memory device with a sense amplifier capable of copying back
JP3373632B2 (ja) 不揮発性半導体記憶装置
US8427869B2 (en) Voltage switch circuit and nonvolatile memory device using the same
US7200025B2 (en) Semiconductor memory device
KR20070042543A (ko) 메모리 비트 라인 세그먼트 아이솔레이션
JPH07326199A (ja) メモリ冗長回路のための、ソースによってプログラム可能な不揮発性のプログラム可能な双安定マルチバイブレータ
KR100377307B1 (ko) 블럭 단위로 소거를 행하는 반도체 기억 장치
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
US8488392B2 (en) Semiconductor memory device and method of operating the same
JP5933968B2 (ja) Ｎａｎｄメモリ用デコーダ
CN110782932A (zh) 每易失性位具有单个非易失性位的非易失性静态随机存取存储器架构
CN111199757B (zh) 非易失性存储元件及具数据验证与重写功能的外围电路
US8189392B2 (en) Page buffer circuit
JP2004213879A (ja) フラッシュメモリー装置及び該装置のプログラム方法
KR20100082046A (ko) 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법
JP2005537602A (ja) メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス
KR101069087B1 (ko) 캠셀 메모리 장치
JP3810224B2 (ja) レベルシフト回路を有する非揮発性半導体メモリ装置
US6785158B2 (en) Device that makes it possible to selectively use nonvolatile memory as RAM or ROM
KR100816156B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR20030034408A (ko) 반도체 메모리 장치 및 그것의 테스트 방법
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
JP2007207417A (ja) マージン読み出しを提供する電気的なヒューズ回路
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee