KR20100064268A - 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법 - Google Patents

산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20100064268A
KR20100064268A KR1020080122795A KR20080122795A KR20100064268A KR 20100064268 A KR20100064268 A KR 20100064268A KR 1020080122795 A KR1020080122795 A KR 1020080122795A KR 20080122795 A KR20080122795 A KR 20080122795A KR 20100064268 A KR20100064268 A KR 20100064268A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
photoresist pattern
mask
forming
substrate
Prior art date
Application number
KR1020080122795A
Other languages
English (en)
Other versions
KR101510900B1 (ko
Inventor
김대환
서현식
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080122795A priority Critical patent/KR101510900B1/ko
Publication of KR20100064268A publication Critical patent/KR20100064268A/ko
Application granted granted Critical
Publication of KR101510900B1 publication Critical patent/KR101510900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법에 관한 것으로, 본 발명은 제1 마스크를 이용하여 기판 상에 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인전극이 형성된 기판 상에 산화물이 포함된 반도체층, 게이트 절연막, 게이트 형성용 도전층을 형성하고, 상기 게이트 형성용 도전층 상에 제2 마스크를 이용하여 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 식각하여 상기 반도체층의 일영역을 노출하고, 상기 노출된 반도체층의 일영역에 플라즈마공정을 수행하여 전도성을 가진 반도체층을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판상에 제3 마스크를 이용하여 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 식각하여 반도체패턴 및 화소전극을 형성하는 단계와, 상기 화소전극 및 반도체 패턴이 형성된 기판 상에 보호막을 형성하고, 제4 마스크를 이용하여 상기 상기 화소전극을 노출하는 콘택홀을 상기 보호막에 형성하는 단계를 포함한다.
산화물반도체층, 탑게이트

Description

산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법{Method of fabricating the array substrate for liquid crystal display device using a oxidized semiconductor}
본 발명은 액정표시장치용 어레치 기판의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계 발광표시장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
평판표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
평판표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등을 그 예로 들 수 있다.
이와 같은 산화물 반도체층을 이용한 박막 트랜지스터 기판은 다수의 마스크 공정을 통해 형성된다. 하나의 마스크공정은 박막증착공정, 세정 공정, 포토리소그 래피공정, 식각공정, 스트립공정, 검사공정 등과 같은 다수의 공정을 포함한다.
그러나, 다수의 마스크공정이 요구됨에 따라 제조 공정이 복잡하여 평판표시장치 제조 단가 상승의 주요 원인이 되고 있다.
이에 따라 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조공정시에는 주로 소스/드레인전극 형성용 제1 마스크, 반도체층형성용 제2 마스크, 게이트형성용 제3 마스크, 콘택홀 형성용 제4 마스크, 화소전극 형성용 제5 마스크공정과 같이 총 5마스크 공정이 사용되는 데, 상기 5 마스크공정에서 마스크 공정수를 더 줄이는 방향이 요구되고 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 마스크 수를 저감하여 제조 단가를 낮출 수 있는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법은 제1 마스크를 이용하여 기판 상에 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인전극이 형성된 기판 상에 산화물이 포함된 반도체층, 게이트 절연막, 게이트 형성용 도전층을 형성하고, 상기 게이트 형성용 도전층 상에 제2 마스크를 이용하여 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 식각하여 상기 반도체층의 일 영역을 노출하고, 상기 노출된 반도체층의 일영역에 플라즈마공정을 수행하여 전도성을 가진 반도체층을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판상에 제3 마스크를 이용하여 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 식각하여 반도체패턴 및 화소전극을 형성하는 단계와, 상기 화소전극 및 반도체 패턴이 형성된 기판 상에 보호막을 형성하고, 제4 마스크를 이용하여 상기 상기 화소전극을 노출하는 콘택홀을 상기 보호막에 형성하는 단계를 포함한다.
상기 제2 마스크는 회절노광마스크이다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법은 제1 마스크를 이용하여 기판 상에 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인전극이 형성된 기판 상에 산화물이 포함된 반도체층, 게이트 절연막, 게이트 형성용 도전층을 형성하고, 상기 게이트 형성용 도전층 상에 제2 마스크를 이용하여 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 식각하여 상기 반도체층의 일영역을 노출하고, 상기 노출된 반도체층의 일영역에 플라즈마공정을 수행하여 전도성을 가진 반도체층을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판상에 제 3 마스크를 이용하여 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 식각하여 반도체패턴 및 화소전극을 형성하는 단계와, 상기 제3 포토레지스트 패턴을 에싱하여 상기 기판의 화소전극 상에 제4 포토레지스트 패턴을 형성하는 단계와, 상기 제4 포토레지스트 패턴이 형성된 기판 상에 보호막을 형성하고, 상기 보호막이 형성된 기판 상에 리프트오프공정을 수행하여 제4 포토레지스트 패턴을 제거하여 화소전극을 노출하는 단계를 포함한다.
상기 제2 및 제3 마스크는 회절노광 마스크이다.
상기 산화물이 포함된 반도체층은 1~10%의 산소농도를 가진 산화물이 포함된 반도체층인 것을 특징으로 하고, 상기 산화물이 포함된 반도체층은 ZnO, CdO, GaO, InO, InO, SnO 중 어느 하나로 형성하고, 상기 반도체패턴 및 화소전극을 형성하는 단계는 상기 반도체층과 상기 반도체층의 일영역에 형성된 전도성을 가진 반도체층을 상기 제3 포토레지스트 패턴으로 식각하여 전도성을 가진 반도체층과 산화물이 포함된 반도체층으로 분리하여 상기 반도체패턴 및 화소전극으로 각각 형성한다.
본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법은 3마스크 또는 4마스크공정을 통해 수행됨으로써, 5마스크공정보다 마스크 수를 저감하여 제조 단가를 낮출 수 있는 효과가 있다.
상기와 같은 특징을 갖는 본 발명에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법에 대한 실시예를 첨부된 도면을 참조하여 보다 상 세히 설명하면 다음과 같다.
도 1a 내지 도 1d에는 4 마스크공정을 이용하여 본 발명의 제1 실시예에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 도시하고, 도 2a 내지 도 2f에는 3 마스크공정을 이용하여 본 발명의 제2 실시예에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 도시한다.
다음은 4마스크공정을 이용하여 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법에 대해 먼저 설명하고자 한다. 그리고, 상기 박막 트랜지스터 기판에 형성되는 박막 트랜지스터는 탑-게이트형으로 형성된다.
도 1a 내지 도 1d는 본 발명에 따른 산화물 반도체층을 이용한 액정표시장치용 어레이기판의 제조방법을 도시한 공정순서도이다.
먼저, 도 1a에 도시된 바와 같이, 기판(10)상에 소스 전극 및 드레인 전극(12, 14)을 형성한다.
상기 소스전극 및 드레인전극(12, 14)은 기판(10) 상에 스퍼터링방법등의 증착법을 통해 소스 및 드레인형성용 제1 도전층을 형성한 후, 제1 마스크를 이용한 사진 식각공정으로 패터닝함으로써 형성된다.
이어, 도 1b에 도시된 바와 같이, 소스 전극 및 드레인전극(12, 14)가 형성된 기판(10)상에 액티브층(16a), 게이트 절연막(18), 게이트형성용 제2 도전층(20a) 및 제1 포토레지스트 패턴(200a)을 형성한다.
상기 제1 포토레지스트 패턴(200a)은 제2 도전층(20a)상에 포토레지스트를 형성한 후, 제2 마스크(202)를 배치하여 사진공정을 수행함으로써 형성된다. 여기 서 제2 마스크(202)는 광을 모두 통과시키는 투과영역(202a)과, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절노광영역(202b)과, 광을 차단시키는 차단영역(202c)을 포함하는 회절 노광마스크를 사용한다. 이때, 차단영역(202c)는 이후 게이트 전극이 정의될 영역에 대응되고, 투과영역(202a)은 이후 화소전극이 정의될 영역에 대응되고, 회절 노광영역(202b)는 상기 게이트 전극 및 화소전극이 정의될 영역을 제외한 나머지 영역에 대응된다. 따라서, 회절 노광영역(202b)에 형성된 포토레지스트 패턴의 두께는 차단영역(202c)에 형성된 포토레지스트 패턴의 두께보다 낮은 두께가 형성되고, 투과영역(202a)에는 포토레지스트 패턴이 형성되지 않는다.
상기 반도체층(16c)은 1~10%의 산소농도를 가진 산화물을 포함할 수 있으며, 예를 들어, ZnO, CdO, GaO, InO, InO, SnO 중 어느 하나 이상으로 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 기판(10)상에 형성된 제1 포토레지스트 패턴(200a)을 식각 마스크로 게이트형성용 제2 도전층(20a), 게이트 절연막(18)을 식각하여 일영역의 제2 도전층(20a) 및 게이트 절연막(18)을 제거한다. 이때, 상기 일영역의 제2 도전층(20a) 및 게이트 절연막(18)이 제거됨으로써, 상기 일영역의 반도체층(16a)이 노출된다.
이어, 제2 포토레지스트 패턴(200b)이 형성된 기판(10) 상에 수소(H)를 이용한 플라즈마공정을 수행하여 상기 노출된 반도체층(16b)에 전도성을 가진 전기적 특성이 전이되도록 한다. 이로써, 노출된 반도체층(16b)은 전도성을 띠게 되고, 노출되지 않은 반도체층(16a)는 산화물이 포함된 상태로 유지된다.
그리고, 제1 포토레지스트 패턴(200)을 에싱하여 게이트 전극이 정의될 영역에만 잔존하는 제2 포토레지스트 패턴(200b)을 형성한다.
이어, 도 1d에 도시된 바와 같이, 기판(10)상에 형성된 제2 포토레지스트 패턴(200b)을 식각 마스크로 게이트형성용 제2 도전층(20a)을 식각하여 게이트 전극(20b)을 형성한다.
다음으로, 도 1e에 도시된 바와 같이, 상기 게이트 전극(20b)이 형성된 기판(10)상에 제3 포토레지스트 패턴(200c)을 형성한다.
상기 제3 포토레지스트 패턴(200c)은 게이트 전극(20b)이 형성된 기판(10)상에 포토레지스트를 형성한 후, 제3 마스크(미도시)을 배치하여 사진공정을 수행함으로써 형성된다.
계속하여, 도 1f에 도시된 바와 같이, 기판(10)상에 형성된 제3 포토레지스트 패턴(200c)을 식각 마스크로 게이트 절연막(18) 및 반도체층(16a)을 식각한다. 이로써, 소스 전극(12) 및 드레인 전극(14)사이에서 채널영역을 형성하는 반도체 패턴(16c)을 형성하고, 화소전극(16d)을 형성한다.
상기 화소전극(16d)과 반도체 패턴(16c)은 상기 제3 포토레지스트 패턴(200c)을 통한 식각공정시 전도성을 띤 반도체층(16b)과 산화물 반도체층의 특성을 갖는 반도체층(16a)을 분리함으로써 형성한다.
이어, 도 1g에 도시된 바와 같이, 상기 화소전극(16d) 및 반도체 패턴(16c)이 형성된 기판(10)상에 화소전극(16d)를 노출하는 콘택홀(24)이 구비된 보호막(22)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(16d)상에 콘택홀을 형성하여 화소전극(16d)을 노출함으로써, 이후 화소전극(16d)상에 형성되는 액정의 구동이 용이해진다.
상기 콘택홀(24)이 형성된 보호막(22)는 화소전극(16d) 및 반도체 패턴(16c)이 형성된 기판(10) 상에 보호막을 형성한 후, 제4 마스크를 이용한 사진 식각공정으로 패터닝함으로써 형성된다.
다음은, 3 마스크공정을 이용하여 본 발명에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법에 대해 설명하고자 한다. 그리고, 상기 박막 트랜지스터 기판에 형성되는 박막 트랜지스터는 탑-게이트형으로 형성된다.
도 2a 내지 도 2h는 본 발명의 제2 실시예에 따른 산화물 반도체층을 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정순서도이다.
먼저, 도 2a에 도시된 바와 같이, 기판(30)상에 소스 전극 및 드레인 전극(32, 34)을 형성한다.
상기 소스전극 및 드레인전극(32, 34)은 기판(30) 상에 스퍼터링방법등의 증착법을 통해 소스 및 드레인형성용 제1 도전층을 형성한 후, 제1 마스크를 이용한 사진 식각공정으로 패터닝함으로써 형성된다.
이어, 도 2b에 도시된 바와 같이, 소스 전극 및 드레인전극(32, 34)가 형성된 기판(30)상에 반도체층(36a), 게이트 절연막(38), 게이트형성용 제2 도전층(40a) 및 제1 포토레지스트 패턴(300a)을 형성한다.
상기 제1 포토레지스트 패턴(300a)은 제2 도전층(40a)상에 포토레지스트를 형성한 후, 제2 마스크(402)를 배치하여 사진공정을 수행함으로써 형성된다. 여기 서 제2 마스크(402)는 광을 모두 통과시키는 투과영역(402a)과, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절노광영역(402b)과, 광을 차단시키는 차단영역(402c)을 포함하는 회절 노광마스크를 사용한다. 이때, 차단영역(402c)는 이후 게이트 전극이 정의될 영역에 대응되고, 투과영역(402a)은 이후 화소전극이 정의될 영역에 대응되고, 회절 노광영역(402b)는 상기 게이트 전극 및 화소전극이 정의될 영역을 제외한 나머지 영역에 대응된다. 따라서, 회절 노광영역(402b)에 형성된 포토레지스트 패턴의 두께는 차단영역(402c)에 형성된 포토레지스트 패턴의 두께보다 낮은 두께가 형성되고, 투과영역(402a)에는 포토레지스트 패턴이 형성되지 않는다.
상기 반도체층(36c)은 1~10%의 산소농도를 가진 산화물을 포함할 수 있으며, 예를 들어, ZnO, CdO, GaO, InO, InO, SnO 중 어느 하나로 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 기판(30)상에 형성된 제1 포토레지스트 패턴(300a)을 식각 마스크로 게이트형성용 제2 도전층(40a), 게이트 절연막(38)을 식각하여 일영역의 제2 도전층(40a) 및 게이트 절연막(38)을 제거한다.
이때, 상기 일영역의 제2 도전층(40a) 및 게이트 절연막(38)이 제거됨으로써, 상기 일영역의 반도체층(36a)이 노출된다.
그리고, 제1 포토레지스트 패턴(300a)을 에싱하여 게이트 전극이 정의될 영역에만 잔존하는 제2 포토레지스트 패턴(300b)을 형성한다.
이어, 제2 포토레지스트 패턴(300b)이 형성된 기판(30) 상에 수소(H)를 이용한 플라즈마공정을 수행하여 상기 노출된 반도체층(36b)에 전도성을 가진 전기적 특성이 전이되도록 한다. 이로써, 노출된 반도체층(36b)은 전도성을 띠게 되고, 노출되지 않은 반도체층(36a)는 산화물이 포함된 상태로 유지된다.
이어, 도 2d에 도시된 바와 같이, 기판(30)상에 형성된 제2 포토레지스트 패턴(300b)을 식각 마스크로 게이트형성용 제2 도전층(40a)을 식각하여 게이트 전극(40b)을 형성한다.
상기 게이트 전극(40b)의 형성공정시 수행되는 식각공정은 게이트형성용 제2 도전층과 반도체층(36c)와의 선택비를 가지는 에천트를 사용하여 수행된다.
도 2e에 도시된 바와 같이, 게이트 전극(40b)이 형성된 기판(30)상에 제3 포토레지스트 패턴(300c)를 형성한다.
상기 제3 포토레지스트 패턴(300c)는 기판(10) 상에 포토레지스트를 형성한 후 제3 마스크(204)를 배치하여 사진공정을 수행함으로써 형성된다. 여기서 제3 마스크(204)는 광을 모두 통과시키는 투과영역(204a)과, 광의 일부분은 투과시키고 일부분은 차단시키는 복수의 슬릿으로 이루어진 회절노광영역(204b)과, 광을 차단시키는 차단영역(204c)을 포함하는 회절 노광마스크를 사용한다. 이때, 차단영역(204c)는 이후 화소전극이 정의될 영역에 대응되고, 회절 노광영역(204b)는 이후 반도체 패턴이 정의될 영역에 대응되고, 투과영역(204a)는 상기 반도체 패턴 및 화소전극이 정의될 영역을 제외한 나머지 영역에 대응된다. 따라서, 회절 노광영역(204b)에 형성된 포토레지스트 패턴의 두께는 차단영역(204c)에 형성된 포토레지스트 패턴의 두께보다 낮은 두께가 형성되고, 투과영역(204a)에는 포토레지스트 패턴이 형성되지 않는다.
이어, 도 2f에 도시된 바와 같이, 기판(30)상에 형성된 제3 포토레지스트 패턴(300c)을 식각 마스크로 게이트 절연막(38), 반도체층(36a)을 식각한다. 이로써,
소스 전극(32) 및 드레인 전극(34)사이에서 채널영역을 형성하는 반도체 패턴(36c)을 형성하고, 화소전극(36d)을 형성한다.
상기 화소전극(36d)과 반도체 패턴(36c)은 상기 제3 포토레지스트 패턴(300c)을 통한 식각공정시 전도성을 띤 반도체층(36b)과 산화물 반도체층의 특성을 갖는 반도체층(36a)을 분리함으로써 형성한다.
이어, 상기 제3 포토레지스트 패턴(300c)를 에싱하여 상기 화소전극(36d)상에만 잔존하는 제4 포토레지스트 패턴(300d)을 형성한다.
다음으로, 도 2g에 도시된 바와 같이, 제4 포토레지스트 패턴(300d)이 형성된 기판(30)상에 보호막(42)을 형성한다.
이어, 도 2h에 도시된 바와 같이, 보호막(22)가 형성된 기판(30)상에 리프트 오프(lift-off)공정을 수행하여, 제4 포토레지스트 패턴(300d)가 제거된다.
이와 같이 제4 포토레지스트 패턴(300d)가 제거될 때, 제4 포토레지스트 패턴(300d)상에 형성된 보호막(22)과 함께 제거됨으로써, 제4 포토레지스트 패턴(300d) 하부에 위치된 화소전극(36d)이 노출된다. 상기와 같이 화소전극(36d)이 노출됨으로써, 이후 화소전극(36d)상에 형성되는 액정의 구동이 용이해진다.
도 3a에는 도 2f의 공정이 완료된 후의 도면 즉, 화소전극상에 형성된 제4 포토레지스트 패턴이 도시된 SAM사진이 도시되고, 도 3b에는 도 2h의 공정이 완료된 후의 도면 즉, 제4 포토레지스프 패턴이 제거된 후 노출된 화소전극(36d)이 도 시된 SMA사진이 도시된다.
상기 도 2e에서와 같이, 상기 게이트 전극(40b)의 형성공정시 수행된 식각공정은 게이트형성용 제2 도전층과 반도체층(36c)와의 선택비를 가지는 에천트가 사용되었기 때문에, 제3 포토레지스트패턴의 선폭보다 좁은 선폭을 갖는 화소전극이 형성되고, 제3 포토레지스트 패턴을 에싱하여 제4 포토레지스트 패턴을 형성할 때, 두께만 줄어들 뿐, 선폭은 줄어들지 않으므로, 도 3a에 도시된 바와 같이, 제4 포토레지스트 패턴의 선폭보다 좁은 선폭을 갖는 화소전극이 형성될 수 있다.
이와 같은 제4 포토레지스트 패턴 및 화소전극 상에 보호막을 형성한 후, 리프트 오프공정을 수행하여 제4 포토레지스트 패턴을 제거하게 되면, 도 3b에 도시된 바와 같이, 보호막이 완전히 제거되어 화소전극만 잔존할 수 있게 된다.
상술한 바와 같은 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 통해 형성된 박막 트랜지스터는 도 4a 및 도 4b에 도시된 바와 같이, 우수한 균일도와 신뢰성 특성을 가짐을 알 수 있다.
도 1a 내지 도 1d는 4 마스크공정을 이용하여 본 발명의 제1 실시예에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 도시한 단면도들
도 2a 내지 도 2f는 3 마스크공정을 이용하여 본 발명의 제2 실시예에 따른 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법을 도시한 단면도들
도 3a 및 도 3b는 본 발명의 제조공정중 막질 형성및 제거상태를 도시한 사진
도 4a 및 도 4b는 본 발명에 따라 형성된 산화물 반도체층을 이용한 박막트랜지스터의 특성을 도시한 그래프들

Claims (10)

  1. 제1 마스크를 이용하여 기판 상에 소스/드레인 전극을 형성하는 단계와,
    상기 소스/드레인전극이 형성된 기판 상에 산화물이 포함된 반도체층, 게이트 절연막, 게이트 형성용 도전층을 형성하고, 상기 게이트 형성용 도전층 상에 제2 마스크를 이용하여 제1 포토레지스트 패턴을 형성하는 단계와,
    상기 제1 포토레지스트 패턴을 식각 마스크로 식각하여 상기 반도체층의 일영역을 노출하고, 상기 노출된 반도체층의 일영역에 플라즈마공정을 수행하여 전도성을 가진 반도체층을 형성하는 단계와,
    상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 식각하여 게이트 전극을 형성하는 단계와,
    상기 게이트 전극이 형성된 기판상에 제3 마스크를 이용하여 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 식각하여 반도체패턴 및 화소전극을 형성하는 단계와,
    상기 화소전극 및 반도체 패턴이 형성된 기판 상에 보호막을 형성하고, 제4 마스크를 이용하여 상기 상기 화소전극을 노출하는 콘택홀을 상기 보호막에 형성하는 단계를 포함하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  2. 제1 항에 있어서, 상기 산화물이 포함된 반도체층은
    1~10%의 산소농도를 가진 산화물이 포함된 반도체층인 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  3. 제2 항에 있어서, 상기 산화물이 포함된 반도체층은
    ZnO, CdO, GaO, InO, InO, SnO 중 어느 하나 이상으로 형성하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  4. 제1 항에 있어서, 상기 반도체패턴 및 화소전극을 형성하는 단계는
    상기 반도체층과 상기 반도체층의 일영역에 형성된 전도성을 가진 반도체층을 상기 제3 포토레지스트 패턴으로 식각하여 전도성을 가진 반도체층과 산화물이 포함된 반도체층으로 분리하여 상기 반도체패턴 및 화소전극으로 각각 형성하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  5. 제1항에 있어서, 상기 제2 마스크는 회절노광마스크인 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  6. 제1 마스크를 이용하여 기판 상에 소스/드레인 전극을 형성하는 단계와,
    상기 소스/드레인전극이 형성된 기판 상에 산화물이 포함된 반도체층, 게이 트 절연막, 게이트 형성용 도전층을 형성하고, 상기 게이트 형성용 도전층 상에 제2 마스크를 이용하여 제1 포토레지스트 패턴을 형성하는 단계와,
    상기 제1 포토레지스트 패턴을 식각 마스크로 식각하여 상기 반도체층의 일영역을 노출하고, 상기 노출된 반도체층의 일영역에 플라즈마공정을 수행하여 전도성을 가진 반도체층을 형성하는 단계와,
    상기 제1 포토레지스트 패턴을 에싱하여 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 식각하여 게이트 전극을 형성하는 단계와,
    상기 게이트 전극이 형성된 기판상에 제3 마스크를 이용하여 제3 포토레지스트 패턴을 형성하고, 상기 제3 포토레지스트 패턴을 식각 마스크로 식각하여 반도체패턴 및 화소전극을 형성하는 단계와,
    상기 제3 포토레지스트 패턴을 에싱하여 상기 기판의 화소전극 상에 제4 포토레지스트 패턴을 형성하는 단계와,
    상기 제4 포토레지스트 패턴이 형성된 기판 상에 보호막을 형성하고, 상기 보호막이 형성된 기판 상에 리프트오프공정을 수행하여 제4 포토레지스트 패턴을 제거하여 화소전극을 노출하는 단계를 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  7. 제6 항에 있어서, 상기 산화물이 포함된 반도체층은
    1~10%의 산소농도를 가진 산화물이 포함된 반도체층인 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  8. 제7 항에 있어서, 상기 산화물이 포함된 반도체층은
    ZnO, CdO, GaO, InO, InO, SnO 중 어느 하나 이상으로 형성하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  9. 제6 항에 있어서, 상기 반도체패턴 및 화소전극을 형성하는 단계는
    상기 반도체층과 상기 반도체층의 일영역에 형성된 전도성을 가진 반도체층을 상기 제3 포토레지스트 패턴으로 식각하여 전도성을 가진 반도체층과 산화물이 포함된 반도체층으로 분리하여 상기 반도체패턴 및 화소전극으로 각각 형성하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
  10. 제6 항에 있어서, 상기 제2 및 제3 마스크는 회절노광 마스크인 것을 특징으로 하는 산화물 반도체층을 이용한 박막트랜지스터 어레이기판의 제조방법.
KR20080122795A 2008-12-04 2008-12-04 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법 KR101510900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080122795A KR101510900B1 (ko) 2008-12-04 2008-12-04 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080122795A KR101510900B1 (ko) 2008-12-04 2008-12-04 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100064268A true KR20100064268A (ko) 2010-06-14
KR101510900B1 KR101510900B1 (ko) 2015-04-10

Family

ID=42363961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080122795A KR101510900B1 (ko) 2008-12-04 2008-12-04 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101510900B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129785A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 제작 방법
US9252160B2 (en) 2013-12-16 2016-02-02 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9389736B2 (en) 2013-03-05 2016-07-12 Samsung Display Co., Ltd. Touch screen panel

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217665B1 (ko) * 2006-06-12 2013-01-02 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101409704B1 (ko) * 2006-12-26 2014-06-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129785A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 제작 방법
US9389736B2 (en) 2013-03-05 2016-07-12 Samsung Display Co., Ltd. Touch screen panel
US9252160B2 (en) 2013-12-16 2016-02-02 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9397127B2 (en) 2013-12-16 2016-07-19 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR101510900B1 (ko) 2015-04-10

Similar Documents

Publication Publication Date Title
US9105524B2 (en) Method of fabricating a thin film transistor array substrate
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US20110315994A1 (en) Display device and method of manufacturing the same
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
KR20110130896A (ko) 어레이 기판 및 이의 제조방법
WO2018119879A1 (zh) 薄膜晶体管及其制作方法
KR101274708B1 (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
CN108550625A (zh) 一种薄膜晶体管及其制作方法
US20160343864A1 (en) Thin-Film Transistor and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Apparatus
WO2019200824A1 (zh) Ltps tft基板的制作方法及ltps tft基板
KR101257927B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101510900B1 (ko) 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
CN110176462B (zh) 一种透明oled显示器制作方法及显示器
KR101653291B1 (ko) 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
KR101257928B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR101701505B1 (ko) 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
US20200273703A1 (en) Poly-silicon layer and method of manufacturing the same, methods of manufacturing thin film transistor and array substrate
US20190027512A1 (en) Method of Manufacturing Array Substrate and Method of Manufacturing Display Device
KR102216153B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 5