KR20100055885A - 액정표시장치 - Google Patents

Abstract

액정표시장치에서, 화소 전극에는 제1 방향으로 지그재그로 제1 슬릿부 및 제1 방향과 직교하는 제2 방향으로 제1 슬릿부의 절곡부를 관통하게 제2 슬릿부가 형성된다. 제2 슬릿부의 서로 마주보는 제1 에지들은 양의 제2 방향과 각기 제1 경사각을 이루며 제2 방향에 대해 서로 대칭적으로 형성된다. 화소 전극과 마주보는 공통 전극에는 제1 슬릿부들 사이에 위치하도록 지그재그로 제3 슬릿부가 형성된다. 화소 영역들 사이의 경계 영역에서 택스쳐 발생이 감소되고 액정층의 응답속도가 향상되어 표시품질이 향상된다.

PVA, 택스쳐, 에지, 꺽쇠, 슬릿

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정표시장치에 관한 것이다. 보다 상세하게는 액정표시장치의 화소의 형상의 최적 설계에 관한 것이다.

일반적으로, 액정표시장치는 현재 가장 널리 사용되고 있는 평판표시장치의 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 개재된 액정층 및 상기 표시판의 바깥면에 부착되어 있는 편광자를 포함한다. 상기 액정표시장치는 상기 전기장 생성 전극에 전압을 인가하여 상기 액정층에 전기장을 인가한다. 이에 의해 상기 액정표시장치는 상기 액정층의 액정 분자들의 방위가 결정되어 입사광의 편광을 제어함으로써 영상을 표시한다.

이러한 액정표시장치 중에서도, 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode)의 액정표시장치가 대비비가 크고 기준 시야각이 넓어서 각광받고 있다.

수직 배향 방식의 액정표시장치에서 넓은 기준 시야각을 구현하기 위한 구체 적인 방법으로는 상기 전기장 생성 전극에 절개부, 즉 슬릿을 형성하는 방법과 상기 전기장 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 상기 절개부 및 상기 돌기는 상기 액정 분자가 기울어지는 방향(tilt direction)을 결정하므로, 이들을 적절하게 배치하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.

한편, 상기 액정 분자의 경사 방향은 상기 편광자의 편광 방향과 45 도(degree)를 이루는 것이 가장 광효율이 좋은 것으로 알려져 있고, 편광자는 편광 방향이 게이트 라인 및/또는 데이터 라인과 평행 또는 수직이 되도록 부착하는 것이 일반적이다. 이에 따라 상기 슬릿 또는 돌기는 상기 게이트 라인 및 상기 데이터 라인과 45도를 이루는 방향으로 연장되게 형성한다.

그러나, 액정 분자의 경사 방향이 화소 영역 어디에서나 상기 편광자의 편광 방향과 45도를 이루게 제어하기가 쉽지 않다. 특히 상기 화소 전극의 에지들 근방과, 상기 화소 전극들 사이의 경계 영역에서는 상기 액정 분자의 배열이 흐트러져 텍스쳐(texture)가 발생하고, 이에 따라 상기 화소 영역의 투과율이 줄어들며, 상기 액정층의 응답속도가 감소되는 문제점이 있다.

상기 에지들 근방과 상기 경계 영역에서 택스쳐를 가리기 위해 광차단 패턴의 폭을 증가시키는 경우 상기 화소 전극의 개구율이 감소되는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하는 것으로, 본 발명은 액정의 택스쳐 발생을 억지하여 투과율 및 응답속도가 향상되어 향상된 표시품질을 갖는 액정표시장치를 제공한다.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 일 특징에 따른 액정표시장치는 제1 기판, 제2 기판 및 액정층을 포함한다. 상기 제1 기판은 화소 영역들이 정의된 하부 기판 및 상기 화소 영역에 형성된 화소 전극을 포함한다. 상기 화소 전극은 제1 슬릿부 및 제2 슬릿부를 갖는다. 상기 제1 슬릿부는 제1 방향으로 지그재그로 연장되어 절개되어 형성된다. 상기 제2 슬릿부는 상기 제1 방향과 직교하는 제2 방향으로 연장되며 상기 제1 슬릿부의 절곡부를 관통하게 형성된다. 상기 제2 슬릿부의 서로 마주보는 제2 에지들은 양의 제2 방향과 각기 제1 경사각을 이루며, 상기 제2 방향에 대해 서로 대칭적으로 형성되어 있다. 상기 제2 기판은 상기 하부 기판과 마주보는 상부 기판 및 상기 상부 기판에 형성된 공통 전극을 포함한다. 상기 공통 전극은 상기 제1 슬릿부들 사이에 위치하도록 지그재그로 연장되어 절개된 제3 슬릿부를 갖는다. 상기 액정층은 상기 화소 전극과 상기 공통 전극의 사이에 위치한다.

본 발명의 실시예에서, 상기 제3 슬릿부는 도메인 슬릿부 및 경계 슬릿부를 포함한다. 상기 도메인 슬릿부는 상기 제1 방향으로 지그재그로 연장되어 절개되어 형성된다. 상기 경계 슬릿부는 상기 화소 영역들의 경계를 따라 형성된 상기 제2 슬릿부에 대응하여 상기 도메인 슬릿부의 절곡부로부터 음의 제2 방향으로 연장되어 절개되어 형성된다. 상기 경계 슬릿부는 상기 제1 슬릿부의 절곡부까지 연장되 어 형성되며, 상기 경계 슬릿부의 서로 마주보는 제2 에지들 사이의 폭은 상기 제1 에지들 사이의 폭보다 클 수 있다.

본 발명의 실시예에서, 상기 제1 슬릿부는 그리스어 Λ자 형상이 상기 제1 방향으로 반복하여 연결된 형상을 갖고 상기 각 화소 영역에 상기 양의 제2 방향으로 복수 개가 배열될 수 있다. 상기 도메인 슬릿부는 상기 제1 슬릿부들 사이에서 상기 제1 슬릿부들과 나란하게 Λ자 형상으로 형성될 수 있다. 상기 도메인 슬릿부 및 상기 경계 슬릿부는 Y 자 형상으로 서로 연결될 수 있다.

본 발명의 실시예에서, 상기 하부 기판은 상기 화소 영역이 정의된 하부 베이스 기판, 상기 하부 베이스 기판과 상기 화소 전극의 사이에서 상기 제1 방향으로 연장되어 형성된 게이트 라인, 상기 하부 베이스 기판과 상기 화소 전극의 사이에서 상기 제2 슬릿부에 대응하여 상기 제2 방향으로 연장되어 형성된 데이터 라인 및 스위칭 소자를 포함할 수 있다. 상기 스위칭 소자는 상기 게이트 라인으로부터 연장된 게이트 전극, 상기 데이터 라인으로부터 연장된 소스 전극 및 상기 화소 전극에 연결된 드레인 전극을 포함할 수 있다. 상기 상부 기판은 상기 공통 전극이 배치되는 상부 베이스 기판, 광차단 패턴 및 칼라필터를 포함할 수 있다. 상기 광차단 패턴은 상기 스위칭 소자, 상기 게이트 라인 및 상기 데이터 라인에 대응하여 상기 상부 베이스 기판과 상기 공통 전극의 사이에 형성될 수 있다. 상기 칼라필터는 상기 화소 영역에 대응하여 상기 광차단 패턴에 의해 노출된 상기 상부 베이스 기판 상에 형성될 수 있다. 상기 제1 슬릿부의 서로 마주보는 제3 에지들 및 상기 도메인 슬릿부의 서로 마주보는 제4 에지들에는 양각 노치(notch) 또는 음각 노치 가 형성될 수 있다. 상기 액정층에 전원이 인가되면 상기 광차단 패턴에 의해 가려진 상기 제1 에지들 사이에는 액정의 방위가 상실되는 싱귤러 포인트(singular point)가 형성된다.

상기한 액정표시장치에 의하면, 화소 전극의 에지 및 상기 화소 전극들 사이의 경계 영역에서 액정 분자의 제어력이 향상된다. 이로 인해 화소 영역의 투과율이 증가하고 액정층의 응답속도가 증가하여 액정표시장치의 표시품질이 향상된다.

이하, 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들을 상세히 설명한다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

실시예 1

도 1은 실시예 1에 따른 액정표시장치(100)의 사시도이다.

도 1을 참조하면, 본 실시예에 따른 액정표시장치(100)는 어레이 기판(101), 대향 기판(201) 및 액정층을 포함한다. 상기 어레이 기판(101) 위에 상기 대향 기판(201)이 배치되어 있다. 서로 대향하는 상기 어레이 기판(101) 및 상기 대향 기 판(201)이 프레임 형상의 밀봉재(50)에 의해 접합되어 있고, 상기 어레이 기판(101), 상기 대향 기판(201) 및 상기 밀봉재(50)의 내측에 표시 영역이 정의되며, 상기 표시 영역에 액정이 봉입되어 상기 액정층이 이루어진다.

상기 대향 기판(201)은 R, G, B 칼라필터를 갖는 칼라필터 기판일 수 있다. 상기 어레이 기판(101)은 스위칭 소자를 이용한 액티브 매트릭스 구동 방식으로 구동되는 소자 기판이다.

상기 어레이 기판(101)은 대략 직사각형 형상을 갖는다. 따라서 상기 어레이 기판(101)의 가로 방향을 제1 방향(D01)으로, 상기 어레이 기판(101)의 세로방향을 제2 방향(D02)으로 각각 정의한다. 따라서 상기 제1 방향(D01) 및 상기 제2 방향(D02)은 서로 직교한다. 필요한 경우에 양의 제2 방향(+D02) 및 음의 제2 방향(-D02)을 구별해서 사용하며, 양 및 음의 방향을 구별할 필요가 없는 경우에는 단순히 제2 방향(D02)으로 표시한다.

도 2는 도 1에 도시된 화소 영역(PA)의 일 예의 확대 평면도이다. 도 3은 도 2에 도시된 상기 액정표시장치(100)를 I-I' 선을 따라 절단한 단면도이다.

도 1 내지 도 3을 참조하면, 본 실시예에 따른 상기 어레이 기판(101)은 하부 기판(105) 및 화소 전극(170)을 포함한다. 상기 하부 기판(105)은 하부 베이스 기판(110), 복수의 게이트 라인(111)들, 데이터 라인(121)들, 제1 스토리지 라인(116), 제2 스토리지 라인(118), 제1 박막트랜지스터(TFT1) 및 제2 박막트랜지스터(TFT2)를 포함할 수 있다.

도 4a 내지 도 4c는 도 2에 도시된 어레이 기판(101)의 제조공정을 나타내는 평면도들이다.

상기 하부 베이스 기판(110)에는 매트릭스 형태로 복수의 화소 영역(PA)들이 정의된다. 상기 화소 영역(PA)은 상기 액정층(301)이 독립적으로 제어되는 개별 영역 단위로 정의된다. 상기 화소 영역(PA)들은 상기 대향 기판(201)의 상기 R, G 및 B 칼라필터에 각각 대응할 수 있다.

본 실시예에서 상기 화소 영역(PA)은 대략 상기 제2 방향(D02)으로 길게 형성된 직사각형 형상을 갖는다. 상기 화소 영역(PA)의 형상은 Z 자 형상 등 다양하게 변형될 수 있다.

상기 제1 박막트랜지스터(TFT1)는 제1 게이트 전극(112), 반도체 패턴(122), 제1 소스 전극(123) 및 제1 드레인 전극(125)을 포함한다. 상기 제2 박막트랜지스터(TFT2)는 제2 게이트 전극(113), 반도체 패턴(122), 제2 소스 전극(127) 및 제2 드레인 전극(128)을 포함한다. 상기 제1 박막트랜지스터(TFT1) 및 상기 제2 박막트랜지스터(TFT2)는 그 구조가 실질적으로 동일하므로 상기 제1 박막트랜지스터(TFT1)를 중심으로 설명한다.

상기 반도체 패턴(122)은 상기 제1 게이트 전극(112)과 절연되어 상부에 형성되며, 상기 제1 소스 전극(123) 및 상기 제1 드레인 전극(125)은 상기 반도체 패턴(122) 위에서 서로 대향하게 배치되어 있다. 상기 반도체 패턴(122)은 활성층 및 상기 활성층 위에 형성된 저항성 접촉층을 포함할 수 있다. 상기 활성층은 아몰퍼스 실리콘 또는 폴리 실리콘을 포함할 수 있다.

상기 어레이 기판(101)의 제조를 위해, 먼저 유리질의 상기 하부 베이스 기 판(110) 상에 스퍼터링(sputtering) 등의 방법으로 게이트 금속, 예를 들어, 알루미늄(Al) 및 몰리브덴(Mo)의 2중층을 또는 티탄(Ti), 알루미늄(Al) 및 티탄(Ti)으로 이루어진 3층 구조를 대략 3000 Å 두께로 증착하고, 사진-식각 공정에 의해, 도 4a에 도시된 바와 같이, 상기 게이트 라인(111)들 및 상기 게이트 라인(111)으로부터 돌출된 제1 게이트 전극(112) 및 제2 게이트 전극(113)과, 상기 제1 및 제2 스토리지 라인들(116, 118)을 형성한다. 상기 게이트 라인(111)들은 상기 하부 기판(105) 상에서 대략 상기 제1 방향(D01)으로 상기 화소 영역(PA)을 가로지르며 서로 나란하게 뻗어 있다.

상기 게이트 라인(111)으로부터, 도 4a에 도시된 바같이, 상기 제1 게이트 전극(112) 및 상기 제2 게이트 전극(113)이 연장되어 있다. 즉, 상기 게이트 라인(111)은 상기 제1 박막트랜지스터(TFT1) 및 상기 제2 박막트랜지스터(TFT2)에 각각 전기적으로 연결되어 있다.

상기 제1 및 제2 스토리지 라인들(116, 118)은 상기 게이트 라인(111)과 동일한 층에, 즉 상기 하부 베이스 기판(110)의 상기 상면에 상기 게이트 라인(111)과 동일한 재질로 형성될 수 있다. 상기 제1 및 제2 스토리지 라인들(116, 118)은, 도 4a에 도시된 것과 같이, 상기 게이트 라인(111)과 실질적으로 나란하게 상기 게이트 라인(111)의 양측에 각각 형성될 수 있다.

이후, 도 2 및 도 4b에 도시된 것과 같이, 게이트 절연막(120) 및 상기 반도체 패턴(122)을 형성한다. 상기 게이트 절연막(120)은 상기 게이트 라인(111)들 위에, 예를 들어, 질화실리콘(SiNx)을 약 4500 Å의 두께로 형성된다.

상기 게이트 절연막(120) 상에 상기 반도체 패턴(122)이 형성된다. 예를 들어, 아몰퍼스실리콘(a-Si)층을 약 2000 Å 및 고농도로 n+로 도핑된 아몰퍼스실리콘(n+ a-Si)층을 약 500 Å 두께로 증착하고 식각하여 상기 제1 게이트 전극(112) 및 상기 제2 게이트 전극(113) 위에 상기 반도체 패턴(122)이 형성된다. 계속해서, 도 2 및 도 4c에 도시된 것과 같이, 상기 게이트 절연막(120) 위에 데이터 금속, 예를 들어, 몰리브덴-알루미늄-몰리브덴으로 이루어지는 3중층이 각각 약 300 Å, 2500 Å, 1000 Å 두께로 증착되고 패터닝되어 상기 데이터 라인(121), 상기 제1 소스 전극(123), 상기 제2 소스 전극(127), 상기 제1 드레인 전극(125) 및 상기 제2 드레인 전극(128)이 형성된다.

상기 데이터 라인(121)들은 상기 게이트 절연막(120) 상에서 대략 상기 제2 방향(D02)으로 연장되어 있다. 상기 게이트 라인(111)과 상기 데이터 라인(121)의 교차점 인근의 데이터 라인(121)에서 상기 제1 소스 전극(123) 및 상기 제2 소스 전극(127)이 돌출되어 상기 제1 게이트 전극(112) 및 상기 제2 게이트 전극(113) 상의 상기 반도체 패턴(122) 위로 연장된다.

상기 제1 드레인 전극(125)은 상기 반도체 패턴(122) 위에서 상기 제1 소스 전극(123)과 대향하게 배치되며, 상기 게이트 절연막(120) 위로 연장되어 상기 하부 기판(105) 상에 정의된 상기 화소 영역(PA)에 일부가 배치된다.

상기 게이트 라인(111)은 상기 화소 영역(PA)을 가로지르도록 상기 제1 방향(D01)으로 연장되어 있고, 상기 데이터 라인(121)은 상기 화소 영역(PA)의 사이에서 상기 제2 방향(D02)으로 연장되어 있다.

상기 제1 드레인 전극(125)은 일측 단부가 상기 반도체 패턴(122) 위에서 상기 제1 소스 전극(123)의 인근에 배치되고, 상기 제1 드레인 전극(125)의 타측 단부는 상기 제1 스토리지 라인(116)과 일부가 중첩되게 형성되어 있다.

상기 제2 드레인 전극(128)의 일측 단부는 상기 반도체 패턴(122)위에서 상기 제2 소스 전극(127)의 인근에 배치되며, 상기 제2 드레인 전극(128)의 타측 단부는 상기 제2 스토리지 라인(118)과 일부가 중첩되게 형성되어 있다.

이후, 도 4d에 도시된 바와 같이, 상기 데이터 라인(121)이 형성된 상기 하부 기판(105)을 덮는 패시배이션막(130)을 형성한다. 상기 패시배이션막(130)은, 예를 들어, 질화실리콘(SiNx)을 약 2000 Å 두께로 형성될 수 있다.

이후, 상기 패시배이션막(130) 상에, 도 3에 도시된 것과 같이, 유기 절연막(140)을 약 2.0 ㎛ 두께로 형성한다. 상기 유기절연막(140) 및 상기 패시배이션막(130)에는 상기 제1 및 제2 박막트랜지스터들(TFT1, TFT2)의 제1 드레인 전극(125) 및 제2 드레인 전극(128)의 일부를 노출시키는 제1 및 제2 콘택홀들(141, 143)이 형성되어 있다. 상기 유기 절연막(140)은 후술될 상기 화소 전극(170)과 상기 데이터 라인(121)과의 기생용량을 감소시킨다. 상기 화소 전극(170)을 상기 데이터 라인(121)과 오버랩되지 않게 형성하는 경우, 상기 유기 절연막(140)은 생략될 수도 있다.

다시 도 1을 참조하면, 상기 액정표시장치(100)는 구동부를 더 포함할 수 있다. 상기 구동부는 데이터 구동부(10) 및 게이트 구동부(30)를 포함할 수 있다.

상기 대향 기판(201)에 의해 커버되지 않은 상기 하부 베이스 기판(110)의 주변 영역(61)중 상측에, 도 1에 도시된 바와 같이, 상기 데이터 구동부(10)가 데이터 드라이버 IC(10)의 형태로 실장될 수 있다. 또한, 상기 주변 영역(61) 중 좌측에는 상기 게이트 구동부(30)가 게이트 드라이버 IC(30)의 형태로 실장될 수 있다. 이와 다르게, 상기 구동부는 상기 데이터 구동부(10) 및 상기 게이트 구동부(30)로 분리되지 않고, 단일한 칩 형태로 형성될 수도 있다.

상기 주변 영역(61)의 상기 상측 가장자리에는 상기 영상신호가 전달되는 연성인쇄회로필름(FPC; Flexible Printed Circuit)(20)이 전기적으로 연결되어 있다.

상기 데이터 드라이버 IC(10) 및 상기 게이트 드라이버 IC(30)의 입력측 단자는 외부 접속용 배선(35)에 의해 상기 연성인쇄회로필름(20)과 연결되어 있다.

각 상기 게이트 라인(111), 상기 제1 스토리지 라인(116) 및 상기 제2 스토리지 라인(118)은 일측 단부가 상기 게이트 드라이버 IC(30)의 출력측 단자에 전기적으로 연결되어 있다.

계속해서, 도 4c에 도시된 바와 같이, 상기 유기 절연막(140) 상에 ITO 또는 IZO와 같은 투명한 전도성 물질층을 약 900 Å 두께로 증착하고 패터닝하여 상기 화소 영역(PA)에 상기 화소 전극(170)들을 형성한다.

상기 투명한 전도성 물질층에는 제1 슬릿부(175) 및 제2 슬릿부(176)가 형성된다. 상기 제1 슬릿부(175)는 상기 제1 방향(D01)으로 지그재그로 연장되어 절개되어 형성된다. 상기 제1 슬릿부(175)는 상기 화소 영역(PA)에 상기 제1 방향(D01)과 직교하는 제2 방향(D02)으로 복수 개가 배열된다. 상기 제2 슬릿부(176)는 상기 제2 방향(D02)으로 연장되며 상기 제1 슬릿부(175)의 절곡부를 관통하게 형성된다. 상기 제2 슬릿부(176)는 상기 데이터 라인(121)에 대응하게 형성될 수 있다. 상기 제1 슬릿부(175) 및 상기 제2 슬릿부(176)에 의해 패터닝된 상기 투명한 전도성 물질층의 구조 전체를 화소 전극(170)으로 정의한다. 따라서 상기 화소 전극(170)은 상기 제1 슬릿부(175) 및 상기 제2 슬릿부(176)를 포함한다. 슬릿부라는 용어는 상기 투명한 전도성 물질층이 절개되어 제거된 개구 영역과 상기 개구 영역을 정의하는 상기 투명한 전도성 물질층의 에지를 포함하는 구조로 정의된다. 따라서 슬릿부는 상기 개구 영역을 정의하는 에지를 갖는다. 상기 제1 슬릿부(175) 및 상기 제2 슬릿부(176)에 대해서는 상세하게 후술된다.

상기 제1 슬릿부(175) 및 상기 제2 슬릿부(176)로 인해 상기 화소 전극(170)은 대략 그리스어 Λ자 형상을 갖는 복수의 단위 화소 전극들을 갖는다. 상기 단위 화소 전극들은 상기 화소 영역(PA) 내에 상기 제2 방향(D02)으로 복수 개가 배열되어 있다. 상기 화소 영역(PA) 내의 단위 화소 전극들 중 일부는 상기 Λ자 형상의 중앙부를 연결하는 연결부(177)에 의해 서로 전기적으로 연결되어 제1 서브 화소 전극을 이룬다. 나머지 단위 화소 전극들도 연결부(177)에 의해 서로 전기적으로 연결되어 제2 서브 화소 전극을 이룬다.

상기 제1서브 화소 전극은 상기 제1 콘택홀(141)을 통해 상기 제1 드레인 전극(125)에 전기적으로 연결될 수 있다. 상기 제2 서브 화소 전극은 상기 제2 콘택홀(143)을 통해 상기 제2 드레인 전극(128)에 전기적으로 연결될 수 있다.

본 실시예에서 하나의 상기 화소 영역(PA)에 상기 4개의 상기 단위 화소 전극이 상기 제2 방향(D02)으로 배열되어 있다. 도 4c에 도시된 바와 같이, 하측 2개 의 단위 화소 전극들은 전기적으로 서로 연결되어 상기 제1 서브 화소 전극을 구성하고, 상측 2개의 단위 화소 전극들이 전기적으로 서로 연결되어 상기 제2 서브 화소 전극을 구성한다. 상기 제1 서브 화소 전극에는 상기 제1 박막트랜지스터(TFT1)에 의해 로우 레벨의 화소 전압이 인가되고, 상기 제2 서브 화소 전극에는 상기 제2 박막트랜지스터(TFT2)에 의해 하이 레벨의 화소 전압이 인가될 수 잇다. 상기 화소 영역(PA)에 배치되는 상기 단위 화소 전극의 개수 및 그 형상은 상기 제1 슬릿부(175) 및 상기 제2 슬릿부(176)의 형상에 따라 다양하게 변경될 수 있다.

도 5는 도 2에 도시된 화소 영역(PA)의 일부를 확대한 확대 평면도이다.

도 2, 도 3 및 도 5를 참조하면, 상기 제1 슬릿부(175)는 대략 그리스어 ㅛ자 형상이 상기 제1 방향(D01)으로 반복하여 연결된 형상을 갖고, 상기 각 화소 영역(PA)에 상기 양의 제2 방향(+D02)으로 복수 개가 배열된다. 본 실시예에서 상기 데이터 라인(121)과 교차하는 상기 제1 슬릿부(175)의 절곡된 부분을 절곡부로 정의한다. 상기 절곡부들 사이에 굴곡된 부분을 굴곡부로 정의한다. 상기 제1 슬릿부(175)는 서로 마주보는 제3 에지(178)들을 갖는다. 상기 연결부(177)는 상기 굴곡부에서 상기 제3 에지(178)들을 서로 연결한다.

상기 제1 슬릿부(175)의 연장 방향은 후술될 하부 편광판(190)의 편광축과 대략 45도(degree) 또는 135도를 이루는 방향인 것이 바람직하다.

상기 제2 슬릿부(176)는 상기 제2 방향(D02)으로 연장되며, 상기 제1 슬릿부(175)의 상기 절곡부를 관통하게 형성된다. 따라서 상기 제2 슬릿부(176)는 상기 데이터 라인(121)에 대응하게 형성된다. 상기 제2 슬릿부(176)의 서로 마주보는 제 1 에지(174)들은 양의 제2 방향(+D02)과 각기 경사각을 이루게 형성된다. 상기 제2 슬릿부(176)는 상기 제2 방향(D02)과 나란한 기준선(RL1-RL1')에 대해 대칭을 이루도록 형성된다.

상기 제1 방향(D01)으로 이웃한 화소 영역(PA)들에 각기 배치된 상기 화소 전극(170)들은 상기 기준선(RL1-RL1')에 대해 거울상 대칭을 이루도록 형성된다. 즉, 상기 제1 방향(D01) 및 상기 제2 방향(D02)으로 동일한 형상의 화소 전극(170)들이 반복적으로 배치된다. 상기한 바와 같이 배열된 상기 화소 전극(170)들은 상기 제1 방향(D01)으로 지그재그 형태로 배치된 것 같이 배열되어 있다. 이러한 상기 화소 전극(170)의 배열 패턴을 꺽쇠 구조로 부르기도 한다.

상기 게이트 라인(111), 제1 및 제2 스토리지 라인들(116, 118)은 상기 제1 방향(D01)으로 상기 화소 영역(PA)을 가로지르게 배치되며, 상기 데이터 라인(121)은 상기 화소 전극(170)들 사이로 상기 제2 슬릿부(176)에 대응하여 상기 제2 방향(D02)으로 연장되어 있다.

상기 화소 전극(170)의 형상, 특히 상기 화소 전극(170)의 에지의 연장 방향은 후술될 상기 액정층(301)의 액정 분자의 방위를 결정하는데 매우 큰 영향을 미친다. 상기 액정 분자의 방위는 상기 하부 편광판(190)의 편광축과 45도를 이루도록 정렬되는 것이 광 이용효율 향상에 바람직한 것으로 알려져 있다. 따라서 상기 화소 전극(170)의 에지의 연장 방향은 상기 액정 분자의 방위를 상기 편광축과 45도를 이루는 방향으로 정렬하거나 근접하게 배열되기에 유리한 형상을 갖도록 형성되는 것이 바람직하다.

본 실시예에서, 도 5에 도시된 바와 같이, 상기 제2 슬릿부(176)의 상기 제1 에지(174)들은 상기 기준선(RL1-RL1')과 각기 양의 방향(시계 방향) 또는 음의 방향(반시계 방향)으로 경사각을 이루며 서로 대칭적으로 형성되어 있다. 상기 제1 에지(174)가, 상기한 것과 같이, 상기 기준선(RL1-RL1')에 대해 상기 경사각을 이루면 상기 제1 에지(174)가 상기 기준선(RL1-RL1')과 나란하게 형성되는 경우보다 상기 액정 분자의 방위와 상기 편광축이 이루는 각도를 45도에 가까워지는 방향으로 변화시키는데 더 유리하다.

본 실시예에서 상기 제1 에지(174)는 제1 변(171), 제2 변(172)(171) 및 제3 변(173)을 갖는다. 상기 제1 에지(174)의 형상은 다양하게 변경될 수 있다. 상기 제1 변(171)은 상기 양의 제2 방향(+D02)과 시계 방향으로 제1 경사각(A1)을 이룬다. 상기 제2 변(172)은 상기 양의 제2 방향(+D02)과 시계 방향으로 제2 경사각(A2)을 이루며 상기 제1 변(171)으로부터 상기 양의 제2 방향(+D02)으로 배치된다. 상기 제3 변(173)은 상기 양의 제2 방향(+D02)과 반시계 방향으로 제3 경사각(A3)을 이루며 상기 제1 변(171)과 상기 제2 변(172)을 연결한다. 도 5에서, 상기 음의 제2 방향(-D02)으로 이동할수록 서로 이웃한 상기 제1 변(171)들 사이의 폭은 좁아지며, 상기 양의 제2 방향(+D02)으로 이동할수록 이웃한 상기 제2 변(172)들 사이의 폭은 넓어지도록 형성되어 있다.

상기 제1 경사각(A1) 및 상기 제2 경사각(A2)은 약 1도 내지 30도의 범위의 값을 가질 수 있고, 바람직하게는 약 4도 내지 20도의 범위의 값을 가질 수 있다.

이후, 상기 화소 전극(170)을 덮는 하부 배향막(180)을 형성한다.

상기 하부 배향막(180)은, 후술될 상기 대향 기판(201)과 함께 상기 액정층(301)의 액정 분자를 수직 방향, 즉 상기 어레이 기판(101)으로부터 상기 대향 기판(201)을 향하는 방향으로 초기 배향할 수 있다.

상기 어레이 기판(101)은 하부 편광판(190)을 더 포함할 수 있다. 상기 하부 편광판(190)은 하부 편광축이 상기 제1 슬릿부(175)의 연장 방향과 45도 또는 135도를 이루도록 배치될 수 있다. 상기 하부 편광판(190)이, 도 3에 도시된 것과 같이, 상기 하부 기판(105)의 배면에 부착되어 상기 어레이 기판(101)이 제조될 수 있다.

다시 도 1 및 도 3을 참조하면, 상기 대향 기판(201)은 상부 기판(205) 및 공통 전극(270)을 포함한다. 상기 상부 기판(205)은 상부 베이스 기판(210), 차광패턴(220), 컬러필터 패턴(230), 오버 코팅층(240)을 포함할 수 있다.

상기 차광패턴(220)은 상기 게이트 라인(111), 상기 데이터 라인(121) 및 상기 제1 및 제2 박막트랜지스터들(TFT1, TFT2) 에 대응하게 상부 베이스 기판(210)의 하면에 형성되어 있다.

상기 화소 영역(PA)에 대응하는 상기 상부 베이스 기판(210)에는 컬러필터 패턴(230)이 형성된다. 상기 컬러필터 패턴(230)은 예를 들어, 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다. 상기 적색 필터, 상기 녹색 필터 및 상기 청색 필터 순서로 상기 제1 방향(D01)으로 상기 각 화소 영역(PA)에 배치될 수 있다.

상기 오버 코팅층(240)은 상기 컬러필터 패턴(230) 및 상기 차광패턴(220)을 덮고, 상기 공통 전극(270)은 상기 오버 코팅층(240) 상에 형성되어 있다. 상기 공 통 전극(270)은 , 도 5에 도시된 것과 같이, 제3 슬릿부(272)를 가질 수 있다. 상기 제3 슬릿부(272)는 상기 제1 슬릿부(175)들의 사이에 위치하도록 지그재그로 절개되어 형성된다. 상기 제3 슬릿부(272)는 도메인 슬릿부(275) 및 경계 슬릿부(273)를 포함할 수 있다.

상기 도메인 슬릿부(275)는 상기 공통 전극(270)의 일부가 상기 제1 방향(D01)으로 지그재그 형상으로 절개되어 형성된다. 상기 도메인 슬릿부(275)는 상기 제1 슬릿부(175)들 사이에 대응하도록 형성되며, 상기 제1 슬릿부(175)의 형상과 유사하게 그리스어 ㅛ자 형상이 상기 제1 방향(D01)으로 반복해서 연결된 구조를 갖는다. 상기 화소 영역(PA)은 상기 제1 슬릿부(175) 및 상기 도메인 슬릿부(275)에 의해 복수의 도메인들로 분할된다.

상기 제1 슬릿부(175)들의 상기 제3 에지(178)들에는 음각 노치가 형성되어 있고, 상기 도메인 슬릿부(275)의 서로 마주보는 제4 에지(278)에는 양각 노치들이 특정한 규칙에 따라 형성되어 있다. 이와 다르게 상기 제3 에지(178)에 양각 노치가 형성되고, 상기 제4 에지(278)에 음각 노치가 형성될 수 있다. 상기 화소 전극(170)과 상기 공통 전극(270)을 통해 상기 액정층(301)에 전기장이 인가되면, 상기 양각 노치 또는 상기 음각 노치 인근에는 싱귤러 포인트(singular point)가 발생된다.

상기 싱귤러 포인트는 액정의 배열이 주변의 액정 분자의 방향성과 다르게 급변하며 특정한 방향성을 갖지 않는 특이점으로 정의된다. 상기 특이점은 주변보다 전계가 강하거나 약해지는 위치에서 발생하는 것으로 알려져 있다. 전계가 주변 보다 강한 곳에서 액정의 방위가 한 점으로 뭉치는 양의 특이점(+ singular point)이 발생한다. 또한 전계가 주변보다 약한 곳에서 액정의 방위가 방사형으로 퍼지는 음의 특이점(- singular point)이 발생된다. 또한 양의 특이점과 음의 특이점은 교번하여 형성되는 것으로 알려져 있다.

상기 특이점에서는 액정이 광셔터로서 기능을 상실하며, 특이점의 발생 위치가 불규칙적인 경우, 상기 액정표시장치(100)가 표시하는 영상에 잔상 및 얼룩이 발생될 수 있다. 상기 노치들은 상기 도메인들에서 정렬된 액정층(301)에서 상기 싱귤러 포인트(Singular Point: SP)의 발생 지점을 일정하게 한다. 따라서 상기 노치들은 상기 잔상 및 얼룩의 발생을 방지한다.

상기 경계 슬릿부(273)는 상기 도메인 슬릿부(275)의 절곡부로부터 상기 음의 제2 방향(-D02)으로 상기 공통 전극(270)이 절개되어 형성된다. 상기 경계 슬릿부(273)는 상기 제1 슬릿부(175)의 상기 절곡부까지 연장되어 형성될 수 있다. 상기 경계 슬릿부(273)는 상기 기준선(RL1-RL1')에 대하여 서로 대칭적으로 형성된 제2 에지(274)들을 가질 수 있다. 본 실시예에서 상기 제2 에지(274)들 사이의 폭은 상기 제2 슬릿부(176)의 상기 제1 에지(174)들 사이의 폭보다 크게 형성되어 있다. 상기 도메인 슬릿부(275)와 상기 경계 슬릿부(273)는 대략 Y자 형상으로 서로 연결된다.

상기 제2 에지(274)들은 상기 음의 제2 방향(-D02)으로 이동할수록 폭이 좁게 형성되어 있다. 상기 제2 에지(274)는 상기 양의 제2 방향(+D02)과 상기 제1 경사각(A1)을 이루도록 형성되어 상기 제1 에지(174)의 상기 제1 변(171)과 실질적으 로 나란하게 형성된다. 상기 제2 에지(274)들 사이의 이격 간격이 상기 제1 변(171)들 사이의 이격 간격보다 크게 형성되므로 상기 제1 변(171)은 상기 기준선(RL1-RL1')과 상기 제2 에지(274)의 사이에 배치된다.

상기 대향 기판(201)은 상부 배향막(280) 및 상부 편광판(290)을 더 포함할 수 있다. 상기 상부 배향막(280)은 상기 공통 전극(270) 상에 형성되어 상기 액정층(301)을 수직 배향시킨다. 상기 상부 편광판(290)은 상기 상부 베이스 기판(210)의 상면에 부착되며, 상기 상부 편광판(290)의 편광축은 상기 하부 편광판(190)의 편광축과 실질적으로 직교하게 배치될 수 있다.

상기 구동부로부터 상기 데이터 라인(121)에 데이터 신호가 인가되고, 상기 게이트 라인(111)에 게이트 신호가 인가되면, 상기 제1 및 제2 박막트랜지스터들(TFT1, TFT2)에 의해 상기 데이터 신호가 화소 전압으로 변경되어 상기 화소 전극들(170)에 인가된다.

도 6은 도 2에 도시된 액정표시장치(100)를 II-II' 선을 따라 절단한 단면도이다. 도 7은 도 2에 도시된 액정표시장치(100)를 III-III' 선을 따라 절단한 단면도이다.

도 2, 도 5 및 도 6을 참조하면, 전술한 바와 같이, 상기 제1 변(171)들 사이의 이격 간격은 상기 제2 에지(274)들 사이의 폭보다 작다. 따라서 액정 분자의 방위는, 도 5에 도시된 바와 같이, 상기 경계 슬릿부(273)의 중심을 지나는 상기 기준선(RL1-RL1')을 향하여 기울어지게 배열된다. 또한, 상기 제1 변(171) 및 상기 제2 에지(274)의 사이에서 상기 액정 분자의 방위는 상기 제1 에지(174) 및 상기 제2 에지(274)에 의해, 도 5에 도시된 것과 같이, 상기 제1 방향(D01)과 5도 내지 20도의 제1 방위각도(LC1)를 이루도록 배열될 수 있다. 상기 하부 편광판(190)의 상기 하부 편광축은 상기 제1 방향(D01) 또는 상기 제2 방향(D02)과 나란하게 배치되므로, 상기 제1 변(171) 및 상기 제2 에지(274)의 사이에서 상기 액정 분자의 방위는 상기 하부 편광축과 5도 내지 20도의 각도를 이루도록 배열될 수 있다.

한편, 도 2, 도 5 및 도 7을 참조하면, 상기 도메인 슬릿부(275)의 상기 제4 에지(278)와 상기 제1 에지(174)의 상기 제2 변(172)의 사이에 위치한 액정 분자의 방위는 상기 제2 변(172)으로 인해 상기 제1 방향(D01)과 제2 방위각도(LC2)를 이루도록 배치된다. 따라서 상기 제1 에지(174)들 사이에서 투과율이 향상되고, 응답속도가 향상된다.

도 8은 제2 슬릿부(476)의 제1 에지(474)가 제2 방향(D02)과 나란한 액정표시장치(400)의 부분 평면도이다.

도 8을 참조하면, 액정표시장치(400)는 제2 슬릿부(476)의 제1 에지(474)가 상기 제2 방향(D02)과 평행하게 형성된 것을 제외하고는 도 1 내지 도 7에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 상기 액정표시장치(400)의 제2 에지(574)들 사이의 폭은 상기 제1 에지(474)들 사이의 폭보다 크게 형성되어 있고, 음의 제2 방향(-D02)으로 이동할수록 좁아지게 형성되어 있다. 따라서 상기 제1 에지(474)와 상기 제2 에지(574)의 사이에 위치한 액정 분자의 방위는 하부 편광판 또는 상부 편광판의 편광축과 거의 나란하게 배치된다. 따라서 상기 제2 슬릿부(476)에 위치하는 액정 분자의 방위가 상기 하부 또는 상부 편광판들의 편광축과 45도 또는 135도를 이루는 방향에 근접하도록 유도되지 못하여 광이용 효율이 본 실시예의 경우보다 낮은 것을 알 수 있었다.

도 9는 도 1 내지 도 7에서 설명된 따른 액정표시장치(100)와 도 8에 도시된 액정표시장치(400)의 전원인가 시간에 대한 투과율을 도시한 그래프이다. 도 10은 도 1 내지 도 7에서 설명된 액정표시장치(100)와 도 8에 도시된 액정표시장치(400)를 전원인가 시간에 따라 관측한 관측 사진들이다.

도 9에서 가로축은 상기 액정층(301)에 전원이 인가된 이후 경과된 시간을 나타낸다. 도 9에서 세로축은 시간의 경과에 따라 상기 화소 영역(PA)의 투과율 값을 나타낸다. 도 9에서 점선으로 표시된 그래프는 본 실시예의 액정표시장치(100)에 대한 그래프이고, 실선으로 표시된 그래프는 도 8에서 설명된 액정표시장치(400)에 대한 그래프이다. 도 10에서 꺽쇠(경사)로 표시된 사진들은 본 실시예의 액정표시장치(100)를 관측한 사진들이고, 꺽쇠(직선)로 표시된 사진들은 도 8에서 설명된 액정표시장치(400)를 관측한 사진들이다. 도 10에 도시된 사진들에서 검은색으로 표시된 부분은 액정이 제어되지 못하여 광이 투과되지 못하는 블랙 영역이고, 밝게 표시된 부분은 액정이 제어되어 광이 투과되는 화이트 영역이다.

도 9 및 도 10을 참조하면, 본 실시예의 액정표시장치(100)와 도 8에 도시된 액정표시장치(400)는 대략 10 msec 경과된 이후부터 본 실시예의 액정표시장치(100)의 투과율이 상기 액정표시장치(400)의 투과율보다 더 커지며, 최고 투과율에 도달하는 시간에 있어서도 본 실시예의 액정표시장치(100)는 대략 70 msec 내지 80 msec 정도이지만, 상기 액정표시장치(400)는 대략 300 msec 내지 500 msec 정도 인 것을 알 수 있었다. 또한, 약 500 msec가 경과된 이후에야 본 실시예의 액정표시장치(100)와 상기 액정표시장치(400)가 거의 비슷한 투과율을 가짐을 알 수 있었다. 즉 본 실시예의 액정표시장치(100)는 상기 액정표시장치(400)보다 응답속도가 훨씬 빠르며, 투과율도 더 큰 것을 알 수 있다. 본 실시예의 경우, 상기 제2 슬릿부(176)의 상기 제1 에지(174)와 상기 경계 슬릿부(273)의 제2 에지(274)가 상기 제2 방향(D02)과 경사를 이루도록 형성되어 전술한 것과 같이 투과율 및 응답속도 향상의 효과를 얻을 수 있었다.

실시예 2

도 11은 실시예 2에 따른 액정표시장치(700)의 화소 영역(PA)을 나타내는 평면도이다. 도 12는 도 11에 도시된 화소 영역(PA)의 일부를 확대한 확대 평면도이다.

도 11 및 도 12를 참조하면, 본 실시예에 따른 액정표시장치(700)는 제2 슬릿부(776)의 제1 에지(774)의 형상이 변경된 것을 제외하고는 도 1 내지 도 7에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고, 중복된 설명은 생략한다.

본 실시예에서, 상기 제1 에지(774)는 제1 변(771) 및 제2 변(772)을 포함한다. 상기 제1 변(771)은 상기 양의 제2 방향(+D02)과 제1 경사각(A1)을 이루며 기준선(RL2-RL)과 제2 에지(874)의 사이에 배치된다. 상기 제2 변(772)은 상기 양의 제2 방향(+D02)과 제2 경사각(A2)을 이루며, 상기 제1 변(771)으로부터 상기 양의 제2 방향(+D02)으로 연장된다. 상기 음의 제2 방향(-D02)으로 이동할수록 서로 이 웃한 상기 제1 변(771)들 사이의 폭은 넓어지며, 상기 양의 제2 방향(+D02)으로 이동할수록 상기 제2 변(772)들 사이의 폭은 넓어지도록 형성되어 있다. 상기 제1 경사각(A1) 및 상기 제2 경사각(A2)은 1도 내지 30도, 바람직하게는, 5도 내지 20도 일 수 있다.

본 실시예에서, 상기 제1 에지(77)의 상기 제1 변(771) 및 상기 제2 변(772)은 도 1 내지 도 7에서 설명된 액정표시장치(100)의 상기 제1 변(171) 및 상기 제2 변(172)의 길이보다 더 길게 형성될 수 있다. 따라서 본 실시예의 액정표시장치(700)에 의하면 도 1 내지 도 7에서 설명된 액정표시장치(100)보다 투과율 및 응답속도가 약간 더 향상됨을 알 수 있었다.

실시예 3

도 13은 실시예 3에 따른 액정표시장치(1000)의 화소 영역(PA)을 나타내는 평면도이다. 도 14는 도 13에 도시된 화소 영역(PA)의 일부를 확대한 확대 평면도이다.

도 13 및 도 14를 참조하면, 본 실시예에 따른 액정표시장치(1000)는 제2 슬릿부(1076)의 제1 에지(1074)의 형상이 변경된 것을 제외하고는 도 1 내지 도 7에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고, 중복된 설명은 생략한다.

본 실시예에서, 상기 제1 에지는 제1 변(1071) 및 제2 변(1072)을 포함한다. 상기 제1 변(1071)은 상기 제2 방향(D02)과 나란하게 형성되어 있다. 상기 제2 변(1072)은 상기 양의 제2 방향(+D02)과 제2 경사각(A2)을 이루며, 상기 제1 변(1071)으로부터 상기 양의 제2 방향(+D02)으로 연장된다. 상기 제1 변(1071)들 사이의 폭은 일정하며, 상기 양의 제2 방향(+D02)으로 이동할수록 상기 제2 변(1072)들 사이의 폭은 넓어지도록 형성되어 있다. 상기 제2 경사각(A2)은 1도 내지 30도, 바람직하게는, 5도 내지 20도 일 수 있다.

본 실시예의 액정표시장치(1000)에 의하면, 도 1 내지 도 7에서 설명된 액정표시장치(100)보다 투과율 및 응답속도가 거의 비슷한 반면, 상기 제1 변(1071)들 사이의 폭이 일정하여 광차단 패턴에 의해 가려지는 면적을 감소시킬 수 있다. 따라서 본 실시예의 액정표시장치(1000)는 도 1 내지 도 7에서 설명된 액정표시장치(100)보다 개구율이 향상될 수 있다.

실시예 4

도 15는 실시예 4에 따른 액정표시장치(1300)의 단면도이다.

도 15를 참조하면, 본 실시예에 따른 액정표시장치(1300)는 공통전극(1470)에 제3 슬릿부 대신 상기 제3 슬릿부의 패턴을 따르는 돌기 패턴부(1472)가 형성된 것을 제외하고는 도 1 내지 도 7에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고, 중복된 설명은 생략한다.

본 실시예에서, 상기 돌기 패턴부(1472)는 상기 공통 전극(1470)의 표면에 형성된다. 상기 돌기 패턴부(1472)는, 예를 들어, 상기 공통 전극(1470) 위에 유기 절연물층을 형성하고 상기 유기 절연물층이 패터닝되어 형성될 수 있다.

상기 돌기 패턴부는 도 1 내지 도 7에서 설명된 액정표시장치(100)에서 제3 슬릿부(272)가 형성된 위치와 동일한 위치에 형성될 수 있다. 상기 돌기 패턴부(1472)는 도 2에 도시된 도메인 슬릿부(275)에 대응하는 도메인 분할 돌기(1475) 및 도 2에 도시된 경계 슬릿부(273)에 대응하는 경계 돌기(1476)를 포함할 수 있다.

상기 돌기 패턴부(1472)는 도 1 내지 도 7에서 설명된 액정표시장치(100)에서 상기 제3 슬릿부(272)가 하는 기능과 실질적으로 동일한 기능을 한다. 즉, 상기 액정층(1501)에 전기장이 인가되면 상기 도메인 분할 돌기(1475)를 중심으로 양측에서 액정 분자의 방위가 달라진다. 액정 분자는 단축 방향이 상기 도메인 분할 돌기(1475) 또는 제1 슬릿부 및 제2 슬릿부(1376)의 가장자리를 향하도록 정렬된다.

상기 경계 돌기(1476)는 상기 제2 슬릿부(1376)에 대응하게 형성된다. 상기 경계 돌기(1476)는 상기 음의 제2 방향(-D02)으로 이동할수록 폭이 좁아지게 형성될 수 있다.

본 실시예의 액정표시장치(1300)에 의하면, 상기 공통 전극(1470)에 제3 슬릿부(272)를 형성하는 경우에 비하여 상기 돌기 패턴부(1472)는 액정 분자를 정렬시키는 힘이 더 우수한 장점이 있다.

본 발명의 실시예에 따른 액정표시장치에 의하면, 화소 전극에 형성된 슬릿부들의 에지들 사이의 경계 영역에서 택스쳐 발생이 크게 감소되고, 액정층의 응답속도가 크게 향상되어 표시품질이 향상된다. 따라서 본 발명은 전기장 형성 전극에 슬릿부 또는 돌기 패턴부를 형성하여 멀티 도메인을 형성하는 타입의 액정표시장치 의 화질 향상 목적에 적용될 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 실시예 1에 따른 액정표시장치의 사시도이다.

도 2는 도 1에 도시된 액정표시장치의 화소 영역을 나타내는 평면도이다.

도 3은 도 2에 도시된 액정표시장치를 I-I' 선을 따라 절단한 단면도이다.

도 4a 내지 도 4b는 도 2에 도시된 어레이 기판의 제조공정을 나타내는 평면도들이다.

도 5는 도 2에 도시된 화소 영역의 일부를 확대한 확대 평면도이다.

도 6은 도 2에 도시된 액정표시장치를 II-II' 선을 따라 절단한 단면도이다.

도 7은 도 2에 도시된 액정표시장치를 III-III' 선을 따라 절단한 단면도이다.

도 8은 화소 전극이 에지가 제2 방향과 나란한 액정표시장치의 부분 평면도이다.

도 9는 실시예 1에 따른 액정표시장치와 도 8에 도시된 액정표시장치의 전원인가 시간에 대한 투과율을 도시한 그래프이다.

도 10은 실시예 1에 따른 액정표시장치와 도 8에 도시된 액정표시장치를 전원인가 시간에 따라 촬상한 관측 사진들이다.

도 11은 실시예 2에 따른 액정표시장치의 화소 영역을 나타내는 평면도이다.

도 12는 도 11에 도시된 화소 영역의 일부를 확대한 확대 평면도이다.

도 13은 실시예 3에 따른 액정표시장치의 화소 영역을 나타내는 평면도이다.

도 14는 도 13에 도시된 화소 영역의 일부를 확대한 확대 평면도이다.

도 15는 실시예 4에 따른 액정표시장치의 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 액정표시장치 101 : 어레이 기판

110 : 하부 베이스 기판 TFT1, TFT2 : 박막트랜지스터

170 : 화소 전극 174 : 제1 에지

175 : 제1 슬릿부 176 : 제2 슬릿부

201 : 대향 기판 210 : 상부 베이스 기판

270 : 공통 전극 272 : 제3 슬릿부

275 : 도메인 슬릿부 273 : 경계 슬릿부

274 : 제2 에지 301 : 액정층

D01 : 제1 방향 D02 : 제2 방향

Claims (20)

1. 화소 영역들이 정의된 하부 기판과, 상기 화소 영역에 형성되며, 제1 방향으로 지그재그로 연장되어 절개된 제1 슬릿부 및 상기 제1 방향과 직교하는 제2 방향으로 연장되며 상기 제1 슬릿부의 절곡부를 관통하게 형성된 제2 슬릿부를 갖는 화소 전극을 포함하며, 상기 제2 슬릿부의 서로 마주보는 제1 에지들은 양의 제2 방향과 각기 제1 경사각을 이루며, 상기 제2 방향에 대해 서로 대칭적으로 형성된 제1 기판;

   상기 하부 기판과 마주보는 상부 기판과, 상기 상부 기판에 형성되며, 상기 제1 슬릿부들 사이에 위치하도록 지그재그로 연장되어 절개된 제3 슬릿부를 갖는 공통 전극을 포함하는 제2 기판; 및

   상기 화소 전극과 상기 공통 전극의 사이에 위치한 액정층을 포함하는 액정표시장치.
2. 제1항에 있어서, 상기 제3 슬릿부는

   상기 제1 방향으로 지그재그로 연장되어 절개된 도메인 슬릿부; 및

   상기 화소 영역들의 경계를 따라 형성된 상기 제2 슬릿부에 대응하여 상기 도메인 슬릿부의 절곡부로부터 음의 제2 방향으로 연장되어 절개된 경계 슬릿부를 포함하는 것을 특징으로 하는 액정표시장치.
3. 제2항에 있어서, 상기 경계 슬릿부는 상기 제1 슬릿부의 절곡부까지 연장되어 형성되며, 상기 경계 슬릿부의 서로 마주보는 제2 에지들 사이의 폭은 상기 제1 에지들 사이의 폭보다 큰 것을 특징으로 하는 액정표시장치.
4. 제3항에 있어서, 상기 제1 에지는

   상기 양의 제2 방향과 상기 제1 경사각을 이루며 상기 제2 에지와 실질적으로 나란하게 배치된 제1 변;

   상기 양의 제2 방향과 제2 경사각을 이루며 상기 제1 변으로부터 상기 양의 제2 방향으로 배치된 제2 변; 및

   상기 양의 제2 방향과 제3 경사각을 이루며 상기 제1 변과 상기 제2 변을 연결하는 제3 변을 포함하는 것을 특징으로 하는 액정표시장치.
5. 제4항에 있어서, 상기 음의 제2 방향으로 이동할수록 서로 이웃한 상기 제1 에지들의 상기 제1 변들 사이의 폭은 좁아지며, 상기 양의 제2 방향으로 이동할수록 서로 이웃한 상기 제1 에지들의 상기 제2 변들 사이의 폭은 넓어지는 것을 특징으로 하는 액정표시장치.
6. 제5항에 있어서, 상기 제1 경사각 및 상기 제2 경사각은 각각 1도(degree) 내지 30도인 것을 특징으로 하는 액정표시장치.
7. 제3항에 있어서, 상기 제1 에지는

   상기 양의 제2 방향과 상기 제1 경사각을 이루는 제1 변; 및

   상기 양의 제2 방향과 제2 경사각을 이루며, 상기 제1 변으로부터 상기 양의 제2 방향으로 연장된 제2 변을 포함하는 것을 특징으로 하는 액정표시장치.
8. 제7항에 있어서, 상기 음의 제2 방향으로 이동할수록 서로 이웃한 상기 제1 에지들의 제1 변들 사이의 폭은 넓어지며, 상기 양의 제2 방향으로 이동할수록 서로 이웃한 상기 제1 에지들의 상기 제2 변들 사이의 폭은 넓어지며, 상기 제1 변들에 대응하는 상기 제2 에지들 사이의 폭은 상기 음의 제2 방향으로 이동할수록 좁아지는 것을 특징으로 하는 액정표시장치.
9. 제8항에 있어서, 상기 제1 경사각 및 상기 제2 경사각은 각각 1도 내지 30도인 것을 특징으로 하는 액정표시장치.
10. 제3항에 있어서, 상기 제1 에지는

    상기 제2 방향과 나란하게 배치된 제1 변; 및

    상기 양의 제2 방향과 상기 제1 경사각을 이루며, 상기 제1 변으로부터 상기 양의 제2 방향으로 연장된 제2 변을 포함하는 것을 특징으로 하는 액정표시장치.
11. 제10항에 있어서, 상기 제1 변들 사이의 폭은 일정하며, 상기 양의 제2 방향 으로 이동할수록 상기 제2 변들 사이의 폭은 넓어지며, 상기 제1 변들에 대응하는 상기 제2 에지들 사이의 폭은 상기 음의 제2 방향으로 이동할수록 좁아지는 것을 특징으로 하는 액정표시장치.
12. 제3항에 있어서, 상기 제1 슬릿부는 그리스어 Λ자 형상이 상기 제1 방향으로 반복하여 연결된 형상을 갖고, 상기 각 화소 영역에 상기 양의 제2 방향으로 복수 개가 배열되며, 상기 도메인 슬릿부는 상기 제1 슬릿부들 사이에서 상기 제1 슬릿부들과 나란하게 Λ자 형상으로 형성되며, 상기 도메인 슬릿부 및 상기 경계 슬릿부는 Y 자 형상으로 서로 연결되는 것을 특징으로 하는 액정표시장치.
13. 제12항에 있어서, 상기 그리스어 Λ자 형상의 중심에 대응하는 굴곡부에는 상기 제1 슬릿부의 서로 마주보는 제3 에지들을 연결시키는 연결부가 형성된 것을 특징으로 하는 액정표시장치.
14. 제12항에 있어서, 상기 제1 슬릿부 및 상기 도메인 슬릿부는 상기 양의 제2 방향과 양의 45도 또는 음의 45도를 이루도록 연장된 것을 특징으로 하는 액정표시장치.
15. 제3항에 있어서, 상기 하부 기판은

    상기 화소 영역이 정의된 하부 베이스 기판;

    상기 하부 베이스 기판과 상기 화소 전극의 사이에서 상기 제1 방향으로 연장되어 형성된 게이트 라인;

    상기 하부 베이스 기판과 상기 화소 전극의 사이에서 상기 제2 슬릿부에 대응하여 상기 제2 방향으로 연장되어 형성된 데이터 라인; 및

    상기 게이트 라인으로부터 연장된 게이트 전극, 상기 데이터 라인으로부터 연장된 소스 전극 및 상기 화소 전극에 연결된 드레인 전극을 갖는 스위칭 소자를 포함하는 것을 특징으로 하는 액정표시장치.
16. 제15항에 있어서, 상기 상부 기판은

    상기 공통 전극이 배치되는 상부 베이스 기판;

    상기 스위칭 소자, 상기 게이트 라인 및 상기 데이터 라인에 대응하여 상기 상부 베이스 기판과 상기 공통 전극의 사이에 형성된 광차단 패턴; 및

    상기 화소 영역에 대응하여 상기 광차단 패턴에 의해 노출된 상기 상부 베이스 기판 상에 형성된 칼라필터를 포함하는 것을 특징으로 하는 액정표시장치.
17. 제16항에 있어서, 상기 제1 슬릿부의 서로 마주보는 제3 에지들 및 상기 도메인 슬릿부의 서로 마주보는 제4 에지들에는 양각 노치(notch) 또는 음각 노치가 형성된 것을 특징으로 하는 액정표시장치.
18. 제16항에 있어서, 상기 액정층에 전원이 인가되면 상기 광차단 패턴에 의해 가려진 상기 제1 에지들 사이에는 액정의 방위가 상실되는 싱귤러 포인트(singular point)가 형성되는 것을 특징으로 하는 액정표시장치.
19. 제15항에 있어서, 상기 화소 전극은 상기 제1 슬릿부 및 상기 제2 슬릿부로 인해 전기적으로 주변과 독립된 제1 및 제2 서브 화소 전극들로 구분되며, 상기 스위칭 소자는

    상기 제1 서브 화소 전극과 인근의 제1 데이터 라인을 전기적으로 연결시키는 제1 박막트랜지스터; 및

    상기 제2 서브 화소 전극과 인근의 제2 데이터 라인을 연결시키는 제2 박막트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치.
20. 제19항에 있어서, 상기 하부 기판은

    상기 제1 박막트랜지스터의 제1 드레인 전극과 제1 스토리지 캐패시터를 형성하는 제1 스토리지 라인;

    상기 제2 박막트랜지스터의 제2 드레인 전극과 제2 스토리지 캐패시터를 형성하는 제2 스토리지 라인; 및

    상기 스위칭 소자와 상기 화소 전극의 사이에 형성된 유기 절연막을 더 포함하는 것을 특징으로 하는 액정표시장치.

Images