KR20100043838A - 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 - Google Patents
질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20100043838A KR20100043838A KR1020080103056A KR20080103056A KR20100043838A KR 20100043838 A KR20100043838 A KR 20100043838A KR 1020080103056 A KR1020080103056 A KR 1020080103056A KR 20080103056 A KR20080103056 A KR 20080103056A KR 20100043838 A KR20100043838 A KR 20100043838A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gallium nitride
- gan
- grown
- buffer layer
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 8
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명의 실시예에 따르면, 실리콘 기판의 상면에 저온 버퍼층을 형성하는 단계; 상기 저온 버퍼층의 상면에 질화갈륨(GaN) 박막을 1차 성장시키는 단계; 상기 1차 성장된 질화갈륨 박막의 상면 중 3차원으로 불규칙하게 성장된 부분이 제거되도록 평탄화시키는 단계; 및 상기 평탄화된 질화갈륨 박막의 상면에 질화갈륨 박막을 재성장시키는 단계를 포함하는 질화갈륨막 제조방법이 제공될 수 있다. 본 발명에 의한 질화갈륨막 제조방법은, 단순한 공정을 통해, 버퍼의 종류에 상관 없이 평탄한 GaN층을 성장시킬 수 있는 효과가 있다.
질화계, 반도체, 연마, 재성장
Description
본 발명은 질화계 반도체 제조 방법에 관한 것으로서, 보다 구체적으로는 질화갈륨막의 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법에 관한 것이다.
1960년대 후반에 처음으로 상용화된 적색 발광다이오드의 발광효율은 1990년대 후반에 들어오면서 형광등의 수준을 넘어서고 있다. GaN를 기초로 만들어지는 청색 및 녹색 발광다이오드는 1990년대 후반에 상용화에 성공하였다. 백색 발광다이오드 또한 GaN계 화합물 반도체로 만들어지는데, 최근에 상용화에 성공하여 급속한 속도로 시장이 성장하고 있다.
이러한 질화물 반도체 발광소자를 제조하기 위해서는, 고품질의 질화물 단결정을 성장시키는 기술이 필수적으로 요구된다. 하지만, 질화물 단결정의 격자상수 및 열팽창계수에 적합한 질화물 단결정 성장용 기판이 보편적이지 않다는 문제가 있다.
주로, 질화물 단결정은 사파이어(Al2O3) 기판 또는 SiC 기판과 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법, HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법 또는 MBE(Molecular Beam Epitaxy)법으로 성장된다.
하지만, 단결정 사파이어 기판이나 SiC 기판은 고가일 뿐만 아니라, 그 사이즈도 2인치 또는 3인치 정도로 매우 제한되어 있으므로, 대량 생산에 적합하지 못하다는 문제가 있다.
따라서, 당 기술분야에서는 발광소자 외의 반도체 산업에서 가장 보편적으로 사용되는 실리콘(Si) 기판을 사용하는 것이 요구된다. 하지만, Si기판과 GaN 단결정 사이의 격자상수 차이와 열팽창계수 차이로 인해, 표면이 평탄한 2D 성장이 어렵고 표면이 불규칙적인 3D 성장으로 성장되는 단점을 지니고 있다.
본 발명은 GaN층을 1차로 성장시킨 후, 그 표면을 연마하여 평탄화 처리하고 재성장(re-growth) 시킴으로써, 높은 품질을 갖는 질화계 반도체를 제조할 수 있는 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 실리콘 기판의 상면에 저온 버퍼층을 형성하는 단계; 상기 저온 버퍼층의 상면에 질화갈륨(GaN) 박막을 1차 성장시키는 단계; 상기 1차 성장된 질화갈륨 박막의 상면 중 3차원으로 불규칙하게 성장된 부분이 제거되도록 평탄화시키는 단계; 및 상기 평탄화된 질화갈륨 박막의 상면에 질화갈륨 박막을 재성장시키는 단계를 포함하는 질화갈륨막 제조방법이 제공된다.
여기서, 상기 평탄화시키는 단계는, 상기 불규칙하게 성장된 부분을 기계적으로 연마하는 CMP 공정에 의할 수 있다.
여기서, 상기 저온 버퍼층은 질화알루미늄(AlN)막 또는 질화갈륨(GaN)막으로 이루어질 수 있다.
본 발명의 다른 측면에 따르면, 실리콘 기판의 상면에 저온 버퍼층을 형성하는 단계; 상기 저온 버퍼층의 상면에 질화갈륨(GaN) 박막을 1차 성장시키는 단계; 상기 1차 성장된 질화갈륨 박막의 상면 중 3차원으로 불규칙하게 성장된 부분이 제거되도록 평탄화시키는 단계; 상기 평탄화된 질화갈륨 박막의 상면에 질화갈륨 박막을 재성장시키는 단계; 상기 재성장된 질화갈륨 박막의 상면에 채널층을 형성하는 단계; 및 상기 채널층의 상면에 전극을 형성하는 단계를 포함하는 질화계 이종접합 전계효과 트랜지스터 제조방법이 제공된다.
이 때, 상기 채널층을 형성하는 단계는, 상기 재성장된 질화갈륨 박막의 상면에 AlGaN층을 성장시키는 단계를 통해 수행될 수 있다.
또한, 상기 평탄화시키는 단계는, 상기 불규칙하게 성장된 부분을 기계적으로 연마하는 CMP 공정에 의할 수 있다.
여기서, 상기 저온 버퍼층은 질화알루미늄(AlN)막 또는 질화갈륨(GaN)막으로 이루어질 수 있다.
본 발명의 바람직한 실시예에 따르면, 단순한 공정을 통해, 버퍼의 종류에 상관 없이 평탄한 GaN층을 성장시킬 수 있는 효과를 기대할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 질화계 반도체 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 질화계 반도체를 나타내는 단면도이다. 도 1을 참조하면, 실리콘 기판(10), 버퍼층(20), 제1 GaN 박막(30), 제2 GaN 박막(40)이 도시되어 있다.
먼저, 실리콘 기판(10)의 상면에 버퍼층(20)을 형성한다. 사파이어 기판이나 SiC 기판은 고가일 뿐만 아니라, 그 사이즈도 2인치 또는 3인치 정도로 매우 제한되어 있으므로, 대량 생산에 적합하지 못하므로, 본 실시예에서는 발광소자 외의 반도체 산업에서 가장 보편적으로 사용되는 실리콘(Si) 기판을 이용한다.
버퍼층(20)은 전술한 실리콘 기판(10)과 후출할 제1 GaN 박막(30) 사이의 격자상수 차이를 보상하기 위한 수단으로서, 실리콘 기판(10) 위에 AlN, GaN 등을 저온에서 성장시키는 방법으로 형성될 수 있다. 이 외에도, 다양한 공지의 방법을 이용하여 버퍼층(20)을 형성할 수 있음은 물론이다.
이때, 버퍼층(20)은 질화갈륨 박막의 성장을 돕기 위해 개재되는 것이므로, 대략 200 ~ 400 Å 정도로 얇게 형성시키면 족하다.
이렇게 형성된 버퍼층(20)의 상면에, MOCVD(Metal Organic Chemical Vapor Deposition)법, HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법 또는 MBE(Molecular Beam Epitaxy)법 등을 이용하여 제1 GaN 박막(30)을 성장시킨다.
600도 이하와 같은 저온에서 성장된 버퍼층(20) 상에 형성되는 제1 GaN 박막(30)은 3D(3차원)으로 성장된다. 실리콘 기판(10) 위에 저온 GaN 버퍼층(20)을 성장시킨 후, 약 1시간 30분 동안 제1 GaN 박막(30)을 성장시킨 모습을 나타내는 도 2 및 도 3을 참조하면, 전체적으로 약 3um의 두께를 갖는 제1 GaN 박막(30)이 성장되었으나, 상부 표면이 평탄화된 2D(2차원)으로 성장된 것이 아니라 3D로 성장된 것을 볼 수 있으며, 이러한 상부 표면과는 달리, 기판 위로부터 약 1.5um 두께까지는 2D 성장이 이루어진 것을 확인할 수 있다.
이렇게 성장된 제1 GaN 박막(30)에 대해, 2D 성장이 이루어진 하부를 남기고, 3D 성장이 이루어진 상부 표면을 연마하여 평탄화시키는 공정을 수행한 다음, 다시 챔버 내 고온의 환경 하에서 제2 GaN 박막(40)을 재성장 시킨다. 즉, 1차 성장 과정에서 3D 성장이 이루어진 상부(약 1.5um 정도)를 연마하여 제거함으로써 1차 성장된 제1 GaN 박막(30)의 표면을 평탄화 한 다음, 제1 GaN 박막을 재성장 시켜 제2 GaN 박막을 형성하는 것이다.
3D 성장이 이루어진 상부표면을 연마하기 위하여, CMP(chemical mechanical polishing) 장비나 기타 래핑(lapping)장치 등을 이용할 수 있다.
이렇게 연마 및 고온에서의 재성장 과정을 거친 모습이 도 4 및 도 5에 도시되어 있다. 도 4를 참조하면, 재성장된 제2 GaN 박막(40)의 표면이 매끄럽게 형성된 모습을 확인할 수 있으며, 도 5를 참조하면, 내부의 결정 역시 치밀하게 형성된 모습을 확인할 수 있다.
이상에서 설명한 공정을 통해 질화갈륨막을 형성하게 되면, 물리적인 연마 공정을 이용하여 GaN 박막의 결정성을 확보할 수 있으므로, 단순한 공정을 통해, 버퍼의 종류에 상관 없이 전체적으로 평탄한 표면을 갖는 하나의 질화갈륨(GaN)막 을 성장시킬 수 있는 효과를 기대할 수 있다. 그 결과, 제품의 불량률을 줄여 신뢰도를 향상시킬 수 있는 효과 또한 기대할 수 있게 된다.
또한, 실리콘 기판 상에서도 효율적으로 고품질의 질화갈륨막을 형성할 수 있게 됨으로써, 기존의 단결정 사파이어 기판이나 SiC 기판과 같이 고가의 재료를 대체할 수 있는 효과를 기대할 수 있게 된다.
뿐만 아니라, 기존의 단결정 사파이어 기판이나 SiC 기판이 가지고 있던 크기제한을 극복할 수 있게 되어 대량 생산을 가능케 할 수 있게 된다.
상술한 바와 같은 고품질의 질화갈륨막을 형성하는 방법을 이용하여, 질화계 이종접합 전계효과 트랜지스터를 제조할 수 있다. 이에 대해 도 6을 참조하여 간략히 설명하면 다음과 같다. 도 6은 본 발명의 다른 실시예에 따른 질화계 이종접합 전계효과 트랜지스터를 나타내는 단면도이며, 도 6을 참조하면, 실리콘 기판(10), 버퍼층(20), 제1 GaN 박막(30), 제2 GaN 박막(40), AlGaN층(50), 소스(source, 60), 게이트(gate, 70), 드레인(drain, 80)이 도시되어 있다.
상술한 공정을 통해 고품질의 질화갈륨막(30, 40)을 형성한 다음, 제2 GaN 박막(40)의 상면에 채널층을 형성한다. 채널층을 형성하기 위하여, 제2 GaN층(40)의 상면에 AlGaN층(50)을 성장시키는 방법을 이용할 수 있다.
이 때, AlGaN층(50) 상면의 양단에는 소스(60)와 드레인(80)과 같은 전극이 형성되고, 그 사이에는 게이트(70)가 제공된다. 이러한 이종접합 전계효과 트랜지스터(HFET) 구조에서, 상이한 밴드갭을 갖는 제2 GaN층(40)과 AlGaN층(50)의 이종 접합에 의해 2차원 전자가스층(미도시)이 형성된다.
한편, 본 실시예에서는 채널층으로서, 제2 GaN층(40)의 상면에 형성되는 AlGaN층(50)을 제시하였으나, 필요에 따라 채널층의 구조 및 재질을 변경할 수도 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 질화계 반도체를 나타내는 단면도.
도 2는 Si 기판 위에 GaN이 성장된 모습을 나타내는 평면 사진.
도 3은 Si 기판 위에 GaN이 성장된 모습을 나타내는 단면 사진.
도 4는 연마 후 GaN이 재성장된 모습을 나타내는 평면 사진.
도 5는 연마 후 GaN이 재성장된 모습을 나타내는 단면 사진.
도 6은 본 발명의 다른 실시예에 따른 질화계 이종접합 전계효과 트랜지스터를 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 기판
20: 버퍼층
30: 제1 GaN 박막
40: 제2 GaN 박막
50: AlGaN층
60: 소스(source)
70: 게이트(gate)
80: 드레인(drain)
Claims (7)
- 실리콘 기판의 상면에 저온 버퍼층을 형성하는 단계;상기 저온 버퍼층의 상면에 질화갈륨(GaN) 박막을 1차 성장시키는 단계;상기 1차 성장된 질화갈륨 박막의 상면 중 3차원으로 불규칙하게 성장된 부분이 제거되도록 평탄화시키는 단계; 및상기 평탄화된 질화갈륨 박막의 상면에 질화갈륨 박막을 재성장시키는 단계를 포함하는 질화갈륨막 제조방법.
- 제1항에 있어서,상기 평탄화시키는 단계는, 상기 불규칙하게 성장된 부분을 기계적으로 연마하는 CMP 공정에 의하는 것을 특징으로 하는 질화갈륨막 제조방법.
- 제1항에 있어서,상기 저온 버퍼층은 질화알루미늄(AlN)막 또는 질화갈륨(GaN)막으로 이루어지는 것을 특징으로 하는 질화갈륨막 제조방법.
- 실리콘 기판의 상면에 저온 버퍼층을 형성하는 단계;상기 저온 버퍼층의 상면에 질화갈륨(GaN) 박막을 1차 성장시키는 단계;상기 1차 성장된 질화갈륨 박막의 상면 중 3차원으로 불규칙하게 성장된 부분이 제거되도록 평탄화시키는 단계;상기 평탄화된 질화갈륨 박막의 상면에 질화갈륨 박막을 재성장시키는 단계;상기 재성장된 질화갈륨 박막의 상면에 채널층을 형성하는 단계; 및상기 채널층의 상면에 전극을 형성하는 단계를 포함하는 질화계 이종접합 전계효과 트랜지스터 제조방법.
- 제4항에 있어서,상기 채널층을 형성하는 단계는,상기 재성장된 질화갈륨 박막의 상면에 AlGaN층을 성장시키는 단계를 포함하는 것을 특징으로 하는 질화계 이종접합 전계효과 트랜지스터 제조방법.
- 제4항에 있어서,상기 평탄화시키는 단계는, 상기 불규칙하게 성장된 부분을 기계적으로 연마하는 CMP 공정에 의하는 것을 특징으로 하는 질화계 이종접합 전계효과 트랜지스터 제조방법.
- 제4항에 있어서,상기 저온 버퍼층은 질화알루미늄(AlN)막 또는 질화갈륨(GaN)막으로 이루어지는 것을 특징으로 하는 질화계 이종접합 전계효과 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103056A KR101046144B1 (ko) | 2008-10-21 | 2008-10-21 | 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103056A KR101046144B1 (ko) | 2008-10-21 | 2008-10-21 | 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100043838A true KR20100043838A (ko) | 2010-04-29 |
| KR101046144B1 KR101046144B1 (ko) | 2011-07-01 |
Family
ID=42218760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080103056A KR101046144B1 (ko) | 2008-10-21 | 2008-10-21 | 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101046144B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053955B2 (en) | 2012-09-05 | 2015-06-09 | Samsung Electronics Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548333B2 (en) * | 2000-12-01 | 2003-04-15 | Cree, Inc. | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment |
| KR100744933B1 (ko) * | 2003-10-13 | 2007-08-01 | 삼성전기주식회사 | 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법 |
| JP4508021B2 (ja) * | 2005-07-19 | 2010-07-21 | パナソニック電工株式会社 | 半導体発光素子の製造方法 |
-
2008
- 2008-10-21 KR KR1020080103056A patent/KR101046144B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053955B2 (en) | 2012-09-05 | 2015-06-09 | Samsung Electronics Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101046144B1 (ko) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4335187B2 (ja) | 窒化物系半導体装置の製造方法 | |
| JP5317398B2 (ja) | 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板 | |
| CN104037287B (zh) | 生长在Si衬底上的LED外延片及其制备方法 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| CN102870195A (zh) | 外延基板以及外延基板的制造方法 | |
| CN106206258B (zh) | 在硅衬底上形成GaN层的方法以及GaN衬底 | |
| KR101672213B1 (ko) | 반도체장치의 제조방법 | |
| US20110101307A1 (en) | Substrate for semiconductor device and method for manufacturing the same | |
| JP2016171196A (ja) | 半導体装置の製造方法 | |
| TWI698914B (zh) | 半導體磊晶結構及其形成方法 | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2009023853A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス | |
| WO2018226934A1 (en) | Reduction of wafer bow during growth of epitaxial films | |
| JP2007129203A (ja) | 半導体デバイスの製造方法 | |
| US20170117136A1 (en) | Fabrication method of semiconductor multilayer structure | |
| US9627197B2 (en) | Composite substrate, semiconductor device including the same, and method of manufacturing the same | |
| KR101046144B1 (ko) | 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
| US20150115277A1 (en) | Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate | |
| CN108780734A (zh) | 载体基板上器件的制造 | |
| JP2017130539A (ja) | 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置 | |
| KR100834698B1 (ko) | 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판 | |
| JP2009084136A (ja) | 半導体デバイスの製造方法 | |
| WO2016031334A1 (ja) | 窒化物半導体および窒化物半導体の製造方法 | |
| US20220384580A1 (en) | Iii-n semiconductor structure and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |