KR20100043454A - 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 - Google Patents
멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 Download PDFInfo
- Publication number
- KR20100043454A KR20100043454A KR1020080102494A KR20080102494A KR20100043454A KR 20100043454 A KR20100043454 A KR 20100043454A KR 1020080102494 A KR1020080102494 A KR 1020080102494A KR 20080102494 A KR20080102494 A KR 20080102494A KR 20100043454 A KR20100043454 A KR 20100043454A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- pair
- integrated circuit
- source driver
- driver integrated
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 디스플레이 패널 구동시스템 및 소스 드라이버 집적회로를 개시(introduce)한다. 상기 본 발명에 따른 디스플레이 패널 구동시스템은, M(M은 정수)쌍의 데이터 및 N(N은 M보다 작은 정수)쌍의 데이터를 출력하는 타이밍 제어회로 및 상기 M쌍의 데이터 또는 상기 N쌍의 데이터를 수신하여 디스플레이 패널을 구동하는 복수 개의 소스 드라이버 집적회로를 구비하는 드라이버블록을 구비한다. 상기 소스 드라이버 집적회로는, M쌍의 직렬데이터 및 N쌍의 직렬데이터를 수신하여 M×K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기 및 상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로를 구비한다.
소스드라이버 집적회로, 차동신호, 영상데이터
Description
본 발명은 디스플레이 패널을 구동하는 소스 드라이버 집적회로에 관한 것으로, 특히 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 집적회로를 구비하는 디스플레이 패널 구동시스템에 관한 것이다.
소스 드라이버 집적회로(source driver integrated circuit)는 타이밍 제어회로(timing controller)로부터 수신한 영상데이터를 디스플레이 패널에 전달하는 기능을 수행한다. 상기 영상데이터가 하나의 전송라인을 통해 송수신 될 때, 전송라인의 전기적 특성에 의해 유입되는 잡음성분이 송수신되는 영상데이터의 논리 값을 변질시킬 수 있다.
최근의 디스플레이 패널 구동시스템은 상기와 같은 문제점을 해결하기 위하여, 영상데이터를 그대로 전송하는 것이 아니라, 영상데이터를 차동영상데이터신호로 변환하여 2개의 전송라인을 통해 송수신함으로써 단일데이터신호로 송수신될 때 발생할 수 있는 송수신 에러를 최소한으로 억제한다. 따라서 하나의 화소를 구동하는 차동영상데이터는 2개의 전송라인을 통해 소스 드라이버 집적회로에 전달된다.
소스 드라이버 집적회로는 타이밍 제어회로로부터 전달받은 차동영상데이터를 처리하여 최초의 영상데이터로 변환한 후 디스플레이 패널에 전달한다. 일반적으로 하나의 소스 드라이버 집적회로는 디스플레이 패널의 복수 개의 화소를 구동하게 되므로, 디스플레이 패널의 크기에 따라 사용되는 소스 드라이버 집적회로의 개수가 결정된다.
도 1은 M개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다.
도 2는 N개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다.
도 1을 참조하면, 하나의 소스 드라이버 집적회로(120, 130)는 M(M은 정수)개의 화소(picture element)를 구동하게 되므로, 타이밍 제어회로(110)도 M쌍의 차동영상데이터를 소스 드라이버 집적회로(120, 130)에 전달한다.
도 2를 참조하면, 하나의 소스 드라이버 집적회로(220, 230)는 N(N은 정수)개의 화소를 구동하게 되므로, 타이밍 제어회로(210)도 N쌍의 차동영상데이터를 소스 드라이버 집적회로(220, 230)에 전달한다.
2개의 타이밍 제어회로(110, 210)가 M쌍 및 N쌍의 서로 다른 차동영상데이터를 출력하기 때문에, 도 1에 도시된 소스 드라이버 집적회로(120, 130)의 내부 구조는 도 2에 도시된 소스 드라이버 집적회로(220, 230)의 내부구조와 서로 다르게 설계된다. 즉 도 1에 도시된 소스 드라이버 집적회로(120, 130)는 모두 M쌍의 차동영상데이터를 수신하도록 입력단자가 설계되고, 도 2에 도시된 소스 드라이버 집적회로(220, 230)는 모두 N쌍의 차동영상데이터를 수신하도록 입력단자가 설계된다. 따라서 기능은 동일하지만 내부 구조의 차이 때문에 2종류의 소스 드라이버 집적회로는 호환하여 사용할 수 없다.
상기와 같은 이유로 타이밍 제어회로로부터 출력되는 차동영상데이터의 쌍의 개수에 따라 소스 드라이버 집적회로는 새롭게 설계되어야 한다는 불편함이 있다.
본 발명이 해결하고자 하는 기술적과제는, 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 디스플레이 패널 구동시스템을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적과제는, 타이밍 제어회로로부터 출력되는 차동영상데이터 쌍의 개수에 관계없이 디스플레이 패널을 구동할 수 있는 소스 드라이버 집적회로를 제공하는데 있다.
상기 기술적과제를 이루기 위한 본 발명에 따른 디스플레이 패널 구동시스템은, M(M은 정수)쌍의 데이터 및 N(N은 M보다 작은 정수)쌍의 데이터를 출력하는 타이밍 제어회로 및 상기 M쌍의 데이터 또는 상기 N쌍의 데이터를 수신하여 디스플레이 패널을 구동하는 복수 개의 소스 드라이버 집적회로를 구비하는 드라이버블록을 구비한다.
상기 다른 기술적과제를 이루기 위한 본 발명의 일면 따른 소스 드라이버 집적회로는, M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기 및 상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로를 구비한다.
상기 다른 기술적과제를 이루기 위한 본 발명의 다른 일면 따른 소스 드라이버 집적회로는, M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하며, 상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K비트의 병렬데이터 또는 N× K비트의 병렬데이터로 변환하는 직렬병렬변환기 및 상기 M× K비트의 병렬데이터 및 상기 N× K비트의 병렬데이터를 정렬하여 M× K비트의 병렬데이터로 출력하는 멀티 페어 데이터정렬회로를 구비한다.
본 발명은 M쌍의 차동영상데이터를 처리할 수 있는 소스 드라이버 집적회로는 M보다 적은 쌍의 차동영상데이터도 동시에 처리할 수 있기 때문에 소스 드라이버 집적회로를 새로 설계하지 않고 그대로 사용할 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도 록 한다.
도 3은 본 발명에 따른 디스플레이 패널 구동시스템의 일실시예이다.
도 3을 참조하면, 디스플레이 패널 구동시스템(300)은 M(M은 정수)쌍의 차동영상데이터 뿐만 아니라 M보다 적은 N(N은 정수)쌍의 차동영상데이터도 처리할 수 있다. 즉 타이밍 제어회로(310)는 M쌍의 차동영상데이터를 소스 드라이버 집적회로(320, 330)에 출력할 수도 있고, 경우에 따라서는 N쌍의 차동영상데이터를 소스 드라이버 집적회로(320, 330)에 출력할 수도 있다. 타이밍 제어회로(310)로부터 출력되는 차동영상데이터의 쌍의 개수에 관계없이 소스 드라이버 집적회로는 공통으로 사용된다.
이는 소스 드라이버 집적회로(320, 330)가 차동영상데이터의 쌍의 개수에 관계없이 처리할 수 있기 때문이다.
이러한 멀티 페어 차동영상데이터를 처리할 수 있는 소스 드라이버 집적회로(320, 330)에 대해서는 도 4 및 도 5에 설명한다.
도 4는 본 발명에 따른 소스 드라이버 집적회로의 일실시예이다.
도 4를 참조하면, 소스 드라이버 집적회로(400)는 멀티 페어 직렬병렬변환기(410) 및 데이터정렬회로(420)를 구비한다.
멀티 페어 직렬병렬변환기(410)는 M쌍의 직렬차동데이터 뿐만 아니라 M보다 적은 N쌍의 직렬차동데이터도 M× K(K는 정수)비트의 병렬차동데이터로 변환한다. 데이터정렬회로(420)는 M× K비트의 병렬차동데이터를 정렬한다. 여기서 K는 하나의 화소를 표현하는 영상데이터의 비트수이다.
도 5는 본 발명에 따른 소스 드라이버 집적회로의 다른 일실시예이다.
도 5를 참조하면, 소스 드라이버 집적회로(500)는 직렬병렬변환기(510) 및 멀티 페어 데이터정렬회로(520)를 구비한다.
직렬병렬변환기(510)는 M쌍의 직렬차동데이터는 M× K비트의 병렬차동데이터로 변환하고, M보다 적은 N쌍의 직렬차동데이터는 N× K비트의 병렬차동데이터로 각각 변환한다. 멀티 페어 데이터정렬회로(520)는 M× K비트의 병렬차동데이터 뿐만 아니라 N× K비트의 병렬차동데이터도 M× K비트의 병렬차동데이터로 정렬한다. 여기서 K는 하나의 화소를 표현하는 영상데이터의 비트수이다.
도 4 및 도 5에 도시된 본 발명에 따른 소스 드라이버 집적회로는, 최고 M쌍의 차동영상데이터를 처리할 수 있으며, M보다 적은 쌍의 차동영상데이터가 입력되는 경우, 직렬병렬변환기 또는 데이터정렬회로중 하나의 기능블록에서 이를 사전 처리하여, 이후의 기능블록에서는 수신되는 차동영상데이터의 쌍의 개수에 관계없이 이를 처리할 수 있도록 한다.
도 4에 도시된 소스 드라이버 집적회로(400)의 경우 상기의 사전처리를 멀티 페어 직렬병렬변환기(410)에서 수행하고, 도 5에 도시된 소스 드라이버 집적회로(500)의 경우 멀티 페어 데이터정렬회로(520)에서 수행한다.
도 4 및 도 5에 도시된 소스 드라이버 집적회로는 상술한 바와 같은 직렬병렬변환기 또는 데이터정렬회로만으로 구성되는 것은 아니고 이 외에도 더 많은 기능블록이 존재한다. 그러나 이 부분은 당업자에게 널리 알려져 있을 뿐만 아니라, 본 발명의 동작에 영향을 주는 것도 아니다. 이와 같은 이유로 이 부분에 대하여 도면에도 추가하지 않았고 설명도 하지 않았지만, 본 발명의 기술적 사상의 실현에 문제가 되지 않는다.
상술한 바와 같이, 본 발명에 따른 소스 드라이버 집적회로는 수신되는 차동영상데이터의 쌍에 관계없이 범용으로 사용할 수 있게 함으로써, 설계의 편의와 개발 기간을 단축시킬 수 있는 장점이 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 M개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다.
도 2는 N개의 화소를 구동하는 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템의 일실시예이다.
도 3은 본 발명에 따른 디스플레이 패널 구동시스템의 일실시예이다.
도 4는 본 발명에 따른 소스 드라이버 집적회로의 일실시예이다.
도 5는 본 발명에 따른 소스 드라이버 집적회로의 다른 일실시예이다.
Claims (4)
- M(M은 정수)쌍의 데이터 및 N(N은 M보다 작은 정수)쌍의 데이터를 출력하는 타이밍 제어회로(310); 및상기 M쌍의 데이터 또는 상기 N쌍의 데이터를 수신하여 디스플레이 패널을 구동하는 복수 개의 소스 드라이버 집적회로(320, 330)를 구비하는 드라이버블록(320)을 구비하는 것을 특징으로 하는 디스플레이 패널 구동시스템.
- M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하는 소스 드라이버 집적회로에 있어서,상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터로 변환하는 멀티 페어 직렬병렬변환기(410); 및상기 M× K비트의 병렬데이터를 정렬하여 출력하는 데이터정렬회로(420)를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
- M(M은 정수)쌍의 직렬데이터 및 N(N은 M보다 작은 정수)쌍의 직렬데이터를 수신하여 M× K(K는 정수)비트의 병렬데이터를 출력하는 소스 드라이버 집적회로에 있어서,상기 M쌍의 직렬데이터 및 상기 N쌍의 직렬데이터를 수신하여 M× K(K는 정 수)비트의 병렬데이터 또는 N× K비트의 병렬데이터로 변환하는 직렬병렬변환기(510); 및상기 M× K비트의 병렬데이터 및 상기 N× K비트의 병렬데이터를 정렬하여 M× K비트의 병렬데이터로 출력하는 멀티 페어 데이터정렬회로(520)를 구비하는 것을 특징으로 하는 소스 드라이버 집적회로.
- 제2항 또는 제3항에 있어서,상기 K는 계조 비트 수인 것을 특징으로 하는 소스 드라이버 집적회로.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080102494A KR100986042B1 (ko) | 2008-10-20 | 2008-10-20 | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 |
PCT/KR2009/005364 WO2010047474A2 (ko) | 2008-10-20 | 2009-09-21 | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 |
TW098134828A TW201017636A (en) | 2008-10-20 | 2009-10-14 | Source driver integrated circuit capable of interfacing multi-pair data and display panel driving system having the integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080102494A KR100986042B1 (ko) | 2008-10-20 | 2008-10-20 | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100043454A true KR20100043454A (ko) | 2010-04-29 |
KR100986042B1 KR100986042B1 (ko) | 2010-10-07 |
Family
ID=42119795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080102494A KR100986042B1 (ko) | 2008-10-20 | 2008-10-20 | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100986042B1 (ko) |
TW (1) | TW201017636A (ko) |
WO (1) | WO2010047474A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011772A2 (ko) * | 2010-07-23 | 2012-01-26 | 주식회사 더즈텍 | 데이터 심볼 락킹 장치 및 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999063513A2 (en) * | 1998-06-04 | 1999-12-09 | Silicon Image, Inc. | Display module driving system comprising digital to analog converters |
KR100987669B1 (ko) * | 2003-06-24 | 2010-10-13 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동장치 |
TWI261796B (en) * | 2005-05-23 | 2006-09-11 | Sunplus Technology Co Ltd | Control circuit and method for liquid crystal display |
KR100653158B1 (ko) * | 2006-04-25 | 2006-12-04 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
-
2008
- 2008-10-20 KR KR1020080102494A patent/KR100986042B1/ko active IP Right Grant
-
2009
- 2009-09-21 WO PCT/KR2009/005364 patent/WO2010047474A2/ko active Application Filing
- 2009-10-14 TW TW098134828A patent/TW201017636A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011772A2 (ko) * | 2010-07-23 | 2012-01-26 | 주식회사 더즈텍 | 데이터 심볼 락킹 장치 및 방법 |
WO2012011772A3 (ko) * | 2010-07-23 | 2012-05-03 | 주식회사 더즈텍 | 데이터 심볼 락킹 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201017636A (en) | 2010-05-01 |
WO2010047474A2 (ko) | 2010-04-29 |
WO2010047474A3 (ko) | 2010-08-05 |
KR100986042B1 (ko) | 2010-10-07 |
WO2010047474A4 (ko) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100572218B1 (ko) | 평판디스플레이시스템의화상신호인터페이스장치및그방법 | |
US7339502B2 (en) | Method and device for transmitting data over a plurality of transmission lines | |
US8996740B2 (en) | N-phase polarity output pin mode multiplexer | |
US8212759B2 (en) | Control circuit and control method for LCD panel | |
US7598950B2 (en) | Display control device with multipurpose output driver | |
JP2012054924A (ja) | 「lvds」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム | |
CN111063287B (zh) | 显示控制系统 | |
JP2005520458A (ja) | 低い電力を消費するパラレルデータ通信 | |
JP2009065399A (ja) | ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器 | |
US7671631B2 (en) | Low voltage differential signal receiving device | |
US11169952B2 (en) | Data transmission code and interface | |
US7460603B2 (en) | Signal interface | |
KR100986042B1 (ko) | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 | |
US6944691B1 (en) | Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant | |
CN101361111A (zh) | 用于驱动显示设备的方法和装置 | |
JP2004072344A (ja) | 多重化lvdsインタフェースを備えたデータ伝送システム | |
KR101284104B1 (ko) | 다중 인터페이스를 적용한 엘씨디 검사 장치 | |
US20180157609A1 (en) | Controller-phy connection using intra-chip serdes | |
KR102305235B1 (ko) | 다중 인터페이스 구조의 제어 장치 | |
EP2680504B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
CN111063286A (zh) | 显示控制系统和显示单元板 | |
KR20040059234A (ko) | 시리얼 인터페이스 장치 | |
US8866721B2 (en) | Driving apparatus | |
CN117217137A (zh) | 一种基于多通道lvds数据通路预处理的逻辑设计方法 | |
JPH0744473A (ja) | 信号授受回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130927 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150901 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160912 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 8 |