CN101361111A - 用于驱动显示设备的方法和装置 - Google Patents

用于驱动显示设备的方法和装置 Download PDF

Info

Publication number
CN101361111A
CN101361111A CNA2006800513167A CN200680051316A CN101361111A CN 101361111 A CN101361111 A CN 101361111A CN A2006800513167 A CNA2006800513167 A CN A2006800513167A CN 200680051316 A CN200680051316 A CN 200680051316A CN 101361111 A CN101361111 A CN 101361111A
Authority
CN
China
Prior art keywords
control character
character
balance
interface
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800513167A
Other languages
English (en)
Other versions
CN101361111B (zh
Inventor
S·弗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN101361111A publication Critical patent/CN101361111A/zh
Application granted granted Critical
Publication of CN101361111B publication Critical patent/CN101361111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

根据本公开，用于经由接口(118)向显示设备发送控制字符的发送器(110)包括：发送器部分，其被配置为将具有多个比特的控制字符发送到显示设备。该发送器还包括被配置为分析控制字符中的比特的值和并构造对应的再平衡控制字符的逻辑(120)。再平衡控制字符中的多个比特的值被选择为使得控制字符和再平衡控制字符的组合是DC平衡的。如此，发送器以允许DVI和HDMI在AC耦合连接上正常运行的方式实现了对非DC平衡控制字符的DC平衡校正。

Description

用于驱动显示设备的方法和装置
技术领域
本申请涉及用于驱动显示器的方法和装置，特别涉及用于经由AC耦合接口向显示器发送控制字符的方法和装置。
背景技术
在具有位于桥接设备(比如北桥(Northbridge))内的集成图形处理电路的计算机系统中，显示媒介诸如监视器或者显示器，有时是由该桥接设备直接驱动的。对于根据数字视频接口(DVI)标准或者高清晰度多媒体接口(HDMI)设备这样的数字标准工作的特定显示设备而言，存在这样的情况：可能期望使用在北桥上的PCI express槽口或任何其它适当的总线和存储器桥接电路来驱动这样的显示设备。特别是，可能期望使用PCI express接口的物理层(PHY)来直接地驱动HDMI和DVI显示设备，以免于需要专用于DVI或者HDMI显示器的物理层(PHY)，这种专用物理层会增加北桥芯片的面积和最终成本。使用PCI express物理层直接地驱动HDMI和DVI显示设备还可以免于需要编码器芯片中的外部DVI或者HDMI。而且，如果HDMI或者DVI显示设备是使用PCI express物理层驱动的，则存在若干设计考虑，以保证接口是AC耦合的。然而，目前定义的DVI和HDMI规范不建议经由AC耦合接口驱动显示设备，因为将产生抑制性的大DC漂移。这种漂移起因于两个使用传输最小化差分信令(TMDS)的控制字符，所述控制字符是依据DVI和HDMI规范，在水平和垂直消隐区期间发出的，这些控制字符并没有被DC平衡。应注意的是，DC平衡是由控制字符中的比特具有的1比0更多或更少而引起的。不相等数目的1比特和0比特的结果是在不同接口上存在DC不平衡，这可能导致DVI或者HDMI接收器处的误差，而所述接收器通常位于显示设备内。
发明内容
根据本发明的一个方面，用于经由接口向显示设备发送控制字符的发送器包括：
发送器部分，被配置为向显示设备发送至少一个具有多个比特值的控制字符和至少一个再平衡控制字符；以及
被配置为确定所述控制字符中的比特的值，并基于所述控制字符中的比特的值的确定结果，构造至少一个再平衡控制字符的逻辑，该至少一个再平衡控制字符被构造为具有选择的比特值，以使得控制字符和再平衡控制字符的组合是DC平衡的。
根据本发明的另一方面，桥接电路包括：
集成图形电路；以及
接口，被配置为接收具有用于经由所述接口向显示设备发送控制字符的发送器部分的耦合设备，其中，所述发送器部分被配置为向显示设备发送至少一个具有多个比特值的控制字符和至少一个再平衡控制字符；以及
被配置为确定控制字符中的比特的值，并基于控制字符中的比特的值的确定结果，构造至少一个再平衡控制字符的逻辑，该至少一个再平衡控制字符被构造为具有选择的比特值，以使得控制字符和再平衡控制字符的组合是DC平衡的。
根据本发明的另一方面，用于经由接口发送用于驱动显示设备的控制字符的方法包括：
向显示设备发送至少一个控制字符；
确定所述至少一个控制字符中的比特的值；以及
与所述至少一个控制字符一起发送至少一个再平衡控制字符，再平衡控制字符是基于至少一个控制字符中的比特的值的确定结果构造的，以使得至少一个控制字符和至少一个再平衡控制字符的组合具有DC平衡。
附图说明
将参考以下附图，以举例的方式说明本发明：
图1示出计算机系统的示例，该计算机系统包括从桥接设备上的槽口驱动显示设备的发送器；
图2示出由驱动显示设备的发送器发出的数据使能信号；
图3示出根据现有技术的DC不平衡控制字符的示例，该控制字符用于由DVI或者HDMI发送器在如图2所示的数据使能信号的无效时期期间发出的TMDS信号的″0″信道传输；
图4示出根据本公开的DC平衡控制字符的示例，该控制字符包括在图2的数据使能信号的无效时期期间发送的再平衡控制字符；以及
图5示出根据本公开的用于驱动显示设备的方法的示例。
具体实施方式
根据本公开，公开了一种用于经由接口向显示设备发送控制字符的发送器，包括被配置为向显示设备发送具有多个比特值的控制字符的发送器部分。该发送器还包括被配置为确定控制字符中的比特的值，并基于控制字符中的多个比特的值的确定结果，构造相应的多个再平衡控制字符，以选择多个比特值使得控制字符和再平衡控制字符的组合是DC平衡的逻辑。
选择再平衡控制字符的比特序列，以使得该字符被接收器识别为控制字符，而不被映射到接收器控制逻辑中的任一功能，从而有效地使该逻辑忽略该字符。而且，为了恢复串行比特流的DC平衡，对再平衡控制字符进行构造，以使得对于控制字符和再平衡控制字符的集合，″1″比特的总数等于″0″比特的总数。可以将发送器包含到任何适当的设备或者系统中，例如包括膝上型计算机、无线手持设备、服务器或者任何适当的设备中。类似地，有效地忽略再平衡控制字符的相应接收器可以被包括到相同的设备中，或者可以包含于另一外部设备中。
而且，当前公开了一种用于发送用于经由诸如PCI Express接口的接口来驱动显示设备的控制字符的方法。该方法包括向显示设备发送至少一个控制字符。此外，该方法包括确定该至少一个控制字符中的比特的值，然后随同该至少一个控制字符一起发送至少一个再平衡控制字符，该再平衡控制字符是基于该至少一个控制字符中的比特的值的确定结果而构造的，以使得该至少一个控制字符与该至少一个再平衡控制字符的组合具有DC平衡。
所公开的方法和装置可有效地使用PCI Express接口的物理层(PHY)(即，PCI Express PHY)，从存储器桥接电路直接地驱动HDMI或者DVI显示设备，该桥接电路比如是北桥等桥接设备。正如先前所述，使用PCIExpress PHY直接地驱动这些类型的显示设备是合乎需要的，因为可以免除在桥接设备中的用于驱动HDMI或者DVI显示设备的专用PHY、或者另外的外部DVI/HDMI编码器芯片，由此避免了系统的附加空间和成本。而且，在典型的桥接设备比如在北桥中，已经存在PCI Express PHY，通常用于支持外部图形处理单元。
此外，当驱动HDMI或者DVI显示设备的时候，由于多种原因，AC耦合(即模拟)的PCI Express PHY是有益的。首先，使用AC耦合接口简化了PCI Express PHY的模拟设计，其可能需要能耐受一些DVI和HDMI接口的3.3伏特，以便驱动DC耦合的DVI或者HDMI设备。例如，根据规范，HDMI和DVI都具有被拉高到3.3V的接收器端上拉。如果发送器是DC耦合的而不是3.3V耐受的，输出缓冲器的晶体管可能会随时间遭到毁坏。通过使接口是AC耦合的，发送器不会在输出缓冲器处出现DC电平。此外，期望主板可交换地支持图形扩展板(即，外部图形处理单元)和HDMI/DVI连接器附加板，该HDMI/DVI连接器附加板是从PCI Express连接器槽口到HDMI/DVI连接器的直接连接。
现在参看附图，图1示出了计算机系统的示例，该计算机系统包括从桥接设备上的槽口驱动显示设备的发送器。具体来讲，计算机系统100包括经由接口106与桥接设备104耦合的CPU 102，该桥接设备104比如是北桥。CPU 102向桥接设备104内集成的集成图形处理电路108提供图形数据。在桥接电路104内的发送器110用于向显示器112发送数据。发送器110包括发送器部分，该发送器部分包括图形槽口114和与图形槽口114耦合的插入式DVI或者HDMI插头116。然后，显示设备112通过AC耦合的接收器或接口118与插入式DVI插头116耦合，接口118比如是根据PCI Express接口标准工作的接口，或者是用于接收所发送数据的任何其它适合的AC耦合接口。
发送器110还包括逻辑120，比如用于经由包括图形槽口114和插入式DVI插头116的发送器部分来传输控制字符的PCI Express逻辑。逻辑120被具体配置为确定控制字符中的比特的值，该控制字符是根据HDMI或DVI标准，从集成图形处理电路108，通过所述发送器部分经由接口122和插头116，以及经由接口118传输到显示器112的。然后，逻辑120进一步被配置为基于控制字符中的比特的值的确定结果，构造至少一个伪控制字符或者再平衡控制字符。该再平衡控制字符被构造为包含根据HDMI或者DVI标准工作的显示器112不能识别出的信息，并且被构造为包括选择的比特值以保证控制字符和再平衡控制字符的组合是DC平衡的。例如，选择再平衡控制字符，以使得两种字符的1的总数与两种字符的0的总数是相同的，从而保证发送相同数目的1和0，由此实现DC平衡。而且，可以在引起不平衡的字符的适当时间位置附近(该字符之前且相邻，或该字符之后且相邻，或不相邻)，将一个或多个再平衡控制字符插入到流中。
作为经由AC耦合接口118的信号传输的一个例子，图2-4示出了在接口118上传输的各种数据信号，以具体的时间t1(202)和t2(204)作为参考。如图2中所示出的，发送器110发送数据使能信号200。当该数据使能200在有效视频区206或者208期间为高的时候，发送视频数据，比如在图3和4中示为302和402的“0”信道信息(BLU)。在无效/消隐区期间，数据使能200为低，允许发送诸如垂直与水平同步信息的控制字符。
图3示出现有技术，其中“0”信道的TMDS链路在时间t1和t2之间的无效/消隐时期期间发送控制字符304。然而，如之前所解释的，这个控制字符304并不是DC平衡的，导致显示设备112处的接收器误差。
图4示出了根据本公开的信号传输的示例，其中，逻辑120将至少一个再平衡控制字符406与用于将相关的控制数据发送到接收器显示设备112的至少一个控制字符404插入在一起。图4的示例示出多个控制字符，每一个控制字符后面有相应的再平衡控制字符406。对每一个再平衡控制字符进行构造，以使得两个关联的字符(控制字符404和再平衡控制字符406)的1的总数和两个关联的字符的0的总数相同，以达到DC平衡。如上所述，再平衡控制字符是未定义的，其中，再平衡控制字符中的1和0的序列并不是具有意义的序列，并且显示设备112中的接收器忽视该序列。还应注意的是，如果前面的关联控制字符404碰巧是DC平衡的，则再平衡控制字符406可以不包括任何数据(即，没有0和1)。在这种情形下，控制字符404的后面可能立即跟随下一控制字符404。如将进一步说明的，替代的实施例可以以不同的方式组织控制字符和再平衡控制字符，只要在时间t1(202)和t2(204)之间传输的信号是DC平衡的。例如，再平衡控制字符406可以在它的关联的控制字符404之前。此外，还可以在多个控制字符404之后或之前设置单个再平衡控制字符406，使得关联的多个控制字符404的组合实现DC平衡。作为进一步的示例，可以在每一个关联的再平衡控制字符406之前或之后发送所有的控制字符404。其它实施方式和顺序也是可行的。
图5示出根据本公开的示例性的方法。如图所示，流程图500起始于方框502，并继续到方框504，在该处，由发送器110经由AC耦合接口118将至少一个控制字符比如控制字符404发送到显示设备112。然后，该流程继续到方框506，在该处，由PCI Express逻辑120确定控制字符中的比特的值。然后，该流程继续到方框508，在该处，PCI express逻辑120传输至少一个再平衡控制字符，比如再平衡控制字符406，已经基于至少一个控制字符中的比特的值的确定结果对再平衡控制字符进行了构造，以使得控制字符和再平衡控制字符的组合具有DC平衡。然后，由显示器112通过接口118接收该传输。然后，该流程继续到方框510，在该处，在数据使能信号变为高以到达有效视频区之前，该过程结束。应注意的是，图5中的过程500可在无效/消隐区期间重复多次，取决于在无效/消隐区期间传输多少控制字符和再平衡控制字符；或者是，在每一个无效/消隐区时期内仅仅传输一个控制字符和一个再平衡控制字符的情况中，图5中的过程500可在每一个无效/消隐区时期内进行一次。
然而，应注意的是，当前公开的装置和方法可以在分立的图形处理电路中使用，或者在任何其它电路、芯片或设备、或具有用于将监视器耦合到图形处理器或者其它适当的电路或者芯片的设备中使用。除了之前的优点，发送器以允许DVI和HDMI在AC耦合连接上正常工作的方式，对非DC平衡控制字符进行DC平衡校正。
已经在上文对示例进行了详细说明，其目的是仅仅为了举例说明和描述而不是作为限制。因此设想的是，本申请涵盖属于上文和所附权利要求中公开的基本原理的精神和范围的任何额外的修改方案、变型、或等效物。

Claims (20)

1.一种用于经由接口向显示设备发送控制字符的发送器，包括：
被配置为向所述显示设备发送至少一个具有多个比特值的控制字符和至少一个再平衡控制字符的发送器部分；以及
被配置为确定所述控制字符中的比特的值，并基于对所述控制字符中的比特的值的确定结果，构造所述至少一个再平衡控制字符的逻辑，所述至少一个再平衡控制字符被构造为具有选择的比特值，以使得所述控制字符和所述再平衡控制字符的组合是DC平衡的。
2.如权利要求1所述的发送器，其中，所述接口是AC耦合接口。
3.如权利要求1所述的发送器，其中，所述接口是根据PCI Express标准工作的接口。
4.如前述权利要求中的任一权利要求所述的发送器，其中，所述逻辑被进一步配置为选择再平衡控制字符的比特，以使得在所述控制字符和所述再平衡控制字符的集合中零值比特的总数和一值比特的总数是相等的，以实现所述接口上的DC平衡。
5.如前述权利要求中的任一权利要求所述的发送器，其中，所述至少一个控制字符是垂直与水平同步信息的至少一部分，并且所述至少一个再平衡控制字符是在有效显示数据未被发送到所述显示设备的时间间隔期间发送的。
6.如前述权利要求中的任一权利要求所述的发送器，其中，所述发送器被配置为至少包括被配置用于与PCI Express耦合器进行耦合的耦合设备中的所述发送器部分。
7.如前述权利要求中的任一权利要求所述的发送器，其中，所述发送器发送多个控制字符和与所述多个控制字符相关联的一个再平衡控制字符。
8.如前述权利要求中的任一权利要求所述的发送器，其中，所述再平衡控制字符在控制字符之前或之后。
9.桥接电路，包括：
集成图形电路；以及
接口，被配置为对具有经由所述接口向显示设备发送控制字符的发送器部分的耦合设备进行接收，其中所述发送器部分被配置为向所述显示设备发送至少一个具有多个比特值的控制字符和至少一个再平衡控制字符；以及
被配置为确定所述控制字符中的比特的值，并且基于对所述控制字符中的比特的值的确定结果，来构造所述至少一个再平衡控制字符的逻辑，所述至少一个再平衡控制字符被构造为具有选择的比特值，以使得所述控制字符和所述再平衡控制字符的组合是DC平衡的。
10.如权利要求9所述的桥接电路，其中，所述接口是AC耦合接口。
11.如权利要求9所述的桥接电路，其中，所述接口是根据PCI Express标准工作的接口。
12.如权利要求9-11中的任一权利要求所述的桥接电路，其中，所述逻辑被配置为选择再平衡控制字符的比特，以使得在所述控制字符和所述再平衡控制字符的集合中零值比特的总数和一值比特的总数是相等的，从而实现所述接口上的DC平衡。
13.如权利要求9-12中的任一权利要求所述的桥接电路，其中，所述至少一个控制字符是垂直与水平同步信息的至少一部分，并且所述至少一个再平衡控制字符是在有效显示数据未被发送到所述显示设备的时间间隔期间发送的。
14.如权利要求9-13中的任一权利要求所述的桥接电路，其中，所述桥接电路是北桥，以及其中，所述接口包括PCI Express耦合器，所述耦合设备被配置为至少包括在被配置用于与所述PCI Express耦合器相耦合的耦合设备中的发送器部分。
15.一种用于经由接口发送用于驱动显示设备的控制字符的方法，包括：
向所述显示设备发送至少一个控制字符；
确定所述至少一个控制字符中的比特的值；以及
与所述至少一个控制字符一起发送至少一个再平衡控制字符，所述再平衡控制字符是基于对所述至少一个控制字符中的比特的值的确定结果构造的，以使得所述至少一个控制字符和所述至少一个再平衡控制字符的组合具有DC平衡。
16.如权利要求15所述的方法，其中，所述接口是AC耦合接口。
17.如权利要求15所述的方法，其中，所述接口是根据PCI Express标准工作的接口。
18.如权利要求15-17中的任一权利要求所述的方法，其中，所述逻辑被进一步配置为选择再平衡控制字符的比特，以使得在所述控制字符和所述再平衡控制字符的集合中零值比特的总数和一值比特的总数是相等的，以实现所述接口上的DC平衡。
19.如权利要求15-18中的任一权利要求所述的方法，其中，所述至少一个控制字符是垂直与水平同步信息的至少一部分，并且所述至少一个再平衡控制字符是在有效显示数据未被发送到所述显示设备的时间间隔期间发送的。
20.如权利要求15-19中的任一权利要求所述的方法，其中，所述发送器被配置为至少包括在被配置用于与PCI Express耦合器进行耦合的耦合设备中的所述发送器部分。
CN2006800513167A 2005-11-17 2006-11-16 用于驱动显示设备的方法和装置 Active CN101361111B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/164,308 2005-11-17
US11/164,308 US7768507B2 (en) 2005-11-17 2005-11-17 Methods and apparatus for driving a display device
PCT/IB2006/003317 WO2007057774A2 (en) 2005-11-17 2006-11-16 Methods and apparatus for driving a display device

Publications (2)

Publication Number Publication Date
CN101361111A true CN101361111A (zh) 2009-02-04
CN101361111B CN101361111B (zh) 2011-09-21

Family

ID=38040283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800513167A Active CN101361111B (zh) 2005-11-17 2006-11-16 用于驱动显示设备的方法和装置

Country Status (4)

Country Link
US (1) US7768507B2 (zh)
EP (1) EP1955316B1 (zh)
CN (1) CN101361111B (zh)
WO (1) WO2007057774A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323238B1 (ja) * 2012-05-18 2013-10-23 株式会社東芝 信号送信装置及び信号送信方法
US9830871B2 (en) 2014-01-03 2017-11-28 Nvidia Corporation DC balancing techniques for a variable refresh rate display
US9711099B2 (en) * 2014-02-26 2017-07-18 Nvidia Corporation Techniques for avoiding and remedying DC bias buildup on a flat panel variable refresh rate display
US9384703B2 (en) * 2014-02-26 2016-07-05 Nvidia Corporation Techniques for avoiding and remedying DC bias buildup on a flat panel variable refresh rate display
US9940898B2 (en) 2016-02-25 2018-04-10 Nvidia Corporation Variable refresh rate video capture and playback

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144304A (en) 1989-07-17 1992-09-01 Digital Equipment Corporation Data and forward error control coding techniques for digital signals
US5625644A (en) * 1991-12-20 1997-04-29 Myers; David J. DC balanced 4B/8B binary block code for digital data communications
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
SE517770C2 (sv) 1997-01-17 2002-07-16 Ericsson Telefon Ab L M Seriell-parallellomvandlare
US5952932A (en) * 1997-12-08 1999-09-14 Interlego Ag Communication between master unit and slave unit with efficient protocol
US6870930B1 (en) * 1999-05-28 2005-03-22 Silicon Image, Inc. Methods and systems for TMDS encryption
US6903780B2 (en) * 2001-06-08 2005-06-07 Texas Instruments Incorporated Method of expanding high-speed serial video data providing compatibility with a class of DVI receivers
US6912008B2 (en) * 2001-06-08 2005-06-28 Texas Instruments Incorporated Method of adding data to a data communication link while retaining backward compatibility
KR100408416B1 (ko) 2001-09-06 2003-12-06 삼성전자주식회사 디지털 비디오 신호 전송 시스템 및 전송방법
US7558326B1 (en) * 2001-09-12 2009-07-07 Silicon Image, Inc. Method and apparatus for sending auxiliary data on a TMDS-like link
US7257163B2 (en) 2001-09-12 2007-08-14 Silicon Image, Inc. Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US6891543B2 (en) * 2002-05-08 2005-05-10 Intel Corporation Method and system for optimally sharing memory between a host processor and graphics processor
WO2004001981A1 (en) * 2002-06-25 2003-12-31 Lockheed Martin Corporation System and method for forward error correction
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7203853B2 (en) * 2002-11-22 2007-04-10 Intel Corporation Apparatus and method for low latency power management on a serial data link
US20040221315A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Video interface arranged to provide pixel data independent of a link character clock
US7187307B1 (en) * 2003-06-12 2007-03-06 Silicon Image, Inc. Method and system for encapsulation of multiple levels of communication protocol functionality within line codes
US7265759B2 (en) * 2004-04-09 2007-09-04 Nvidia Corporation Field changeable rendering system for a computing device
US7152136B1 (en) * 2004-08-03 2006-12-19 Altera Corporation Implementation of PCI express
US7132823B2 (en) * 2005-01-21 2006-11-07 Microsoft Corporation Design for test for a high speed serial interface
US7627044B2 (en) * 2005-10-31 2009-12-01 Silicon Image, Inc. Clock-edge modulated serial link with DC-balance control
US7750912B2 (en) * 2005-11-23 2010-07-06 Advanced Micro Devices, Inc. Integrating display controller into low power processor

Also Published As

Publication number Publication date
WO2007057774A2 (en) 2007-05-24
CN101361111B (zh) 2011-09-21
US20070109256A1 (en) 2007-05-17
WO2007057774A3 (en) 2007-12-21
EP1955316B1 (en) 2016-05-25
US7768507B2 (en) 2010-08-03
EP1955316A2 (en) 2008-08-13
WO2007057774A8 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
US8380912B2 (en) Transparent repeater device for handling displayport configuration data (DPCD)
EP2917843B1 (en) Flexible implementation of serial bus support over display interface
US7266629B2 (en) Data transfer control device and electronic instrument generating interface signal of signal type according to interface information set in internal register
JP3786120B2 (ja) データ転送制御装置及び電子機器
US10269325B2 (en) Display system for an array of video displays
US7617347B2 (en) Data transfer control device and electronic instrument
CN101361111B (zh) 用于驱动显示设备的方法和装置
CN110088827B (zh) 图像显示设备、图像显示设备的连接方法以及多显示系统
US7630375B2 (en) Data transfer control device and electronic instrument having reduced power consumption
US7908419B2 (en) Data transfer control device and electronic instrument
US20160247473A1 (en) Transmission device, reception device, transmission/reception system, and image display system
CN105741820B (zh) 将压缩流分离成多个流
TW201729070A (zh) 用於視訊顯示器陣列的顯示系統
CN111656780A (zh) 半导体装置、显示装置、图形处理器、电子设备、图像处理方法
KR102384298B1 (ko) 이미지 데이터를 출력할 수 있는 마더보드 및 운영 시스템
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
US20230171374A1 (en) Screen control system
CN105100670B (zh) 实施移动高清传输技术的方法及其电子装置
CN101356761B (zh) 移动显示接口
KR20020082920A (ko) 표시 소자의 제어 데이터 전송 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: Frey Jennifer

False: Frye Stefan

Number: 05

Page: 1028

Volume: 25

CI02 Correction of invention patent application

Correction item: Inventor

Correct: Frey Jennifer

False: Frye Stefan

Number: 05

Page: The title page

Volume: 25

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: S FURIE TO: J FURIE

C14 Grant of patent or utility model
GR01 Patent grant