KR20100043245A - 부착방법 및 이 방법을 사용하여 제조된 디바이스 - Google Patents

부착방법 및 이 방법을 사용하여 제조된 디바이스 Download PDF

Info

Publication number
KR20100043245A
KR20100043245A KR1020107003563A KR20107003563A KR20100043245A KR 20100043245 A KR20100043245 A KR 20100043245A KR 1020107003563 A KR1020107003563 A KR 1020107003563A KR 20107003563 A KR20107003563 A KR 20107003563A KR 20100043245 A KR20100043245 A KR 20100043245A
Authority
KR
South Korea
Prior art keywords
capped
substrate
nanomaterial
die
particles
Prior art date
Application number
KR1020107003563A
Other languages
English (en)
Inventor
모니르 보우그다
니틴 데자이
안나 리프튼
오스카 카셀레브
티. 마아치 마이클
바와 싱
Original Assignee
프라이즈 메탈스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40260093&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20100043245(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 프라이즈 메탈스, 인코포레이티드 filed Critical 프라이즈 메탈스, 인코포레이티드
Publication of KR20100043245A publication Critical patent/KR20100043245A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B22F1/102—Metallic powder coated with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83931—Reshaping by chemical means, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material

Abstract

부착방법 및 이러한 방법을 사용하여 제조한 디바이스를 개시한다. 소정의 실시예에 있어서, 상기 방법은 기판 상에 캐핑된 나노재료를 배치하는 공정, 상기 배치된 캐핑된 나노재료 상에 다이를 배치하는 공정, 상기 배치된 캐핑된 나노재료 및 상기 배치된 다이를 건조하는 공정, 및 상기 건조 배치된 다이 및 상기 건조 캐핑된 나노재료를 300℃ 이하의 온도에서 소결하여 기판에 다이를 부착하는 공정을 포함한다. 상기 방법을 사용하여 제조된 디바이스도 개시한다.

Description

부착방법 및 이 방법을 사용하여 제조된 디바이스{METHODS FOR ATTACHMENT AND DEVICES PRODUCED USING THE METHODS}
여기서 공개된 소정의 실시형태는 통상적으로 기판에 전자 부품을 부착하는 방법에 관한 것이다. 더욱 구체적으로, 소정의 실시예는 300℃ 이하의 온도를 사용하여 다이를 부착하는 방법 및 이러한 방법을 사용하여 제조된 디바이스에 관한 것이다.
기판에 다이를 부착함에 있어서, 다이와 기판 사이에는 조인트 또는 전기 접속이 사용된다. 조인트 제조에 있어서, 300℃를 초과하는 고온이 사용될 수 있다. 이러한 고온은 민감한 다이를 손상시켜 열화된 성능 또는 제한된 수명의 디바이스가 되게 할 수 있다.
이하에 기재된 소정의 특징, 양상 및 실시예는 200℃ 이상의 온도에서 기능 및/또는 작동할 수 있는 조인트에 관한 것이다. 통상적으로 주석 합금인 종래의 땜납은 주석이 용융점이 낮은 금속이기 때문에 이 온도에서 빠르게 열화될 수 있다. 여기서 기재된 조인트의 실시형태는 900℃에서 용융되는 은을 함유함으로써 이러한 고온에서 작동될 수 있다. 일부 양상에 있어서, 300℃ 미만의 온도에서 소정량의 캐핑제와 함께 은 나노분말을 소결하는 공정이 조인트를 제공하는데 사용되어도 좋다. 이하에 더욱 설명하는 바와 같이, 상기 선택량의 캐핑제는 고밀도 은 조인트를 제공하여 가압 소결시에 실리콘 다이가 균열되는 것을 방지할 수 있다.
제 1 양상에 있어서, 전자 부품을 기판에 부착하는 방법이 공개된다. 소정의 실시예에 있어서, 상기 방법은 기판 상에 캐핑된 나노재료를 배치하는 공정, 상기 배치된 캐핑된 나노재료 상에 전자 부품을 배치하는 공정, 상기 배치된 캐핑된 나노재료 및 상기 배치된 전자 부품을 건조하는 공정, 및 상기 건조 배치된 전자 부품 및 상기 건조 배치된 캐핑된 나노재료를 300℃ 이하의 온도에서 소결하여 상기 기판에 상기 전자 부품을 부착하는 공정을 포함한다. 일부 실시예에 있어서, 상기 전자 부품은 다이이어도 좋다.
소정의 실시형태에 있어서, 상기 캐핑된 나노재료는 캐핑제로 캐핑된 은입자를 포함해도 좋고, 여기서 캐핑제는 상기 캐핑된 은입자 중량에 대하여 약 0.2중량%~약 15중량%이고, 특히 약 1.5~2.5중량%로 존재한다. 일부 실시형태에 있어서, 상기 방법은 기판 상에 상기 캐핑된 은입자의 배치 전에 용매에 상기 캐핑된 은입자를 분산시키는 공정을 더 포함해도 좋다. 다른 실시형태에 있어서, 상기 방법은 소결 공정시 상기 캐핑된 은입자로부터 상기 캐핑제를 제거하는 공정을 더 포함해도 좋다. 일부 실시예에 있어서, 상기 캐핑된 나노재료는 캐핑된 금속 입자를 포함해도 좋고, 여기서 상기 캐핑된 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철 및 그들의 합금으로 이루어진 군에서 선택된다. 소정의 실시예에 있어서, 건조 및 소결 공정은 모두 300℃ 이하에서 행해진다. 일부 실시형태에 있어서, 상기 소결 공정은 질소 분위기 하에서 행해져도 좋다. 소정의 실시예에 있어서, 상기 질소 분위기는 대기압과 실질적으로 동일한 압력을 제공한다. 다른 실시예에 있어서, 상기 압력은, 예컨대 약 0.2~20MPa 또는 약 5MPa의 대기압 이상이어도 좋다. 다른 실시예에 있어서, 상기 건조 공정은 대기압보다 낮은 압력에서 행해져도 좋다.
다른 양상에 있어서, 기판, 상기 기판 상에 배치된 전자 부품, 및 상기 전자 부품과 기판 사이의 전기적 조인트를 포함하는 디바이스로서, 상기 전기적 조인트는 300℃ 이하의 온도에서 소결된 나노재료를 포함하여 상기 기판과 전자 부품 사이에서 전기 접속을 제공하는 디바이스가 제공된다.
소정의 실시형태에 있어서, 상기 기판은 인쇄 회로판이어도 좋고, 상기 나노재료는 캐핑된 은입자를 포함한다. 일부 실시형태에 있어서, 상기 조인트의 형성 전에 상기 캐핑된 은입자는 상기 캐핑된 은입자의 중량에 대하여 약 1중량%~약 15중량%의 캐핑제를 포함한다. 다른 실시예에 있어서, 상기 나노재료는 금속 입자를 포함해도 좋고, 여기서 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철 및 그들의 합금으로 이루어진 군에서 선택된다. 일부 실시예에 있어서, 전기적 조인트는 다이와 기판 사이에서 실질적으로 균일한 두께를 가져도 좋다. 소정의 실시예에 있어서, 상기 전기적 조인트는 보이드가 실질적으로 없다.
또 다른 양상에 있어서, 전기적 조인트 제조용 키트로서, 나노재료의 중량에 대하여 약 1중량%~약 15중량%의 캐핑제를 함유하는 캐핑된 금속 입자를 포함하는 나노재료, 및 기판과 상기 기판 상에 배치된 전자 부품 사이에 전기적 조인트를 제공하기 위한 상기 나노재료의 사용 인스트럭션(instructions)을 포함하는 키트가 공개되었다.
소정의 실시형태에 있어서, 상기 키트는 나노재료와 함께 사용되는 전자 부품, 예컨대 다이를 더 포함해도 좋다. 다른 실시형태에 있어서, 상기 키트는 상기 다이 및 상기 나노재료와 함께 사용하기 위한 기판을 더 포함해도 좋다. 일부 실시형태에 있어서, 상기 기판은 인쇄 회로판이어도 좋다.
다른 양상에 있어서, 전자 부품과 기판의 전기 접속을 가능하게 하는 방법으로서, 300℃ 이하의 온도에서 나노재료를 소결한 후 전자 부품과 기판 사이의 전기적 조인트를 제공하는데 유효한 나노재료를 제공하는 것을 포함하는 방법이다. 소정의 실시예에 있어서, 상기 전자 부품은 다이이어도 좋다.
소정의 실시형태에 있어서, 나노재료는 대기압 미만의 압력에서 소결한 후 전자 부품과 기판 사이에서 전기적 조인트를 제공하는데 유효할 수 있다. 일부 실시형태에 있어서, 나노재료는 캐핑된 은입자의 중량에 대하여 약 1중량%~약 15중량%의 캐핑제를 갖는 캐핑된 은입자를 포함한다. 일부 실시예에 있어서, 나노재료는 금속 입자를 포함해도 좋고, 여기서 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철, 및 그들의 합금으로 이루어진 군에서 선택된다. 다른 실시예에 있어서, 금속 입자는 티올 및 아민으로 이루어진 군에서 선택된 캐핑제로 캐핑되어도 좋다.
또 다른 양상, 실시형태, 실시예 및 특징은 이하에 더 자세히 기재된다.
소정의 실례가 되는 실시형태, 특징 및 양상은 수반되는 도를 참조하여 이하에 더 자세히 기재된다.
도 1A-1D는 소정의 실시예에 의한 전자 부품과 기판 사이에 전기적 조인트를 제조하는 방법의 개략도이다.
도 2A-2E는 소정의 실시예에 의한 전자 부품과 기판 사이에 전기적 조인트를 제조하는 다른 방법의 개략도이다.
도 3은 소정의 실시예에 의한 동 히트 싱크에 부착된 X선 다이이다.
도 4는 소정의 실시예에 따른 나노은 조인트의 단면을 보여주는 SEM 화상이다.
상기 도면에서 기타 요소의 치수에 대하여 상기 도면에서 소정 요소의 치수는 이하에 기재된 기술을 더욱 이해시키기 위해서 의도적으로 변형하고, 확대하거나 축소했다. 예컨대, 조인트의 두께, 전자 부품의 치수 및/또는 기판의 치수는 사용자에게 더욱 쉽게 설명하기 위해서 서로에 대한 비율을 의도적으로 나타내었다. 도면에 나타낸 요소의 치수 및 두께의 예는 이하에 더 자세히 기재된다.
여기서 기재된 소정의 실시형태는 전자 부품, 예컨대 한정되지 않지만 다이를 선택된 기판(또는 그들의 부분), 예컨대 한정되지 않지만 프리프레그, 인쇄 회로판, 또는 전자 디바이스의 제조에 일반적으로 사용되는 다른 기판에 부착시키는데 사용되는 재료 및 디바이스에 관한 것이다.
일반적인 다이 부착 공정에 있어서, 실리콘 다이는 보호를 위해 인캡슐화되거나 밀봉되기 전에 기판에 부착되어 전기 접속된다. 상기 디바이스의 열화를 막기 위한 부착 온도는 통상적으로 300℃ 이하이다. 최근 전자 패키지에 널리 사용되는 부착 재료는 땜납 합금 및 폴리머-매트릭스 조성물의 두가지 형태가 있다. 두 재료 모두는 상대적으로 낮은 열 및 도전성이지만 낮은 처리 온도를 갖는다. 이러한 재료에 부착되는 다이는 125℃ 이하의 작동 온도에 신뢰할 수 있게 제공된다. 고온 작동 온도를 위해서, 다이는 보통 고온 땜납(즉, AuSn) 또는 은-유리 함유 복합재를 사용하여 부착한다. 이들 재료는 디바이스에서 높은 기계적 스트레스를 발생시키는 고온 처리 온도가 필요하고, 또한 상기 재료는 비교적 낮은 열 및 도전성을 갖는다.
은은 높은 도전성 및 열전도성을 가져서 전력 반도체 패키징을 위한 땜납 합금 및 복합재 재료를 대체할 수 있는 유용한 다이 부착 재료이다. 땜납의 작동 온도가 그 용융점에 한정되지 않지만, 소결된 은 조인트는 소결 온도 이상에서 사용될 수 있어 고성능 디바이스가 고온에서 작동할 수 있게 한다. 미크론 사이즈 및 나노 사이즈 은분말 모두는 다이 부착용 인쇄가능한 페이스트를 형성하는데 사용된다. 상기 은 페이스트로 어셈블리된 디바이스는 전력 전자 용도에 고 신뢰성이 증명되었다. 통상의 부착 공정은 Ag 페이스트 스텐실 인쇄후 ~300℃의 온도 및 약 30-40MPa의 압력에서의 소결로 이루어진다. 이러한 저온에서 은 분말의 소결을 확복하고, 또한 상기 기판에 대한 Ag 상호 접속의 우수한 결합을 제공하기 위해서는 가압이 필요하다. 이러한 고압의 적용은 부착 공정을 복잡하게 하고, 또한 상기 실리콘 디바이스를 열화시킬 수 있다.
여기서 기재된 소정의 특징, 양상 및 실시예는 나노은 페이스트와 같은 특별히 배합된 나노재료를 사용하고, 300℃ 이하의 온도 및/또는 0 또는 대기압 미만의 압력에서 전자 부품, 예컨대 실리콘 다이를 기판에 부착시키는 부착 공정에 관한 것이다. 이들 재료는 이하 소정 경우에서 "나노재료"라고도 한다. 나노재료의 예로는 2006년 8월 3일에 출원된 미국 특허출원 11/462,089호에 공개되었고, 상기 발명 전체는 여기서 모든 목적을 위해 참조에 의해 인용된다. 여기서 기재되는 디바이스 및 방법에 사용하기에 적합한 나노재료는 선택된 양의 캐핑제로 캐핑된 1종 이상의 금속 입자를 포함해도 좋다.
소정의 실시예에 있어서, 부착 공정에 사용되는 입자 제조에 단상 용액의 사용은 폴리올 공정에서 입자를 제조하는데 일반적으로 사용되는 상간이동 시료를 생략할 수 있다(소정의 실시형태에서는 상간이동 시료가 사용되어도 좋음). 단상에서 반응을 행함으로써 상기 입자의 제조가 용이해지고, 상기 입자의 제조 비용이 감소한다. 또한, 단상 반응을 사용하여 입자의 대규모, 공업적 합성이 행해져도 좋다. 상기 입자의 또 다른 이점, 및 그 제조방법은 본 발명의 이익을 고려하여 당업자에 의해 쉽게 선택될 것이다.
소정의 실시예에 따라서, 부착 공정에 사용되는 입자를 제공하는데 사용되는 금속은 비착화되었거나 하나 이상의 리간드로 착화되어도 좋다. 예컨대, 상기 금속은 EDTA, 에틸렌디아민, 옥살레이트, 2,2'-비피리딘, 시클로펜타디엔, 디에틸렌트리아민, 2,4,6-트리메틸페닐, 1,10-페난트롤린, 트리에틸렌테트라아민 또는 기타 리간드로 착화되어도 좋다. 소정의 실시예에 있어서, 상기 금속 또는 금속염은 용매 또는 용매계에 용해되어 무색일 필요는 없지만 투명한 용액으로 제공할 수 있다. 예컨대, 금속 또는 금속염을 용액에 넣었을때 용액 전체가 투명하도록 금속 또는 금속염의 적합한 양을 용매에 가할 수 있다. 상기 용액 전체는 유색이거나 또는 무색이어도 좋다. 적합한 용매로는 이들에 한정되지 않지만 에틸렌글리콜, 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 이소부틸알콜, 펜탄올, 이소펜탄올, 헥산올 및 탄소원자수 약 1~약 10개의 지방족 알콜을 들 수 있다. 또 다른 적합한 용매는 이들에 한정되지 않지만 벤젠, 톨루엔, 부틸렌, 폴리이소부틸렌, Exxon 제품의 시판 Isopar® 용매 및 탄소원자수 2-6개를 포함하는 지방족 측쇄를 갖는 방향족 화합물을 들 수 있다. 적합한 용매계는 여기서 설명한 용매의 예와 이러한 용매의 예에 용해가능하거나, 혼화가능하거나 또는 부분적으로 혼화가능한 기타 유체의 혼합물을 들 수 있다. 소정의 실시예에 있어서, 용매의 조합을 단상을 제공한다. 단상을 얻기 위해서는, 용매의 혼합물을 사용할 때 각 용매의 양을 조정하여 상기 용매 혼합시에 단상을 얻을 수 있다. 하나를 초과하는 상이 혼합시 존재하면, 하나 이상의 용매의 상대량을 단상이 관찰될 때까지, 예컨대 증가되거나 감소시켜 변화시킬 수 있다.
상기 실시예에 의하면, 상기 금속 입자는 캐핑제와 혼합되어도 좋다. 캐핑제는 입자를 단리시키고 그 성장 사이즈를 제한하는데 효과적일 수 있다. 소정의 실시예에 있어서, 상기 캐핑제는, 예컨대 약 100g/몰 이상의 분자량을 갖는 고분자량 캐핑제이어도 좋다. 캐핑제의 예로는 이들에 한정되지 않지만 탄소원자수 12개 이상을 갖는 유기 아민을 들 수 있다. 소정의 실시예에 있어서, 상기 유기 아민은 탄소원자수 16개 이상을 갖는, 예컨대 헥사데실아민이다. 상기 아민의 유기부는 포화 또는 불포화되어도 좋고, 또한 필요에 따라 예컨대 티올, 카르복실산, 폴리머, 및 아미드와 같은 기타 관능기를 포함해도 좋다. 여기서 공개된 재료 중 상기 금속과 함께 사용되는데 적합한 캐핑제의 예의 다른 군은 탄소원자수 12개 이상을 갖는 티올이다. 소정의 실시예에 있어서, 상기 티올은 탄소원자수 6개 이상이다. 상기 티올의 유기부는 포화 또는 불포화되어도 좋고, 예컨대 피롤과 같은 기타 관능기를 필요에 따라 포함해도 좋다. 사용에 적합한 캐핑제의 다른 군은, 예컨대 트리아졸피리딘, 터피리딘 등과 같은 피리딘계 캐핑제이다. 또 다른 적합한 캐핑제는 본 발명의 이익을 고려하여 당업자에 의해 쉽게 선택될 것이다.
캐핑제를 금속 입자와 함께 사용하여 부착 공정에서 사용되는 재료를 제공하는 소정의 실시예에 있어서, 상기 캐핑제는 금속 용액에 첨가하기 전에 적합한 용매에 용해되어도 좋다. 예컨대, 상기 캐핑제는 용매에 용해되어도 좋고, 그 용액은 금속 용액과 혼합될 수 있다. 다른 실시예에 있어서, 상기 캐핑제는 사전에 용매에 용해하지 않고 금속 용액에 직접 고체 또는 액체로서 첨가되어도 좋다. 상기 켑핑제는, 예컨대 증분 단계로 가해져도 좋고, 단일 단계로 가해져도 좋다. 소정의 실시예에 있어서, 상기 금속 용액에 가해지는 캐핑제의 구체적 양은 얻어진 캐핑 입자의 바람직한 비율에 따라 달라도 좋다. 일부 실시예에 있어서, 캐핑제의 적합한 양이 첨가되어 캐핑 입자 중에 캐핑제가 바람직한 중량으로 제공된다. 부착 공정에 유용한 재료에 대한 캐핑제의 이러한 바람직한 중량은 이하에 더 자세히 설명된다. 얻어진 재료의 바람직한 특성에 따라 캐핑제를 더 또는 덜 사용하는 것이 바람직할 수 있다는 것은 본 발명의 이익을 고려하여 당업자에 의해 인정될 것이다. 예컨대, 기판, 예컨대 인쇄 회로판 상에 배치된 입자의 전도율을 증가시키기 위해서, 전도율(또는 다른 물리적 특성)이 최적화되거나 범위내에 들 때까지 캐핑제의 양을 조정하는 것이 바람직할 수 있다. 캐핑제의 적정량을 선택하는 것은 본 발명의 이익을 고려하여 당업자의 능력내일 것이다.
소정의 실시예에 있어서, 캐핑제(또는 캐핑제 용액) 및 금속염 용액이 혼합되면 단상이 얻어지거나 유지된다. 또 다른 실시형태에 있어서, 금속염 용액은 캐핑제 또는 캐핑제 용액의 첨가 전에 단상일 수 있고, 캐핑제 또는 캐핑제 용액의 첨가시에 단상을 유지한다. 금속 용액 및 캐핑제가 혼합되어 단상을 제공하는 또 다른 실시형태는 본 발명의 이익을 고려하여 당업자에 의해 쉽게 선택될 것이다. 소정의 실시예에 있어서, 캐핑제 및 금속 용액은 교반, 초음파 처리, 애지테이션(agitation), 진동, 쉐이킹 등과 같은 종래 기술을 사용하여 혼합해도 좋다. 일부 실시예에 있어서, 캐핑제는 금속 용액을 교반하면서 금속 용액에 가해져도 좋다. 소정의 실시예에 있어서, 캐핑제와 용액의 혼합물은 투명하고 및/또는 무색의 단상 용액이 얻어질 때까지 교반되어도 좋다.
소정의 실시예에 의하면, 환원제가 기판 상에 증착하기 전후에 금속 캐핑제에 가해져도 좋다. 적합한 환원제로는 선택된 조건하에서 용액내에 용해된 금속 이온을 용액 중으로 침전될 수 있는 금속 입자로 전환할 수 있는 환원제를 들 수 있다. 환원제의 예로는 이들에 한정되지 않지만 나트륨 보로히드라이드, 리튬 알루미늄 히드라이드, 나트륨 시아노보로히드라이드, 칼륨 보로히드라이드, 나트륨 트리아세톡시보로히드라이드, 나트륨 디에틸디히드라이도알루미네이트, 나트륨 트리- 또는 tert-부톡소히드라이도알루미네이트, 나트륨 비스(2-메톡시에톡소)디히드라이도알루미네이트, 리튬 히드라이드, 칼슘 히드라이드, 티타늄 히드라이드, 지르코늄 히드라이드, 디이소부틸암모늄 디히드라이드(DIBAL-H), 디메틸술파이드 보란, 철이온, 포름알데히드, 포름산, 히드라진, 수소 가스, 이소프로판올, 페닐실란, 폴리메틸하이드로실록산, 칼륨 페리시아나이드, 실란, 나트륨 하이드로술파이트, 나트륨 아말감, 나트륨(고체), 칼륨(고체), 나트륨 디티오나이트, 주석 이온, 술파이트 화합물, 주석 히드라이드, 트리페닐포스핀 및 아연-수은 아말감을 들 수 있다. 상기 금속 캐핑제 용액에 첨가되는 환원제의 구체적 양은 변화시켜도 좋지만, 통상적으로 상기 환원제는 상기 용해된 금속의 실질적으로 모두가 하전된 상태에서 하전되지 않은 상태로 전환되도록, 예컨대 Ag+1이 Ag0으로 전환되거나 Cu+2가 Cu0으로 전환되도록 과잉으로 가해진다. 일부 실시예에 있어서, 환원제는 금속 캐핑제 용액에 첨가하기 전에 용매에 용해되어도 좋지만, 다른 실시예에 있어서 환원제는 사전 용해 없이 상기 금속 캐핑제 용액에 가해져도 좋다. 환원제를 용해하는데 용매가 사용되는 경우, 상기 용매는 상기 환원제에 의해 변화 또는 변경되지 않도록 비반응성인 것이 바람직하다. 환원제와 함께 사용되는 용매의 예로는 이것에 한정되지 않지만 테트라하이드로푸란(THF), N,N-디메틸포름아미드(DMF), 에탄올, 톨루엔, 헵탄, 옥탄, 및 탄소원자수 6개 이상의 용매, 예컨대 탄소원자수 6개 이상의 직쇄, 환상 또는 방향족 용매를 들 수 있다. 당업자는 본 발명의 이익을 고려하여 상기 환원제를 용해하는데 적합한 용매를 선택할 수 있다.
소정의 실시예에 따르면, 환원제 및 캐핑제-금속 용액을 충분한 시간 동안 혼합 또는 교반시켜 환원제와 금속을 반응시켜도 좋다. 일부 실시예에 있어서, 상기 교반은 실온에서 행해져도 좋지만, 다른 실시예에 있어서 환원 공정을 가속시키기 위해서 교반 또는 혼합은 상승된 온도, 예컨대 약 30℃~약 70℃에서 행해진다. 상승된 온도를 사용하는 경우, 일부 실시예에 있어서 용매 전체 부피가 감소되는 것이 바람직할 수 있지만, 용매 또는 용매계의 용융점 이하의 온도로 유지하여 용매 증발의 가능성을 줄이는 것이 바람직하다.
소정의 실시예에 의하면, 금속 입자는 기판 상에 배치되기 전에 단상 용액으로부터 단리되어도 좋다. 단리는, 예컨대 디켄팅, 원심분리, 여과, 스크리닝 또는 상기 캐핑된 금속 입자가 불용인 다른 용액의 첨가, 예컨대 추출에 의해 발생될 수 있다. 예컨대, 메탄올, 아세톤, 물 또는 극성 액체와 같은 액체는 금속염, 캐핑제 및 환원제를 유기 용매 또는 유기 용매계로 첨가함으로써 얻어진 유기 용액에 가해도 좋다. 소정의 실시예에 있어서, 상기 추출액의 복수, 분리 첨가물을 상기 용액에 가하여 캐핑된 금속 입자를 제거해도 좋다. 예컨대, 제 1 추출액의 양을 가해 금속 입자의 일부를 제거해도 좋다. 그 다음, 이러한 제 1 추출액의 양을 유기 용액으로부터 제거, 디켄팅 또는 분리하고, 상기 추출액의 추가량을 상기 유기 용액에 가해도 좋다. 상기 금속 입자의 분리에 사용되는 추출액의 구체적 양은 상기 캐핑된 금속 입자를 제조하는데 사용되는 용매의 부피에 따라 변화될 수 있다. 일부 실시예에 있어서, 약 2~4배 이상의 용매가 캐핑된 금속 입자를 추출하는데 사용되고, 예컨대 금속 입자가 용매 약 5ℓ중에서 제조되면 약 20ℓ리터 이상의 추출액이 사용될 수 있다. 본 발명의 이익을 고려하여 당업자의 능력내에서 적합한 용매 및 적합한 용매의 양을 선택할 것이다.
소정의 실시예에 따르면, 상기 캐핑 입자는 디켄팅, 원심분리, 여과 등과 같은 종래의 기술을 이용하여 추출액으로부터 분리될 수 있다. 일부 실시예에 있어서, 추출액을 증발시켜 캐핑 입자를 얻을 수 있다. 캐핑 입자는 추출액으로부터 분리 전후 또는 분리시에 세정, 사이징, 가열 또는 가공되어도 좋다. 소정의 실시형태에 있어서, 추출액을 필요에 따라 하나 이상의 용매와 함께 캐리어 액체로서 사용하여 이하에 더 자세히 기재되는 잉크를 제공할 수 있다. 다른 실시예에 있어서, 캐핑된 금속 입자는 단상 용액에 남아 있어도 좋고, 입자는 실리콘 기판(또는 다른 적합한 기판) 상에, 예컨대 기판 상에 몰드, 형태 또는 패턴으로 배치되어도 좋다. 고온의 소결 공정은 용매의 증발을 일으켜서 금속 입자가 소결되어 금속 결합을 제공하여 기판에 대한 도체의 밀착성을 강화시킬 수 있다.
소정의 실시예에 의하면, 상기 캐핑 입자를 건조하여 임의의 잔액을 제거해도 좋다. 예컨대, 캐핑 입자를 오븐에서 건조해도 좋고, 진공 건조해도 좋고, 또는 동결건조를 행해 임의의 추출액 및/또는 용매의 잔액을 제거해도 좋다. 상기 건조된 캐핑 입자를 필요에 따라 밀봉된 용기내에 실온에서 보관하여 수분 침투를 방지할 수 있다. 또 다른 실시형태에 있어서, 분리된 건조 공정은 생략되어도 좋고, 상기 입자는 소결 공정시 건조되어도 좋다.
소정의 실시예에 따르면, 상기 캐핑 입자는 사용 전에 상기 캐핑제를 제거하는 처리를 해도 좋다. 상기 캐핑제는 통상적으로 반응 후에 상기 입자의 표면 상에 남지만, 캐핑제의 존재는 바람직하지 않다. 예컨대, 가능한 한 유기 오염이 가장 낮은 레벨의 입자를 사용하는 것이 바람직한 경우에는 캐핑 입자로부터 캐핑제를 제거하는 것이 유리하다. 소정의 실시형태에 있어서, 캐핑 입자는 캐핑제의 레벨이 약 2중량% 이하, 보다 특히 약 1중량% 이하로 감소될 때까지, 예컨대 캐핑제가 약 1.5-2.5중량%로 존재할 때까지 가공되어도 좋다. 일부 실시예에 있어서, 캐핑제가 제거되어 기판 상에 배치되어도 좋은 실질적으로 순금속, 예컨대 실질적으로 순은이 제공될 수 있다
소정의 실시형태에 있어서, 나노 잉크를 제공하는데 사용되는 구체적 금속은 다를 수 있고, 예컨대 이들에 한정되지 않지만 금, 은, 동, 니켈, 백금, 팔라듐, 철, 및 그들의 합금의 전이 금속 또는 전이 금속염을 포함하는 도전성 금속 또는 도전성 금속염이 사용될 수 있다. 금속 또는 금속염의 구체적 형태는 선택된 용매계에 따라 변화되어도 좋다. 금속염은 용매를 증발시킬 수 있는 과도한 가열 없이 선택된 용매계에 용해되는 것이 바람직하다. 금속염의 음이온의 예로는 니트레이트, 클로라이드, 브로마이드, 아이오다이드, 티오시아네이트, 클로레이트, 니트라이트, 및 아세테이트를 들 수 있다. 전자 부품을 기판에 부착하는데 적합한 나노잉크를 제조하는데 사용하는 다른 적합한 금속염은 본 발명의 이익을 고려하여 당업자에 의해 쉽게 선택될 것이다.
여기서 사용되는 캐핑 재료의 소정의 실시형태는 바람직한 양의 캐핑제를 포함하는 것을 선택하여 상기 재료의 공정에 의해 전자 부품과 기판 사이의 최종 산물 또는 전기적 조인트가 열화되지 않도록 한다. 예컨대, 상기 캐핑제의 양은 보이드가 적고, 높은 전도율 및 불연속이 실질적으로 없거나 전혀 없는 접속 또는 조인트를 제공하도록 선택될 수 있다. 여기서 공개된 소정의 실시형태는 예컨대 200-300℃의 온도에서의 소결 공정시 선택된 양의 캐핑제를 갖는 캐핑 재료를 고체 표면에 적셔서 부착하는 유리한 특징을 사용한다.
캐핑 재료가 부착 공정에 사용되는 소정의 실시예에 있어서, 상기 재료 중의 캐핑제의 중량%는 캐핑제의 형태 및/또는 소망한 조인트에 따라 변화되어도 좋다. 예컨대, 캐핑제를 실질적으로 갖지 않거나 없는 재료는 실리콘과 같은 기판 재료에 효과적으로 밀착되지 못할 수 있다. 충분한 외부 압력을 가하지 않고 너무 낮은 레벨의 캐핑제를 갖는 캐핑 재료로 형성된 구조체를 소결하는 것은 어려울 수 있다. 너무 많은 캐핑제는 얻어진 조인트에 바람직하지 않은 영향을 준다. 예컨대, 캐핑제의 양이 너무 높으면, 소결시 유기 물질이 급속히 해리되어 소결 구조체가 다공성이 되어 기계적으로 열화될 수 있다. 헥사데실아민(HDA)이 사용되는 실시예에 있어서, 캐핑제의 레벨은 얻어진 재료 중에 약 10-14중량%이어도 좋다. 다른 캐핑제가 사용되면, 상기 캐핑제의 중량%는 변화될 수 있고, 예컨대 피리딘계 캐핑제는 약 1-10중량%, 티올 캐핑제는 약 1-15중량%의 범위내이다.
소정의 실시형태에 있어서, 여기서 기재되는 상기 나노재료는 전자 부품, 예컨대 다이와 기판 사이에 전기적 조인트를 제공하는데 사용될 수 있다. 제 1 예의 방법은 도 1A-1D에 나타낸다. 다른 적합한 전자 부품도 이하에 설명한 바와 같이 사용되어도 좋지만, 단지 예를 들기 위해서 참조는 전자 부품을 다이로서 도면에 나타낸다. 도 1A 및 1B에 대해서, 나노재료(110)를 기판(100) 상에 배치한다. 여기서 사용된 "배치"는 증착, 도포, 브러싱, 페인팅, 인쇄, 스텐실링 또는 재료를 다른 재료나 기판 상에 위치시키는 것을 말한다. 상기 나노재료를 배치하는데 사용되는 구체적 방법은 변화되어도 좋고, 방법의 예로는 이들에 한정되지 않지만 잉크젯 인쇄, 스텐실 인쇄, 도포, 브러싱, 스핀 도포, 기상 증착 등을 들 수 있다. 기판 표면 전체가 나노재료로 도포되어도 좋은 일부 경우에 있어서, 하나 이상의 다이를 바람직한 부위에 위치시켜도 좋고, 잔여 재료를 기판으로부터 제거하거나 에칭하여도 좋다. 다른 실시예에 있어서, 상기 나노재료는 다이가 부착되는 선택된 부위의 부분에만 배치되어도 좋다.
소정의 실시형태에 있어서, 상기 나노재료는 약 10미크론~약 200미크론, 특히 약 25미크론~약 70미크론의 두께로 상기 기판 상에 배치되어도 좋다. 상기 나노재료는 실질적으로 균일한 두께로 배치되어도 좋고, 또는 소정의 부위는 다른 부분에 비해 증가된(또는 감소된) 두께를 가져도 좋다. 예컨대, 기판에 부착되는 전자 부품의 제 1 형태의 제 1 두께 및 기판에 부착되는 전자 부품의 다른 형태의 제 2 두께를 선택하는 것은 바람직할 수 있다.
일부 실시예에 있어서, 다이의 배치 전에 땜납 플럭스 또는 다른 재료를 기판 상에 증착하여 상기 부품의 공정시 기판 표면으로부터 임의의 산화를 제거할 수 있다. 플럭스의 예로는 이들에 한정되지 않지만 "플럭스 포뮬레이션"으로 명명된 PCT 출원 PCT/US2007/81037호에 기재된 것을 포함하고, 본 발명 전체는 여기서 참조로 인용된다. 그러나, 다른 실시예에 있어서, 나노재료 그 자체는 기판의 표면으로부터 산화가 제거되기에 적합한 특성을 가져서(또는 발생되는 산화가 방지됨) 플럭스 또는 다른 재료가 필요하지 않다.
상기 방법에 사용되는데 적합한 기판 및 이하에 공개된 키트의 치수의 예로는 이들에 한정되지 않지만 약 0.1㎝~약 2㎝의 길이, 약 0.1㎝~약 2㎝의 폭, 및 약 0.01㎜~약 0.5㎚의 두께를 갖는 것을 들 수 있다. 상기 공정에 사용되는 다이 및 이하에 공개된 키트는 통상적으로 기판의 선택된 부위에 위치되어도 좋은 반도체 재료(또는 다른 도전성 재료)를 포함한다. 다이는, 예컨대 그들에 한정되지 않지만 웨이퍼 마운팅 단계 및 반도전성 다이 커팅 단계를 포함하는 적합한 웨이퍼 패브리캐이션 공정을 사용하여 하나 이상의 집적 회로를 각각 포함하는 복수의 다이를 제공하도록 제조될 수 있다. 여기서 공개된 재료와 디바이스를 이용하여 부착될 수 있는 다른 전자 부품의 예로는 한정되지 않지만, 동 히트 스프레더, 은 또는 금 와이어, LED, MEMS 및 회로판, 또는 기판에 부착되어도 좋은 다른 부품을 들 수 있다.
나노재료(110)의 배치 후, 전자 부품(120)을 배치된 나노재료(110) 상에 배치해도 좋다(도 1C 참조). 이러한 배치는, 예컨대 인쇄 회로판 상의 소망한 부위 또는 부분에 전자 부품을 위치시킬 수 있는 메뉴얼 배치, 자동 픽 앤드 플레이스(pick and place) 기기 또는 다른 적합한 디바이스를 이용하여 행해져도 좋다. 전자 부품(120)은 통상적으로 외력 또는 압력 없이 상기 배치된 나노재료(110) 상에 위치된다. 소결 공정 전에 전자 부품(120)은 나노재료(110)와 접속시켜 위치되어도 좋다.
전자 부품(120)의 배치 후에, 어셈블리 전체를 소결하여 나노재료(110)를 경화시켜 전자 부품(120)과 기판(110) 사이에 전기적 조인트를 제공할 수 있다(도 1D 참조). 소결 공정시에, 나노재료(110)의 두께는 일반적으로 감소한다. 소결은 바람직하게는 전자 부품의 손상이 발생할 수 있는 너무 고온이 아닌 온도에서 행해져 적합한 전기적 조인트를 제공한다. 예컨대, 여기서 기재된 상기 나노재료는 300℃ 이하의 온도에서 소결되어 실질적으로 두께가 균일하고 보이드가 낮거나 없는 전기적 조인트를 제공한다. 300℃ 이하의 온도를 이용함으로써, 전자 부품에 잠재적 열화의 가능성이 줄어든다. 소결은 어셈블리 전체에 열을 가하거나 또는 특정 전자 부품-나노재료-기판 부위에 집중하여 열을 가함으로써 행해져도 좋다. 일부 실시예에 있어서, 디바이스 전체를 오븐에 넣어도 좋다. 다른 적합한 소결용 디바이스는 한정되지 않지만, 동 열 스프레더, 은 또는 금 와이어, LED, MEMS 등을 들 수 있다. 일부 실시형태에 있어서, 소결은 약 0.2-20MPa, 예컨대 약 5MPa의 압력에서 행해져도 좋다.
소정의 실시예에 있어서, 어셈블리는 선택된 기간 동안 선택된 온도 프로파일을 사용하여 소결되어도 좋다. 소결 공정의 온도 프로파일은 직선형, 단차형 또는 다른 적합한 온도 프로파일이어도 좋다. 예컨대, 상기 온도는 소결 공정시에 제 1 소결 온도와 제 2 소결 온도 사이에서 순환되어도 좋다. 상기 소결의 결과로서 전자 부품(120), 기판(110) 및 이들 사이의 전기적 조인트(140)를 포함하는 전자 어셈블리(150)(도 1D)가 제조된다. 전자 어셈블리는 한정되지 않지만, 기판 상에 또 다른 전자 부품의 배치, 가열, 건조, 소결 및 예컨대 인쇄 회로판과 같은 전자 디바이스의 제조에 일반적으로 실행되는 다른 처리 공정을 포함하는 공정을 더 행해도 좋다.
소정의 실시예에 있어서, 어셈블리의 제조시 하나 이상의 건조 공정이 실행되어도 좋다. 건조 공정은, 예컨대 소결 공정 전에 용매 및 계면활성제를 제거하기 위해 사용되어도 좋다. 건조 공정은, 예컨대 기판 상에 다이를 배치하기 전에 또는 기판 상에 다이를 배치한 후에 행해져도 좋다. 예컨대, 도 2A-2E에 대해서, 전자 어셈블리는 기판(210) 상에 나노재료(220)를 배치시킴으로써 제조되어도 좋다. 이러한 배치는 여기서 공개된 방법 또는 다른 적합한 방법의 예 중 어느 하나를 사용하여 행해져도 좋다. 도시하지 않았지만, 기판은 230으로 나타내는 상기 전자 부품의 배치 전에 건조되어도 좋다. 전자 부품(230)은 나노재료(220) 상에 배치되어도 좋다(도 2C 참조). 전자 부품-나노재료-기판 어셈블리는 적합한 온도에서 적합한 디바이스를 사용하여 필요에 따라 건조되어도 좋다(도 2D 참조). 어셈블리(240)는 소결 온도에서 소결된 후에 소결 어셈블리(250)를 제공하여도 좋다.
소정의 실시예에 있어서, 건조 온도는 약 5℃~약 200℃, 보다 특히 약 120℃~약 160℃의 범위일 수 있고, 통상적으로 소결 온도 미만이다. 히트건, 오븐, IR 램프, 핫플레이트 및 열을 제공할 수 있는 다른 디바이스가 상기 부품을 건조하는데 사용될 수 있다. 일부 실시예에 있어서, 어셈블리는 제 1 온도의 오븐에서 건조된 후, 제 2 온도의 동일 오븐에서 소결되어도 좋다. 다른 실시예에 있어서, 건조는 대기압 미만의 압력에서 행해져도 좋다. 일부 실시예에 있어서, 2개 이상의 건조 공정이 행해져도 좋다. 예컨대, 제 1 건조 공정을 제 1 온도에서, 예컨대 기판 상의 전자 부품이 배치되기 전에 기판을 건조하여 행한 후, 제 1 건조 공정의 온도 초과 또는 미만이어도 좋은 제 2 온도에서 제 2 건조 공정을 행해도 좋다.
소정의 실시형태에 있어서, 전자 어셈블리를 건조 및 소결함으로써 상기 소결된 나노재료에는 보이드는 적거나 또는 실질적으로 없다. 나노재료의 보이드의 형성은 전기적 조인트의 전체적 일체감을 감소시켜서 성능이 떨어진다. 일부 실시예에 있어서, 대기압 미만의 압력을 사용하여 보이드 형성을 야기할 수 있는 가능성을 더 감소시킬 수 있다.
소정의 구체예는 이하에 더 자세히 기재하여 여기서 기재된 기술의 신규 특징의 일부를 더 설명한다.
실시예 1
캐핑된 은입자를 함유하는 나노은 페이스트를 미국 특허 11/462,089호에 기재된 바와 같이 제조했다. 간단히, 상기 은 페이스트의 조성은 0~15중량% 범위의 헥사데실아민 캐핑제를 갖는 80중량%의 나노은 분말이다. 부틸 카르비톨을 용매(페이스트 중 19.5중량% 존재)로 사용하고, 계면활성제 BYK 163(페이스트 중 0.5중량%)이 존재한다. 상기 조성물을 고속 믹서 SpeedMixer DAC 150 FVZ-K로 2500rpm으로 1분 동안 혼합시킨 후, EXAKT 제품의 3롤밀로 밀링했다. 상기 얻어진 재료를 200-300℃의 온도에서 소결 공정시 고체 표면에 적셔서 부착시켰다.
다른 양의 헥사데실아민 캐핑제를 갖는 상기 은 나노분말을 사용하여 행해진 실험에서는 캐핑제가 함유되지 않거나 최소량을 함유하는 상기 나노재료는 실리콘 또는 그 외 재료에도 접착되지 않는다는 것을 알았다. 또한, 충분한 외부 압력을 가하지 않고는 소밀 구조체로 소결될 수 없었다. 고레벨의 캐핑제(예컨대, 10중량% 이상)를 갖는 은 나노분말을 사용하여 행해진 실험은 바람직한 결과를 제공하지 못했다. 캐핑제가 고레벨일 때 소결시 유기 물질의 급속한 해리는 소결 구조를 다공성으로 하여 기계적으로 열화시킬 수 있다.
상기 실험으로부터 헥사데실아민(HAD) 캐핑된 은 나노-분말에 대해서, 바람직한 특성이 제공되는 캐핑제의 바람직한 양은 상기 캐핑 은 나노-분말의 중량에 대하여 약 1.5-2.5중량%의 범위내이었다.
실시예 2
하기 성분을 갖는 페이스트를 제조했다: 70중량%의 나노은 분말(상기 캐핑 은 나노-분말의 중량에 대하여 2중량%의 HDA로 캐핑됨), 15중량%의 부틸 카르비톨, 2중량%의 톨루엔, 0.75중량%의 분산제 Dysperbyk 163, 0.5중량%의 웨팅제 Sylquest A1100.
상기 페이스트를 Curamic Electronics 제품의 알루미나 DBC(Direct Bond Copper) 25㎜×25㎜ 상에 스텐실 인쇄했다. 상기 스텐실 두께는 150미크론이었고, 개부는 20×20㎜이었다. 니켈/금 금속화층이 스퍼터링된 15×15㎜의 실리콘 다이를 상기 은 인쇄층의 표면에 위치시켰다. 상기 어셈블리를 하기 조건에 따라 가공했다: 50℃에서 5분 동안, 그 후 140℃에서 30분 동안 가열시키고, 300℃에서 2분 동안 5MPa의 압력에서 최종 소결했다.
상기 형성된 조인트를 X선(동 히트 싱크에 부착된 다이의 X선인 도 3 참조)에 의해 보이드를 검사하고, SEM에 의해 단면적을 관찰했다(나노은 조인트의 단면적을 보여주는 도 4 참조). 보이드는 관찰되지 않았다.
상기 은 조인트의 신뢰성은 온도 -50℃~+125℃에서 열충격 테스트로 조사했다. 상기 나노은 페이스트로 형성된 상기 조인트는 700사이클 이상을 성공적으로 통과했다.
실시예 3
캐핑된 금입자를 포함하는 나노금 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 금입자를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노금 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다.
실시예 4
캐핑된 백금입자를 포함하는 나노백금 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 백금입자를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노백금 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다.
실시예 5
캐핑된 팔라듐입자를 포함하는 나노팔라듐 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 팔라듐입자를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노팔라듐 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다.
실시예 6
캐핑된 동입자를 포함하는 나노동 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 동입자를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노동 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 부착 공정에 있어서, 하나 이상의 소결 및/또는 건조 공정은 질소 분위기 하에서 행해져도 좋다.
실시예 7
은입자와 동입자를 포함하는 나노은-나노동 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 동입자 또는 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노동 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노동입자는 각각 1:1, 2:1, 1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다. 부착 공정에 있어서, 하나 이상의 소결 및/또는 건조 공정은 질소 분위기 하에서 행해져도 좋다.
실시예 8
은입자와 금입자를 포함하는 나노은-나노금 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 금입자 또는 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노금 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노금입자는 각각 1:1, 2:1, 1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다.
실시예 9
은입자와 백금입자를 포함하는 나노은-나노백금 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 백금입자 또는 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노백금 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노백금입자는 각각 1:1, 2:1, 1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다.
실시예 10
은입자와 팔라듐입자를 포함하는 나노은-나노팔라듐 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 팔라듐입자 또는 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노팔라듐 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노팔라듐입자는 각각 1:1, 2:1, 1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다.
실시예 11
은입자, 동입자 및 팔라듐입자를 포함하는 나노은-나노동-나노팔라듐 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 동입자 또는 약 1-2중량%의 캐핑제로 캐핑된 팔라듐입자 또는 이들 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올, 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노동-나노팔라듐 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노동-나노팔라듐입자는 각각 1:1:1, 1:2:1, 1:1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다. 부착 공정에 있어서, 하나 이상의 소결 및/또는 건조 공정은 질소 분위기 하에서 행해져도 좋다.
실시예 12
은입자, 금입자 및 팔라듐입자를 포함하는 나노은-나노금-나노팔라듐 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 금입자 또는 약 1-2중량%의 캐핑제로 캐핑된 팔라듐입자 또는 이들 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노금-나노팔라듐 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노금-나노팔라듐입자는 각각 1:1:1, 1:2:1, 1:1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다.
실시예 13
은입자, 백금입자 및 팔라듐입자를 포함하는 나노은-나노백금-나노팔라듐 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 백금입자 또는 약 1-2중량%의 캐핑제로 캐핑된 팔라듐입자 또는 이들 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노백금-나노팔라듐 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노백금-나노팔라듐입자는 각각 1:1:1, 1:2:1, 1:1:2의 비율 또는 이들 비율 사이의 어느 비율로 존재해도 좋다.
실시예 14
은입자, 금입자 및 동입자를 포함하는 나노은-나노금-나노동 페이스트는 미국 특허 11/462,089호에 기재된 바와 같이 제조해도 좋다. 상기 페이스트는 약 1-2중량%의 캐핑제로 캐핑된 은입자 또는 약 1-2중량%의 캐핑제로 캐핑된 금입자 또는 약 1-2중량%의 캐핑제로 캐핑된 동입자 또는 이들 모두를 함유해도 좋다. 상기 캐핑제는 헥사데실아민, 도데칸티올 또는 다른 아민계 또는 티올계 캐핑제이어도 좋다. 상기 나노은-나노금-나노동 페이스트는 기판에 다이(또는 다른 전자 부품)를 부착하는데 사용되어도 좋다. 상기 나노은-나노금-나노동입자는 각각 1:1:1, 1:2:1, 1:1:2의 비율 또는 이들 비율 사이에서 어느 비율로 존재해도 좋다. 부착 공정에 있어서, 하나 이상의 소결 및/또는 건조 공정은 질소 분위기 하에서 행해져도 좋다.
여기서 기재되는 실시예 중 원소를 설명할 때, "이", "그"는 하나 이상의 온소가 있다는 것을 의미하는 것이다. "포함하는", "함유하는" 및 "갖는"은 종단이 개방되고 나열된 원소 이외에 또 다른 원소이어도 된다는 것을 의미한다. 상기 실시예의 각종 성분은 본 발명의 이익을 고려하여 다른 실시예 중 다른 성분으로 교환되거나 치환될 수 있다는 것이 당업자에 의해 인정될 수 있다.
소정의 특징, 양상, 실시예 및 실시형태는 상기와 같이 기재되지만, 상기 실례가 되는 특징, 양상, 실시예 및 실시형태의 추가, 치환, 변형 및 변경은 본 발명의 이익을 고려하여 당업자에 의해 쉽게 인정될 수 있다.

Claims (24)

  1. 기판에 다이를 부착하는 방법으로서:
    기판 상에 캐핑된 나노재료를 배치하는 공정;
    상기 배치된 캐핑된 나노재료 상에 다이를 배치하는 공정;
    상기 배치된 캐핑된 나노재료 및 상기 배치된 다이를 건조하는 공정; 및
    상기 건조 배치된 다이 및 상기 건조 캐핑된 나노재료를 300℃ 이하의 온도에서 소결하여 기판에 다이를 부착하는 공정을 포함하는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  2. 제 1 항에 있어서,
    상기 캐핑된 나노재료는 캐핑제로 캐핑된 은입자를 포함하고, 상기 캐핑제는 상기 캐핑된 은입자 중량에 대하여 약 10중량%~약 15중량% 존재하는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  3. 제 2 항에 있어서,
    상기 기판 상에 상기 캐핑된 은입자의 배치 전에 용매에 상기 캐핑된 은입자를 분산시키는 공정을 더 포함하는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  4. 제 2 항에 있어서,
    상기 소결 공정시 상기 캐핑된 은입자로부터 캐핑제를 제거하는 공정을 더 포함하는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  5. 제 1 항에 있어서,
    상기 캐핑된 나노재료는 캐핑된 금속 입자를 포함하고, 상기 캐핑된 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철, 및 그들의 합금으로 이루어진 군에서 선택된 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  6. 제 1 항에 있어서,
    상기 건조 및 소결 공정은 300℃ 이하에서 행해지는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  7. 제 1 항에 있어서,
    상기 소결 공정은 질소 분위기 하에서 행해지는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  8. 제 8 항에 있어서,
    상기 질소 분위기는 대기압과 실질적으로 동일한 압력을 제공하는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  9. 제 8 항에 있어서,
    상기 건조 공정은 대기압 미만의 압력에서 행해지는 것을 특징으로 하는 기판에 다이를 부착하는 방법.
  10. 기판;
    상기 기판 상에 배치된 다이; 및
    상기 다이와 상기 기판 사이에 전기적 조인트를 포함하는 디바이스로서:
    상기 전기적 조인트는 300℃ 이하의 온도에서 소결된 나노재료를 포함하여 상기 기판과 상기 다이 사이에 전기 접속을 제공하는 것을 특징으로 하는 디바이스.
  11. 제 10 항에 있어서,
    상기 기판은 인쇄 회로판이고, 상기 나노재료는 캐핑된 은입자를 포함하는 것을 특징으로 하는 디바이스.
  12. 제 11 항에 있어서,
    상기 조인트의 형성 전에 상기 캐핑된 은입자는 상기 나노재료의 중량에 대하여 약 1-3중량%의 캐핑제, 캐핑된 은입자를 포함하는 것을 특징으로 하는 디바이스.
  13. 제 10 항에 있어서,
    상기 나노재료는 금속 입자를 포함하고, 상기 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철, 및 그들의 합금으로 이루어진 군에서 선택된 것을 특징으로 하는 디바이스.
  14. 제 10 항에 있어서,
    상기 전기적 조인트는 상기 다이와 기판 사이에서 실질적으로 균일한 두께를 갖는 것을 특징으로 하는 디바이스.
  15. 제 10 항에 있어서,
    상기 전기적 조인트는 실질적으로 보이드가 없는 것을 특징으로 하는 디바이스.
  16. 전기적 조인트 제조용 키트로서:
    나노재료의 중량에 대하여 약 10중량%~약 15중량%의 캐핑제를 함유하는 캐핑된 금속 입자를 포함하는 나노재료를 포함하고,
    상기 나노재료를 사용하여 기판과 상기 기판 상에 배치된 다이 사이에 전기적 조인트를 제공하는 인스트럭션을 포함하는 것을 특징으로 하는 키트.
  17. 제 16 항에 있어서,
    상기 나노재료와 함께 사용되는 다이를 더 포함하는 것을 특징으로 하는 키트.
  18. 제 17 항에 있어서,
    상기 다이 및 상기 나노재료와 함께 사용되는 기판을 더 포함하는 것을 특징으로 하는 키트.
  19. 제 18 항에 있어서,
    상기 기판은 인쇄 회로판인 것을 특징으로 하는 키트.
  20. 300℃ 이하의 온도에서 나노재료를 소결한 후 다이와 기판 사이에 전기적 조인트를 제공하는데 유효한 나노재료를 제공하는 공정을 포함하는 것을 특징으로 하는 다이와 기판의 전기 접속을 용이하게 하는 방법.
  21. 제 20 항에 있어서,
    상기 나노재료는 대기압 미만의 압력에서 소결한 후 상기 다이와 상기 기판 사이에 전기적 조인트를 제공하는데 유효한 것을 특징으로 하는 다이와 기판의 전기 접속을 용이하게 하는 방법.
  22. 제 21 항에 있어서,
    상기 나노재료는 캐핑된 은입자의 중량에 대하여 약 10중량%~약 15중량%의 캐핑제를 갖는 캐핑된 은입자를 포함하는 것을 특징으로 하는 다이와 기판의 전기 접속을 용이하게 하는 방법.
  23. 제 21 항에 있어서,
    상기 나노재료는 금속 입자를 포함하고, 상기 금속 입자의 금속은 금, 은, 동, 니켈, 백금, 팔라듐, 철, 및 그들의 합금으로 이루어진 군에서 선택된 것을 특징으로 하는 다이와 기판의 전기 접속을 용이하게 하는 방법.
  24. 제 23 항에 있어서,
    상기 금속 입자는 티올과 아민으로 이루어진 군에서 선택된 캐핑제로 캐핑된 것을 특징으로 하는 다이와 기판의 전기 접속을 용이하게 하는 방법.
KR1020107003563A 2007-07-19 2008-07-18 부착방법 및 이 방법을 사용하여 제조된 디바이스 KR20100043245A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US95079707P 2007-07-19 2007-07-19
US60/950,797 2007-07-19
US12/175,375 2008-07-17
US12/175,375 US8555491B2 (en) 2007-07-19 2008-07-17 Methods of attaching a die to a substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026626A Division KR101732444B1 (ko) 2007-07-19 2008-07-18 부착방법 및 이 방법을 사용하여 제조된 디바이스

Publications (1)

Publication Number Publication Date
KR20100043245A true KR20100043245A (ko) 2010-04-28

Family

ID=40260093

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157026626A KR101732444B1 (ko) 2007-07-19 2008-07-18 부착방법 및 이 방법을 사용하여 제조된 디바이스
KR1020107003563A KR20100043245A (ko) 2007-07-19 2008-07-18 부착방법 및 이 방법을 사용하여 제조된 디바이스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157026626A KR101732444B1 (ko) 2007-07-19 2008-07-18 부착방법 및 이 방법을 사용하여 제조된 디바이스

Country Status (7)

Country Link
US (3) US8555491B2 (ko)
EP (1) EP2171755A4 (ko)
JP (2) JP5439667B2 (ko)
KR (2) KR101732444B1 (ko)
CN (1) CN101803016B (ko)
HK (1) HK1147349A1 (ko)
WO (1) WO2009012450A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432624B1 (ko) * 2013-12-02 2014-08-21 천광조명 주식회사 은 융착 방법을 사용한 조명용 엘이디 기판

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
EP3678198A1 (en) 2008-01-17 2020-07-08 Nichia Corporation A method for producing an electronic device
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US8836130B2 (en) 2009-01-23 2014-09-16 Nichia Corporation Light emitting semiconductor element bonded to a base by a silver coating
CN102292835B (zh) 2009-01-23 2015-03-25 日亚化学工业株式会社 半导体装置及其制造方法
CN102292802B (zh) * 2009-01-23 2014-11-19 日亚化学工业株式会社 半导体装置及其制造方法
DE102009008926B4 (de) 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
JP5673536B2 (ja) * 2009-07-21 2015-02-18 日亜化学工業株式会社 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、および発光装置
US8765025B2 (en) * 2010-06-09 2014-07-01 Xerox Corporation Silver nanoparticle composition comprising solvents with specific hansen solubility parameters
CN103262172B (zh) * 2010-11-03 2018-05-15 阿尔发装配解决方案有限公司 烧结材料及使用该材料的附着方法
JP5741809B2 (ja) * 2011-02-22 2015-07-01 三菱マテリアル株式会社 接合用ペースト、および半導体素子と基板の接合方法
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US20130256894A1 (en) * 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
EP3659971A1 (en) * 2012-10-29 2020-06-03 Alpha Assembly Solutions Inc. Sintering powder
CN103108499B (zh) * 2013-01-17 2016-04-27 中国科学院苏州纳米技术与纳米仿生研究所 柔性电子电路的封装方法及封装装置
DE102013208387A1 (de) 2013-05-07 2014-11-13 Robert Bosch Gmbh Silber-Komposit-Sinterpasten für Niedertemperatur Sinterverbindungen
US20150069600A1 (en) * 2013-09-12 2015-03-12 Texas Instruments Incorporated Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
US9099567B2 (en) 2013-11-25 2015-08-04 Freescale Semiconductor, Inc. Packaged semiconductor devices and methods of their fabrication
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
TW201611198A (zh) * 2014-04-11 2016-03-16 阿爾發金屬公司 低壓燒結粉末
EP3146015A4 (en) * 2014-05-20 2018-05-16 Alpha Metals, Inc. Jettable inks for solar cell and semiconductor fabrication
WO2015192004A1 (en) * 2014-06-12 2015-12-17 Alpha Metals, Inc. Sintering materials and attachment methods using same
US9875987B2 (en) 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices
US9589860B2 (en) 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate
US9698116B2 (en) 2014-10-31 2017-07-04 Nxp Usa, Inc. Thick-silver layer interface for a semiconductor die and corresponding thermal layer
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
JP6609979B2 (ja) * 2015-04-28 2019-11-27 日立化成株式会社 銅粒子の製造方法、銅粒子、銅ペースト及び半導体装置
WO2018173493A1 (ja) 2017-03-24 2018-09-27 三菱電機株式会社 半導体装置及びその製造方法
EP3401039A1 (de) * 2017-05-12 2018-11-14 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden von bauelementen mittels metallpaste
JP2020520410A (ja) * 2017-05-12 2020-07-09 ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー 金属ペーストの手段によりコンポーネントを接続する方法
JP6994644B2 (ja) * 2017-12-01 2022-01-14 パナソニックＩｐマネジメント株式会社 接合体と接合方法および接合材料
CN108155095A (zh) * 2017-12-20 2018-06-12 北京遥感设备研究所 一种GaN功率放大芯片高热导率烧结方法
US11031364B2 (en) 2018-03-07 2021-06-08 Texas Instruments Incorporated Nanoparticle backside die adhesion layer
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
FR3121277B1 (fr) 2021-03-26 2024-02-16 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat
WO2023282976A2 (en) * 2021-05-24 2023-01-12 Corning Research & Development Corporation Systems and methods of joining substrates using nano-particles

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906596A (en) * 1987-11-25 1990-03-06 E. I. Du Pont De Nemours & Co. Die attach adhesive composition
EP0330895B1 (de) * 1988-03-03 1994-12-14 Siemens Aktiengesellschaft Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
US5882722A (en) * 1995-07-12 1999-03-16 Partnerships Limited, Inc. Electrical conductors formed from mixtures of metal powders and metallo-organic decompositions compounds
US5922403A (en) * 1996-03-12 1999-07-13 Tecle; Berhan Method for isolating ultrafine and fine particles
JPH09326416A (ja) * 1996-06-05 1997-12-16 Kokusai Electric Co Ltd 半導体素子の実装方法およびその製品
US6103868A (en) * 1996-12-27 2000-08-15 The Regents Of The University Of California Organically-functionalized monodisperse nanocrystals of metals
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
JP3690552B2 (ja) * 1997-05-02 2005-08-31 株式会社アルバック 金属ペーストの焼成方法
JP3539195B2 (ja) * 1998-03-25 2004-07-07 株式会社村田製作所 導電ペーストおよびそれを用いたセラミック基板の製造方法
US6780765B2 (en) * 1998-08-14 2004-08-24 Avery N. Goldstein Integrated circuit trenched features and method of producing same
JP4010717B2 (ja) * 1999-10-15 2007-11-21 株式会社荏原製作所 電気接点の接合方法
JP3942816B2 (ja) * 2000-10-25 2007-07-11 ハリマ化成株式会社 金属間のロウ付け接合方法
JP2002362987A (ja) 2001-06-08 2002-12-18 Hitachi Ltd 電子部品およびその製造方法
CN1204170C (zh) * 2002-08-08 2005-06-01 吉林大学 高折射率纳米微粒／聚合物纳米复合薄膜材料的制备方法
JP2004130371A (ja) * 2002-10-11 2004-04-30 Ebara Corp 接合体
US20040245648A1 (en) * 2002-09-18 2004-12-09 Hiroshi Nagasawa Bonding material and bonding method
KR20060007011A (ko) * 2003-04-01 2006-01-23 아길라 테크놀로지스, 인코포레이티드 열 전도성 접착제 조성물 및 장치 부착 방법
DE602004004531T2 (de) * 2003-05-22 2007-06-06 Dow Global Technologies, Inc., Midland Nanoskalige dmc-katalysatorpartikel
JP2005081501A (ja) * 2003-09-09 2005-03-31 Ulvac Japan Ltd 金属ナノ粒子及びその製造方法、金属ナノ粒子分散液及びその製造方法、並びに金属細線及び金属膜及びその形成方法
US20050127134A1 (en) * 2003-09-15 2005-06-16 Guo-Quan Lu Nano-metal composite made by deposition from colloidal suspensions
JP4828178B2 (ja) 2004-08-18 2011-11-30 ハリマ化成株式会社 導電性接着剤および該導電性接着剤を利用する物品の製造方法
CN1737072B (zh) * 2004-08-18 2011-06-08 播磨化成株式会社 导电粘合剂及使用该导电粘合剂制造物件的方法
US7270694B2 (en) * 2004-10-05 2007-09-18 Xerox Corporation Stabilized silver nanoparticles and their use
JP2006118010A (ja) * 2004-10-22 2006-05-11 Toda Kogyo Corp Ａｇナノ粒子及びその製造方法、Ａｇナノ粒子の分散溶液
JP2006169592A (ja) * 2004-12-16 2006-06-29 Sumitomo Electric Ind Ltd 金属微粒子分散液とそれを用いた配線およびその形成方法
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
WO2006113719A2 (en) * 2005-04-19 2006-10-26 Texas Tech University Methods of preparing nanoparticles by reductive sonochemical synthesis
JP4914837B2 (ja) * 2005-09-20 2012-04-11 株式会社フコク 等速ジョイント用ブーツ、等速ジョイント用ブーツの製造方法、等速ジョイント用ブーツの製造装置
EP1950767B1 (en) * 2005-09-21 2012-08-22 Nihon Handa Co., Ltd. Pasty silver particle composition, process for producing solid silver, solid silver, joining method, and process for producing printed wiring board
JP4801958B2 (ja) * 2005-09-29 2011-10-26 東海ゴム工業株式会社 導電性ペースト
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP4770379B2 (ja) * 2005-10-13 2011-09-14 富士電機株式会社 金属部材の接合方法およびその組立治具
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
JP2007187841A (ja) 2006-01-12 2007-07-26 Fujifilm Corp 画像表示装置
JP2008004651A (ja) * 2006-06-21 2008-01-10 Hitachi Ltd 異方性微粒子を用いた接合材料
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device
US7968008B2 (en) * 2006-08-03 2011-06-28 Fry's Metals, Inc. Particles and inks and films using them
KR100819876B1 (ko) * 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법
JP5151150B2 (ja) * 2006-12-28 2013-02-27 株式会社日立製作所 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
US20090020856A1 (en) * 2007-07-17 2009-01-22 International Business Machines Corporation Semiconductor device structures and methods for shielding a bond pad from electrical noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432624B1 (ko) * 2013-12-02 2014-08-21 천광조명 주식회사 은 융착 방법을 사용한 조명용 엘이디 기판

Also Published As

Publication number Publication date
US11699632B2 (en) 2023-07-11
US8555491B2 (en) 2013-10-15
US20210289680A1 (en) 2021-09-16
US20090025967A1 (en) 2009-01-29
US10905041B2 (en) 2021-01-26
JP2013070080A (ja) 2013-04-18
WO2009012450A1 (en) 2009-01-22
KR101732444B1 (ko) 2017-05-04
JP2010533984A (ja) 2010-10-28
JP5439667B2 (ja) 2014-03-12
CN101803016A (zh) 2010-08-11
KR20150117707A (ko) 2015-10-20
CN101803016B (zh) 2012-04-25
EP2171755A1 (en) 2010-04-07
JP5934079B2 (ja) 2016-06-15
US20140153203A1 (en) 2014-06-05
HK1147349A1 (en) 2011-08-05
EP2171755A4 (en) 2018-04-04

Similar Documents

Publication Publication Date Title
US20210289680A1 (en) Methods for attachment and devices produced using the methods
EP2911979B1 (en) Sintering powder
KR100532734B1 (ko) 도전체 제조용 조성물 및 이를 이용하여 기판 상에 도체를 제조하는 방법
JP2017514995A (ja) 低圧焼結用粉末
KR20170020861A (ko) 다층 금속 나노 및 미크론 입자
EP2173496A1 (en) Electrical conductors and methods of making and using them
JP7476261B2 (ja) 焼結ダイアタッチ及び類似した用途のためのナノ銅ペースト及びフィルム
Choi et al. Characterization of the die-attach process via low-temperature reduction of Cu formate in air
KR20170130364A (ko) 구리분 및 그것을 포함하는 도전성 조성물
JP6153076B2 (ja) 金属ナノ粒子ペースト、それを含有する接合材料、及びそれを用いた半導体装置
JP6270241B2 (ja) 接合材料及びそれを用いた半導体装置
EP1410403B1 (en) Low temperature method and compositions for producing electrical conductors
Zhang et al. Low temperature die attach based on sub-micron ag particles and the high temperature reliability of sintered joints
Li et al. Low temperature sintering of dendritic cu based pastes for power semiconductor device interconnection
JP6677231B2 (ja) 電子部品の接合方法および接合体の製造方法
US11938543B2 (en) Silver sintering preparation and the use thereof for the connecting of electronic components
JP7131956B2 (ja) 導電性接合用ペースト材料及び接合方法
Sharif Recent Advancement of Research in Silver-Based Solder Alloys
Sharif All-copper interconnects for high-temperature applications

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150825

Effective date: 20160624