KR20100042243A - 다차원 볼테라 시리즈 송신기 선형화 - Google Patents

다차원 볼테라 시리즈 송신기 선형화 Download PDF

Info

Publication number
KR20100042243A
KR20100042243A KR1020090098404A KR20090098404A KR20100042243A KR 20100042243 A KR20100042243 A KR 20100042243A KR 1020090098404 A KR1020090098404 A KR 1020090098404A KR 20090098404 A KR20090098404 A KR 20090098404A KR 20100042243 A KR20100042243 A KR 20100042243A
Authority
KR
South Korea
Prior art keywords
linearizer
signal
feedback
distortion
coupled
Prior art date
Application number
KR1020090098404A
Other languages
English (en)
Other versions
KR101584372B1 (ko
Inventor
존-피터 밴 젤
피터 라쉐브
존 홀트
Original Assignee
노오텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노오텔 네트웍스 리미티드 filed Critical 노오텔 네트웍스 리미티드
Publication of KR20100042243A publication Critical patent/KR20100042243A/ko
Application granted granted Critical
Publication of KR101584372B1 publication Critical patent/KR101584372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

복수의 볼테라 엔진(Volterra Engine, VE) 선형화기, 상기 VE 선형화기에 결합된 전력 증폭기(power amplifier, PA), 상기 VE 선형화기 및 상기 PA에 결합된 피드백 회로, 및 상기 피드백 회로에 결합된 적어도 하나의 적응 제어기(adaptive controller)를 포함하는 무선 전송 시스템이 제공되며, 여기서 각각의 VE 선형화기는 적어도 하나의 VE 선형화기에 직렬로, 병렬로, 또는 둘다로 결합되어 있고, PA로부터의 출력 신호의 적어도 하나의 왜곡 측면을 보상하도록 구성되어 있다.
Figure P1020090098404
기지국, VE 선형화기, 피드백 회로, 전력 증폭기, 볼테라 시리즈

Description

다차원 볼테라 시리즈 송신기 선형화{MULTI-DIMENSIONAL VOLTERRA SERIES TRANSMITTER LINEARIZATION}
본 발명은 일반적으로 무선 송신기에서의 왜곡 보상에 관한 것이며, 보다 상세하게는 증폭된 신호 선형화를 개선하기 위한 시스템 및 방법에 관한 것이다.
무선 통신에서, 무선 기반 송신기 및 수신기 등의 전송 및 수신 시스템을 사용하여 신호가 전달된다. 신호 전송 시스템은 전력 증폭기(PA), 전송 시스템에서의 신호 왜곡을 보상하는 선형화기, 안테나, 그리고 기타 신호 처리 구성요소를 포함하고 있을 수 있다. +4G 셀룰러 표준 등의 모뎀 무선 통신 표준에서는 보다 높고 빠르게 변하는 PAR(peak to average ratio)을 나타내는 특별한 시그널링 포맷, 즉 변조[OFDM(orthogonal frequency-division multiplexing) 기반 시그널링 포맷 등]를 필요로 한다. 이러한 시그널링 포맷을 지원하기 위해, PA는 고가의 PPR(peak-power reduction) 기술과 결합될 수 있으며, 이로 인해 몇몇 단점 또는 비효율도 있게 된다. 예를 들어, 이러한 시그널링 포맷을 지원하려면 PBO(power back-off)의 증대, 강력한 PPR 기술의 적용, 또는 둘다가 있어야 하며, 그 결과 링크 용량(link capacity) 및/또는 셀 커버리지(cell coverage)가 감소된다.
반면에, 도허티(Doherty) 또는 비대칭 도허티(Asymmetrical Doherty) 증폭기 등의 보다 최신의 PA는 이러한 비효율없이 이러한 시그널링 포맷을 지원할 수 있다. 그러나, 이들 최신의 PA도, 원하지 않는 강한 메모리 효과(memory effect)와 시변 거동 등의 과도 현상(transient)을 갖는 비선형 응답을 비롯하여, 상당한 왜곡을 도입시킬 수 있다. 이러한 효과를 보상하기 위해, 보다 최신의 PA에서 디지털 전치 왜곡 선형화기(pre-distortion linearizer)가 사용될 수 있다. 그러나, 디지털 전치 왜곡 선형화기는 보다 복잡한 모델링 및 보다 많은 자원을 필요로 하며, 구현하기가 어려울 수 있다. 예를 들어, 구현의 복잡성과 연관된 원하지 않는 수치 효과(numerical effect)가 적응 모델 또는 보다 유연한 모델의 사용을 손상 또는 제한할 수 있고, 이는 차례로 전송 시스템의 전체 성능을 제한한다.
일 실시예에서, 본 발명은 무선 전송 시스템을 포함한다. 이 무선 전송 시스템은, 직렬 구조로, 병렬 구조로, 또는 둘다로 결합된 복수의 VE(Volterra Engine) 선형화기, 상기 VE 선형화기에 결합된 전력 증폭기(PA), 상기 VE 선형화기 및 상기 PA에 결합된 피드백 회로, 및 상기 피드백 회로에 결합된 적어도 하나의 적응 제어기를 포함하며, 상기 직렬 구조, 상기 병렬 구조 또는 둘다는 무선 전송 시스템에서의 선형화 효율 및 왜곡 보상을 향상시킨다.
다른 실시예에서, 본 발명은 신호 왜곡 보상 시스템을 포함한다. 이 신호 왜곡 보상 시스템은, 제1 VE(Volterra Engine) 선형화기, 상기 제1 VE 선형화기에 결합된 전력 증폭기(PA), 상기 제1 VE 선형화기에 결합된 적어도 하나의 제2 VE 선형화기, 및 상기 PA 및 상기 제2 VE 선형화기에 결합된 피드백 회로를 포함하며, 상기 제1 VE 선형화기가 상기 PA에 의해 증폭된 출력 신호에서 왜곡을 선형화 및 감소시키도록 구성되어 있고, 상기 제2 VE 선형화기가 피드백 신호에서 피드백 왜곡을 디임베딩(de-embedding)하거나 적어도 하나의 시스템 응답을 모델링하도록 구성되어 있다.
또 다른 실시예에서, 본 발명은 신호 왜곡 보상 방법을 포함한다. 이 신호 왜곡 보상 방법은, 디지털 입력 신호를 아날로그 출력 신호로 변환하는 단계, 상기 아날로그 출력 신호를 증폭하는 단계, 상기 증폭된 아날로그 출력 신호로부터 디지털 피드백 신호를 수신하는 단계, 및 복수의 대응하는 디지털 기준 신호를 사용하는 복수의 컨벌브된(convolved) 볼테라-시리즈 기반 모델, 하나의 공유된 디지털 기준 신호를 사용하는 복수의 대안의 볼테라-시리즈 직렬 기반 모델, 또는 둘다에 기초하여 상기 디지털 피드백 신호를 사용하여 상기 증폭된 아날로그 출력 신호에서의 왜곡을 감소시키는 단계를 포함한다.
본 발명의 구체적인 실시예들에 대한 첨부 도면과 관련한 이하의 설명을 살펴보면, 본 발명의 다른 양태들 및 특징들이 무선 통신 분야의 당업자에게는 명백하게 될 것이다.
처음에 본 발명의 일 실시예의 예시적인 구현이 이하에 설명되어 있지만, 본 시스템이 현재 공지되어 있거나 존재하는 임의의 수의 기법들을 사용하여 구현될 수 있다는 것을 잘 알 것이다. 본 발명이, 본 명세서에 예시되고 기술된 예시적인 설계 및 구현을 비롯하여, 이하에서 설명되는 예시적인 구현들, 도면들 및 기법들로 결코 제한되어서는 안 되며, 첨부된 청구항의 등가물들의 전범위와 함께 첨부된 청구항들의 범위 내에서 수정될 수 있다.
향상된 선형화 효율 및 왜곡 보상을 제공할 수 있는, 전송 시스템에서 PA에 결합된 복수의 VE(Volterra Engine) 선형화기를 사용하는 신호 전송 시스템 및 방법이 본 명세서에 개시되어 있다. 구체적으로는, VE 선형화기들이 최적화된 직렬 구조, 병렬 구조 또는 결합 구조로 결합될 수 있으며, 여기서 각각의 VE 선형화기는, 역모델링(inverse modeling)을 통해, 출력 신호의 적어도 하나의 왜곡 측면을 보상하는 데 사용될 수 있다. 그에 따라, 결합된 VE 선형화기는 PA에 의해 도입될 수 있는 증폭 왜곡 등의 시스템 응답에서의 왜곡들을 더 잘 설명하는 보다 복잡한 모델을 구현할 수 있다. 게다가, VE 선형화기는 피드백 왜곡의 디임베딩, 복수의 시스템 응답의 모델링, 또는 둘다를 지원하기 위해 복수의 구조로 결합될 수 있으며, 이에 따라 전체 시스템 성능을 더 향상시킬 수 있다.
도 1은 본 발명에 따른 무선 통신 시스템(100)의 일 실시예를 나타낸 것이다. 무선 통신 시스템(100)은 미리 정해진 커버리지 영역(coverage area)에 무선 통신을 제공하는 복수의 BTS(base transceiver station)(102a, 102b, 102c, 102d)를 포함할 수 있는 셀룰러 통신 네트워크일 수 있다. 4개의 BTS가 동 도면에 도시되어 있지만, 무선 통신 시스템(100)은 유사하게 또는 서로 다르게 구성되어 있을 수 있는 임의의 수의 BTS를 포함할 수 있다. 게다가, 무선 통신 시스템(100)은 물리 또는 무선 접속에 의해 BTS(102a, 102b, 102c, 102d)에 결합될 수 있는 RNC(Radio Network Controller)(104)를 포함할 수 있다. 예를 들어, BTS(102a, 102b, 102c) 각각은 물리 접속(105)에 의해 RNC(104)에 결합될 수 있는 반면, BTS(102d)는 무선 접속(106)에 의해 RNC(104)에 결합될 수 있다. 무선 통신 시스템(100)은 또한 무선 통신 시스템(100)의 미리 정해진 커버리지 영역 내에 존재하거나 위치할 수 있는 무선 통신 장치(130)를 포함할 수 있다. 단지 하나의 무선 통신 장치(130)가 동 도면에 도시되어 있지만, 무선 통신 시스템(100)은 또한 유사하게 또는 서로 다르게 구성되어 있을 수 있는 임의의 수의 무선 통신 장치(130)를 포함할 수 있다. 따라서, RNC(104)는 무선 통신 장치(130)와 BTS(102a, 102b, 102c, 102d) 사이의 무선 통신을 유지 또는 제어하도록 구성되어 있을 수 있다. 게다가, RNC(104)는 모바일 개폐기(mobile switchgear), 사용자 확인(user validation), 게이트웨이 또는 이들의 조합을 포함할 수 있는 코어 네트워크(core network)(107)에 결합될 수 있다. 차례로, 코어 네트워크(107)는 PSTN(public switched telephone network)(108), 인터넷(109), 적어도 하나의 다른 무선 네트워크(도시 생략), 또는 이들의 조합 등의 다른 네트워크들에 결합될 수 있다.
무선 통신 장치(130)는 미리 정해진 커버리지 영역 내에서의 그의 장소 또는 위치에 따라 BTS(102a, 102b, 102c, 102d) 중 임의의 것과 무선 통신을 할 수 있다. 예를 들어, 이동 단말기(130)가 BTS(102a, 102b, 102c 또는 102d)의 근방에서 다른 BTS(102a, 102b, 102c 또는 102d)로 이동되거나 옮겨갈 때, 무선 통신 장 치(130)와 BTS(102a, 102b, 102c 또는 102d) 간에 설정된 무선 링크가 다른 BTS(102a, 102b, 102c 또는 102d)로 천이, 즉 "핸드오프"될 수 있다. 게다가, 무선 링크는 GSM(Global System for Mobile communications), GPRS(General Packet Radio Service)/EDGE(Enhanced Data rates for Global Evolution), HSPA(High Speed Packet Access), UMTS(Universal Mobile Telecommunications System), 및 LTE(Long Term Evolution)를 비롯하여, 3GPP(3rd Generation Partnership Project)에 기술된 것과 같은 복수의 전기 통신 표준 또는 의제(initiatives) 중 임의의 것에 부합할 수 있다. 부가하여 또는 대안으로서, 무선 링크는 IS-95(Interim Standard 95), CDMA(Code Division Multiple Access) 2000 표준 1xRTT 또는 1xEV-DO를 비롯하여, 3GPP2(3rd Generation Partnership Project 2)에 기술되어 있는 복수의 표준 중 임의의 것에 부합할 수 있다. 무선 링크는 또한 IEEE(Institute of Electrical and Electronics Engineers) 또는 WiMAX(Worldwide Interoperability for Microwave Access) 포럼 등의 다른 산업 포럼에 의해 작성된 것들과 같은 다른 표준들과도 호환될 수 있다.
BTS(102a)와, 마찬가지로 BTS(102b, 102c, 102d) 중 임의의 것은 DCR(110), 모뎀(120) 및 통신탑(140)을 포함할 수 있다. DCR(110) 및 모뎀(120) 각각은 통신탑(140)에 결합될 수 있고, 서로 통신할 수 있다. DCR(110)은 또한 BTS(102a)에 대응하는 신호 도달 거리(signal range)(150)에 실질적으로 포함되는 영역에 걸쳐 무선 통신 장치(130)와도 통신을 할 수 있다. DCR(110) 및 무선 통신 장치(130)는 TDMA(Time Division Multiple Access), CDMA, UMTS, 또는 GSM 등의 셀룰러 기술 표 준을 사용하여 통신을 할 수 있다. DCR(110) 및 무선 통신 장치(130)는 WiMAX, LTE, 또는 UMB(Ultra Mobile Broadband) 등의 다른 셀룰러 표준을 사용하여 통신을 할 수 있다.
DCR(110)은 신호 도달 거리(150)를 확장 또는 감소시키기 위해 또는 무선 통신 시스템(100)의 용량을 증대시키기 위해 소프트웨어 또는 펌웨어를 사용하여 재구성될 수 있는 예민한 무선 헤드(radio head)일 수 있다. 예를 들어, DCR(110)은 더 많은 수의 무선 통신 장치(130)와 통신을 하기 위해 소프트웨어 애플리케이션을 사용하여 재구성될 수 있다. DCR(110)은 MIMO(Multiple-Input and Multiple-Output) 또는 SISO(Single-Input and Single-Output) 등의 적어도 하나의 스마트 안테나 동작 모드(smart antenna operation mode)를 지원하기 위해 복수의 송신기, 복수의 수신기, 또는 둘다를 포함할 수 있다. 예를 들어, DCR(110)은 전력 결합(power combining), 빔 형성(beam forming), 섹터 전력 풀링(sector power pooling), 또는 이들의 조합을 포함하는 신호 특징을 지원하기 위해 하드웨어 변경 또는 업그레이드 없이 재구성될 수 있다. 하드웨어 변경 없이 DCR(110)을 재구성하는 것은 통신탑(140)에 올라갈 필요를 없애주거나 감소시키는 것, 인프라 리프트 또는 운송 장비의 임대 또는 설치, 또는 부가의 하드웨어의 사용 등의 재구성 또는 업그레이드 요건 또는 비용을 감소시킬 수 있다.
무선 통신 장치(130)는, 무선 기술을 사용하여, 아날로그 또는 디지털 신호 등의 신호를 DCR(110) 등의 무선기로/로부터 전송 또는 수신할 수 있는 어떤 장치라도 될 수 있다. 무선 통신 장치(130)는 핸드셋, PDA(personal digital assistant), 휴대 전화("이동 단말기"라고도 함), 또는 무선-지원 노마딕(nomadic) 또는 로밍(roaming) 장치(랩톱 컴퓨터 등)와 같이, 신호를 생성, 전송 또는 수신하도록 구성되어 있는 모바일 장치일 수 있다. 게다가, 무선 통신 장치(130)는 선택적으로 이메일 서비스 등의 적어도 하나의 데이터 서비스를 제공하도록 구성될 수 있다. 대안으로서, 무선 통신 장치(130)는 데이터를 DCR(110)로 전송하거나 수신할 수 있는, BTS 또는 펨토셀(Femtocell), 데스크톱 컴퓨터, 또는 셋톱 박스 등의 고정형 장치일 수 있다.
통신탑(140)은 DCR(110)이 탑재될 수 있는 임의의 구조물일 수 있다. 무선 통신 시스템(100)의 다른 실시예들에서, 통신탑(140)은 빌딩, 급수탑 등의 기타 유형의 탑, 또는 DCR(110)을 탑재하기에 적당한 기타 구조물로 대체될 수 있다. 또한, 통신탑(140)은 DCR(110)을 모뎀(120)에 연결시킬 수 있고, 그에 따라 이 둘 간의 통신을 제공할 수 있다.
DCR(110)은 CDMA, GSM, UMTS, 또는 WiMAX 등의 적어도 하나의 셀룰러 통신 표준을 구현하도록 구성된 기저대역 송신기 등의 송신기를 포함할 수 있다. 송신기는, 변조 서브시스템, 주파수 변환 서브시스템 또는 이들의 조합에 부가하여, 전송 이전에 신호를 증폭하는 PA를 포함할 수 있다. PA는 신호에 도입된 왜곡, 예를 들어, PA에서의 비선형성 중 적어도 일부를 보상하도록 구성된 적어도 하나의 선형화기에 결합될 수 있다. 이 선형화기는 2006년 4월 4일자로 출원된 발명의 명칭이 "Adaptive Look-Up Based Volterra-series Linearization of Signal Transmitters(신호 송신기의 적응 탐색 기반 볼테라-시리즈 선형화)"인 Peter Z. Rashev 등의 미국 가특허 출원 제60/788,970호에 개시된 VE 선형화기 등의 VE 선형화기일 수 있으며, 이 출원은 그 전체 내용이 본 명세서에 참조로 포함된다. VE 선형화기는 복수의 볼테라 시리즈 차수 또는 항을 사용하여 적어도 하나의 역신호 모델을 근사화 또는 구현하고 따라서 신호 왜곡을 보상하도록 구성될 수 있다. 역신호 모델은 소프트웨어 또는 펌웨어를 사용하여 구현될 수 있다. 예를 들어, 역신호 모델은 FPGA(field-programmable gate array), ASIC(application specific integrated circuit), 디지털 신호 처리기, 마이크로프로세서, 또는 기타 유형의 프로세서 상에서 실행될 수 있다. 역신호 모델은 퍼스널 컴퓨터, 서버 또는 기타 컴퓨터 시스템 등의 컴퓨터 시스템 상에서 실행될 수 있다.
도 2는 송신기에서 사용될 수 있는 VE 기반 선형화기 시스템(200)의 일 실시예를 나타낸 것이다. VE 기반 선형화기 시스템(200)은 증폭기(250)에 결합된 VE 선형화기(205)를 포함할 수 있다. VE 선형화기(205)는 "듀얼-포트 LUT 및 곱셈기" 기능 블록 내에 포함되어 있는, 복수의 실수 및 허수 듀얼-포트 탐색 테이블(look-up table, LUT) 쌍(220)에 결합될 수 있는 복수의 곱셈기(210)를 포함할 수 있다. 그에 따라, 각각의 곱셈기는 하나의 "듀얼-포트 LUT 및 곱셈기" 기능 블록에 결합될 수 있다. 또한, 각각의 곱셈기(210)는 탭-지연선(tap-delay line)(230)에 결합될 수 있다. 탭-지연선(230)은 N 샘플의 간격만큼 떨어져 있을 수 있는 복수의 지연 요소를 포함할 수 있다. 구체적으로는, 각각의 지연 요소(Z-n)는 n개(단, n은 이산 시간 인덱스임)의 이산 샘플의 전파 지연을 지정할 수 있다. 각각의 "듀얼- 포트 LUT 및 곱셈기" 기능 블록(220)은 입력 신호 또는 샘플 지연의 근사화 또는 계산 등의 함수 매핑 fi (i = 1, 2, 3 ... )을 구현하는 곱셈기를 통해 탭-지연선(230) 중 하나에 결합될 수 있다. 탭-지연선(230)은 장래의 샘플에 기초하여 현재의 입력 샘플의 함수를 변경할 수 있다. 따라서, 탭-지연 요소는 시간에 따른 복수의 다항식 함수 등의 파형의 전개 이력을 포함할 수 있는 볼테라 시리즈에 대한 시간축을 형성할 수 있다. 디지털 입력 샘플(xn)의 사전 왜곡된 버전을 제공하기 위해, 곱셈기(210) 및 "듀얼-포트 LUT 및 곱셈기" 기능 블록(220)의 출력이 합산 블록(240)을 사용하여 서로 가산될 수 있다. 사전 왜곡 디지털 입력 샘플은 이어서 디지털-아날로그 변환기(DAC)(도시 생략)를 사용하여 사전 왜곡 입력 신호와 등가일 수 있는 아날로그 신호로 변환될 수 있다. 이 아날로그 신호는 비선형(NL) 전력 증폭기(PA)일 수 있는 증폭기(250)로 보내질 수 있다. 이 아날로그 신호는 증폭기(250)로 입력되기 전에 무선 주파수로 업컨버전될 수 있다. 증폭기(250)는 증폭을 하고, 예를 들어, 안테나를 사용하여 증폭된 아날로그 신호(yn)를 전송할 수 있다. DAC는 VE 선형화기(205) 또는 증폭기(250)에 결합될 수 있다.
게다가, 아날로그 출력 또는 전송 신호의 디지털화된 사본일 수 있는 디지털 피드백 신호가 아날로그-디지털 변환기(ADC)를 사용하여 VE 선형화기(205)에 제공될 수 있다. 구체적으로는, 증폭기(250)는 피드백 수신기와, 디지털 피드백 신호를 적응 제어기(270)[VE 선형화기(205) 및 피드백 회로(260)에 결합되어 있을 수 있음]로 전달하도록 구성되어 있는 ADC 등의 임의의 부가의 구성요소를 포함하는 피드백 회로(260)에 결합될 수 있다. 증폭기(250)의 아날로그 출력은 ADC에서 및/또는 피드백 회로(260)에서 처리되기 전에 무선 주파수에서 중간 주파수로 또는 기저대역 주파수로 다운컨버전될 수 있다. 적응 제어기(270)는, VE 선형화기(205)의 디지털 입력 신호의 사본 또는 기준 신호에 부가하여, 피드백 회로(260)로부터 피드백 신호를 수신할 수 있는 오차 블록(275)에 결합되거나 이를 포함할 수 있다. 일부 실시예들에서, 오차 블록(275)은 기준 신호를 적응 제어기(270)에 있는 오차 블록(275)으로 전달하기 전에 피드백 신호의 임의의 지연을 보상하는 전파 지연 보상 블록(도시 생략)에 결합될 수 있다. 따라서, 오차 블록(275)은 디지털 피드백 신호 및 기준 신호를 사용하여 오차 함수를 획득 또는 계산할 수 있으며, 이 오차 함수는 이어서 VE 선형화기(205)로 전달되어 사전 왜곡 보상을 위한 역신호 처리 모델을 획득하는 데 사용될 수 있다. 부가하여 또는 대안으로서, 적응 제어기(270)는 피드백 및 기준 신호를 사용하여 정정 함수를 획득하는 적어도 하나의 신호 처리 회로를 포함할 수 있으며, 이 정정 함수는 VE 선형화기(205)로 전달되어 역모델을 획득하는 데 사용될 수 있다.
도 3은 무선 기반 송신기에 사용될 수 있는 복수의 VE 선형화기(310)(VE1, VE2, VE3, ... , VEN)를 포함하는 VE 직렬 구조 기반 시스템(300)의 일 실시예를 나타낸 것이며, 여기서 VE 선형화기(310)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. VE 선형화기(310)는 송신기에서의 향상된 왜곡 보상 및 선형화 효율을 제공하기 위해 직렬로 결합될 수 있다. VE 직렬 구조 기반 시스 템(300)은 또한 VE 선형화기(310) 및 안테나 또는 무선 송신기에 결합된 도허티(Doherty) 또는 비대칭 도허티(Asymmetrical Doherty) 증폭기 등의 NL PA(320)와, NL PA(320) 및 복수의 적응 제어기(340)에 결합된 피드백 회로(330)를 포함할 수 있다. 적응 제어기(340) 각각은 VE 선형화기(310) 중 하나에 결합될 수 있다. VE 선형화기(310)의 출력이 NA PA(320)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NA PA(320)의 출력이 피드백 회로(330)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
VE 직렬 구조 기반 시스템(300)은 모뎀(120) 등의 모뎀으로부터 디지털일 수 있는 입력 신호(xin)를 수신할 수 있다. 입력 신호는 이어서 VE 선형화기(310)로 보내질 수 있고, 이어서 직렬로 있는 VE 선형화기들 간에 순차적으로 전달될 수 있다. 그에 따라, 각각의 VE 선형화기는 수신된 입력 신호를 처리하고 이 처리된 신호를 그 다음 VE 선형화기(310)로 전달할 수 있다. VE 선형화기(310)는 전술한 바와 같이 구성될 수 있으며, 여기서 각각의 VE 선형화기(310)는 나머지 VE 선형화기(310) 중 적어도 몇몇과 유사하거나 그와 다를 수 있는 역신호 모델을 구현할 수 있다.
피드백 회로(330)는 전술한 바와 같이 피드백 신호를 적응 제어기(340)로 전달하도록 구성될 수 있다. 피드백 신호는 디지털일 수 있고, NL PA(320)의 아날로그 출력 신호(xout)의 디지털화된 사본을 제공할 수 있다. VE 직렬 구조 기반 시스템(300)은 복수의 부가적인 ADC 및 DAC 회로(도시 생략)를 포함할 수 있다. 예를 들어, DAC 회로는 VE 선형화기(310)로부터의 디지털 신호를 아날로그 신호로 변환하기 위해 VE 선형화기(310) 및 NL PA(320)에 결합될 수 있으며, 이 아날로그 신호는 그 다음에 NL PA(320)에 의해 수신될 수 있다. 또한, ADC 회로가 아날로그 출력 신호를 디지털 파형으로 변환하기 위해 NL PA(320) 및 피드백 회로(330)에 결합될 수 있고, 이 디지털 파형은 피드백 회로(330)에서 처리될 수 있다. 다른 실시예에서, 피드백 회로(330)는 아날로그 출력 신호를 처리하고 아날로그 피드백 신호를 적응 제어기(340)로 전달할 수 있다. 그에 따라, 적어도 하나의 ADC 회로가 아날로그 피드백 신호를 디지털 피드백 신호로 변환하기 위해 피드백 회로(330) 및 적응 제어기(340)에 결합될 수 있으며, 이 디지털 피드백 신호는 적응 제어기(340)에서 처리될 수 있다.
적응 제어기(340)는 전술한 바와 같이 피드백 회로(330)로부터의 피드백 신호 및 서로 다를 수 있는 복수의 기준 신호(ref1, ref2, ... , ref3, refN)를 수신하도록 구성될 수 있다. 구체적으로는, 각각의 적응 제어기(340)는 그 적응 제어기에 결합된 대응하는 VE 선형화기(310)의 입력 신호와 연관된 기준 신호를 수신할 수 있다. 그에 따라, 각각의 적응 제어기(340)는 동일한 피드백 신호 및 VE 선형화기(310)와 연관된 개별적인 기준 신호를 사용하여 오차 또는 정정 함수를 획득할 수 있으며, 이 오차 또는 정정 함수는 적응 제어기(340)마다 다를 수 있다. 적응 제어기(340)는 오차 또는 정정 함수를 VE 선형화기(310)로 전달할 수 있고, VE 선형화기(310)는 오차 또는 정정 함수를 사용하여 수신된 입력 신호를 처리한 다음 에, 처리된 신호를 직렬 구조 내의 그 다음 VE 선형화기(310)로 전달할 수 있다.
VE 선형화기(310)를 직렬로 결합하면 단계별 정정(staged correction)을 제공함으로써 선형화 효율 및 왜곡 보상을 향상시킬 수 있으며, 여기서 이 직렬 구조에서의 적어도 하나의 선행 VE 선형화기(310)가 신호에서의 왜곡 또는 비선형성의 적어도 한 측면을 책임지거나 또는 보상할 수 있는 반면, 적어도 하나의 후속 VE 선형화기(310)가 적어도 다른 측면을 책임질 수 있다. 예를 들어, VE 선형화기(310) 중 하나가 신호 선형화를 위해 사용될 수 있는 반면, 후속 VE 선형화기(310)는 신호의 선형 등화(linear equalization)를 위해 사용될 수 있다. 또한, VE 선형화기(310) 중 하나는 메모리 비선형 정정(memory nonlinear correction)을 위해 사용될 수 있는 반면, 후속 VE 선형화기(310)는 메모리없는 비선형 정정(memoryless nonlinear correction)을 위해 사용될 수 있다.
VE 선형화기(310)의 직렬 구조는 또한 VE 선형화기(205) 등의 비슷한 수의 VE 구성요소 또는 블록으로 또는 비슷한 비용으로 하나의 통합된 또는 랜덤한 구조와 비교하여 보다 복잡한 역모델을 구현하는 데 사용될 수 있다. 이러한 VE 직렬 구조는 G4+ 셀룰러 표준 또는 기타 무선 통신 표준에 대한 신호 포맷을 지원하고 전체 시스템 성능 및 안정성을 향상시키기 위해 도허티 또는 비대칭 도허티 증폭기 등의 최신의 PA에서 사용될 수 있다.
구체적으로는, VE 선형화기(310)를 직렬로 결합하면 신호 처리에 컨벌루션 효과(convolution effect)를 제공할 수 있고, 따라서 향상된 복잡한 모델링을 제공할 수 있다. 모델 복잡성의 증가를 달성하는 것에 부가하여, 직렬로 있는 VE 선형 화기(310)는 보다 효율적인 컨벌브된 볼테라-시리즈 모델을 제공하며, 이 모델에서는 유사한 모델링 성능의 비컨벌브된 모델(non-convolved model)과 비교하여 보다 적은 적응 구성요소를 필요로 할 수 있다. 그 결과, 보다 적은 적응 구성요소를 사용하여, 전송 시스템에서의 수치 오차 및 불안정이 감소될 수 있다. 예를 들어, 복잡한 왜곡 거동이 일련의 후속하는 덜 복잡한 왜곡 거동으로 모델링될 수 있으며, 직렬 구조 내의 전용 VE 선형화기가 각각의 왜곡 거동을 효율적으로 책임질 수 있다.
게다가, 복잡한 모델링을 향상시키면, 예를 들어, 복잡한 VE 선형화기를 복수의 보다 간단한 VE 선형화기로 대체시킴으로써 설계 간소성도 향상시킬 수 있고, 따라서 비용을 절감할 수 있다. 게다가, 이러한 구조는 동기화 또는 제어를 필요로 하지 않거나 최소한으로 필요로 할 수 있는데, 그 이유는 입력 신호가 부가의 신호 처리 없이, 예를 들어, 타이밍 또는 필터링 블록을 사용하여 직렬 구조 내의 VE 선형화기들 간에 전송 또는 전달될 수 있기 때문이다.
도 4는 직렬로 있는 복수의 VE 선형화기(410), NL PA(420) 및 피드백 회로(430)를 포함하는 VE 직렬 구조 기반 시스템(400)의 다른 실시예를 나타낸 것이며, 여기서 VE 선형화기(410)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. VE 선형화기(410)의 출력이 NL PA(420)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(420)의 출력이 피드백 회로(430)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
그러나, VE 직렬 구조 기반 시스템(400)은 대응하는 오차 또는 정정 함수를 각각의 VE 선형화기(410)로 전달하는 데 사용될 수 있는 하나의 공유된 적응 제어기(440)를 포함할 수 있다. 구체적으로는, 공유된 적응 제어기(440)는 피드백 회로(430)에 결합될 수 있고, 이 피드백 회로(430)는 피드백 신호를 공유된 적응 제어기(440)로 보낼 수 있다. 또한, 공유된 적응 제어기(440)는 제1 스위치(450)에 결합될 수 있고, 이 제1 스위치(450)는 VE 선형화기(410)의 입력 신호에 접속하거나 그 신호를 태핑(tap)하여, 그 입력 신호와 연관된 기준 신호를 공유된 적응 제어기(440)로 전달할 수 있다. 공유된 적응 제어기(440)는 모델 파라미터 모듈(460) 및 VE 선형화기에 접속될 수 있는 제2 스위치(470)를 통해 VE 선형화기(410)에 결합될 수 있다.
제1 스위치(450) 및 제2 스위치(470)는 입력 신호 및 VE 선형화기(410)에 각각 동기하여 접속될 수 있다. 그에 따라, 제1 스위치(450) 및 제2 스위치(470)는 입력 신호와 그의 대응하는 VE 선형화기의 쌍에 순차적으로 한번에 한 쌍씩 접속될 수 있다. 예를 들어, 제1 스위치(450)가 제1 VE 선형화기(410)(VE1)의 기준 신호(ref1)를 공유된 적응 제어기(440)에 결합시킬 때, 제2 스위치(470)는 모델 파라미터 모듈(460)을 제1 VE 선형화기(410)(VE1)에 결합시키고, 제1 스위치(450)가 제2 VE 선형화기(410)(VE2)의 기준 신호(ref2)를 공유된 적응 제어기(440)에 결합시킬 때, 제2 스위치(470)는 모델 파라미터 모듈(460)을 제2 VE 선형화기(410)(VE2)에 결 합시키며, 이하 마찬가지이다. 제1 스위치(450) 및 제2 스위치(470)가 입력 신호와 VE 선형화기(410)의 각각의 쌍에 거의 동시에 또는 입력 신호를 태핑하는 것과 대응하는 VE 선형화기(410)에 접속하는 것 사이에 적절한 지연을 두고 접속될 수 있다. 그에 따라, 임의의 주어진 때 또는 기간에, 공유된 적응 제어기(440)는 하나의 기준 신호를 수신하고, 이 기준 신호 및 피드백 신호를 사용하여 오차 또는 정정 함수를 획득하며, 이 오차 또는 정정 함수를 해당 VE 선형화기(410)로 전달할 수 있다. 게다가, 모델 파라미터 모듈(460)은 VE 선형화기(410)에 대응하는 적절한 오차 또는 정정 함수를 획득하는 데 필요할 수 있는 적절한 모델 파라미터를 적용하는 데 사용될 수 있다. 모델 파라미터 모듈(460)은, 예를 들어, 제1 스위치(450) 또는 제2 스위치(470)의 위치에 따라 유사한 모델 파라미터 또는 서로 다른 모델 파라미터를 VE 선형화기(410) 중 적어도 몇몇에 적용할 수 있다.
제1 스위치(450) 및 제2 스위치(470)는 VE 선형화기(410) 및 대응하는 기준 신호를 직렬 구조에서의 VE 선형화기의 순서와 일치하는 시간 순차적 방식으로 한번에 하나씩 스위칭 또는 선택하도록, 예를 들어, 프로그램된 소프트웨어에 의해 자동으로 제어될 수 있다. 제1 스위치(450) 및 제2 스위치(470)의 타이밍이 지연 또는 기다림이 거의 없이 직렬 구조에서 한 VE 선형화기(410)로부터 그 다음 VE 선형화기(410)로의 매끄러운 천이를 제공할 수 있는 부가의 타이밍 회로(도시 생략)를 사용하여 제어 및 동기화될 수 있다. 예를 들어, 제1 스위치(450), 제2 스위치(470) 또는 둘다의 스위칭 속도(switching rate)를 제어하기 위해 타이밍 회로가 사용될 수 있다. 게다가, 스위칭 동작의 타이밍이 보다 큰 시스템 및/또는 신호와 비동기적일 수 있다.
도 5는 병렬로 결합된 복수의 VE 선형화기(510), 제1 스위치(515), NL PA(520), 피드백 회로(530), 공유된 적응 제어기(540) 및 제2 스위치(550)를 포함하는 VE 병렬 구조 기반 시스템(500)의 일 실시예를 나타낸 것이며, 여기서 VE 선형화기(510)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. VE 선형화기(510)의 출력이 NL PA(520)에 의해 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(520)의 출력이 피드백 회로(530)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
그러나, 공유된 적응 제어기(540)는 직렬 구조의 경우에서의 복수의 입력 신호 대신에 하나의 공유된 입력 신호에 접속될 수 있다. 게다가, 공유된 적응 제어기(540)는, 하나의 선택된 또는 지정된 VE 선형화기(510)로 오차 또는 정정 함수를 전달하기 위해, 공유된 입력 신호와 연관된 동일한 기준 신호는 물론 피드백 신호를 사용할 수 있다.
오차 또는 정정 함수는 모든 VE 선형화기(510)에 대해 공유될 수 있다. VE 선형화기(510)는 공유된 적응 제어기(540)에 결합되어 있을 수 있고 언제라도 VE 선형화기(510) 중 하나에 개별적으로 접속될 수 있는 제2 스위치(550)를 사용하여 선택될 수 있다. 그에 따라, 선택된 VE 선형화기(510)는 또한 제1 스위치(515)를 사용하여 NL PA(520)에도 결합될 수 있다. 다른 실시예들에서, 오차 또는 정정 함수는 동일한 기준 및 피드백 신호를 사용하지만, 서로 다른 VE 선형화기에 대응하 는 서로 다른 모델 파라미터를 사용하여 획득될 수 있다. 예를 들어, 모델 파라미터 모듈(360) 등의 모델 파라미터 모듈은 공유된 적응 제어기(540) 및 제2 스위치(550)에 결합될 수 있고, 선택된 VE 선형화기(510)에 대응하는 모델 파라미터를 획득하는 데 사용될 수 있다.
각각의 VE 선형화기(510)는 주파수 범위, 신호 레벨, 대역폭 범위, 이득, 또는 증폭 등의 지정된 신호 측면 또는 특성에 대한 선형화 효율의 향상을 위해 구성 또는 최적화될 수 있다. VE 선형화기(510)는 또한 시간에 따라 적용될 수 있는 서로 다른 신호 유형, 포맷, 또는 변조를 위해 구성 또는 최적화될 수 있다. 그에 따라, 제2 스위치(550)는 복수의 서로 다른 신호 포맷이 적용되는 복수의 다이나믹 레인지 범위, 예를 들어, 변하는 주파수 또는 이득 범위에 걸쳐 또는 시간에 따라 VE 선형화기(510)를 스위칭하도록 사전 프로그램될 수 있다. 예를 들어, VE 선형화기(510)는 비정적 PA 또는 중기적 열 과도 현상에 대한 효율적인 보상을 보장하기 위해 미리 정해진 주파수, 전력, 시간 또는 이들의 조합의 함수에 기초하여 스위칭될 수 있다. 최적화된 VE 선형화기들 간의 동적 스위칭으로부터 이득을 볼 수 있는 응용 분야의 예로는 TDD(Time-Division Duplex)에 대한 PA 선형화와, TDD 및 FDD(Frequency Division Duplex)에 대한 시변 프레이밍(time varying framing)이 있을 수 있다.
제2 스위치(550)는 신호 지연 또는 오차를 방지하기 위해 입력, 피드백 및 기준 신호의 흐름과 동적 스위칭 시간 간의 동기화를 제공할 수 있는 부가의 타이밍 회로(도시 생략)를 사용하여 제어될 수 있다. 예를 들어, 제2 스위치(550)는 거의 동시에 또는 약간 이른 시간에, 즉 VE 선형화기(510)에 대응하는 입력 신호가 도착하기 전에, VE 선형화기(510)를 스위칭 또는 선택하기 위해 제어될 수 있다. 다른 실시예에서, VE 선형화기(510)는 입력 신호 주파수 범위, 전력 또는 레벨 범위에 기초하여 또는 타이밍 시퀀스 또는 시간 스케쥴에 기초하여 조작자에 의해 스위칭될 수 있다.
게다가, VE 선형화기(510)는 거의 똑같은 지연 시간으로 그리고 각각의 스위칭된 VE 선형화기(510)에 대해 거의 동기화 없이, 제2 스위치(550)를 사용하여 스위칭 또는 선택될 수 있다. 예를 들어, 각각의 VE 선형화기(510)는 유사한 신호 데이터 스트림을 수신하도록 그리고 나머지 VE 선형화기(510)와 거의 똑같은 스위칭 지연 시간으로 스위칭될 수 있다. 따라서, VE 선형화기들(510) 간의 동적 스위칭은 과도 현상이 없을 수 있는데, 즉 과도적 충격이 없을 수 있다.
도 6은 시스템(300 또는 400) 등의 VE 직렬 구조 및 시스템(500) 등의 VE 병렬 구조의 결합된 이점 또는 특성을 포함할 수 있는 VE 결합 구조 기반 시스템(600)의 일 실시예를 나타낸 것이다. VE 결합 구조 기반 시스템(600)은 직렬로, 병렬로 또는 이들의 조합으로 결합된 복수의 VE 선형화기(610)를 포함할 수 있다. 또한, VE 결합 구조 기반 시스템은 전술한 대응하는 구성요소와 유사하게 구성되어 있을 수 있는 제1 스위치(615), NL PA(620), 피드백 회로(630), 공유된 적응 제어기(640), 및 제2 스위치(650)를 포함할 수 있다. VE 선형화기(610)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. VE 선형화기(610)의 출력이 NL PA(620)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(620)의 출력이 피드백 회로(630)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
공유된 적응 제어기(640)는 동일한 기준 및 피드백 신호를 수신하고 이를 사용하여 오차 또는 정정 함수를 획득할 수 있다. 공유된 적응 제어기(640)는 이 오차 또는 정정 함수를 복수의 직렬의 VE 선형화기(610) 중 하나로 전송할 수 있다. 또한, VE 결합 구조 기반 시스템(600)은 VE 선형화기(610)의 구조 또는 배열에 기초하여 신호의 흐름을 동기화하는 데 필요할 수 있는 복수의 스위치 및 타이밍 회로(도시 생략)를 포함할 수 있다.
직렬의 VE 선형화기(610)는 병렬로 배열될 수 있으며, 이 경우 직렬의 VE 선형화기(610) 각각은, 시스템(500)과 유사하게, 지정된 주파수 범위, 대역폭 범위에 걸쳐, 시간에 따라 또는 다른 신호 특성에 대해 향상된 선형화 효율을 위해 구성 또는 최적화될 수 있다. 게다가, 각각의 직렬 구조는, 시스템(300 또는 400)과 유사하게, 선형화 효율 및 복잡한 모델링을 향상시키기 위해 단계별로 되어 있거나 순차적으로 정렬되어 있을 수 있는 복수의 VE 선형화기를 포함할 수 있다. VE 선형화기(610)는 개별적인 구성요소일 수 있거나, 향상된 왜곡 보상 및 설계 간소성을 갖는 결합 VE 선형화기를 획득하기 위해 통합될 수 있다. 일부 실시예들에서, 각각의 VE 선형화기(610)는 직렬로, 병렬로, 또는 이들의 조합으로 결합될 수 있는 복수의 통합된 VE 선형화기를 더 포함할 수 있다.
도 7은 왜곡 보상 및 선형화 효율을 추가로 향상시키기 위해 복수의 통합된 또는 결합된 VE 선형화기를 사용할 수 있는 VE 디임베딩 기반 시스템(700)의 일 실 시예를 나타낸 것이다. VE 디임베딩 기반 시스템(700)은 제1 VE 선형화기(710), DAC 및 ADC 회로 블록(715), NL PA(720), NL 바이패스 회로(725), 스위치(728), 피드백 회로(730), 제2 VE 선형화기(740), 및 "피드백 역 응답 분리 및 디임베딩(feedback inverse response isolation and de-embedding)" 블록(750)를 포함할 수 있다. VE 선형화기(710, 740)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. DAC 및 ADC 회로 블록(715)의 출력이 NL PA(720)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(720)의 출력이 피드백 회로(730)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
VE 디임베딩 기반 시스템(700)은 또한 제1 VE 선형화기(710), 제2 VE 선형화기(740)와 연관되어 있거나 제1 VE 선형화기(710)와 제2 VE 선형화기(740) 간에 공유될 수 있는 복수의 적응 제어기(도시 생략)를 포함할 수 있다. DAC 및 ADC 회로 블록(715)은 디지털 신호를 처리할 수 있는 제1 VE 선형화기(710) 및 제2 VE 선형화기(740)에, 그리고 아날로그 신호를 처리할 수 있는 NL PA(720) 및 피드백 회로(730)에 결합될 수 있다. 따라서, DAC 및 ADC 회로(715)는 시스템 출력 및 피드백 신호에 대한 (디지털 파형과 아날로그 파형 간의) 필요한 신호 변환을 구현할 수 있다.
제1 VE 선형화기(710) 및 제2 VE 선형화기(740) 각각은 직렬로, 병렬로 또는 둘다로 결합되어 있을 수 있는 복수의 통합된 VE 선형화기를 포함하는 결합 VE 선형화기일 수 있다. 그러나, 제1 VE 선형화기(710)는 출력 신호를 선형화하도록, 예를 들어, 증폭 왜곡을 보상하도록 최적화될 수 있는 반면, 제2 VE 선형화기(740)는 피드백 회로(730)에 의해 도입되는 신호 왜곡을 디임베딩하도록 최적화되어 있을 수 있다. 나머지 신호 왜곡으로부터의 피드백 왜곡 등의 전체 신호 응답으로부터의 신호특성 응답을 디임베딩하는 것은, 예를 들어, 나머지 신호 응답으로부터 신호 특성 응답을 분리하고 역모델링을 사용함으로써, 그 신호 특성과 연관된 특정의 모델 파라미터를 구하는 것을 포함할 수 있다. 신호 특성과 관련된 모델 파라미터는 그 다음에 오차 함수를 획득하기 위해 처리될 수 있고, 이 오차 함수가 전체 신호 응답으로부터 차감될 수 있다.
피드백 신호 왜곡을 디임베딩하는 것은, 예를 들어, 왜곡된 피드백 신호에 기초하여 오차 또는 정정 함수를 획득할 때, 부가의 오차를 선형화 모델에 도입시키는 것을 방지하기 위해 이용될 수 있다. 따라서, 피드백 신호 왜곡을 디임베딩하는 것은 선형화 효율은 물론 전체 시스템 성능도 더욱 향상시킬 수 있다.
일 실시예에서, 스위치(728)는 증폭된 출력 신호를 바이패스시키고 그 대신에 (증폭 이전의) 사전 왜곡된 출력 신호를 피드백 회로(730)로 보내기 위해 바이패스 회로(725)에 접속될 수 있다. 그에 따라, 스위치(728)는 NL PA(720)에 의해 도입된, NL 왜곡 등의 증폭 왜곡을 거의 제거하고 따라서 제2 VE 선형화기(740)가 NL PA(720)로부터 그다지 손상을 받지 않고 피드백 왜곡을 포함한 피드백 회로(730)의 응답을 모델링할 수 있게 하는 데 사용될 수 있다. 제2 VE 선형화기(740)는 증폭 왜곡 없이 실질적으로 피드백 왜곡을 포함할 수 있는 피드백 신호를 피드백 회로로부터 수신할 수 있다. 또한, 제2 VE 선형화기(740)는 피드백 왜 곡 또는 증폭 왜곡을 거의 포함하지 않는 출력 신호를 제1 VE 선형화기(710)로부터 수신할 수 있다. 제2 VE 선형화기(740)는 이 출력 신호 및 이 피드백 신호를 사용하여, "피드백 역방향 응답 분리 및 디임베딩" 블록(750)으로 전송될 수 있는 복수의 피드백 왜곡 파라미터를 모델링할 수 있다. 구체적으로는, 제2 VE 선형화기(740)가 다른 왜곡 없이 피드백 왜곡을 보상하도록 최적화되어 있기 때문에, 제2 VE 선형화기(740)는 피드백 회로(730)의 역방향 응답을 정확하게 모델링하고, 모델 파라미터를 "피드백 역방향 응답 분리 및 디임베딩" 블록(750)으로 전달할 수 있다.
"피드백 역방향 응답 분리 및 디임베딩" 블록(750)은 그 다음에 모델 파라미터를 사용하여, 피드백 신호로부터 피드백 왜곡을 디임베딩하고 피드백 왜곡이 거의 없는 대안의 피드백 신호를 획득할 수 있으며, 이 대안의 피드백 신호가 제1 VE 선형화기(710)로 전송될 수 있다. 모델 파라미터가 획득되면, 스위치(728)는 피드백 회로(730)에 접속되어 증폭된 출력 신호를 피드백 회로(730)로 전달할 수 있다. 피드백 회로(730)는 그 다음에 피드백 왜곡, 증폭 왜곡, 기타 신호 왜곡 또는 이들의 조합을 포함하는 피드백 신호를 전송할 수 있다. 피드백 왜곡은 모델 파라미터를 사용하여 "피드백 역방향 응답 분리 및 디임베딩" 블록(750)에서 제거 또는 감소될 수 있는 반면, 나머지 신호 왜곡은 제1 VE 선형화기(710)에서 보상될 수 있다. 대안의 실시예에서, 스위치(728)를 사용하여 증폭된 출력 신호를 바이패스시키는 대신에, 피드백 왜곡이 수학적으로 또는 디지털 신호 처리를 사용하여 분리될 수 있다. 예를 들어, 피드백 신호로부터 증폭과 관련된 시스템 왜곡을 차감하기 위해 전용의 모델링 회로 또는 소프트웨어가 사용될 수 있다. 따라서, 어떤 피드백 왜곡을 갖는 그 결과의 피드백 신호가 제2 VE 선형화기(740)로 전송될 수 있다.
도 8은 피드백 왜곡을 디임베딩하는 데 사용될 수 있는 VE 디임베딩 기반 시스템(800)의 다른 실시예를 나타낸 것이다. VE 디임베딩 기반 시스템(800)은 시스템(700)의 대응하는 구성요소들과 유사하게 구성될 수 있는, 제1 VE 선형화기(810), DAC 및 ADC 회로 블록(815), NL PA(820), NL 바이패스 회로(825), 스위치(828), 피드백 회로(830), 및 제2 VE 선형화기(840)를 포함할 수 있다. VE 선형화기(810, 840)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. DAC 및 ADC 회로 블록(815)의 출력이 NL PA(820)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(820)의 출력이 피드백 회로(830)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
그러나, VE 디임베딩 기반 시스템(800)은, "피드백 역방향 응답 분리 및 디임베딩" 블록(750) 대신에, "피드백 정방향 응답 분리 및 임베딩(feedback forward response isolation and embedding)" 블록(850)을 포함할 수 있고, 피드백 왜곡을 보상하고 디임베딩하기 위해 대안의 피드백 신호 대신에 대안의 기준 신호를 사용할 수 있다. VE 디임베딩 기반 시스템(800)은 피드백 정방향 응답, 즉 피드백 회로(830)의 응답[이는 그 다음에 제1 VE 선형화기(810)의 기준 신호에 임베딩될 수 있음]을 모델링할 수 있다. 그에 따라, 피드백 왜곡이 제1 VE 선형화기(810)로 전달되는 계산된 오차 함수로부터 제외 또는 거의 제거될 수 있다. 따라서, 제1 VE 선형화기(810)는, 피드백 신호를 직접 보상하지 않고, 피드백 왜곡을 포함하는 기준 신호에 기초하여 오차 함수를 사용하여 신호를 선형화시킬 수 있다. 그에 따라, 제1 VE 선형화기(810) 및 제2 VE 선형화기(840)는 제1 VE 선형화기(710) 및 제2 VE 선형화기(740)와 각각 다르게 구성될 수 있다. 예를 들어, 제1 VE 선형화기(810) 및 제2 VE 선형화기(840)는 서로 다른 수의 임베딩된 VE 선형화기 또는 서로 다른 구조를 포함할 수 있다.
구체적으로는, 증폭 왜곡 없이 실질적으로 피드백 왜곡을 포함하는 피드백 신호가, 전술한 바와 같이, 스위치(828)를 사용하여 또는 수학적으로 획득될 수 있다. 피드백 신호는 제1 VE 선형화기(810) 및 제2 VE 선형화기(840) 둘다로 전달될 수 있다. 제2 VE 선형화기(840)는 피드백 또는 증폭 왜곡을 거의 포함하지 않는 제1 VE 선형화기(810)로부터의 출력 신호 이외에, 피드백 신호를 사용하여, 피드백 왜곡 파라미터를 구할 수 있다. 제2 VE 선형화기(840)는 그 다음에 피드백 왜곡 파라미터를 "피드백 정방향 응답 분리 및 임베딩" 블록(850)으로 전송할 수 있다. "피드백 정방향 응답 분리 및 임베딩" 블록(850)은 또한 제1 VE 선형화기(810)의 입력 신호에 대응하는 기준 신호를 수신할 수 있다. "피드백 정방향 응답 분리 및 임베딩" 블록(850)은 피드백 왜곡 파라미터 및 기준 신호를 사용하여, 피드백 왜곡을 상쇄(counter)시키는 오차 또는 손상을 포함할 수 있는 대안의 기준 신호를 획득할 수 있다. 예를 들어, 기준 신호와 피드백 신호 간의 차이 또는 오차가 "피드백 정방향 응답 분리 및 임베딩" 블록(850)에서 근사화될 수 있다. 제1 VE 선형화기(810)는 그 다음에 근사화된 차이 또는 오차를 사용하여, 다른 시스템 왜곡을 보 상하면서 시스템 출력에서 관찰되는 피드백 왜곡의 효과를 상쇄 또는 소거할 수 있다.
도 9는 복수의 시스템 왜곡을 모델링하는 데 사용될 수 있는 VE 모델링 기반 시스템(900)의 일 실시예를 나타낸 것이다. VE 모델링 기반 시스템(900)은 시스템(700 또는 800)의 대응하는 구성요소들과 유사하게 구성되어 있을 수 있는, 제1 VE 선형화기(910), 제1 VE 선형화기(910)에 결합된 제1 스위치(912), DAC 및 ADC 회로 블록(915), NL PA(920), NL 바이패스 회로(925), 제2 스위치(928), 및 피드백 회로(930)를 포함할 수 있다. VE 선형화기(910)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다. DAC 및 ADC 회로 블록(915)의 출력이 NL PA(920)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(920)의 출력이 피드백 회로(930)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다.
또한, VE 모델링 기반 시스템(900)은 제2 VE 선형화기(940)를 포함할 수 있다. 제2 VE 선형화기(940)는 시스템(900)에 도입될 수 있는, 왜곡 없음, 피드백 왜곡, 증폭 왜곡, 기타 시스템 왜곡, 또는 이들의 조합에 응답하여 적어도 하나의 시스템을 모델링하는 데 사용될 수 있다. 그에 따라, 제2 VE 선형화기(940)의 모델 파라미터는 시스템 응답을 조정 또는 디임베딩하는 데 직접적인 방식으로 사용될 수 없다. 그 대신에, 제2 VE 선형화기(940)는 전체 시스템 성능을 분석하는 데, 시스템 부족을 할당하는 데, 그리고 시스템 업그레이드를 계획 또는 설계하는 데 유용할 수 있는 시스템 응답 파라미터를 제공하는 데 사용될 수 있다.
예를 들어, 제2 스위치(928)가 증폭된 출력 신호에 연결되고 제1 스위치(912)가 제1 VE 선형화기(910)의 출력에 연결되어 있을 때(도면에 도시됨), 제2 VE 선형화기(940)는 시스템의 응답을 모델링할 수 있다. 그에 따라, 제2 VE 선형화기(940)는 선형화 이후의 시스템 응답을 모델링할 수 있다. 제1 스위치(912)가 제1 VE 선형화기(910)의 입력의 기준에 연결되어 있을 때, 제2 VE 선형화기(940)는 또한 선형화 이전의 시스템의 응답을 모델링할 수 있다. 그 다음에, 제1 VE 선형화기(910)의 선형화 효율을 분석하여 서로 다른 시스템 왜곡을 보상하기 위해 선형화 이전과 이후의 2개의 응답이 비교된다.
다른 모델링 시나리오에서, 제2 스위치(928)가 증폭된 출력 신호를 바이패스시키고 제1 스위치(912)가 제1 VE 선형화기(910)의 입력에 연결되어 있을 때, 제2 VE 선형화기(940)는 왜곡된 피드백 신호를 모델링할 수 있다. 제1 스위치(912)가 제1 VE 선형화기(910)의 출력에 연결되어 있을 때, 제2 VE 선형화기(940)는 또한 분리된 피드백 신호에 대한 시스템 응답을 모델링할 수 있다. 피드백 왜곡을 보상함에 있어서의 제1 VE 선형화기(910)의 효율 및 처음부터 끝까지 전체적인 송신기 시스템 성능을 평가하기 위해, 분리된 피드백 신호에 대한 시스템 응답이 피드백 왜곡 모델과 비교될 수 있다. 다른 실시예들에서, 제2 VE 선형화기(940)는, 상기한 바와 같이 서로 다른 디임베딩 기법들이 적용될 때, 복수의 신호 왜곡을 보상함에 있어서의 제1 VE 선형화기(910)의 효율을 분석하기 위해 복수의 시스템 응답을 모델링할 수 있다.
도 10은 시스템(700 또는 800) 등의 VE 디임베딩 기반 시스템과 시스템(900) 등의 VE 모델링 기반 시스템의 결합된 이점 또는 특성을 포함할 수 있는 VE 디임베딩 및 모델링 기반 시스템(1000)의 일 실시예를 나타낸 것이다.
디임베딩 및 모델링 기반 시스템(1000)은 시스템(600 또는 700)의 대응하는 구성요소들과 유사하게 구성되어 있을 수 있는, 선형화 및 왜곡 보상을 위해 최적화되어 있는 제1 VE 선형화기(1010), 제1 스위치(1012), DAC 및 ADC 회로 블록(1015), NL PA(1020), NL 바이패스 회로(1025), 제2 스위치(1028), 및 피드백 회로(1030)를 포함할 수 있다. DAC 및 ADC 회로 블록(1015)의 출력이 NL PA(1020)에서 증폭되기 전에 무선 주파수로 업컨버전될 수 있다는 것과 NL PA(1020)의 출력이 피드백 회로(1030)에서 처리되기 전에 중간 주파수 및 기저대역 주파수 중 하나로 다운컨버전될 수 있다는 것을 잘 알 것이다. 또한, VE 모델링 기반 시스템(1000)은 상기한 대응하는 구성요소들과 유사하게 구성되어 있을 수 있는, 피드백 왜곡을 디임베딩하기 위해 최적화되어 있는 제2 VE 선형화기(1040), 시스템 응답을 모델링하기 위해 최적화되어 있는 제3 VE 선형화기(1045), "피드백 역방향 응답 분리 및 디임베딩" 블록(1050) 및 "피드백 역방향 응답 분리 및 임베딩" 블록(1055)을 포함할 수 있다. VE 선형화기(1010, 1040, 1045)는 도 2를 참조하여 전술한 VE 기반 선형화기(205)와 거의 유사하다.
시스템(1000)은 제1 VE 선형화기(1010) 및 제2 VE 선형화기(1040)를 사용하여 선형화 및 디임베딩을 통해 직접적으로, 또는 제3 VE 선형화기(1045)를 사용하여 모델링을 통해 간접적으로, 향상된 선형화 효율 및 왜곡 보상을 제공할 수 있다. VE 디임베딩 및 모델링 기반 시스템(1000)의 다른 실시예들에서, 결합된 VE 선형화기는 임의의 다른 필요한 회로, 스위치 또는 블록에 부가하여, 서로 결합되어 있을 수 있는 제1 VE 선형화기(1010), 제2 VE 선형화기(1040) 및 제3 VE 선형화기(1045)를 포함할 수 있다. 대안으로서, 결합된 VE 선형화기는 직렬로, 병렬로, 또는 둘다로 재배열되어 있을 수 있는, 제1 VE 선형화기(1010), 제2 VE 선형화기(1040) 및 제3 VE 선형화기(1045) 내의 임베딩된 VE 선형화기 중 적어도 몇몇을 포함할 수 있다.
VE 선형화기의 구성요소와 같이, 상기한 시스템 구성요소들 중 적어도 몇몇은 그에게 부여된 필요한 작업 부하를 처리하기에 충분한 처리 전력, 메모리 자원 및 네트워크 쓰루풋 능력(throughput capability)을 갖는 컴퓨터 또는 네트워크 구성요소 등의 범용 네트워크 구성요소에 구현될 수 있다. 도 11은 본 명세서에 개시된 구성요소들의 하나 이상의 실시예를 구현하기에 적합한 통상적인 범용 네트워크 구성요소(1100)를 나타낸 것이다. 네트워크 구성요소(1100)는 2차 저장 장치(1120)를 비롯한 메모리 장치, 판독 전용 메모리(ROM)(1130), 랜덤 액세스 메모리(RAM)(1140), 입/출력(I/O) 장치(1150), 및 네트워크 접속 장치(1160)와 통신하고 있는 프로세서(1110)(중앙 처리 장치 또는 CPU라고 할 수 있음)를 포함하고 있다. 프로세서(1110)는 하나 이상의 CPU 칩으로 구현될 수 있거나, 하나 이상의 ASIC의 일부일 수 있다.
2차 저장 장치(1120)는 통상적으로 하나 이상의 디스크 드라이브 또는 테이프 드라이브로 이루어져 있으며, 데이터의 불휘발성 저장을 위해 그리고 RAM(1140)이 모든 작업 데이터를 보유하기에 충분히 크지 않은 경우 오버플로우 데이터 저장 장치로서 사용된다. 2차 저장 장치(1120)는 프로그램이 실행을 위해 선택될 때 RAM(1140)에 로드되는 이러한 프로그램을 저장하는 데 사용될 수 있다. ROM(1150)은 명령어와, 아마도 프로그램 실행 중에 판독되는 데이터를 저장하는 데 사용된다. ROM(1150)은 통상적으로 2차 저장 장치(1120)의 보다 큰 기억 용량에 비해 작은 기억 용량을 갖는 불휘발성 메모리 장치이다. RAM(1140)은 휘발성 데이터를 저장하는데, 또한 아마도 명령어를 저장하는 데 사용된다. ROM(1130) 및 RAM(1140) 둘다에의 액세스는 통상적으로 2차 저장 장치(1120)에의 액세스보다 빠르다.
또한, 기술된 시스템 구성요소들 중 적어도 몇몇 또는 그 전부는 하나의 또는 다수의 FPGA(Field Programmable Gate Array) 및/또는 ASIC(Application Specific Integrated Circuit)에 구현될 수 있다. 예를 들어, 시스템 구성요소들 중 적어도 몇몇은 마이크로프로세서를 사용하는 블록 기반 방법 대신에 포인트 기반 방법(point-by-point method)을 사용하는 FPGA에 구현될 수 있다. 그러나, 다른 실시예들은 내부적으로 통합된 CPU 또는 외부 칩 CPU를 포함할 수 있다.
본 발명의 양호한 실시예들이 도시되고 기술되어 있지만, 본 발명의 정신 및 개시 내용을 벗어나지 않고 당업자에 의해 이들에 대한 수정이 행해질 수 있다. 본 명세서에 기술된 실시예들은 단지 예시적인 것에 불과하며, 제한하고자 한 것이 아니다. 본 명세서에 개시된 본 발명의 많은 변형 및 수정이 가능하며, 본 발명의 범위 내에 속한다. 수치 범위 또는 제한이 명시적으로 표명되어 있는 경우, 이러한 명시적인 범위 또는 제한이 명시적으로 표명된 범위 또는 제한 내에 속하는 반복적 범위 또는 유사한 크기의 제한을 포함하는 것으로 이해되어야 한다(예를 들 어, 약 1 내지 약 10은 2, 3, 4, 기타를 포함하고, 0.10보다 크다는 0.11, 0.12, 0.13, 기타를 포함한다). 청구항의 임의의 구성요소에 대해 용어 "선택적으로"를 사용하는 것은 그 대상 요소가 필수적인 것이 아님을 의미하기 위한 것이다. 포함하는, 구비하는, 갖는 등의 보다 광의의 용어를 사용하는 것은 이루어지는, 필요불가결하게 이루어지는, 사실상 이루어지는 등의 보다 협의의 용어에 대한 지원을 제공하는 것으로 이해되어야 한다.
그에 따라, 보호 범위는 이상에서 서술된 설명에 의해 제한되지 않으며 이하의 청구항에 의해서만 제한되며, 그 범위는 청구항의 발명 대상의 모든 등가물을 포함한다. 모든 청구항은 명세서에 본 발명의 실시예로서 포함된다. 따라서, 청구항은 추가의 설명이며 본 발명의 양호한 실시예들에 대한 추가이다. 배경 기술 부분에서의 인용례의 설명은 그 인용례, 특히 본 출원의 우선일 이후의 공개일을 가질 수 있는 모든 인용례가 본 발명에 대한 종래 기술임을 인정하는 것이 아니다. 본 명세서에 인용된 모든 특허, 특허 출원, 및 공개 문헌은, 본 명세서에 개시된 것을 보충하는 예시적인, 절차적인 또는 기타 상세를 제공하는 한, 그 전체 내용이 본 명세서에 참조로 포함된다.
도 1은 무선 통신 시스템의 일 실시예를 나타낸 도면.
도 2는 볼테라 엔진(VE) 기반 시스템의 일 실시예의 블록도.
도 3은 볼테라 엔진(VE) 직렬 구조 기반 시스템의 일 실시예의 블록도.
도 4는 VE 직렬 구조 기반 시스템의 다른 실시예의 블록도.
도 5는 VE 병렬 구조 기반 시스템의 일 실시예의 블록도.
도 6은 VE 결합 구조 기반 시스템의 일 실시예의 블록도.
도 7은 VE 디임베딩(de-embedding) 기반 시스템의 일 실시예의 블록도.
도 8은 VE 디임베딩 기반 시스템의 다른 실시예의 블록도.
도 9는 VE 모델링 기반 시스템의 일 실시예의 블록도.
도 10은 VE 디임베딩 및 모델링 기반 시스템의 일 실시예의 블록도.
도 11은 범용 컴퓨터 시스템의 일 실시예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
107: 코어 네트워크
109: 인터넷
460: 모델 파라미터
440: 공유된 적응 제어기
430: 피드백 회로

Claims (20)

  1. 무선 전송 시스템으로서,
    복수의 VE(Volterra Engine) 선형화기;
    상기 VE 선형화기들에 결합된 전력 증폭기(PA);
    상기 VE 선형화기들 및 상기 PA에 결합된 피드백 회로; 및
    상기 피드백 회로에 결합된 적어도 하나의 적응 제어기
    를 포함하며,
    각각의 VE 선형화기는 적어도 다른 VE 선형화기에 직렬로, 병렬로, 또는 둘다로 결합되어, 상기 PA로부터의 출력 신호의 적어도 하나의 왜곡 측면(distortion aspect)을 보상하는 무선 전송 시스템.
  2. 제1항에 있어서, 상기 적응 제어기는 직렬의 VE 선형화기들 내의 하나의 VE 선형화기에 개별적으로 결합되어, 상기 VE 선형화기에 대응하는 기준 신호를 수신하는 무선 전송 시스템.
  3. 제2항에 있어서,
    상기 적응 제어기에 결합된 제1 스위치; 및
    상기 적응 제어기에 결합된 제2 스위치
    를 더 포함하며,
    상기 적응 제어기는 상기 직렬의 VE 선형화기들에 의해 공유되고, 상기 적응 제어기는 상기 직렬의 VE 선형화기들에서 순차적으로 상기 제2 스위치를 사용하여 선택된 상기 VE 선형화기에 대응하는, 상기 제1 스위치를 사용하여 선택된 기준 신호를 수신하는 무선 전송 시스템.
  4. 제3항에 있어서,
    상기 제2 스위치에 결합된 모델 파라미터 모듈을 더 포함하고,
    상기 모델 파라미터 모듈은 상기 제2 스위치를 사용하여 선택된 VE 선형화기에 대응하는 모델 파라미터들을 선택하는 무선 전송 시스템.
  5. 제3항에 있어서, 상기 적응 제어기는 각각의 스위칭된 VE 선형화기에서 동기화를 필요로 하지 않고, 상기 무선 전송 시스템의 나머지 구성요소들과 실질적으로 비동기적으로 스위칭되는 무선 전송 시스템.
  6. 제1항에 있어서,
    상기 적응 제어기에 결합된 스위치를 더 포함하고,
    상기 적응 제어기는 병렬 배열의 VE 선형화기들에 의해 공유되고 상기 병렬 배열의 VE 선형화기들에서 공유된 기준 신호를 수신하며, 상기 적응 제어기는 상기 스위치를 사용하여 그리고 신호 주파수 범위, 신호 전력 범위, 타이밍 시퀀스, 신호 포맷, 다른 신호 특성 또는 이들의 조합에 기초하여, 상기 병렬 배열의 VE 선형 화기들에서 한번에 하나의 VE 선형화기로 동적으로 스위칭되는 무선 전송 시스템.
  7. 제6항에 있어서, 상기 VE 선형화기들은 과도적 충격들 없이 그리고 실질적인 동기화 없이 스위칭되는 무선 전송 시스템.
  8. 제1항에 있어서, 복수의 직렬의 VE 선형화기들은 병렬로 결합되어 있는 무선 전송 시스템.
  9. 제1항에 있어서, 상기 직렬 구조, 상기 병렬 구조 또는 둘다가 복잡한 모델링, 설계 간소성, 또는 둘다를 향상시키는 무선 전송 시스템.
  10. 신호 왜곡 보상 시스템으로서,
    제1 VE(Volterra Engine) 선형화기;
    상기 제1 VE 선형화기에 결합된 전력 증폭기(PA);
    상기 제1 VE 선형화기에 결합된 적어도 하나의 제2 VE 선형화기; 및
    상기 PA 및 상기 제2 VE 선형화기에 결합된 피드백 회로
    를 포함하며,
    상기 제1 VE 선형화기는 상기 PA에 의해 증폭된 출력 신호에서 왜곡을 선형화 및 감소시키도록 구성되어 있고, 상기 제2 VE 선형화기는 피드백 신호에서 피드백 왜곡을 디임베딩(de-embed)하거나 적어도 하나의 시스템 응답을 모델링하도록 구성되어 있는 신호 왜곡 보상 시스템.
  11. 제10항에 있어서,
    상기 제1 VE 선형화기의 비증폭된 출력을 수신하도록 구성되어 있는 비선형(NL) 바이패스 회로; 및
    상기 피드백 회로에 결합된 스위치
    를 더 포함하며,
    상기 스위치가 상기 피드백 회로를 상기 NL 바이패스 회로에 연결시킬 때, 상기 피드백 신호는 실질적인 증폭 왜곡 없이 피드백 왜곡을 포함하고, 상기 스위치가 상기 피드백 회로를 상기 PA에 연결시킬 때, 상기 피드백 신호는 피드백 왜곡 및 증폭 왜곡을 포함하는 신호 왜곡 보상 시스템.
  12. 제11항에 있어서,
    상기 PA, 상기 NL 바이패스 회로, 및 상기 제1 VE 선형화기에 결합된 DAC 및 ADC 회로 블록을 더 포함하고,
    상기 DAC 및 ADC 회로 블록은 상기 제1 VE 선형화기의 비증폭된 출력을 디지털 파형으로부터 아날로그 파형으로 변환하고 상기 피드백 신호를 아날로그 파형으로부터 디지털 파형으로 변환하는 신호 왜곡 보상 시스템.
  13. 제10항에 있어서, 증폭 왜곡은 디지털 신호 처리에 기초하여 상기 피드백 신 호로부터 분리되는 신호 왜곡 보상 시스템.
  14. 제10항에 있어서,
    상기 제1 VE 선형화기, 상기 제2 VE 선형화기, 및 상기 피드백 회로에 결합된 피드백 역방향 응답 분리 및 디임베딩 블록을 더 포함하고,
    상기 피드백 역방향 응답 분리 및 디임베딩 블록은 피드백 왜곡을 실질적으로 포함하지 않는 대안의 피드백 신호를 상기 제1 VE 선형화기로 보내도록 구성되어 있고, 상기 대안의 피드백 신호는 상기 제2 VE 선형화기로부터의 모델 파라미터들 및 상기 피드백 신호에 기초하여 획득되는 신호 왜곡 보상 시스템.
  15. 제10항에 있어서,
    상기 제1 VE 선형화기 및 상기 제2 VE 선형화기에 결합된 피드백 정방향 응답 분리 및 임베딩 블록을 더 포함하며,
    상기 피드백 정방향 응답 분리 및 임베딩 블록은 상기 피드백 신호 내의 왜곡 피드백을 상쇄시키기 위해 대안의 기준 신호를 상기 제1 VE 선형화기로 보내도록 구성되어 있고, 상기 대안의 기준 신호는 상기 제2 VE 선형화기로부터의 모델 파라미터들 및 상기 피드백 신호에 기초하여 획득되는 신호 왜곡 보상 시스템.
  16. 제10항에 있어서,
    상기 제1 VE 선형화기의 비증폭된 출력을 수신하도록 구성된 비선형(NL) 바 이패스 회로;
    상기 PA에 결합된 제1 스위치; 및
    상기 피드백 회로에 결합된 제2 스위치
    를 더 포함하며,
    상기 제1 스위치가 상기 PA를 상기 제1 VE 선형화기에의 입력 신호의 기준에 연결시키고 상기 제2 스위치가 상기 피드백 회로를 상기 PA에 연결시킬 때, 상기 제2 VE 선형화기는 선형화 이전의 상기 시스템 응답을 모델링하고, 상기 제1 스위치가 상기 PA를 상기 제1 VE 선형화기에 연결시키고 상기 제2 스위치가 상기 피드백 회로를 상기 PA에 연결시킬 때, 상기 제2 VE 선형화기는 선형화 이후의 상기 시스템 응답을 모델링하며, 상기 제1 스위치가 상기 PA를 상기 제1 VE 선형화기에의 입력 신호의 상기 기준에 연결시키고 상기 제2 스위치가 상기 피드백 회로를 상기 NL 바이패스 회로에 연결시킬 때, 상기 제2 VE 선형화기는 왜곡된 피드백 신호에 대해 상기 시스템 응답을 모델링하고, 상기 제1 스위치가 상기 PA를 상기 제1 VE 선형화기에 연결시키고 상기 제2 스위치가 상기 피드백 회로를 상기 NL 바이패스 회로에 연결시킬 때, 상기 제2 VE 선형화기는 분리된 피드백 신호에 대해 상기 시스템 응답을 모델링하는 신호 왜곡 보상 시스템.
  17. 신호 왜곡 보상 방법으로서,
    디지털 입력 신호를 아날로그 출력 신호로 변환하는 단계;
    상기 아날로그 출력 신호를 증폭하는 단계;
    상기 증폭된 아날로그 출력 신호로부터 디지털 피드백 신호를 수신하는 단계; 및
    복수의 대응하는 디지털 기준 신호를 사용하는 복수의 컨벌브된(convolved) 볼테라-시리즈 기반 모델, 하나의 공유된 디지털 기준 신호를 사용하는 복수의 대안의 볼테라-시리즈 직렬 기반 모델, 또는 둘다에 기초하여 상기 디지털 피드백 신호를 사용하여 상기 증폭된 아날로그 출력 신호에서의 왜곡을 감소시키는 단계
    를 포함하는 신호 왜곡 보상 방법.
  18. 제17항에 있어서, 대안의 디지털 피드백 신호 또는 대안의 디지털 기준 신호를 사용하는 적어도 하나의 부가의 볼테라-시리즈 기반 모델에 기초하여 상기 피드백 신호에서의 피드백 왜곡을 감소시키는 단계를 더 포함하는 신호 왜곡 보상 방법.
  19. 제18항에 있어서, 상기 부가의 볼테라-시리즈 기반 모델이 컨벌루션된(convoluted) 볼테라-시리즈 기반 모델, 상기 대안의 볼테라-시리즈 직렬 기반 모델, 또는 둘다와 다르고 독립적인 신호 왜곡 보상 방법.
  20. 제17항에 있어서, 적어도 하나의 부가의 볼테라-시리즈 기반 모델을 사용하여, 상기 증폭된 아날로그 출력 신호에서의 왜곡, 피드백 왜곡, 또는 다른 신호 왜곡들을 모델링하는 단계를 더 포함하는 신호 왜곡 보상 방법.
KR1020090098404A 2008-10-15 2009-10-15 다차원 볼테라 시리즈 송신기 선형화 KR101584372B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/252,098 2008-10-15
US12/252,098 US8331879B2 (en) 2008-10-15 2008-10-15 Multi-dimensional Volterra series transmitter linearization

Publications (2)

Publication Number Publication Date
KR20100042243A true KR20100042243A (ko) 2010-04-23
KR101584372B1 KR101584372B1 (ko) 2016-01-11

Family

ID=41412236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098404A KR101584372B1 (ko) 2008-10-15 2009-10-15 다차원 볼테라 시리즈 송신기 선형화

Country Status (5)

Country Link
US (3) US8331879B2 (ko)
EP (1) EP2178205B8 (ko)
JP (1) JP5355342B2 (ko)
KR (1) KR101584372B1 (ko)
CN (1) CN101902231B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014028667A1 (en) * 2012-08-15 2014-02-20 Skyworks Solutions, Inc. Systems, circuits and methods related to controllers for radio-frequency power amplifiers
US10338646B1 (en) * 2018-02-22 2019-07-02 Lg Electronics Inc. Radio frequency amplifier circuit and mobile terminal having the same
KR102040546B1 (ko) * 2018-02-22 2019-11-06 엘지전자 주식회사 무선 주파수 증폭기 회로 및 이를 구비하는 이동 단말기

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331879B2 (en) * 2008-10-15 2012-12-11 Research In Motion Limited Multi-dimensional Volterra series transmitter linearization
US8843088B2 (en) 2008-10-15 2014-09-23 Apple Inc. Minimum feedback radio architecture with digitally configurable adaptive linearization
US20100271123A1 (en) * 2009-04-27 2010-10-28 Qualcomm Incorporated Adaptive digital predistortion of complex modulated waveform using localized peak feedback from the output of a power amplifier
EP2403314A1 (en) * 2010-06-29 2012-01-04 Alcatel Lucent Radio head device and method of operating a radio head device
US8737526B2 (en) 2010-06-30 2014-05-27 Qualcomm Incorporated Predistortion of complex modulated waveform
JP5673238B2 (ja) * 2011-03-10 2015-02-18 富士通株式会社 電力増幅装置、送信機及び電力増幅装置制御方法
EP2512202B1 (en) 2011-04-12 2013-11-20 Alcatel Lucent Load balancing in a radio access network
US8837620B2 (en) * 2011-05-03 2014-09-16 Optis Cellular Technology, Llc Adaptive multi-channel transmitter linearization system using a shared feedback receiver
JP5751056B2 (ja) * 2011-07-14 2015-07-22 富士通株式会社 歪補償装置、送信機および歪補償方法
US8964821B2 (en) 2011-10-14 2015-02-24 Qualcomm Incorporated Shared feedback for adaptive transmitter pre-distortion
CN105099972B (zh) * 2012-12-11 2018-05-04 华为技术有限公司 发射机的发射通道间干扰消除方法及装置
US9031177B2 (en) * 2012-12-20 2015-05-12 Broadcom Corporation Digital calibration of analog distortion using split analog front-end
JP6098178B2 (ja) * 2013-01-17 2017-03-22 富士通株式会社 増幅装置、歪補償装置および歪補償方法
TWI560998B (en) * 2013-07-11 2016-12-01 Realtek Semiconductor Corp Pre-distortion method, pre-distortion apparatus and machine readable medium
WO2015192112A2 (en) 2014-06-12 2015-12-17 Hughes Network Systems, Llc Multicarrier successive predistortion for digital transmission
US9628119B2 (en) 2014-06-27 2017-04-18 Nxp Usa, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
US9252821B2 (en) 2014-06-27 2016-02-02 Freescale Semiconductor, Inc. Adaptive high-order nonlinear function approximation using time-domain volterra series to provide flexible high performance digital pre-distortion
WO2016029190A1 (en) * 2014-08-22 2016-02-25 Lockheed Martin Corporation Multi-stage linearizer
US10075310B2 (en) * 2014-08-28 2018-09-11 Lockheed Martin Corporation Adaptive linearizer
WO2016167145A1 (ja) * 2015-04-13 2016-10-20 三菱電機株式会社 フェーズドアレイアンテナ装置
US10075201B1 (en) * 2017-07-12 2018-09-11 Intel IP Corporation Adaptive nonlinear system control using robust and low-complexity coefficient estimation
EP3701691A4 (en) * 2017-12-29 2021-08-25 Apple Inc. PREDISTORSION CIRCUIT, PROCESS FOR GENERATING A PREDISTORED BASE BAND SIGNAL, CONTROL CIRCUIT FOR A PREDISTORSION CIRCUIT, PROCESS FOR DETERMINING PARAMETERS FOR A PREDISTORSION CIRCUIT AS WELL AS THE APPARATUS AND PREDISTORSION PROCEDURE BASED
CN109709151B (zh) * 2019-01-30 2021-02-09 南通大学 一种电介质薄膜电学性质测量系统
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
TWI703813B (zh) * 2019-04-23 2020-09-01 瑞昱半導體股份有限公司 訊號補償裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890300A (en) * 1987-04-28 1989-12-26 Racal Communications Equipment Limited Radio transmitters
KR20040071556A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
US6812792B2 (en) * 2003-01-02 2004-11-02 Harris Corporation Precorrection of a nonlinear amplifier
US20070190952A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Linearization of a transmit amplifier

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708232B2 (ja) * 1995-10-30 2005-10-19 富士通株式会社 歪補償回路を有する送信装置
KR20010056500A (ko) * 1999-12-15 2001-07-04 서평원 전력증폭기의 왜곡 성분 검출장치
SE520728C2 (sv) * 2001-11-12 2003-08-19 Ericsson Telefon Ab L M Förfarande för icke-linjär modellering
JP3502087B2 (ja) * 2002-05-14 2004-03-02 松下電器産業株式会社 ハイブリッド歪補償方法およびハイブリッド歪補償装置
US7206355B2 (en) * 2002-12-02 2007-04-17 Nortel Networks Limited Digitally convertible radio
US7251290B2 (en) * 2002-12-16 2007-07-31 Nortel Networks Limited Adaptive controller for linearization of transmitter
US7333557B2 (en) * 2002-12-16 2008-02-19 Nortel Networks Limited Adaptive controller for linearization of transmitter with impairments
US7042287B2 (en) * 2003-07-23 2006-05-09 Northrop Grumman Corporation System and method for reducing dynamic range and improving linearity in an amplication system
JP3874747B2 (ja) * 2003-08-08 2007-01-31 松下電器産業株式会社 送信装置、送信電力制御方法および無線通信装置
JP2005124128A (ja) * 2003-09-24 2005-05-12 Matsushita Electric Ind Co Ltd 多段縦列接続非線形回路の出力の３次相互変調波及び基本波の推定方法、及び当該推定方法を利用したスイッチ切換型多段縦列接続非線形回路
US7366252B2 (en) * 2004-01-21 2008-04-29 Powerwave Technologies, Inc. Wideband enhanced digital injection predistortion system and method
US7796960B1 (en) * 2006-04-04 2010-09-14 Nortel Networks Limited Signal transmitter linearization
JP4835241B2 (ja) * 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
US7873331B2 (en) * 2006-06-04 2011-01-18 Samsung Electro-Mechanics Company, Ltd. Systems, methods, and apparatuses for multi-path orthogonal recursive predistortion
US7606539B2 (en) * 2006-08-07 2009-10-20 Infineon Technologies Ag Adaptive predistorter coupled to a nonlinear element
US8331879B2 (en) 2008-10-15 2012-12-11 Research In Motion Limited Multi-dimensional Volterra series transmitter linearization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890300A (en) * 1987-04-28 1989-12-26 Racal Communications Equipment Limited Radio transmitters
US6812792B2 (en) * 2003-01-02 2004-11-02 Harris Corporation Precorrection of a nonlinear amplifier
KR20040071556A (ko) * 2003-02-06 2004-08-12 삼성전자주식회사 복소 벡터 곱셈을 이용하는 다항식형 전치보상기 및 방법
US20070190952A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Linearization of a transmit amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014028667A1 (en) * 2012-08-15 2014-02-20 Skyworks Solutions, Inc. Systems, circuits and methods related to controllers for radio-frequency power amplifiers
US9093969B2 (en) 2012-08-15 2015-07-28 Skyworks Solutions, Inc. Systems, circuits and methods related to controllers for radio-frequency power amplifiers
US9755578B2 (en) 2012-08-15 2017-09-05 Skyworks Solutions, Inc. Current-mode control for radio-frequency power amplifiers
US10338646B1 (en) * 2018-02-22 2019-07-02 Lg Electronics Inc. Radio frequency amplifier circuit and mobile terminal having the same
KR102040546B1 (ko) * 2018-02-22 2019-11-06 엘지전자 주식회사 무선 주파수 증폭기 회로 및 이를 구비하는 이동 단말기

Also Published As

Publication number Publication date
US20130005283A1 (en) 2013-01-03
KR101584372B1 (ko) 2016-01-11
US8909176B2 (en) 2014-12-09
US20130285742A1 (en) 2013-10-31
CN101902231A (zh) 2010-12-01
CN101902231B (zh) 2014-12-31
EP2178205B1 (en) 2012-05-16
EP2178205B8 (en) 2012-06-27
US8331879B2 (en) 2012-12-11
US8509712B2 (en) 2013-08-13
US20100093290A1 (en) 2010-04-15
JP2010098737A (ja) 2010-04-30
EP2178205A1 (en) 2010-04-21
JP5355342B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
KR101584372B1 (ko) 다차원 볼테라 시리즈 송신기 선형화
EP2557684B1 (en) Minimum feedback radio architecture with digitally configurable adaptive linearization
US8843088B2 (en) Minimum feedback radio architecture with digitally configurable adaptive linearization
US9432228B2 (en) Digital pre-distortion filter system and method
EP2517362B1 (en) Active antenna array with modulator-based pre-distortion
US9762268B2 (en) Wireless transceiver
US20110235734A1 (en) Active antenna array having a single dpd lineariser and a method for predistortion of radio signals
US20110235749A1 (en) Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals
KR101763970B1 (ko) 무선 통신을 위한 고효율의 원격으로 구성 가능한 원격 무선 헤드 유닛 시스템
KR20170018436A (ko) 송신기 및 간섭 상쇄 방법
US7439895B1 (en) Linear amplifier using digital feedforward
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
CN109995393B (zh) 一种校正装置及方法
CN115642881A (zh) 信号处理方法和信号处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee