KR20100036410A - 콘택터의 제조방법 및 이에 의한 콘택터 - Google Patents

콘택터의 제조방법 및 이에 의한 콘택터 Download PDF

Info

Publication number
KR20100036410A
KR20100036410A KR1020080095642A KR20080095642A KR20100036410A KR 20100036410 A KR20100036410 A KR 20100036410A KR 1020080095642 A KR1020080095642 A KR 1020080095642A KR 20080095642 A KR20080095642 A KR 20080095642A KR 20100036410 A KR20100036410 A KR 20100036410A
Authority
KR
South Korea
Prior art keywords
hole
contactor
holes
conductive
plating
Prior art date
Application number
KR1020080095642A
Other languages
English (en)
Other versions
KR100979639B1 (ko
Inventor
이용준
Original Assignee
이용준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이용준 filed Critical 이용준
Priority to KR1020080095642A priority Critical patent/KR100979639B1/ko
Publication of KR20100036410A publication Critical patent/KR20100036410A/ko
Application granted granted Critical
Publication of KR100979639B1 publication Critical patent/KR100979639B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 콘택터(Contactor)의 제조방법과 이에 의한 콘택터에 관한 것이다. 본 발명에 따른 콘택터의 제조방법은 홀이 관통형성된 기판을 마련하는 단계와; 실리콘 수지, 도전성 금속입자 및 에폭시-알콕시 실란 커플링제를 포함하는 도전성 실리콘 컴파운드를 마련하는 단계와; 상기 도전성 실리콘 컴파운드를 상기 홀에 삽입형성하는 단계를 포함한다. 이에 의해 안정성이 향상된 콘택터의 제조방법이 제공된다.
BGA, 테스트, 콘택터, CCL(Copper Clad Laminate), 프로브 카드, 멤스 카드

Description

콘택터의 제조방법 및 이에 의한 콘택터{MANUFACTURING METHOD OF CONTACTOR AND CONTACTOR THEREOF}
본 발명은 반도체 소자 및 각종 전자 카드의 전기적 성능을 테스트하기 위해 사용되는 콘택터의 제조방법 및 이에 의해 제조된 콘택터에 관한 것이다.
종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.
반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "집적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재하며, 특히 포고핀(Pogo Pin)을 이용한 콘택터로서 특허등록 제10-0508088호 "칩 스케일 패키지의 테스트 장치 및 방법" 등이 존재한다.
그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다. 또한 이와 같은 문제는 프로브 카드를 검사하기 위한 콘택터와 멤스카드를 검사하기 위한 콘택터에도 있다.
본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 콘택터 및 이에 의해 제조된 콘택터를 제공하는 데 있다.
상기 목적은 홀이 관통형성된 기판을 마련하는 단계와; 실리콘 수지, 도전성 금속입자 및 에폭시-알콕시 실란 커플링제를 포함하는 도전성 실리콘 컴파운드를 마련하는 단계와; 상기 도전성 실리콘 컴파운드를 상기 홀에 삽입형성하는 단계를 포함하는 콘택터의 제조방법에 의해 달성된다..
상기 에폭시-알콕시 실란 커플링제는 다음과 같은 식으로 표현될 수 있다.
Figure 112008068471806-PAT00001
여기서, Y1는 에폭시기를 가지는 관능기를 나타내고, n은 0 내지 5 사이의 정수, R1은 -CH3, -C2H5, COCH3 중 어느 하나일 수 있다.
상기 에폭시-알콕시 실란 커플링제는 3-글리시드옥시프로필트리메톡시실란를 포함할 수 있다.
상기 도전성 실리콘 컴파운드를 마련하는 단계는, 도전성 금속입자에 에폭시-알콕시 실란 커플링제를 코팅하는 단계와; 코팅된 도전성 금속입자와 실리콘 수지 를 혼합하는 단계를 포함할 수 있다.
상기 홀에 알릴트리메톡시실란을 포함하는 실리콘 전처리제를 코팅하는 단계를 더 포함하며, 상기 코팅 후 상기 도전성 실리콘 컴파운드를 상기 홀에 삽입형성할 수 있다.
상기 본 발명의 목적은 상하면에 각각 실리콘층이 적층 형성되어 있으며, 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되어 있으며 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성된 상판과; 상기 중판의 하면에 적층 형성되어 있으며, 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성된 하판; 및 상기 중앙홀, 상부홀 및 하부홀에 주입 형성된 도전성 실리콘 컴파운드(compound)를 포함하며, 상기 도전성 실리콘 컴파운드는 3-글리시드옥시프로필트리메톡시실란을 포함하는 콘택터에 의해 달성된다.
상기 본 발명의 목적은 다수의 중앙홀이 관통 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 도전성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 관통 형성되고, 각 상부홀의 내벽면에 도전성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과; 상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 관통 형성되고, 각 하부홀의 내벽면에 도전성 금속을 함유 하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및 상기 중앙홀, 상부홀 및 하부홀에 주입 형성된 도전성 실리콘 컴파운드(compound)를 포함하며, 상기 도전성 실리콘 컴파운드는 3-글리시드옥시프로필트리메톡시실란을 포함하는 콘택터에 의해 달성된다.
상기 각 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 탄성부재를 더 포함하며, 상기 도전성 실리콘 컴파운드는 상기 탄성부재 내에 위치할 수 있다.
이상과 같은 본 발명에 따르면 안정성이 향상되는 콘택터의 제조방법 및 이에 의한 콘택터가 제공된다.
이하의 설명에서는 콘택터 중 반도체 소자의 테스트에 사용되는 콘택터를 예로 들어 설명한다. 그러나 본 발명은 이에 한정되지 않고 프로브 카드용 콘택터 및 멤스(MEMS) 카드용 콘택터에도 적용될 수 있다.
본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.
구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.
콘택터(100)는 서로 상하로 배치되는 상판(110), 중판(120) 및 하판(130)을 포함하며, 각 판(110, 120, 130)은 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다.
각 홀(111, 121, 131)은 표면에 도금막(112, 122, 132)이 형성되어 있으며, 도금막(112, 122, 132)에 연장하여 해당 판(110, 120, 130)의 상면 및 하면으로 도금회로(113, 123, 133)가 소정 폭으로 형성된다.
상판(110), 중판(120) 및 하판(130)의 재질로는 CCL(Copper Clad Laminate)을 가공하여 사용한다. 특히, 상판(110)과 중판(120)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있다. 다만, 하판(130)으로는 경성 CCL로 한정하여 사용하도록 한다.
CCL은 통상적으로 인쇄회로기판(Printed Circuit Board, PCB)의 원재료가 되는 기판으로서, 폴리이미드(Polyimide), 프리프레그(Prepreg), 에폭시수지(Epoxy Resin) 등으로 이루어진 필름의 상하면에 구리 박막이 접착된 것을 말한다.
상기한 연성 CCL은 경성 CCL에 비해 비교적 경도가 낮고 휨성이 좋은 것으로서 필름의 재질로는 폴리이미드, 프리프레그, 폴리에스터(Polyester) 등의 주로 연성회로기판(Flexible Printed Circuit Board, FPC)의 재질로서 사용되는 것들이 이용된다.
이러한 연성 CCL은 다양한 두께의 필름으로 마련될 수 있는데, 예를 들어 폴 리이미드 필름으로 제작할 경우에는 12.5[㎛], 17.5[㎛], 35[㎛], 70~100[㎛] 또는 그 이상의 두께로 제공될 수 있으며, 프리프레그 필름의 경우에는 35[㎛], 60[㎛], 80[㎛], 100[㎛], 180[㎛] 또는 그 이상의 두께로 제공될 수 있다.
따라서, 반도체 소자 테스트용 콘택터의 제조에 이와 같은 CCL을 이용할 경우 상기 콘택터에 요구되는 두께 사양에 따라 대응하기가 수월하다는 이점을 갖는다.
한편, 상기 경성 CCL은 비교적 경도가 높은 것으로서 그 재질로는 페놀수지(Phenol Resin), 에폭시수지, 컴포지트(Composite) 기판 등의 주로 경성 회로기판(Rigid Printed Circuit Board)에 사용되는 것들이 이용된다.
이러한 CCL은 통상적으로 PCB를 제조하기 위한 중간재로서 사용되고 있다.
상기에서 하판(130)을 경성 CCL에 한정함으로 인해 콘택터(100)를 지지하기 위한 별도의 보강판(통상, SUS-304의 재질로 이루어짐)을 부착할 필요없이, 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸할 수 있다.
이에 비해, 상판(110)과 중판(120)은 필요에 따라 경성 CCL과 연성 CCL 중 어느 하나를 선택적으로 적용할 수 있다.
상, 중, 하판(110, 120, 130) 모두가 경성 CCL을 재질로서 사용하는 경우에는 이와 가압 접촉되는 반도체 소자(10) 내지 테스트 소켓 보드(20)에 손상이 가해진다는 우려가 있을 수 있으나, 이러한 손상은 후술하는 바와 같이 중판(120)과 상,하판(110, 130) 사이에 각각 형성되는 실리콘층(114, 124, 125, 134)의 충격 흡수를 통해 방지할 수 있다.
각 기판(110, 120, 130)은 이러한 CCL에 드릴 공정을 통해 홀(111, 121, 131)을 형성한 후, 무전해 화학 동 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽 면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 표면에 감광성 필름을 입힌 후 노광 및 현상 공정을 수행함으로써 표면에 원하는 도금회로(113, 123, 133)의 형상(도 2 참조)을 갖춘 후, 상기 구리로 도금된 도금회로 및 홀(111, 121, 131) 내벽면에 다시 전기 동 도금을 하고난 다음 부식공정과 무전해 니켈 도금 및 무전해 금 도금 공정을 통해서 회로가 형성된 연성 및 경성 CCL을 얻을 수 있다.
이와 같이, 종래 인쇄회로기판의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성, 내마찰성, 내구성, 사용 수명, 접촉성능, 가공성 등을 향상시킬 수 있다.
도금막(112, 122, 132)으로부터 각 판(110, 120, 130)의 상·하면으로 연장되는 도금회로(113, 123, 133)는 해당 판의 상·하면에 반경 방향으로 소정 폭을 갖도록 형성된다.
따라서, 도금회로(113, 123, 133)는 도 2에 도시된 바와 같이 원형으로 형성될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라서는 다각형 모양으로 형성될 수도 있다.
그리고, 도 1에 도시된 바와 같이, 상판(110)의 상면에 형성되는 도금회로(113)는 상부홀(111)의 상단 내측으로 돌출되도록 연장 형성된 부분(113a)을 가 지며, 하판(130)의 하면에 형성되는 도금회로(133)는 하부홀(131)의 하단 내측으로 돌출되도록 연장 형성된 부분(133a)을 갖는다.
이러한 도금회로(113, 133)의 형상에 의하면, 반도체 소자(10) 측의 볼리드(11)와 테스트 소켓 보드(20) 측의 접촉패드(21)에 대한 접촉성능을 향상시킬 수 있다.
또한, 후술하는 바와 같이 상하로 배치되는 홀(111, 121, 131)에 공통 삽입되는 탄성부재(140)의 상, 하단을 상기한 도금회로(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 지지할 수 있다.
도금회로(113, 133)의 연장 부분(113a, 133a)의 길이는 상기한 전기 동 도금공정에서 구리의 도금량에 따라 조절될 수 있다. 이때, 도금량이 많아짐에 따라 상기 연장 부분(113a, 133a)이 점차 홀(111, 131) 내측으로 진행하게 된다.
한편, 상판(110)과 중판(120) 사이 및 중판(120)과 하판(130) 사이에는 각각 절연성 실리콘층을 형성함으로써 중판(120)의 상·하면에 상판(110)과 하판(130)을 적층 형성할 때의 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.
즉, 중판(120)의 상, 하면에 각각 제1 절연성 실리콘층(125, 126)을 각각 적층 형성하고, 상판(110)의 하면에는 상기 제1 절연성 실리콘층(125)과 대응되는 위치에 제2 절연성 실리콘층(115)을 형성하며, 하판(130)의 상면에는 상기 제1 절연성 실리콘층(126)과 대응되는 위치에 제3 절연성 실리콘층(135)을 형성한다.
각각 절연성 실리콘층이 형성된 상, 중, 하판(110, 120, 130)을 상하 적층되 게 배치시킨 후 서로 대면하는 표면에 실리콘 전처리제(Silicone Primer)를 도포하고 가열, 경화하여 상호 부착시킴으로써 상, 중, 하판(110, 120, 130)이 서로 일체로서 적층 형성되도록 한다.
여기서, 절연성 실리콘층의 형성은 통상적으로 해당 판(110, 120 또는 130)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주입(Injection)한 후 경화시킴으로써 얻을 수 있다.
한편, 상기 절연성 실리콘층은 방열 기능을 추가 구비할 수도 있는 바, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al2O3) 분말을 첨가하여 골고루 분산시키는 방법에 의할 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 이러한 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.
또한, 절연성 실리콘층은 그 두께를 조절함으로써 상판(110)의 도금회로(113)와 중판의 도금회로(123) 사이 및 중판(120)의 도금회로(123)와 하판(130)의 도금회로(133) 사이에 각각 거리 d 만큼의 유격이 형성되도록 할 수도 있다.
이에 따라, 콘택터(100)는 평상시에는 상, 중, 하판(110, 120, 130) 간 도금회로가 서로 이격된 상태로 유지되다가, 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압될 때에는 후술하는 탄성부재를 통한 상하 통전에 더하여 상하로 서로 이격된 도금회로 간 접촉을 통해 상하 통전이 이루어지게 된다.
이와 같이, 절연성 실리콘층의 두께 조절을 통해 상하 도금회로 간 유격(d) 을 형성함으로써 콘택터(100)의 반복 사용으로 인한 손상을 최소화할 수 있다.
한편, 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(100)는 각 판(110, 120, 130)의 홀(111, 121, 131) 내에서 해당 도금막(112, 122, 132)의 내측에 삽입되는 탄성부재(140)를 더 포함한다.
탄성부재(140)는, 도 1 및 도 3에 도시된 바와 같이, 상부홀(111)에 삽입되는 제1실린더부(141), 중앙홀(121)에 삽입되는 제2실린더부(143), 하부홀(131)에 삽입되는 제3실린더부(145)가 상하로 배치 형성되며, 상하 이웃하는 실린더부 사이(141과 143의 사이 및 143과 145의 사이)에는 제1스프링부(142)와 제2스프링부(144)가 일체로서 형성된다.
이와 같은 탄성부재(140)는 도전성 금속 재질의 미세한 파이프, 통상적으로 포고 핀(pogo pin)의 재료로서 이용되는 미세한 금속 파이프를 가공하여 얻을 수 있으며, 그 가공 또한 통상적인 포고 핀(Pogo Pin)을 제작하는 정도의 정밀도를 요한다.
따라서, 도 3과 같이 가공된 탄성부재(140)는 내부가 상하로 관통 형성되어, 후술하는 바와 같이 도전성 실리콘 컴파운드(150)를 내부에 수용 지지한다.
탄성부재(140)의 표면에는 금 도금 처리를 수행할 수 있으며, 이 경우 상기 탄성부재(140)의 도전성을 향상시킬 수 있다.
이상과 같은 구성을 갖는 탄성부재(140)에 의하면, 도 4에 도시된 바와 같이, 상판(110), 중판(120) 및 하판(130)을 각각 개별적으로 제작하여 서로 적층되도록 배치한 후, 상기한 탄성부재(140)의 제2실린더부(143)를 중앙홀(121)에 삽입 및 지지되도록 한 후, 상하 양단부에 형성된 제1실린더부(141)와 제3실린더부(145)를 해당 판의 홀(111, 131)에 삽입 및 지지되도록 함으로써 조립될 수 있다.
이때, 제2실린더부(143)는 중앙홀(121)에 삽입 시 상기 홀(121)의 내벽면에 형성된 도금막(122)에 부착되는 방식으로 지지된다. 양자 간의 부착은 실리콘 전처리제의 도포 및 가열을 통해 이루어진다..
제1실린더부(141)와 제3실린더부(145) 또한 상기한 제2실린더부(143)와 마찬가지 방식으로 상부홀(111)과 하부홀(131)의 내벽면에 의해 지지된다.
그러나, 탄성부재(140)가 홀(111, 121, 131)에 삽입되어 지지되는 방식은 상기한 바에 한정되는 것은 아니다.
즉, 도 4에서 탄성부재(140)의 제2실린더부(143)를 중앙홀(121)에 삽입시킨 상태에서 그대로 상판(110)과 중판(120) 그리고 중판(120)과 하판(130)을 적층 부착시킴으로써, 상기 탄성부재(140)의 상단과 하단이 각각 도금막(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 접촉 지지되도록 할 수도 있다.
이때, 탄성부재(140)는 상기 도금막(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 상하 종방향으로 지지되며, 홀(111, 121, 131)의 내벽에 의해 횡방향으로 지지된다. 따라서, 이 경우에는 홀(111, 121, 131)의 내벽면에 각 실린더부(141, 143, 145)를 부착하지 않고도 지지될 수 있는 것이다.
이상과 같은 탄성부재(140)에 의하면, 볼리드(11)와 접촉패드(21)에 의해 상하로 접촉 가압되는 콘택터(100)의 탄성 복원력을 향상시킬 수 있을 뿐 아니라 탄성부재(140) 자체로도 통전 기능을 달성할 수 있으므로 콘택터(100)의 전체 통전 성능이 향상된다.
한편, 도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터(100)는 상하 관통 형성된 홀(111, 121, 131)의 내부에 상기한 탄성부재(140)와 함께 그 내측으로 도전성 실리콘 컴파운드(Conductive Silicone Compound, 150)가 삽입 형성된다.
도전성 실리콘 컴파운드(150)는, 도 4의 과정을 거쳐 콘택터(100)에 탄성부재(140)가 삽입되고 각 판(110, 120, 130) 간 부착된 후, 상부홀(111) 또는 하부홀(131)을 통해 진공주입 또는 스크린 인쇄 방식으로 주입되어 형성된다.
도전성 실리콘 컴파운드(150)는 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는 것으로서, 상기와 같이 홀(111, 121, 131)에 주입된 후 경화(Curing) 공정에 의해 고화(固化)된다. 도전성 실리콘 컴파운드(150)은 실란커플링제를 포함한다.
이때, 도전성 실리콘 컴파운드(150)와 홀(111, 121, 131) 내의 도금막(112, 122, 132) 간 및 도전성 실리콘 컴파운드(150)와 탄성부재(140)의 내면 간에는 실리콘 전처리제(primer)가 위치한다. 실리콘 전처리제는 도금막(112, 122, 132)과 도전성 실리콘 컴파운드(150) 중 적어도 어느 하나의 표면에 표면처리된 후 건조 및 경화과정을 거친다.
도전성 실리콘 컴파운드(150) 내의 도전성 금속 볼은 상하로 자기장(Magnetic Field)을 형성함으로써 종방향으로 접촉 정렬되거나 종방향으로 미세 간격으로 이격된 형태를 취하도록 할 수도 있으며, 단순히 골고루 분산 접촉된 형 태를 취할 수도 있다.
이로써, 콘택터(100)가 상부의 반도체 소자(10)와 하부의 테스트 소켓 보드(20)에 의해 접촉 가압될 경우, 도전성 실리콘 컴파운드(150)는 상기한 도금막(112, 122, 132), 탄성부재(140)와 함께 상기 볼 리드(11)와 접촉 패드(21) 사이를 상하 통전하는 기능을 수행하게 된다.
한편, 각 판(110, 120, 130)의 홀(111, 121, 131) 내벽면에 형성된 도금막(112, 122, 132)은 도전성 금속을 함유하며, 특히 상기한 바와 같이 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수 있다.
이러한 다중막 구조의 형성은 상기한 무전해 화학 동 도금공정 및 감광성 필름의 도포 후 노광, 현상, 전기 동 도금, 부식 공정, 무전해 니켈 도금 및 무전해 금 도금의 순차적인 수행에 의해 달성될 수 있다. 상기 무전해 니켈 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 무전해 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.
도 2는 상기한 반도체 소자 테스트용 콘택터(100)를 도시하는 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층 배치된 바를 나타내고 있다.
상판(110)의 내측으로는 상기한 바와 같이 다수의 도금회로(113)가 배열 형성되어 있으며, 각 도금회로(113)의 내측 홀(h)의 내부에는 도전성 실리콘 컴파운드(150)가 형성된다.
한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131) 및 도금회로(113, 123, 133)는 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형의 단면 기타 다른 다각형의 단면 형상을 가질 수도 있다.
이상을 통해 제1실시예에 따른 콘택터(100)의 구조을 설명하고 일부의 제조방법도 설명하였다. 이하에서는 위에서 언급한 실란커플링제와 실리콘 전처리제의 설명을 통해 제1실시예에 따른 콘택터(100)의 제조방법을 더욱 상세히 설명한다.
먼저 도전성 실리콘 컴파운드(150) 내에 실란커플링제에 대하여 설명한다.
실란커플링제는 유기관능기와 가수분해성기를 동시에 가지고 있는 물질로, 유기관능기는 유기폴리머 등의 유기물질과 친화력을 가지며, 가수분해성기는 가수분해되어 무기물질과 친화력을 가진다. 따라서 실란커플링제를 사용하면 유기물과 무기물간의 결합을 강화할 수 있다.
한편 가수분해성기가 가수분해되어 생성된 실라놀기는 서로 결합하여 실록산 결합을 형성하는데, 실록산 결합을 통해 유기물간의 결합 또는 무기물간의 결합도 강화시킬 수 있다.
도전성 실리콘 컴파운드(150)의 실란커플링제는 유기물질인 실리콘 수지와 무기물질인 도전입자의 결합을 강화시킨다.
실란커플링제로는 에폭시-알콕시 실란을 사용할 수 있으며, 다음의 식으로 표현할 수 있다.
식 1
Figure 112008068471806-PAT00002
여기서, Y1는 에폭시기를 가지는 관능기를 나타내고, n은 0 내지 5 사이의 정수, R1은 -CH3, -C2H5, COCH3 중 어느 하나일 수 있다.
구체적으로 에폭시-알콕시 실란은 3-글리시드옥시프로필트리메톡시실란일 수 있다.
에폭시-알콕시 실란은 도전성 금속입자에 코팅된 후 실리콘 수지와 혼합되거나, 도전성 금속입자에 코팅처리되고 실리콘 수지에 혼합 분산처리될 수 있다. 또는 에폭시-알콕시 실란은 실리콘 수지 및 도전성 금속입자와 동시에 혼합될 수도 있다. 에폭시-알콕시 실란은 유기용제, 예를 들어 톨루엔에 혼합된 상태로 코팅에 사용될 수도 있다.
도전성 실리콘 컴파운드(150)에 사용되는 실리콘 수지는 특별히 한정되지 않으며, 공지의 실리콘 수지를 사용할 수 있다.
에폭시-알콕시 실란은 다음과 같은 과정을 통해 실리콘 수지(RESIN)와 도전성 금속입자(M)의 결합을 강화한다. 이하의 설명은 에폭시-알콕시 실란이 도전성 금속입자에 코팅된 후 실리콘 수지와 혼합되는 경우만을 예로 들어 설명하나, 당업자는 다른 제조과정을 통한 경우의 결합강화 역시 이하의 설명으로부터 쉽게 이해할 것이다.
먼저, 식 2와 같이 에폭시-알콕시 실란은 알콕시기가 가수분해되면서 실라놀기가 형성된다. 이 과정은 별도로 첨가된 산에 의해 촉진될 수 있다.
식 2
Figure 112008068471806-PAT00003
다음으로 식 3과 같이 에폭시-알콕시 실란의 실라놀기가 도전성 금속입자의 하이드록시와 결합하여 실록산 결합을 형성한다.
식 3
Figure 112008068471806-PAT00004
이후 식 4와 같이 유기물질과 친화력이 있는 에폭시기와 실리콘 수지와 결합하게 된다. 결국, 에폭시-알콕시 실란은 에폭시기가 유기물질(실리콘 수지)과 결합하고, 가수분해된 알콕시기가 무기물질(도전성 금속입자)과 결합하게 된다. 이에 의해 도전성 금속입자는 실리콘 수지에 더욱 강하게 결합한다.
식 4
Figure 112008068471806-PAT00005
도전성 금속입자가 실리콘 수지에 강하게 결합되어 있어, 반복된 테스트시에도 도전성 금속입자가 도전성 실리콘 컴파운드(150)로부터 이탈하지 않는다. 이에 의해 제품의 수명이 증가하고, 테스트의 안정성이 향상된다.
다음으로 a) 제2실린더부(143)와 도금막(122) 사이, b) 상부측 실리콘층(114, 124) 및 하부측 실리콘층(125, 134) 사이 c) 도전성 실리콘 컴파운드(150)와 홀(111, 121, 131) 내의 도금막(112, 122, 132) d) 도전성 실리콘 컴파운드(150)와 탄성부재(140)의 내면 간에는 실리콘 전처리제가 존재하여 접착력을 강화한다. 강화된 접착력에 의해 반도체 소자 테스트용 콘택터(100)의 결합구조가 강화되어, 안정된 테스트를 수행할 수 있다.
접착력 강화를 위한 실리콘 전처리제는 알릴-알콕시 실란을 포함하며, 테트라부틸 티타네이트를 더 포함할 수 있다. 제조과정에서의 실리콘 전처리제는 유기용제, 예를 들어 햅탄을 더 포함할 수 있다.
제조과정에서 사용되는 실리콘 전처리제는 알릴-알콕시 실란을 7 내지 13중량%, 테트라부틸 티타네이트를 5 내지 10중량%, 헵탄을 50중량% 내지 70% 포함하고, 기타잔부를 포함할 수 있다.
알릴-알콕시 실란은 다음의 식 5로 표현할 수 있다.
식 5
Figure 112008068471806-PAT00006
여기서, Y2는 알릴기를 포함하는 관능기를 나타내고, n은 0 내지 5 사이의 정수, R2는 -CH3, -C2H5, COCH3 중 어느 하나일 수 있다.
구체적으로 알릴-알콕시 실란은 알릴트리메톡시실란일 수 있다.
알릴-알콕시 실란은 유기물-유리물, 유기물-무기물(금속), 무기물(금속)-무 기물(금속) 간의 결합을 강화시킬 수 있다.
유기물(RESIN1)-유기물(RESIN2) 간에서 알릴-알콕시 실란의 작용은 다음의 화학식으로 설명될 수 있다.
식 6
Figure 112008068471806-PAT00007
알릴-알콕시 실란의 알콕시기가 수화되어 하이드록시기가 된 상태에서, 유기물과 친화력이 있는 알릴기가 유기물에 결합하고, 말단의 실라놀기가 서로 결합하여 알릴-알콕시 실란 간에 실록산 결합을 형성하는 것이다. 이에 의해 유기물 간의 결합이 강해진다.
한편, 알릴-알콕시 실란의 알콕시기의 수화를 위해 실리콘 전처리제에 산 성분을 추가할 수도 있다.
무기물(M)-유기물(RESIN) 간에서 알릴-알콕시 실란의 작용은 다음의 식 7로 설명될 수 있다.
식 7
Figure 112008068471806-PAT00008
알릴-알콕시 실란의 알콕시기가 수화되어 실라놀기가 된 상태에서, 유기물과 친화력이 있는 알릴기는 유기물에 결합하고, 말단의 실라놀기는 무기물의 하이드록시기와 실록산 결합하는 것이다. 이와 같이 알릴-알콕시 실란에 의해 유기물과 무기물의 결합이 강해진다.
무기물(M1)-무기물(M2) 간에서 알릴-알콕시 실란의 작용은 다음의 식 8로 설명될 수 있다.
식 8
Figure 112008068471806-PAT00009
알릴-알콕시 실란의 알콕시기가 수화되어 하이드록시기가 된 상태에서, 실라놀기가 각각 무기물의 하이드록시기와 결합하고, 실라놀기가 서로 결합하여 알릴-알콕시 실란 간에 실록산 결합을 형성하는 것이다. 이에 의해 무기물 간의 결합이 강해진다.
앞서의 설명에서 a) 탄성부재(140)와 도금막(112, 122, 132) 사이는 무기물-무기물간의 결합, b) 상부측 실리콘층(114, 124) 및 하부측 실리콘층(125, 134) 사이는 유기물-유기물간의 결합 c) 도전성 실리콘 컴파운드(150)와 홀(111, 121, 131) 내의 도금막(112, 122, 132) 사이는 유기물-무기물간의 결합 d) 도전성 실리콘 컴파운드(150)와 탄성부재(140)의 내면 간은 유기물-무기물 간의 결합에 해당된다.
이들 결합은 식 6 내지 식 8을 참조한 설명에 따라 결합이 강화되어, 반도체 소자 테스트용 콘택터(100)를 안정화시킨다.
한편, 이상의 실시예에서 각 구성요소의 유기물 또는 무기물 여부는 변경될 수 있다. 예를 들어, 각 기판(110, 120, 130)의 표면은 유기물일 수 있으며, 이 때 제2실린더(143)은 유기물인 중판(120)과 접촉하며, 이 때의 결합은 무기물-유기물간의 결합이다. 이 경우에도 알릴-알콕시 실란은 식 7에 설명한 바에 따라 제2실린더(143)과 중판(120)간의 결합을 강화시킨다.
이하의 실시예에서는 반복설명은 배제하였으며, 제1실시예와의 차이, 각 실시예에서의 실란커플링제 및 전처리제의 작용을 위주로 간단히 언급하였습니다.
이하 다른 실시예를 통해 본 발명을 설명한다. 제1실시예 및 이하의 실시예에서 동일한 구성을 나타내는 참조번호는 첫 자리만 상이하게 표시하였다. 즉, 실시예에 걸쳐 110, 210, 310, 410.... 등은 모두 상판을 나타낸다. 또한 이하의 실시예에서는 제1실시예와 동일한 구성에 대한 설명은 생략될 수 있다.
도 5는 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터(200)를 도시한 측단면도이다.
제2실시예에서는 제1실시예와 달리 도전성 실리콘 컴파운드가 사용되지 않고, 탄성부재(240)의 내부는 비어있다.
제2실시예에서는 a) 탄성부재(240)와 도금막(212, 222, 232) 사이 b) 상부측 실리콘층(214, 224) 및 하부측 실리콘층(225, 234) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
제2실시예에 따르면 도전성 실리콘 컴파운드를 사용하지 않아 제조과정이 간단해진다.
도 6은 본 발명의 제3실시예에 따른 반도체 소자 테스트용 콘택터(300)를 도시한 측단면도이다.
홀(311, 321, 331)의 내부에는 제1실시예의 경우와는 달리 도전성 실리콘 컴파운드(350a, 350b, 350c)가 분리되어 형성되어 있다. 도전성 실리콘 컴파운드(350a, 350b, 350c)는 각 판(310, 320, 330)이 분리된 상태에서 각각의 홀(311, 321, 331)에 형성될 수 있으며, 각각 도전성 실리콘 컴파운드(350a, 350b, 350c)가 형성되어 있는 상태에서 판(310, 320, 330)이 결합한다. 제1실시예와 달리 탄성부재는 사용되지 않는다.
제3실시예에서는 a) 상부측 실리콘층(314, 324) 및 하부측 실리콘층(325, 334) 사이 b) 도전성 실리콘 컴파운드(350a, 350b, 350c)와 홀(311, 321, 331) 내 의 도금막(312, 322, 332) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
또한 도전성 실리콘 컴파운드(350a, 350b, 350c)에는 실란 커플링제가 사용되어 실리콘 수지와 도전성 금속입자의 결합을 강화시킨다.
도 7은 본 발명의 제4실시예에 따른 반도체 소자 테스트용 콘택터(400)를 도시한 측단면도이다.
제1실시예와 달리 탄성부재와 도전성 실리콘 컴파운드 모두 사용되지 않는다.
제4실시예에서는 상부측 실리콘층(414, 424) 및 하부측 실리콘층(425, 434) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
도 8은 본 발명의 제5실시예에 따른 반도체 소자 테스트용 콘택터(500)를 도시한 측단면도이다.
제5실시예에는 도금회로(513, 523, 533)가 홀(511, 521, 531) 내부로 연장된 부분을 가지지 않는다. 또한 상하의 도금회로(513, 523, 533)는 서로 접촉한다.
제5실시예서의 실리콘 전처리제의 위치 및 역할과 도전성 실리콘 컴파운드(550)내에서의 실란 커플링제의 사용 및 역할은 제1실시예와 동일하다.
도 9는 본 발명의 제6실시예에 따른 반도체 소자 테스트용 콘택터(600)를 도시한 측단면도이다.
제6실시예에는 도금회로(613, 623, 633)가 홀(611, 621, 631) 내부로 연장된 부분을 가지지 않는다. 또한 상하의 도금회로(613, 623, 633)는 서로 접촉한다. 또한 도전성 실리콘 컴파운드는 사용되지 않는다.
제6실시예에서는 a) 탄성부재(640)와 도금막(612, 622, 632) 사이 b) 상부측 실리콘층(614, 624) 및 하부측 실리콘층(625, 634) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
도 10은 본 발명의 제7실시예에 따른 반도체 소자 테스트용 콘택터(700)를 도시한 측단면도이다.
제7실시예에서 상하의 도금회로(713, 723, 733)는 서로 접촉하며, 탄성부재는 사용되지 않는다.
제7실시예에서는 a) 상부측 실리콘층(714, 724) 및 하부측 실리콘층(725, 734) 사이 b) 도전성 실리콘 컴파운드(750a, 750b, 750c)와 홀(711, 721, 731) 내의 도금막(712, 722, 732) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
또한 도전성 실리콘 컴파운드(750)에는 실란 커플링제가 사용되어 실리콘 수지와 도전성 금속입자의 결합을 강화시킨다.
도 11은 본 발명의 제8실시예에 따른 반도체 소자 테스트용 콘택터(800)를 도시한 측단면도이다.
제1실시예와 달리 탄성부재와 도전성 실리콘 컴파운드 모두 사용되지 않으 며, 상하의 도금회로(813, 823, 833)는 서로 접촉한다.
제8실시예에서는 상부측 실리콘층(814, 824) 및 하부측 실리콘층(825, 834) 사이에 실리콘 전처리제가 위치하여 결합을 강화시킨다.
이상에서 설명된 반도체 소자 테스트용 콘택터는 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.
본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다. 한편 후술하는 특허청구범위에서의 구성요소는 그 구성요소에 코팅되어 있는 층도 포함한다. 예를 들어, 기판은, 비록 청구범위에서는 언급하지 않았지만, 표면에 형성된 도금막도 포함할 수 있다.
도 1은 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,
도 2는 도 1의 반도체 소자 테스트용 콘택터의 평면도,
도 3은 도 1의 반도체 소자 테스트용 콘택터의 탄성부재를 도시한 사시도,
도 4는 도 3의 탄성부재가 체결되는 과정을 설명하기 위한 부분 분해 단면도,
도 5는 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 6는 본 발명의 제3실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 7은 본 발명의 제4실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 8은 본 발명의 제5실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 9는 본 발명의 제6실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 10은 본 발명의 제7실시예에 따른 반도체 소자 테스트용 콘택터의 측단면도,
도 11은 본 발명의 제8실시예에 따른 반도체 소자 테스트용 콘택터의 측단면 도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 소자 11: 볼 리드
20: 테스트 소켓 보드 21: 접촉 패드
100: 반도체 소자 테스트용 콘택터 110: 상판
111, 121, 131: 홀 112, 122, 132: 도금막
113, 123, 133: 도금회로 114, 124, 134: 실리콘층
120: 중판 130: 하판
140: 탄성부재 141: 제1실린더부
142: 제1스프링부 143: 제2실린더부
144: 제2스프링부 145: 제3실린더부
150: 도전성 실리콘 컴파운드

Claims (8)

  1. 콘택터(Contactor)의 제조방법에 있어서,
    홀이 관통형성된 기판을 마련하는 단계와;
    실리콘 수지, 도전성 금속입자 및 에폭시-알콕시 실란 커플링제를 포함하는 도전성 실리콘 컴파운드를 마련하는 단계와;
    상기 도전성 실리콘 컴파운드를 상기 홀에 삽입형성하는 단계를 포함하는 콘택터의 제조방법.
  2. 제1항에 있어서,
    상기 에폭시-알콕시 실란 커플링제는 다음과 같은 식으로 표현되는 콘택터의 제조방법.
    Figure 112008068471806-PAT00010
    여기서, Y1는 에폭시기를 가지는 관능기를 나타내고, n은 0 내지 5 사이의 정수, R1은 -CH3, -C2H5, COCH3 중 어느 하나일 수 있다.
  3. 제2항에 있어서,
    상기 에폭시-알콕시 실란 커플링제는 3-글리시드옥시프로필트리메톡시실란를 포함하는 것을 특징으로 하는 콘택터의 제조방법.
  4. 제1항에 있어서,
    상기 도전성 실리콘 컴파운드를 마련하는 단계는,
    도전성 금속입자에 에폭시-알콕시 실란 커플링제를 코팅하는 단계와;
    코팅된 도전성 금속입자와 실리콘 수지를 혼합하는 단계를 포함하는 것을 특징으로 하는 콘택터의 제조방법.
  5. 제1항에 있어서,
    상기 홀에 알릴트리메톡시실란을 포함하는 실리콘 전처리제를 코팅하는 단계를 더 포함하며,
    상기 코팅 후 상기 도전성 실리콘 컴파운드를 상기 홀에 삽입형성하는 것을 특징으로 하는 콘택터의 제조방법.
  6. 콘택터(contactor)에 있어서,
    상하면에 각각 실리콘층이 적층 형성되어 있으며, 다수의 중앙홀이 형성된 중판과;
    상기 중판의 상면에 적층 형성되어 있으며 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성된 상판과;
    상기 중판의 하면에 적층 형성되어 있으며, 상기 다수의 중앙홀에 일치하도 록 다수의 하부홀이 형성된 하판; 및
    상기 중앙홀, 상부홀 및 하부홀에 주입 형성된 도전성 실리콘 컴파운드(compound)를 포함하며,
    상기 도전성 실리콘 컴파운드는 3-글리시드옥시프로필트리메톡시실란을 포함하는 콘택터..
  7. 콘택터(Contactor)에 있어서,
    다수의 중앙홀이 관통 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 도전성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과;
    상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 관통 형성되고, 각 상부홀의 내벽면에 도전성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과;
    상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 관통 형성되고, 각 하부홀의 내벽면에 도전성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및
    상기 중앙홀, 상부홀 및 하부홀에 주입 형성된 도전성 실리콘 컴파운 드(compound)를 포함하며,
    상기 도전성 실리콘 컴파운드는 3-글리시드옥시프로필트리메톡시실란을 포함하는 콘택터..
  8. 제7항에 있어서,
    상기 각 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 탄성부재를 더 포함하며,
    상기 도전성 실리콘 컴파운드는 상기 탄성부재 내에 위치하는 것을 특징으로 하는 콘택터.
KR1020080095642A 2008-09-30 2008-09-30 콘택터의 제조방법 및 이에 의한 콘택터 KR100979639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080095642A KR100979639B1 (ko) 2008-09-30 2008-09-30 콘택터의 제조방법 및 이에 의한 콘택터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095642A KR100979639B1 (ko) 2008-09-30 2008-09-30 콘택터의 제조방법 및 이에 의한 콘택터

Publications (2)

Publication Number Publication Date
KR20100036410A true KR20100036410A (ko) 2010-04-08
KR100979639B1 KR100979639B1 (ko) 2010-09-01

Family

ID=42213907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095642A KR100979639B1 (ko) 2008-09-30 2008-09-30 콘택터의 제조방법 및 이에 의한 콘택터

Country Status (1)

Country Link
KR (1) KR100979639B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593936B1 (ko) * 2014-10-08 2016-02-26 (주)티에스이 실리콘 러버 커넥터
KR101598606B1 (ko) * 2015-04-10 2016-02-29 (주) 루켄테크놀러지스 연결 구조체의 제조 방법 및 연결 구조체
KR102139946B1 (ko) * 2019-01-23 2020-08-12 주식회사 이노글로벌 테스트 소켓 및 이의 제조방법
WO2023167479A1 (ko) * 2022-03-04 2023-09-07 (주)포인트엔지니어링 전기 전도성 접촉핀, 정렬 플레이트 및 이를 구비하는 검사장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448414B1 (ko) * 2001-04-12 2004-09-13 주식회사 아이에스시테크놀러지 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593936B1 (ko) * 2014-10-08 2016-02-26 (주)티에스이 실리콘 러버 커넥터
KR101598606B1 (ko) * 2015-04-10 2016-02-29 (주) 루켄테크놀러지스 연결 구조체의 제조 방법 및 연결 구조체
KR102139946B1 (ko) * 2019-01-23 2020-08-12 주식회사 이노글로벌 테스트 소켓 및 이의 제조방법
WO2023167479A1 (ko) * 2022-03-04 2023-09-07 (주)포인트엔지니어링 전기 전도성 접촉핀, 정렬 플레이트 및 이를 구비하는 검사장치

Also Published As

Publication number Publication date
KR100979639B1 (ko) 2010-09-01

Similar Documents

Publication Publication Date Title
KR100671910B1 (ko) 도전성 금속 입자, 도전성 복합 금속 입자 및 이들을이용한 응용 제품
KR101359065B1 (ko) 이방 도전성 커넥터 및 이방 도전성 커넥터 장치
KR101195734B1 (ko) 이방 도전성 커넥터 장치 및 회로 장치의 검사 장치
JP4930574B2 (ja) 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
KR100979638B1 (ko) 콘택터의 제조방법 및 이에 의한 콘택터
KR20070006926A (ko) 시트상 프로브, 그의 제조 방법 및 그의 응용
WO2006087877A1 (ja) 複合導電性シートおよびその製造方法、異方導電性コネクター、アダプター装置並びに回路装置の電気的検査装置
KR100979639B1 (ko) 콘택터의 제조방법 및 이에 의한 콘택터
JP3788258B2 (ja) 異方導電性コネクターおよびその応用製品
CN1989664A (zh) 各向异性导电性连接器以及其制造方法、适配器装置和电路装置的电检查装置
JP2006318923A (ja) 導電性ゴムシートならびにそれを用いたコネクターおよび回路基板の電気的検査用冶具、ならびに導電性ゴムシートの製造方法
KR101000606B1 (ko) 반도체 소자 테스트용 콘택터
KR20100020101A (ko) 반도체 소자 테스트용 콘택터
CN107251253B (zh) 压电振动部件和涂布方法
KR100921268B1 (ko) 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품
KR101167748B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
KR100973413B1 (ko) 반도체 소자 테스트용 콘택터
KR100997602B1 (ko) 반도체 소자 테스트용 콘택터
JP4507644B2 (ja) 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
JP4470316B2 (ja) 異方導電性シートおよび回路装置の電気的検査装置
JP2002173702A (ja) 導電性金属粒子および導電性複合金属粒子並びにそれらを用いた応用製品
JP2005174920A (ja) 異方導電性シートおよびその製造方法並びにその応用製品
JPH11204178A (ja) 異方導電性シート
JP4273982B2 (ja) 異方導電性シートの製造方法および異方導電性コネクターの製造方法
JPH11345643A (ja) 積層型コネクター、アダプターおよび回路装置検査用アダプター装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee