KR20100028300A - 반도체 소자 테스트용 콘택터 - Google Patents

Abstract

본 발명은 반도체 소자 테스트용 콘택터(Contactor)에 관한 것으로서, 반도체 소자의 볼 리드에 대응하여 다수의 홀이 형성되고 각 홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성되어 상하로 순차 적층 배치되는 상판, 중판 및 하판을 포함하되, 상기 상판, 중판 및 하판의 각 홀에 공통하여 삽입되는 탄성부재를 포함하는 것을 특징으로 한다. 이에 의하면, 콘택터 내에 삽입되는 탄성부재를 통해 상, 중, 하판을 탄성적으로 지지함으로써 종래 포고 핀 타입의 콘택터를 대체하여 접촉성능, 내구성, 내마모성, 평탄도 및 사용수명 측면에서 향상된 반도체 소자 테스트용 콘택터를 제공할 수 있다.

BGA, 테스트, 콘택터, CCL(Copper Clad Laminate), 포고핀(Pogo Pin)

Description

반도체 소자 테스트용 콘택터{SEMICONDUCTOR DEVICE TEST CONTACTOR}

본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터에 관한 것이다.

종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.

반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "집적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재하며, 특히 포고핀(Pogo Pin)을 이용한 콘택터로서 특허등록 제10-0508088호 "칩 스케일 패키지의 테스트 장치 및 방법" 등이 존재한다.

그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.

본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 반도체 소자 테스트용 콘택터를 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은, 반도체 소자 테스트용 콘택터(Contactor)에 있어서, 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 관통 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 관통 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과; 상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 관통 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및 각 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 탄성부재를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.

여기서, 상기 탄성부재는 도전성 금속의 재질로 이루어져, 상기 상판의 상부 홀에 삽입되어 상기 상부홀의 내벽에 의해 지지되는 제1실린더부와; 상기 제1실린더부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1스프링부와; 상기 제1스프링부의 하측으로 연장 형성되어 상기 중판의 중앙홀에 삽입되며 상기 중앙홀의 내벽에 의해 지지되는 제2실린더부와; 상기 제2실린더부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2스프링부; 및 상기 제2스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 상기 하부홀의 내벽에 의해 지지되는 제3실린더부를 가질 수도 있다.

또는, 상기 탄성부재는 도전성 금속의 재질로 이루어져, 상기 상판의 상부홀에 삽입되어 상기 상부홀의 내벽에 의해 지지되는 제1실린더부와; 상기 제1실린더부의 하측으로 연장 형성되는 스프링부; 및 상기 스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 상기 하부홀의 내벽에 의해 지지되는 제3실린더부를 가질 수도 있다.

이때, 상기 반도체 소자 테스트용 콘택터는, 상기 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 상기 탄성부재의 내측에 삽입되는 도전성 실리콘 컴파운드를 더 포함할 수도 있다.

여기서, 상기 도전성 실리콘 컴파운드는 상기 탄성부재의 내벽면에 접착 형성될 수도 있다.

또한, 상기 탄성부재는 표면이 금 도금 처리될 수도 있다.

한편, 상기 상판과 상기 하판은 소정 두께의 실리콘층을 매개로 하여 상기 중판의 상면과 하면에 적층 형성될 수도 있다.

이때, 상기 실리콘층은, 상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로와 제3 도금회로가 서로 접촉되는 두께로 형성되거나, 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되는 두께로 형성될 수도 있다.

한편, 본 발명에서, 상기 중판과 상기 상판 중 적어도 하나는 경성 CCL이거나 연성 CCL일 수도 있다.

그리고, 상기 제2도금회로는 상기 상부홀의 상단 내측으로 돌출되도록 연장 형성되어 상기 탄성부재의 상단을 접촉 지지하고, 상기 제3도금회로는 상기 하부홀의 하단 내측으로 돌출되도록 연장 형성되어상기 탄성부재의 하단을 접촉 지지하도록 할 수도 있다.

이때, 상기 탄성부재는 도전성 금속의 재질로 이루어져, 상기 상판의 상부홀에 삽입되어 상단이 상기 제2도금회로에 의해 지지되는 제1실린더부와; 상기 제1실린더부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1스프링부와; 상기 제1스프링부의 하측으로 연장 형성되어 상기 중판의 중앙홀에 삽입되며 상기 중앙홀의 내벽에 의해 지지되는 제2실린더부와; 상기 제2실린더부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2스프링부; 및 상기 제2스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 하단이 상기 제3도금회로에 의해 지지되는 제3실린더부를 가질 수도 있다.

또는, 상기 탄성부재는 도전성 금속의 재질로 이루어져, 상기 상판의 상부홀에 삽입되어 상단이 상기 제2도금회로에 의해 지지되는 제1실린더부와; 상기 제1실 린더부의 하측으로 연장 형성되는 스프링부; 및 상기 스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 하단이 상기 상기 제3도금회로에 의해 지지되는 제3실린더부를 가질 수도 있다.

그리고, 이 경우에 대하여도, 상기 반도체 소자 테스트용 콘택터는 상기 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 상기 탄성부재의 내측에 삽입되는 도전성 실리콘 컴파운드를 더 포함할 수 있다.

여기서, 상기 도전성 실리콘 컴파운드는 상기 탄성부재의 내벽면에 접착 형성될 수도 있으며, 상기 탄성부재는 표면이 금 도금 처리될 수도 있다.

물론, 상기 상판과 상기 하판은 소정 두께의 실리콘층을 매개로 하여 상기 중판의 상면과 하면에 적층 형성될 수도 있다.

이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 서로 적층 배치되는 경성 또는 연성 CCL에 의하여 콘택터의 상, 중, 하판의 구조를 형성할 경우 종래의 실리콘 성분을 갖는 콘택터 구조에 비해 내구성, 내마모성, 내마찰성, 사용수명, 평탄도, 복원성, 가공성 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상하 방향의 신축성을 갖는 탄성부재가 콘택터 내에 삽입되어, 이를 통해 상, 중, 하판을 탄성적으로 지지함으로써 종래 포고 핀 타입의 콘택터를 대체하여 접촉성능, 내구성, 내마모성, 평탄도 및 사용수명 측면에서 향상된 반도체 소자 테스트용 콘택터를 제 공할 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 탄성부재가 콘택터 내에 상하 방향으로 삽입됨과 함께 상기 탄성부재 내측으로 도전성 실리콘컴파운드를 삽입 형성함으로써, 콘택터 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있을 뿐 아니라 상하 도전성 또한 향상시킬 수 있다.

또한, CCL을 이용하여 상, 중, 하판의 구조를 형성할 경우에는 상기 CCL에 대하여 다양한 두께로의 제작이 가능하므로 콘택터에 요구되는 두께에 대응한 주문 제작이 극히 용이하다는 장점을 갖는다.

또한, 하판의 재질을 경성 CCL로 한정함으로써 이를 통해 전체 콘택터를 지지하는 기능을 겸하도록 함으로써, 종래 콘택터를 지지하기 위해 콘택터 하부에 보강판을 부착하여 사용할 필요가 없다는 이점이 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상판과 중판 그리고 중판과 하판이 서로 실리콘층을 매개로 적층 형성됨으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있으며, 상기 실리콘층의 두께 조절을 통해 콘택터의 전체 두께를 용이하게 조절할 수도 있다.

또한, 상기 실리콘층의 두께 조절을 통해 상판과 중판의 도금회로 사이와 중판과 하판의 도금회로 사이에 유격을 형성함으로써 콘택터의 상하면이 가압될 경우에 한하여 서로 접촉되어 상하 방향의 통전이 이루어지도록 할 수도 있다. 이에 의해, 콘택터의 반복 사용시의 손상을 최소화할 수 있어 콘택터의 사용수명을 연장시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상, 중, 하 각 판에 형성되는 각 도금회로의 동(Cu) 도금량을 조절함으로써 그 두께를 조절하기가 용이함으로 인해 상기 도금회로가 콘택터의 상판 내지 하판 상에서의 돌출 두께에 대한 요구 사항에 대응하기가 용이하다는 장점을 갖는다.

본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.

구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.

콘택터(100)는 서로 상하로 배치되는 상판(110), 중판(120) 및 하판(130)을 포함하며, 각 판(110, 120, 130)은 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다.

각 홀(111, 121, 131)은 표면에 도금막(112, 122, 132)이 형성되어 있으며, 도금막(112, 122, 132)에 연장하여 해당 판(110, 120, 130)의 상면 및 하면으로 도금회로(113, 123, 133)가 소정 폭으로 형성된다.

상판(110), 중판(120) 및 하판(130)의 재질로는 CCL(Copper Clad Laminate) 을 가공하여 사용한다. 특히, 상판(110)과 중판(120)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있다. 다만, 하판(130)으로는 경성 CCL로 한정하여 사용하도록 한다.

CCL은 통상적으로 인쇄회로기판(Printed Circuit Board, PCB)의 원재료가 되는 기판으로서, 폴리이미드(Polyimide), 프리프레그(Prepreg), 에폭시수지(Epoxy Resin) 등으로 이루어진 필름의 상하면에 구리 박막이 접착된 것을 말한다.

상기한 연성 CCL은 경성 CCL에 비해 비교적 경도가 낮고 휨성이 좋은 것으로서 필름의 재질로는 폴리이미드, 프리프레그, 폴리에스터(Polyester) 등의 주로 연성회로기판(Flexible Printed Circuit Board, FPC)의 재질로서 사용되는 것들이 이용된다.

이러한 연성 CCL은 다양한 두께의 필름으로 마련될 수 있는데, 예를 들어 폴리이미드 필름으로 제작할 경우에는 12.5[㎛], 17.5[㎛], 35[㎛], 70~100[㎛] 또는 그 이상의 두께로 제공될 수 있으며, 프리프레그 필름의 경우에는 35[㎛], 60[㎛], 80[㎛], 100[㎛], 180[㎛] 또는 그 이상의 두께로 제공될 수 있다.

따라서, 반도체 소자 테스트용 콘택터의 제조에 이와 같은 CCL을 이용할 경우 상기 콘택터에 요구되는 두께 사양에 따라 대응하기가 수월하다는 이점을 갖는다.

한편, 상기 경성 CCL은 비교적 경도가 높은 것으로서 그 재질로는 페놀수지(Phenol Resin), 에폭시수지, 컴포지트(Composite) 기판 등의 주로 경성 회로기판(Rigid Printed Circuit Board)에 사용되는 것들이 이용된다.

이러한 CCL은 통상적으로 PCB를 제조하기 위한 중간재로서 사용되고 있다.

상기에서 하판(130)을 경성 CCL에 한정함으로 인해 콘택터(100)를 지지하기 위한 별도의 보강판(통상, SUS-304의 재질로 이루어짐)을 부착할 필요없이, 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸할 수 있다.

이에 비해, 상판(110)과 중판(120)은 필요에 따라 경성 CCL과 연성 CCL 중 어느 하나를 선택적으로 적용할 수 있다.

상, 중, 하판(110, 120, 130) 모두가 경성 CCL을 재질로서 사용하는 경우에는 이와 가압 접촉되는 반도체 소자(10) 내지 테스트 소켓 보드(20)에 손상이 가해진다는 우려가 있을 수 있으나, 이러한 손상은 후술하는 바와 같이 중판(120)과 상,하판(110, 130) 사이에 각각 형성되는 실리콘층(114, 124; 125, 134)의 충격 흡수를 통해 방지할 수 있다.

각판(110, 120, 130)은 이러한 CCL에 드릴 공정을 통해 홀(111, 121, 131)을 형성한 후, 무전해 화학 동 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 표면에 감광성 필름을 입힌 후 노광 및 현상 공정을 수행함으로써 표면에 원하는 도금회로(113, 123, 133)의 형상(도 2 참조)을 갖춘 후, 상기 구리로 도금된 도금회로 및 홀(111, 121, 131) 내벽면에 다시 전기 동 도금을 하고난 다음 부식공정과 무전해 니켈 도금 및 무전해 금 도금 공정을 통해서 회로가 형성된 연성 및 경성 CCL을 얻을 수 있다.

이와 같이, 종래 인쇄회로기판의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성, 내마찰성, 내구성, 사용 수명, 접촉성능, 가공성 등을 향상시킬 수 있다.

도금막(112, 122, 132)으로부터 각 판(110, 120, 130)의 상·하면으로 연장되는 도금회로(113, 123, 133)는 해당 판의 상·하면에 반경 방향으로 소정 폭을 갖도록 형성된다.

따라서, 도금회로(113, 123, 133)는 도 2에 도시된 바와 같이 원형으로 형성될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라서는 다각형 모양으로 형성될 수도 있다.

그리고, 도 1에 도시된 바와 같이, 상판(110)의 상면에 형성되는 도금회로(113)는 상부홀(111)의 상단 내측으로 돌출되도록 연장 형성된 부분(113a)을 가지며, 하판(130)의 하면에 형성되는 도금회로(133)는 하부홀(131)의 하단 내측으로 돌출되도록 연장 형성된 부분(133a)을 갖는다.

이러한 도금회로(113, 133)의 형상에 의하면, 반도체 소자(10) 측의 볼리드(11)와 테스트 소켓 보드(20) 측의 접촉패드(21)에 대한 접촉성능을 향상시킬 수 있다.

또한, 후술하는 바와 같이 상하로 배치되는 홀(111, 121, 131)에 공통 삽입되는 탄성부재(140)의 상,하단을 상기한 도금회로(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 지지할 수 있다.

도금회로(113, 133)의 연장 부분(113a, 133a)의 길이는 상기한 전기 동 도금 공정에서 구리의 도금량에 따라 조절될 수 있다. 이때, 도금량이 많아짐에 따라 상기 연장 부분(113a, 133a)이 점차 홀(111, 131) 내측으로 진행하게 된다.

한편, 상판(110)과 중판(120) 사이 및 중판(120)과 하판(130) 사이에는 각각 절연성 실리콘층을 형성함으로써 중판(120)의 상·하면에 상판(110)과 하판(130)을 적층 형성할 때의 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.

즉, 중판(120)의 상, 하면에 각각 제1 절연성 실리콘층(125, 126)을 각각 적층 형성하고, 상판(110)의 하면에는 상기 제1 절연성 실리콘층(125)과 대응되는 위치에 제2 절연성 실리콘층(115)을 형성하며, 하판(130)의 상면에는 상기 제1 절연성 실리콘층(126)과 대응되는 위치에 제3 절연성 실리콘층(135)을 형성한다.

각각 절연성 실리콘층이 형성된 상, 중, 하판(110, 120, 130)을 상하 적층되게 배치시킨 후 서로 대면하는 표면에 실리콘 전처리제(Silicone Primer)를 도포하고 가열, 경화하여 상호 부착시킴으로써 상, 중, 하판(110, 120, 130)이 서로 일체로서 적층 형성되도록 한다.

여기서, 절연성 실리콘층의 형성은 통상적으로 해당 판(110, 120 또는 130)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주입(Injection)한 후 경화시킴으로써 얻을 수 있다.

한편, 상기 절연성 실리콘층은 방열 기능을 추가 구비할 수도 있는 바, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al₂O₃) 분말을 첨가하여 골고루 분산시키는 방법에 의할 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 이러한 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.

또한, 절연성 실리콘층은 그 두께를 조절함으로써 상판(110)의 도금회로(113)와 중판의 도금회로(123) 사이 및 중판(120)의 도금회로(123)와 하판(130)의 도금회로(133) 사이에 각각 거리 d 만큼의 유격이 형성되도록 할 수도 있다.

이에 따라, 콘택터(100)는 평상시에는 상, 중, 하판(110, 120, 130) 간 도금회로가 서로 이격된 상태로 유지되다가, 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압될 때에는 후술하는 탄성부재를 통한 상하 통전에 더하여 상하로 서로 이격된 도금회로 간 접촉을 통해 상하 통전이 이루어지게 된다.

이와 같이, 절연성 실리콘층의 두께 조절을 통해 상하 도금회로 간 유격(d)을 형성함으로써 콘택터(100)의 반복 사용으로 인한 손상을 최소화할 수 있다.

한편, 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(100)는 각 판(110, 120, 130)의 홀(111, 121, 131) 내에서 해당 도금막(112, 122, 132)의 내측에 삽입되는 탄성부재(140)를 더 포함한다.

탄성부재(140)는, 도 1 및 도 3에 도시된 바와 같이, 상부홀(111)에 삽입되는 제1실린더부(141), 중앙홀(121)에 삽입되는 제2실린더부(143), 하부홀(131)에 삽입되는 제3실린더부(145)가 상하로 배치 형성되며, 상하 이웃하는 실린더부 사이(141과 143의 사이 및 143과 145의 사이)에는 제1스프링부(142)와 제2스프링부(144)가 일체로서 형성된다.

이와 같은 탄성부재(140)는 도전성 금속 재질의 미세한 파이프, 통상적으로 포고 핀(pogo pin)의 재료로서 이용되는 미세한 금속 파이프를 가공하여 얻을 수 있으며, 그 가공 또한 통상적인 포고 핀(Pogo Pin)을 제작하는 정도의 정밀도를 요한다.

따라서, 도 3과 같이 가공된 탄성부재(140)는 내부가 상하로 관통 형성되어, 후술하는 바와 같이 도전성 실리콘 컴파운드(150)를 내부에 수용 지지한다.

탄성부재(140)의 표면에는 금 도금 처리를 수행할 수 있으며, 이 경우 상기 탄성부재(140)의 도전성을 향상시킬 수 있다.

이상과 같은 구성을 갖는 탄성부재(140)에 의하면, 도 4에 도시된 바와 같이, 상판(110), 중판(120) 및 하판(130)을 각각 개별적으로 제작하여 서로 적층되도록 배치한 후, 상기한 탄성부재(140)의 제2실린더부(143)를 중앙홀(121)에 삽입 및 지지되도록 한 후, 상하 양단부에 형성된 제1실린더부(141)와 제3실린더부(145)를 해당 판의 홀(111, 131)에 삽입 및 지지되도록 함으로써 조립될 수 있다.

이때, 제2실린더부(143)는 중앙홀(121)에 삽입 시 상기 홀(121)의 내벽면에 형성된 도금막(122)에 부착되는 방식으로 지지된다. 양자 간의 부착은 상기한 바와 같이 실리콘 전처리제의 도포 및 가열을 통해 달성되도록 한다.

제1실린더부(141)와 제3실린더부(145) 또한 상기한 제2실린더부(143)와 마찬가지 방식으로 상부홀(111)과 하부홀(131)의 내벽면에 의해 지지된다.

그러나, 탄성부재(140)가 홀(111, 121, 131)에 삽입되어 지지되는 방식은 상기한 바에 한정되는 것은 아니다.

즉, 도 4에서 탄성부재(140)의 제2실린더부(143)를 중앙홀(121)에 삽입시킨 상태에서 그대로 상판(110)과 중판(120) 그리고 중판(120)과 하판(130)을 적층 부착시킴으로써, 상기 탄성부재(140)의 상단과 하단이 각각 도금막(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 접촉 지지되도록 할 수도 있다.

이때, 탄성부재(140)는 상기 도금막(113, 133)의 연장 형성된 부분(113a, 133a)에 의해 상하 종방향으로 지지되며, 홀(111, 121, 131)의 내벽에 의해 횡방향으로 지지된다. 따라서, 이 경우에는 홀(111, 121, 131)의 내벽면에 각 실린더부(141, 143, 145)를 부착하지 않고도 지지될 수 있는 것이다.

이상과 같은 탄성부재(140)에 의하면, 볼리드(11)와 접촉패드(21)에 의해 상하로 접촉 가압되는 콘택터(100)의 탄성 복원력을 향상시킬 수 있을 뿐 아니라 탄성부재(140) 자체로도 통전 기능을 달성할 수 있으므로 콘택터(100)의 전체 통전 성능이 향상된다.

한편, 도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터(100)는 상하 관통 형성된 홀(111, 121, 131)의 내부에 상기한 탄성부재(140)와 함께 그 내측으로 도전성 실리콘 컴파운드(Conductive Silicione Compound, 150)가 삽입 형성된다.

도전성 실리콘 컴파운드(150)는, 도 4의 과정을 거쳐 콘택터(100)에 탄성부재(140)가 삽입되고 각 판(110, 120, 130) 간 부착된 후, 상부홀(111) 또는 하부홀(131)을 통해 진공주입 또는 스크린 인쇄 방식으로 주입되어 형성된다.

도전성 실리콘 컴파운드(150)는 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는 것으로서, 상기와 같이 홀(111, 121, 131)에 주입된 후 경화(Curing) 공정에 의해 고화(固化)된다.

이때, 도전성 실리콘 컴파운드(150)와 홀(111, 121, 131) 내의 도금막(112, 122, 132) 간에는 상기한 실리콘 전처리제를 통해 접착될 수도 있다.

도전성 실리콘 컴파운드(150) 내의 도전성 금속 볼은 상하로 자기장(Magnetic Field)을 형성함으로써 종방향으로 접촉 정렬되거나 종방향으로 미세 간격으로 이격된 형태를 취하도록 할 수도 있으며, 단순히 골고루 분산 접촉된 형태를 취할 수도 있다.

이로써, 콘택터(100)가 상부의 반도체 소자(10)와 하부의 테스트 소켓 보드(20)에 의해 접촉 가압될 경우, 도전성 실리콘 컴파운드(150)는 상기한 도금막(112, 122, 132), 탄성부재(140)와 함께 상기 볼 리드(11)와 접촉 패드(21) 사이를 상하 통전하는 기능을 수행하게 된다.

한편, 각 판(110, 120, 130)의 홀(111, 121, 131) 내벽면에 형성된 도금막(112, 122, 132)은 전도성 금속을 함유하며, 특히 상기한 바와 같이 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수 있다.

이러한 다중막 구조의 형성은 상기한 무전해 화학 동 도금공정 및 감광성 필름의 도포 후 노광, 현상, 전기 동 도금, 부식 공정, 무전해 니켈 도금 및 무전해 금 도금의 순차적인 수행에 의해 달성될 수 있다. 상기 무전해 니켈 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 무전해 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.

도 2는 상기한 반도체 소자 테스트용 콘택터(100)를 도시하는 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층 배치된 바를 나타내고 있다.

상판(110)의 내측으로는 상기한 바와 같이 다수의 도금회로(113)가 배열 형성되어 있으며, 각 도금회로(113)의 내측 홀(h)의 내부에는 도전성 실리콘 컴파운드(150)가 형성된다.

한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131) 및 도금회로(113, 123, 133)는 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형의 단면 기타 다른 다각형의 단면 형상을 가질 수도 있다.

도 5는 상기한 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 변형례(200)를 도시한 측단면도로서, 콘택터(200)는 상판(210), 중판(220) 및 하판(230)을 포함한다. 본 변형례의 설명에 있어서 상기한 제1실시예의 경우와 중복되는 설명은 생략하기로 한다.

각 판(210, 220, 230)의 구성은 상기한 제1 실시예의 경우와 대동소이하나, 각 해당 홀(211, 221, 231)의 내부에는 제1실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.

본 변형례에서도, 상판(210), 중판(220) 및 하판(230)의 재질로는 CCL을 가공하여 사용한다. 즉, 상판(210)과 중판(220)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있으나, 하판(230)으로는 경성 CCL에 한하여 사용하도록 한 다.

물론, 하판(230)을 경성 CCL에 한정함으로 인해 콘택터(200)를 지지하기 위한 별도의 보강판을 부착할 필요가 없어지며, 이는 상기 경성 CCL 재질의 하판(230) 자체가 이러한 보강판의 기능까지 겸하기 때문이다.

중판(220)의 상,하면과 상판(210)의 하면 그리고 하판(230)의 상면에는 상기한 제1실시예의 경우와 마찬가지로 각각 절연성 실리콘층(225, 226, 215, 235)을 형성함으로써 콘택터(200)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.

본 변형례에서도 절연성 실리콘층(215, 225, 226, 235)의 두께를 조절함으로써 상판(210)의 도금회로(213)와 중판의 도금회로(223) 사이 및 중판(220)의 도금회로(223)와 하판(230)의 도금회로(233) 사이에 각각 유격이 형성되도록 할 수 있다.

도 6은 도 5에 도시된 반도체 소자 테스트용 콘택터(200)의 평면도로서, 상판(210)의 내측으로는 다수의 배열된 도금회로(213)가 형성되어 있으며, 도금회로(213)는 그 중앙 영역에 홀(h1)이 형성된다. 물론, 홀(h1)의 내부는 빈 공간을 이루고 있다.

도 7은 상기한 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례(300)로서, 각 판(210, 220, 230)의 구성은 상기한 제1실시예의 경우와 대동소이하고, 각 해당 홀(211, 221, 231)의 내부에 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지되는 점에서는 상기 도 6의 변형례(200)와 동일 하다.

다만, 본 변형례(300)에서는, 절연성 실리콘층(315, 325, 326, 335)의 두께를 조절함으로써 상판(310)의 도금회로(313)와 중판(320)의 도금회로(323) 사이 및 중판(320)의 도금회로(323)와 하판(330)의 도금회로(333) 사이에 각각 접촉되게 하였다.

따라서, 이러한 콘택터(300)의 구조에 의하면, 상하 도금판(313, 323, 333) 간 항상 접촉된 상태가 유지되므로 콘택터(300)가 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압되지 않고 접촉된 상태만 유지되더라도 원활한 상하 통전이 달성될 수 있다.

한편, 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터(400)는, 도 8에 도시된 바와 같이, 상판(410), 중판(420) 및 하판(430)을 포함한다. 본 실시예에 따른 콘택터(400)에서는, 상기 제1실시예의 경우와 달리 상,하단의 도금회로(413, 433)가 해당 홀(411, 431)의 내측을 향해 연장 형성되지 않은 형태를 갖는다.

따라서, 이러한 콘택터(400)에 의하면, 상부홀(411) 내에 삽입 형성되는 제1실린더부(441)와 도전성 실리콘 컴파운드(450)의 각 상단이 직접 상판(410)의 상면으로 노출되어, 도금회로(413)와 함께 반도체 소자(도 1의 10)의 볼리드(11)와 직접 접촉하게 된다.

마찬가지로, 하부홀(431) 내에 삽입 형성되는 제3실린더부(445)와 도전성 실리콘 컴파운드(450)의 각 하단은 직접 하판(430)의 하면으로 노출되어, 도금회 로(433)와 함께 테스트 소켓 보드(도 1의 20)의 접촉패드(21)와 직접 접촉하게 된다.

한편, 본 실시예에서는 상기한 제1실시예의 경우와 달리 탄성부재(440)의 상하 양단이 도금회로(413, 433)에 의해 지지되지 않으므로, 상기 탄성부재(440)의 제1실린더부(441)는 상부홀(411)의 내벽 즉, 도금막(412)의 내측면에 부착되는 방식으로 지지된다.

마찬가지로, 제3실린더부(445)는 하부홀(431)의 내벽 즉, 도금막(432)의 내측면에 부착되는 방식으로 지지된다.

이때, 제2실린더부(443)은 중앙홀(421)의 도금막(422) 내벽에 부착될 수도 있으나, 단지 상하 슬라이드 가능하도록 삽입된 형태를 취할 수도 있다.

도 9는 상기한 제2실시예에 따른 반도체 소자 테스트용 콘택터의 변형례(500)로서, 각 판(510, 520, 530)의 구성은 상기 제2실시예의 경우와 대동소이하나, 각 해당 홀(511, 521, 531)의 내부에는 제2실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.

도 10은 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례(600)로서, 절연성 실리콘층(615, 625, 626, 635)의 두께를 조절함으로써 상판(610)의 도금회로(613)와 중판(620)의 도금회로(623) 사이 및 중판(620)의 도금회로(623)와 하판(630)의 도금회로(633) 사이에 각각 접촉되게 한 것이다.

이에 따라, 상하 도금판(613, 623, 633) 간 항상 접촉된 상태가 유지되므로 콘택터(600)의 사용 시 가압 없이 상하로 접촉되는 상태만 유지되더라도 원활한 상 하 통전이 달성될 수 있다.

한편, 본 발명의 제3실시예에 따른 반도체 소자 테스트용 콘택터(700)는, 도 11에 도시된 바와 같이, 상판(710), 중판(720), 하판(730)을 포함한다.

본 실시예에 따른 반도체 소자 테스트용 콘택터(700)는 상기한 제1실시예에 따른 콘택터 및 그 변형례(특히, 도 5의 콘택터(200))와 대동소이하므로, 여기서는 이들과 중복되는 부분에 대한 설명은 생략하기로 한다.

본 실시예에 따른 콘택터(700)는 각 판(710, 720, 730)의 홀(711, 721, 731) 내에서 해당 도금막(712, 722, 732)의 내측에 삽입되는 탄성부재(740)를 더 포함한다.

탄성부재(740)는, 도 11 및 도 12에 도시된 바와 같이, 상부홀(711)에 삽입되는 제1실린더부(741)와 하부홀(731)에 삽입되는 제3실린더부(743)가 상하로 배치 형성되며, 상기 실린더부(741, 743) 사이에는 스프링부(742)가 일체로 형성된다.

즉, 상기 탄성부재(740)는 상기한 제1실시예 및 그 변형례에 각각 적용된 탄성부재(도 3의 140 참조)와 달리 제2실린더부(143)가 형성되지 않고, 제1실린더부(741)와 제3실린더부(743)가 직접 단일의 스프링부(742)로 연결된다.

이때, 탄성부재(740)의 제1실린더부(741)는 상부홀(711)의 내벽에 부착되는 방식으로 지지되거나, 단순히 상기 상부홀(711)에 슬라이드 가능하도록 삽입되되 그 상단이 상판(710)의 도금회로(713)에 의해 접촉 지지될 수도 있다.

마찬가지로, 제3실린더부(743)는 하부홀(731)의 내벽에 부착되는 방식으로 지지되거나, 단순히 상기 하부홀(731)에 슬라이드 가능하도록 삽입되되 그 하단이 하판(730)의 도금회로(733)에 의해 접촉 지지될 수도 있다.

물론, 스프링(742)은 중앙홀(721)의 내부에서 상하 자유로이 슬라이드 가능하도록 삽입 구비된다.

또한, 본 실시예에서는 각 홀(711, 721, 731)의 내부에 도전성 실리콘 컴파운드(도 1의 150 참조)가 삽입되지 않은 것으로 도시되어 있으나, 이에 한정되지 않고 상기 제1실시예의 경우와 같이 상기 홀 내부에 도전성 실리콘 컴파운드가 삽입 구비될 수도 있다.

본 발명의 제4실시예에 따른 반도체 소자 테스트용 콘택터(800)는, 도 13에 도시된 바와 같이, 상판(810), 중판(820) 및 하판(830)을 포함한다. 본 실시예에 따른 콘택터(800)는 탄성부재(840, 이에 대하여는 상기한 제3실시예에서 설명한 바와 동일함)의 구조를 제외하고는 상기한 도 8의 콘택터(400)와 대동소이하므로 여기서는 설명을 생략하기로 한다.

도 14는 상기 제4실시예에 따른 콘택터의 변형례(900)로서 각 홀(911, 921, 931)의 내부에는 도전성 실리콘 컴파운드가 삽입되어 있지 않은 형태를 나타낸다.

이상에서 설명된 반도체 소자 테스트용 콘택터는 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.

본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.

도 1은 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,

도 2는 도 1의 반도체 소자 테스트용 콘택터의 평면도,

도 3은 도 1의 반도체 소자 테스트용 콘택터의 탄성부재를 도시한 사시도,

도 4는 도 3의 탄성부재가 체결되는 과정을 설명하기 위한 부분 분해 단면도,

도 5는 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,

도 6은 도 5의 반도체 소자 테스트용 콘택터의 평면도,

도 7은 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,

도 8은 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터를 도시한 측단면도,

도 9는 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,

도 10은 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,

도 11은 본 발명의 제3실시예에 따른 반도체 소자 테스트용 콘택터를 도시한 측단면도,

도 12는 도 11의 반도체 소자 테스트용 콘택터의 탄성부재를 도시한 사시도,

도 13은 본 발명의 제4실시예에 따른 반도체 소자 테스트용 콘택터를 도시한 측단면도,

도 14는 본 발명의 제4실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 반도체 소자 11: 볼 리드

20: 테스트 소켓 보드 21: 접촉 패드

100: 반도체 소자 테스트용 콘택터 110: 상판

111, 121, 131: 홀 112, 122, 132: 도금막

113, 123, 133: 도금회로 114, 124, 134: 실리콘층

120: 중판 130: 하판

140: 탄성부재 141: 제1실린더부

142: 제1스프링부 143: 제2실린더부

144: 제2스프링부 145: 제3실린더부

150: 도전성 실리콘 컴파운드

Claims (18)

1. 반도체 소자 테스트용 콘택터(Contactor)에 있어서,

   상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 관통 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과;

   상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 관통 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과;

   상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 관통 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상단 및 하단 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및

   각 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 탄성부재를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
2. 제1항에 있어서,

   상기 탄성부재는 도전성 금속의 재질로 이루어져,

   상기 상판의 상부홀에 삽입되어 상기 상부홀의 내벽에 의해 지지되는 제1실린더부와;

   상기 제1실린더부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1스프링부와;

   상기 제1스프링부의 하측으로 연장 형성되어 상기 중판의 중앙홀에 삽입되며 상기 중앙홀의 내벽에 의해 지지되는 제2실린더부와;

   상기 제2실린더부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2스프링부; 및

   상기 제2스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 상기 하부홀의 내벽에 의해 지지되는 제3실린더부를 갖는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
3. 제1항에 있어서,

   상기 탄성부재는 도전성 금속의 재질로 이루어져,

   상기 상판의 상부홀에 삽입되어 상기 상부홀의 내벽에 의해 지지되는 제1실린더부와;

   상기 제1실린더부의 하측으로 연장 형성되는 스프링부; 및

   상기 스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 상기 하부홀의 내벽에 의해 지지되는 제3실린더부를 갖는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
4. 제2항 또는 제3항에 있어서,

   상기 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 상기 탄성부재의 내측에 삽입되는 도전성 실리콘 컴파운드를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
5. 제4항에 있어서,

   상기 도전성 실리콘 컴파운드는 상기 탄성부재의 내벽면에 접착 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
6. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 탄성부재는 표면이 금 도금 처리된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
7. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 상판과 상기 하판은 소정 두께의 실리콘층을 매개로 하여 상기 중판의 상면과 하면에 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
8. 제7항에 있어서,

   상기 실리콘층은, 상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로 와 제3 도금회로가 서로 접촉되는 두께로 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
9. 제7항에 있어서,

   상기 실리콘층은, 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되는 두께로 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
10. 제1항에 있어서,

    상기 중판과 상기 상판 중 적어도 하나는 경성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
11. 제1항에 있어서,

    상기 중판과 상기 상판 중 적어도 하나는 연성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
12. 제1항에 있어서,

    상기 제2도금회로는 상기 상부홀의 상단 내측으로 돌출되도록 연장 형성되어 상기 탄성부재의 상단을 접촉 지지하고,

    상기 제3도금회로는 상기 하부홀의 하단 내측으로 돌출되도록 연장 형성되어 상기 탄성부재의 하단을 접촉 지지하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
13. 제12항에 있어서,

    상기 탄성부재는 도전성 금속의 재질로 이루어져,

    상기 상판의 상부홀에 삽입되어 상단이 상기 제2도금회로에 의해 지지되는 제1실린더부와;

    상기 제1실린더부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1스프링부와;

    상기 제1스프링부의 하측으로 연장 형성되어 상기 중판의 중앙홀에 삽입되며 상기 중앙홀의 내벽에 의해 지지되는 제2실린더부와;

    상기 제2실린더부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2스프링부; 및

    상기 제2스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 하단이 상기 제3도금회로에 의해 지지되는 제3실린더부를 갖는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
14. 제12항에 있어서,

    상기 탄성부재는 도전성 금속의 재질로 이루어져,

    상기 상판의 상부홀에 삽입되어 상단이 상기 제2도금회로에 의해 지지되는 제1실린더부와;

    상기 제1실린더부의 하측으로 연장 형성되는 스프링부; 및

    상기 스프링부의 하측으로 연장 형성되어 상기 하판의 하부홀에 삽입되며 하단이 상기 상기 제3도금회로에 의해 지지되는 제3실린더부를 갖는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
15. 제13항 또는 제14항에 있어서,

    상기 중앙홀, 상부홀 및 하부홀에 공통하여 삽입 지지되는 상기 탄성부재의 내측에 삽입되는 도전성 실리콘 컴파운드를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
16. 제15항에 있어서,

    상기 도전성 실리콘 컴파운드는 상기 탄성부재의 내벽면에 접착 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
17. 제12항 내지 제14항 중 어느 한 항에 있어서,

    상기 탄성부재는 표면이 금 도금 처리된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
18. 제12항 내지 제14항 중 어느 한 항에 있어서,

    상기 상판과 상기 하판은 소정 두께의 실리콘층을 매개로 하여 상기 중판의 상면과 하면에 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.

Images