KR20100026311A - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20100026311A
KR20100026311A KR1020080085275A KR20080085275A KR20100026311A KR 20100026311 A KR20100026311 A KR 20100026311A KR 1020080085275 A KR1020080085275 A KR 1020080085275A KR 20080085275 A KR20080085275 A KR 20080085275A KR 20100026311 A KR20100026311 A KR 20100026311A
Authority
KR
South Korea
Prior art keywords
data
data rate
memory unit
image signal
line
Prior art date
Application number
KR1020080085275A
Other languages
English (en)
Other versions
KR101471552B1 (ko
Inventor
박종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080085275A priority Critical patent/KR101471552B1/ko
Priority to US12/535,790 priority patent/US8659610B2/en
Publication of KR20100026311A publication Critical patent/KR20100026311A/ko
Application granted granted Critical
Publication of KR101471552B1 publication Critical patent/KR101471552B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치 및 그 구동 방법을 제공한다. 액정 표시 장치는 다수의 화소를 포함하여, 영상을 표시하는 액정 패널, 액정 패널이 영상을 표시하도록 제어하는 타이밍 컨트롤러를 포함하되, 타이밍 컨트롤러는, 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 저장하고, 순차적으로 제2 데이터 레이트의 제1 및 제2 영상 신호를 출력하는 제1 메모리부와, 제2 데이터 레이트의 제1 영상 신호를 압축하여 저장한 후, 복원하여 출력하는 제2 메모리부와, 제2 데이터 레이트의 제2 영상 신호와 복원된 제2 데이터 레이트의 제1 영상 신호를 제공받고, 복원된 제2 데이터 레이트의 제1 영상 신호를 이용하여 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하는 영상 신호 보정부를 포함한다.
액정 표시 장치, 타이밍 컨트롤러, 영상 신호 보정부

Description

액정 표시 장치 및 그 구동 방법 {Liquid crystal display and driving method of the same}
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 화소 전극이 구비된 제1 표시판, 공통 전극이 구비된 제2 표시판, 제1 표시판과 제2 표시판 사이에 주입된 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 갖는 액정 패널을 포함한다. 액정 표시 장치의 표시 품질은 액정의 응답 속도에 영향을 받는다. 따라서 최근에 이전 프레임의 이전 영상 신호와 현재 프레임의 현재 영상 신호를 비교하여 현재 영상 신호를 보정하는 구동 방법이 제시되고 있다.
이와 같이, 이전 영상 신호를 이용하여 현재 영상 신호를 보정하기 위해서는 이전 영상 신호를 저장하기 위한 메모리를 필요로 한다. 이 때, 이전 영상 신호는 영상 신호를 압축 저장 후 복원될 수 있는데, 그 중에서 인접 화소 간의 차이를 저장하는 방식, 예를 들어 차등 펄스 부호 변조(Differential Pulse Code Modulation; DPCM)가 사용될 수 있다.
본 발명이 해결하고자 하는 과제는, 전력 소비 및 제조 비용의 증가를 최소화시킬 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 전력 소비 및 제조 비용의 증가를 최소화시킬 수 있는 액정 표시 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 다수의 화소를 포함하여, 영상을 표시하는 액정 패널, 상기 액정 패널이 영상을 표시하도록 제어하는 타이밍 컨트롤러를 포함하되, 상기 타이밍 컨트롤러는, 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 저장하고, 순차적으로 제2 데이터 레이트의 상기 제1 및 제2 영상 신호를 출력하는 제1 메모리부와, 상기 제2 데이터 레이트의 제1 영상 신호를 압축하여 저장한 후, 복원하여 출력하는 제2 메모리부와, 상기 제2 데이터 레이트의 제2 영상 신호와 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 제공받고, 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 이용하여 상기 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하는 영상 신호 보정부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은, 다수의 화소를 포함하여, 영상을 표시하는 액정 패널을 제공하고, 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 제1 메모리부에 저장하고, 상기 제1 메모리부로부터 순차적으로 제2 데이터 레이트의 상기 제1 및 제2 영상 신호를 출력하고, 상기 제2 데이터 레이트의 제1 영상 신호를 압축하여 제2 메모리부에 저장한 후, 복원하여 출력하고, 상기 제2 데이터 레이트의 제2 영상 신호와 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 제공받고, 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 이용하여 상기 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경 우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 기재된 매트릭스의 "행" 및 "열"은 각각 관찰자의 관점에 따라 "열" 및 "행"이 될 수 있다. 따라서 본 명세서에 기재된 "행"은 "열"로 대체될 수 있고, "열"은 "행"으로 대체될 수 있다.
이하, 본 발명의 실시예들에 따른 액정 표시 장치 및 그 구동 방법을 설명한다.
먼저, 도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치 및 그 구동 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이다. 도 2는 한 화소의 등가 회로도이다. 도 3은 도 1의 타이밍 컨트롤러를 설명하기 위한 블록도이다. 도 4는 도 1의 타이밍 컨트롤러의 동작을 설명하기 위한 개념도이다. 도 5는 도 3의 제1 메모리부의 동작을 설명하기 위한 개념도이다. 도 6은 도 3의 제2 메모리부의 동작을 설명하기 위한 개념도이다. 도 7은 도 3의 제1 메모리부의 다른 동작을 설명하기 위한 개념도이다.
도 1을 참조하면, 액정 표시 장치(10)는 액정 패널(300), 게이트 드라이버(400), 데이터 드라이버(500), 및 타이밍 컨트롤러(600)를 포함한다.
액정 패널(300)은 등가 회로로 볼 때 다수의 표시 신호선(G1-Gn, D1~Dm)과 이에 연결되어 있으며 행렬의 형태로 배열된 다수의 화소(PX)를 포함한다. 표시 신호선(G1~Gn, D1~Dm)은 게이트 신호를 전달하는 복수의 게이트선(G1~Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1~Dm)을 포함한다. 게이트선(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행할 수 있다.
도 2에 도 1의 한 화소에 대한 등가 회로를 나타내었다. 제1 표시판(100)의 화소 전극(PE)과 대향하도록 제2 표시판(200)의 공통 전극(CE)의 일부 영역에 색 필터(CF)가 형성될 수 있다. 각 화소, 예를 들면 i번째(i=1~n) 게이트선(Gi)과 j번째(j=1~m) 데이터선(Dj)에 연결된 화소는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함할 수 있다.
다시 도 1을 참조하면, 타이밍 컨트롤러(600)는 외부의 그래픽 제어기(미도시)로부터 입력 제어 신호를 수신하여 이를 기초로 게이트 제어 신호(CONT1)와 데이터 제어 신호(CONT2)를 생성하고, 게이트 제어 신호(CONT1)를 게이트 드라이버(400)에, 데이터 제어 신호(CONT2)를 데이터 드라이버(500)로 보낸다. 입력 제어 신호는 수직 동기 신호(Vsync)와 수직 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.
또한, 타이밍 컨트롤러(600)는 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호(Fa(n))를 제공받아 저장하고, 순차적으로 제2 데이터 레이트의 제1 및 제2 영상 신호(Fb(n))를 출력한다. 이어서, 제2 데이터 레이트의 제1 영상 신호를 압축하여 저장한 후, 복원하여 출력하고, 복원된 제2 데이터 레이트의 제1 영상 신호(Fc(n-1))를 이용하여 제2 데이터 레이트의 제2 영상 신호(Fb(n))를 보정한 보정 영상 신호((Fb'(n))를 액정 패널로 출력한다.
도면에서는 R, G, B 신호(G, G, B)가 타이밍 컨트롤러(600)에 입력되는 것으로 도시하였으며, R, G, B 신호는 타이밍 컨트롤러(600)로 입력되는 제1 및 제2 영상 신호의 일 예가 될 수 있다. 또한, 제1 및 제2 영상 신호는 순차로 제공되는 이전 프레임 및 현재 프레임에서 표시되는 영상에 각각 대응하는 영상 신호를 의미한다. 즉, 제1 영상 신호는 이전 프레임의 영상 신호이고, 제2 영상 신호는 현재 프레임의 영상 신호일 수 있다.
더욱 구체적으로, 각 영상 신호는 다수의 데이터 라인(D1~Dm) 각각에 대응되는 다수의 라인 데이터를 포함하고, 각 라인 데이터는 다수의 화소(PX) 각각에 대응되는 다수의 화소 데이터를 포함할 수 있다.
이러한 타이밍 컨트롤러(600)에 대한 더욱 상세한 설명은 후술하기로 한다.
게이트 제어 신호(CONT1)는 게이트 드라이버(400)의 동작을 제어하기 위한 신호로, 게이트 드라이버(400)의 동작을 개시하는 수직 시작 신호, 게이트 온 전압의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 온 전압의 펄스 폭을 결정하는 출력 인에이블 신호 등을 포함할 수 있다. 데이터 제어 신호(CONT2)는 데이터 드라이버(500)의 동작을 제어하는 신호로써, 데이터 드라이버(500)의 동작을 개시하는 수평 개시 신호, 두 개의 데이터 전압의 출력을 지시하는 출력 지시 신호 등을 포함할 수 있다.
게이트 드라이버(400)는 타이밍 컨트롤러(600)로부터 게이트 제어 신호(CONT1)를 제공받아 게이트 신호를 게이트선(G1~Gn)에 인가한다. 여기서 게이트 신호는 게이트 온/오프 전압 발생부(미도시)로부터 제공된 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진다. 게이트 제어 신호(CONT1)는 게이트 드라이버(500)의 동작을 제어하기 위한 신호로, 게이트 드라이버(400)의 동작을 개시하는 수직 시작 신호, 게이트 온 전압의 출력 시기를 결정하는 게이트 클럭 신호 및 게이트 온 전압의 펄스 폭을 결정하는 출력 인에이블 신호 등을 포함할 수 있다.
데이터 드라이버(500)는 타이밍 컨트롤러(600)로부터 데이터 제어 신호(CONT2)를 제공받아 영상 데이터 전압을 데이터선(D1~Dm)에 인가한다. 영상 데이터 전압은 계조 전압 발생부(미도시)로부터 제공되는 계조 전압으로, 표시 영상 신호에 해당하는 계조 전압일 수 있다. 데이터 제어 신호(CONT2)는 데이터 드라이버(500)의 동작을 제어하는 신호로, 데이터 드라이버(500)의 동작을 개시하는 수평 개시 신호, 데이터 전압의 출력을 지시하는 출력 지시 신호 등을 포함할 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(600)는 제1 메모리부(610), 제2 메모리부(620), 영상 신호 보정부(630), 및 제3 메모리부(640)를 포함한다.
제1 메모리부(610)는 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호(Fa(n))를 제공받아 저장하고, 순차적으로 제2 데이터 레이트의 제1 및 제2 영상 신호(Fb(n))를 출력한다. 이 때, 제1 데이터 레이트는 제2 데이터 레이트보다 높을 수 있으며, 예를 들어 제1 데이터 레이트는 제2 데이터 레이트보다 두 배 높은 데이터 전송 속도를 가질 수 있다.
데이터 레이트(data rate)는, 대응하는 장치 간에 전송되는 데이터의 단위 시간당 비트(bit) 수, 바이트(byte) 수, 또는 블록(block) 수의 평균치를 의미할 수 있다. 단위 시간은 경우에 따라 초, 분, 시간 등 경우에 따라 달라질 수 있다. 예를 들어, 외부 장치(미도시)와 제1 메모리부(610) 간에 전송되는 제1 및 제2 영상 신호(Fa(n))의 단위 시간, 예를 들어 초(second)당 비트 수를 제1 데이터 레이트라 하고, 제1 메모리부(610)와 제2 메모리부(620) 간에 전송되는 제1 및 제2 영상 신호(Fb(n))의 단위 시간당 비트 수를 제2 데이터 레이트라고 할 수 있다. 다시 말하면, 데이터 레이트는 대응하는 장치 사이의 데이터 전송 속도를 의미할 수 있다.
제1 메모리부(610)에 제공되는 제1 및 제2 영상 신호(Fa(n))는 다수의 데이터 라인(D1~Dm) 각각에 대응되는 다수의 라인 데이터를 포함하고, 각 라인 데이터는 다수의 화소(PX) 각각에 대응되는 다수의 화소 데이터를 포함할 수 있다. 제1 메모리부(610)가 제1 데이터 레이트의 제1 및 제2 영상 신호(Fa(n))를 제공받아 저장할 때에는 각 영상 신호를 2개의 라인 데이터 단위로 제공받아 저장하고, 제1 메모리부(610)가 제2 데이터 레이트의 제1 및 제2 영상 신호(Fb(n))를 출력할 때에는 각 영상 신호를 2개의 라인 데이터 단위로 출력할 수 있다. 이 때, 제1 메모리부(610)는 2개의 라인 데이터를 각각 저장하는 제1 라인 메모리(611)와 제2 라인 메모리(612)를 포함할 수 있다. 제1 및 제2 영상 신호(Fa(n))가 제1 메모리부(610)에 제공되고, 제1 라인 메모리(611)와 제2 라인 메모리(612)에 저장되었다가 출력되는 과정에 대한 더욱 상세한 설명은 도 5를 참조하여 후술하기로 한다.
제2 메모리부(620)는 제2 데이터 레이트의 제1 영상 신호를 압축하여 저장한 후, 복원하여 출력한다. 더욱 구체적으로, 제1 메모리부(610)로부터 제공된 제2 데 이터 레이트의 제1 영상 신호를 압축하는 인코더(622)와, 압축된 제1 영상 신호를 저장하는 프레임 메모리(621)와, 프레임 메모리(621)로부터 압축된 제1 영상 신호를 제공받아 제2 데이터 레이트의 제1 영상 신호(Fc(n-1))로 복원하는 디코더(623)를 포함할 수 있다. 제2 메모리부(620)에 포함된 인코더(622), 및 디코더(623)를 이용하여 압축된 영상 신호를 저장하므로 프레임 메모리(621)의 크기를 감소시킬 수 있다. 인코더(622)와 디코더(623)의 압축 및 복원 기술은 다양한 방식이 사용될 수 있으며, 예를 들어 DCPM(Differential Pulse Code Modulation) 방식을 사용할 수 있다. 제2 메모리부(620)가 제1 영상 신호를 처리하는 방법에 대한 더욱 상세한 설명은 도 6을 참조하여 후술하기로 한다.
영상 신호 보정부(630)는 제2 데이터 레이트의 제2 영상 신호(Fb(n))와 복원된 제2 데이터 레이트의 제1 영상 신호(Fc(n-1))를 제공받고, 복원된 제2 데이터 레이트의 제1 영상 신호(Fc(n-1))를 이용하여 제2 데이터 레이트의 제2 영상 신호(Fb(n))를 보정한 보정 영상 신호(Fb'(n))를 액정 패널로 출력한다. 예를 들어, 영상 신호 보정부(630)는 색 특성을 향상시키기 위한 ACC(Automatically Color Compensation) 블록(미도시)과, 액정의 응답 속도를 향상시키기 위한 DCC(Dynamic Capacitance Compensation) 블록(미도시)을 포함할 수 있다. ACC 및 DCC 보정 방법은 본 발명의 기술 분야에서 널리 사용되는 방법이므로 이에 대한 설명은 생략하기로 한다.
나아가, 타이밍 컨트롤러(600)는 보정된 제2 데이터 레이트의 제2 영상 신호를 제공받아 저장한 후, 제1 레이트로 액정 패널(300)에 출력하는 제3 메모리 부(640)를 더 포함할 수 있다. 더욱 구체적으로, 제3 메모리부(640)는 보정된 제2 데이터 레이트의 제2 영상 신호(Fb'(n))를 제공받아 저장할 때, 보정된 제2 영상 신호(Fb'(n))를 2개의 라인 데이터 단위로 제공받아 저장할 수 있다. 이어서, 보정된 제2 데이터 레이트의 제2 영상 신호(Fo(n))를 출력할 때, 보정된 제2 영상 신호를 2개의 라인 데이터 단위로 출력할 수 있다. 제3 메모리부(640) 역시, 2개의 라인 데이터를 각각 저장하는 제3 및 제4 라인 메모리(641, 642)를 포함할 수 있다.
도 4를 참조하여, 액정 패널(300)이 영상을 표시하도록 제어하는 타이밍 컨트롤러(600)의 동작을 더욱 상세히 살펴본다.
데이터 인에이블 신호(DE)가 제1 레벨, 예를 들어 하이(high) 레벨을 유지하는 동안, 제1 데이터 레이트의 제1 및 제2 영상 신호(Fa(n))가 제1 메모리부(610)에 입력, 저장된다. 구체적으로, 제1 메모리부(610)는 제1 데이터 레이트의 영상 신호를 2개의 라인 데이터 단위로 제공받아, 제1 및 제2 라인 메모리에 각각 저장한다. 도면에 도시된 직사각형은 각 라인 메모리에 영상 신호가 저장되는 것을 의미할 수 있다. 예를 들어, 1A는 제1 라인 메모리에 제1 라인 데이터가 저장된 것을 나타내고, 2B는 제2 라인 메모리에 제2 라인 데이터가 저장된 것을 나타내며, 3A는 제1 라인 메모리에 제3 라인 데이터가 저장된 것을 의미한다. 즉, A 및 B 앞에 표시된 자연수는 다수의 데이터 라인에 각각 대응하는 영상 신호의 라인 데이터를 의미하고, A 및 B는 각각 제1 및 제2 라인 메모리에 저장되고 있는 제1 및 제2 라인 데이터를 의미한다.
이어서, 제1 및 제2 라인 메모리(611, 612)는 제1 및 제2 라인 데이터를 제2 데이터 레이트로 출력한다. 도면에 도시한 바와 같이, 제1 및 제2 라인 메모리(611, 612)는 제1 데이터 레이트로 제1 및 제2 라인 데이터를 저장하고, 제2 데이터 레이트로 제1 및 제2 라인 데이터를 출력한다. 여기서, A' 및 B'은 각각 제1 및 제2 라인 메모리에서 출력되고 있는 제1 및 제2 라인 데이터를 의미한다. 이 때, 도면에 도시된 바와 같이 제2 데이터 레이트는 제1 데이터 레이트의 1/2 속도를 가진다. 일반적으로, 영상 신호를 압축, 복원하려면 많은 로직 게이트를 거쳐야 하기 때문에, 도면에 개시된 바와 같이, 상대적으로 낮은 데이터 레이트의 영상 신호를 영상 신호의 압축, 복원을 진행함으로써 영상 신호의 신뢰도를 향상시킬 수 있다.
제1 및 제2 라인 메모리에서 출력된 제1 및 제2 라인 데이터는 제2 메모리부(620) 및 영상 신호 보정부(630)로 전송된다. 제2 메모리부(620)로 전송된 제1 및 제2 라인 데이터는 인코더(622)에서 압축되어, 프레임 메모리(621)에 저장되었다가, 디코더(623)를 통해 복원되어 영상 신호 보정부(630)로 전송될 수 있다. 더욱 구체적으로, 프레임 메모리(621)에 저장된 제1 및 제2 라인 데이터는 예를 들어, 한 프레임 동안 저장되었다가 다음 프레임에서 복원될 수 있다. 즉, 앞서 설명한 순차로 제공되는 제1 및 제2 영상 신호는 이전 프레임 및 현재 프레임에 각각 대응하는 영상 신호를 의미할 수 있다.
영상 신호 보정부(630)로 전송된 제1 및 제2 라인 데이터는 현재 프레임에 대응되는 데이터로서, 디코더(623)를 통해 복원된 제1 영상 신호, 즉 이전 프레임의 제1 및 제2 라인 데이터에 의해 보정될 수 있다.
제1 영상 신호(Fc(n-1))에 의해 보정된 제2 영상 신호, 즉 보정 영상 신호의 제1 및 제2 라인 데이터는 제3 메모리부(640)에 저장될 수 있다. 상술한 바와 같이, 제3 메모리부(640)는 제3 및 제4 라인 메모리(641, 642)를 포함하여, 제2 데이터 레이트로 제공되는 보정 영상 신호의 제1 및 제2 라인 데이터는 각각 제3 및 제4 라인 메모리에 저장될 수 있다.
제1 및 제2 라인 메모리의 경우와 마찬가지로, 도면의 C 및 D 앞에 표시된 자연수는 다수의 데이터 라인에 각각 대응하는 영상 신호의 라인 데이터를 의미하고, C 및 D는 각각 제3 및 제4 라인 메모리에 저장되고 있는 제1 및 제2 라인 데이터를 의미하며, C' 및 D'은 각각 제1 및 제2 라인 메모리에서 출력되고 있는 제3 및 제4 라인 데이터를 의미한다. 다시 말하면, 제1 영상 신호를 이용하여 제2 영상 신호를 보정한 보정 영상 신호의 제1 및 제2 라인 데이터를 제3 및 제4 라인 메모리에 저장하되, 보정 영상 신호는 제3 및 제4 라인 메모리를 포함하는 제3 메모리부에 제2 데이터 레이트로 제공될 수 있다. 이어서, 제3 메모리부(640)의 제3 및 제4 라인 메모리는 제1 및 제2 라인 데이터를 제1 데이터 레이트, 예를 들어 제2 데이터 레이트의 1/2 속도로 출력할 수 있다.
요컨대, 제1 메모리부는 다수의 라인 데이터를 제공받아 저장하되, 순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 라인 데이터를 제1 및 제2 라인 메모리에 저장하고(1A, 2B, 3A, 4B, 5A, 6B, …), 제1 및 제2 라인 메모리로부터 제1 데이터 레이트보다 낮은 제2 데이터 레이트로 제1 및 제2 라인 데이터를 출력한다(1A', 2B', 3A', 4B', …). 이어서, 출력된 제1 및 제2 라인 데이터를 제2 데이 터 레이트 상태에서 제1 영상 신호를 이용하여 보정하고, 보정된 제1 및 제2 라인 데이터를 제3 메모리부, 더욱 구체적으로 제3 및 제4 라인 메모리에 저장하고(1C, 2D, 3C, 4D, …), 제3 및 제4 라인 메모리로부터 제1 데이터 레이트로 제1 및 제2 라인 데이터를 출력한다(1C', 2D', 3C', 4D', …). 제3 메모리부에서 출력된 제1 및 제2 라인 데이터는 제1 메모리부에 제공된 제1 및 제2 라인 데이터와 실질적으로 동일한 데이터 레이트를 가지되, 액정 패널에 표시될 영상에 적합하도록 보정된 보정 영상 신호로서 액정 패널에 제공된다.
도 5를 참조하여, 제1 메모리부(610)의 동작을 설명한다. 먼저, 데이터 인에이블 신호(DE)가 하이 레벨을 유지하는 동안(Ⅰ, Ⅱ), 영상 신호의 라인 데이터가 순차로 제공된다. 도면에 도시된 바와 같이, 각 라인 데이터의 다수의 화소 데이터(a1~am, b1~bm)는 데이터 인에이블 신호(DE) 및 클럭 신호(CLK)에 대응하여 제1 메모리부(610)에 제공된다. 구체적으로, 다수의 화소 데이터(a1~am, b1~bm)는 클럭 신호(CLK)의 각 라이징 에지(rising edge)에 대응하여 제공될 수 있다. 이 경우, 클럭 신호의 각 라이징 에지마다 각 화소 데이터가 제공되는 것을 제1 데이터 레이트로 지정할 수 있다.
이에 반하여, 다수의 화소 데이터를 출력할 때, 제1 및 제2 라인 메모리는 두 번의 라이징 에지마다 하나의 화소 데이터를 출력할 수 있으며, 이를 제2 데이터 레이트로 지정할 수 있다. 따라서, 제1 메모리부(610)는 하나의 라이징 에지마다 하나의 화소 데이터가 전송되는 제1 데이터 레이트로 영상 신호를 제공받고, 두 번의 라이징 에지마다 하나의 화소 데이터가 전송되는 제2 데이터 레이트로 영상 신호를 출력할 수 있다. 나아가, 제1 및 제2 라인 메모리로 인하여, 제1 라인 데이터는 제2 라인 데이터와 동시에 출력될 수 있다. 다시 말하면, 제1 및 제2 라인 데이터가 서로 정렬될 수 있다.
도 6을 참조하여, 제2 메모리부(620), 구체적으로 인코더(622)의 동작을 설명한다. 인코더(622)는, 상술한 바와 같이 제1 메모리부(610)에서 제공된 제2 데이터 레이트의 제1 영상 신호를 압축한다. 제1 메모리부(610)에서 제공된 제1 영상 신호의 제1 및 제2 라인 데이터는 다수 개의 압축 블록(CB)을 형성할 수 있다. 구체적으로 설명하면, 제1 및 제2 라인 메모리를 이용하여 정렬된 제1 및 제2 라인 데이터가 인접하는 화소 데이터끼리 압축 블록(CB)을 형성하고, 각 압축 블록(CB) 단위로 영상 신호의 압축이 진행될 수 있다. 도면에 도시된 바와 같이, 정렬된 제1 및 제2 라인 데이터에 있어서, 제1 및 제2 라인 데이터 각각의 임의의 화소 데이터(a_i, b_i)와, 어느 하나의 방향에서 상기 임의의 화소 데이터와 인접하는 인접 화소 데이터(a_i+1, b_i+1)가 하나의 압축 블록(CB)을 형성할 수 있다. 도면에서는 2 × 2 형태의 압축 블록을 개시하였으나, 이에 제한되지 않고 다양한 형태의 압축 블록을 형성할 수 있음은 물론이다.
나아가, 각 압축 블록(CB)에 포함된 화소 데이터들을 압축할 때에, 인접하는 화소 데이터를 참조 값으로 사용할 수 있다. 예를 들어, 도면에 개시된 압축 블록(CB)에 포함된 화소 데이터들(a_i, a_i+1, b_i, b_i+1)을 압축할 때, 동일한 라인 데이터에서 수평 방향으로 인접하여 배치된 화소 데이터(a_i-1, b_i-1)를 참조 값으로 사용할 수 있다. 도면에서는 다양한 압축 방식 중에서 수평 방향의 데이터 값을 참조하는 경우를 도시하였으나, 이는 하나의 예시에 불과할 뿐, 수직 방향, 또는 대각선 방향의 화소 데이터를 참조하여 압축할 수 있으며, 압축 방식에 따라 다양하게 변경하여 적용 가능할 것이다.
도 7을 참조하여, 제1 메모리부(610)의 다른 동작을 설명한다. 고화질, 예를 들어 Full-HD급의 해상도를 가지는 액정 표시 장치의 경우, 영상 신호의 데이터 양이 증가하므로 각 라인 데이터를 복수 개의 그룹으로 나누어 전송할 수 있다. 더욱 구체적으로, 각 라인 데이터에 포함된 다수의 화소 데이터를 짝수 번째 화소에 대응되는 짝수 화소 데이터와, 홀수 번째 화소에 대응되는 홀수 화소 데이터로 구분하고, 제1 메모리부(610)는 각 라인 데이터를 제공받아 짝수 화소 데이터와 홀수 화소 데이터끼리 각각 구분하여 저장할 수 있다. 즉, 도면에 도시한 바와 같이, 제1 메모리부(610)는 홀수(odd) 화소 데이터(a1, a3, a5, …, am/2, b1, b3, b5, …, bm/2)와 짝수(even) 화소 데이터(a2, a4, a6, …, a(m/2)-1, b2, b4, b6, …, b(m/2)-1)로 구분하여 저장할 수 있다.
도면에 도시하지는 않았으나, 제2 메모리부(620)는 제1 및 제2 라인 데이터 각각에서 적어도 하나의 홀수 및 짝수 화소 데이터를 제공받아 압축 블록을 형성할 수 있다. 더욱 구체적으로, 제2 메모리부는 제1 및 제2 라인 데이터를 제공받아 순차로 제1 및 제2 압축 블록을 형성하여 제1 영상 신호를 압축, 저장한 후, 제1 및 제2 압축 블록 단위로 제1 및 제2 라인 데이터를 복원할 수 있다. 이 때, 제2 압축 블록을 복원하기 전, 제1 압축 블록의 복원이 완료된 상태일 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치 및 그 구동 방법에 의하면, 제2 메모리부에서 복원된 제2 데이터 레이트의 이전 영상 신호를 이용하여 제1 메모리부로부터 출력된 제2 데이터 레이트의 현재 영상 신호를 보정함으로써, 이전 영상 신호와 현재 영상 신호를 재배열하는 과정을 생략할 수 있다. 따라서, 메모리를 감소시킬 수 있으며, 전력 소비 및 제조 비용의 증가를 최소화시킬 수 있는 장점이 있다.
이어서, 도 8을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치 및 그 구동 방법에 대하여 설명한다. 도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이다.
본 발명의 다른 실시예에 따른 액정 표시 장치 및 그 구동 방법은 둘 이상의 영역으로 나누어진 액정 패널(300)을 포함하고, 각 영역에 대응하는 데이터 드라이버에 영상 신호를 분배한다는 점에서 본 발명의 일 실시예에 따른 액정 표시 장치와 구별된다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치(11)는 제1 및 제2 데이터 드라이버(500_f, 500_b)에 영상 신호(DAT_f, DAT_b)를 제공한다. 도면에서는 데이터 드라이버를 제1 및 제2 데이터 드라이버(500_f, 500_b) 2개로 구분되는 경우를 도시하였으나, 이에 한정되지 않고 액정 표시 장치의 특성에 따라 달라질 수 있음은 물론이다.
더욱 구체적으로 설명하면, 다수의 데이터 라인을 전단 및 후단에 각각 대응하는 제1 영역 및 제2 영역으로 구분하여, 제1 영역의 데이터 라인을 제어하는 제1 데이터 드라이버(500_f)와 제2 영역의 데이터 라인을 제어하는 제2 데이터 드라이 버(500_b)를 정의할 수 있다. 각 영상 신호를 전단 영상 신호(DAT_f)와, 후단 영상 신호(DAT_b)로 구분하여, 제1 데이터 드라이버(500_f)에는 전단 영상 신호(DAT_f)를 전송하고, 제2 데이터 드라이버(500_b)에는 후단 영상 신호(DAT_b)를 전송함으로써, 제1 및 제2 영역의 데이터 라인에 영상 신호를 전달할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치 및 그 구동 방법에 의하면, 메모리 용량을 감소시켜 전력 소비 및 제조 비용의 증가를 최소화시킬 수 있을 뿐만 아니라, 고해상도 액정 표시 장치 등에 있어서도 표시 품질을 향상시킬 수 있는 장점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이다.
도 2는 한 화소의 등가 회로도이다.
도 3은 도 1의 타이밍 컨트롤러를 설명하기 위한 블록도이다.
도 4는 도 1의 타이밍 컨트롤러의 동작을 설명하기 위한 개념도이다.
도 5는 도 3의 제1 메모리부의 동작을 설명하기 위한 개념도이다.
도 6은 도 3의 제2 메모리부의 동작을 설명하기 위한 개념도이다.
도 7은 도 3의 제1 메모리부의 다른 동작을 설명하기 위한 개념도이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치를 설명하기 위한 블록도이다.
(도면의 주요부분에 대한 부호의 설명)
10, 11: 액정 표시 장치 100: 제1 표시판
150: 액정층 200: 제2 표시판
300: 액정 패널 400: 게이트 드라이버
500: 데이터 드라이버 600: 타이밍 컨트롤러
610: 제1 메모리부 611: 제1 라인 메모리
612: 제2 라인 메모리 620: 제2 메모리부
621: 프레임 메모리 622: 인코더
623: 디코더 630: 영상 신호 보정부
640: 제3 메모리부 641: 제3 라인 메모리
642: 제4 라인 메모리

Claims (20)

  1. 다수의 화소를 포함하여, 영상을 표시하는 액정 패널;
    상기 액정 패널이 영상을 표시하도록 제어하는 타이밍 컨트롤러를 포함하되, 상기 타이밍 컨트롤러는,
    순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 저장하고, 순차적으로 제2 데이터 레이트의 상기 제1 및 제2 영상 신호를 출력하는 제1 메모리부와,
    상기 제2 데이터 레이트의 제1 영상 신호를 압축하여 저장한 후, 복원하여 출력하는 제2 메모리부와,
    상기 제2 데이터 레이트의 제2 영상 신호와 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 제공받고, 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 이용하여 상기 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하는 영상 신호 보정부를 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    제1 데이터 레이트는 제2 데이터 레이트보다 높은 액정 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 데이터 레이트는 상기 제2 데이터 레이트보다 두 배 높은 액정 표 시 장치.
  4. 제1 항에 있어서, 제2 메모리부는,
    상기 제1 메모리부로부터 제공된 상기 제2 데이터 레이트의 제1 영상 신호를 압축하는 인코더와,
    상기 압축된 제1 영상 신호를 저장하는 프레임 메모리와,
    상기 프레임 메모리로부터 상기 압축된 제1 영상 신호를 제공받아 상기 제2 데이터 레이트의 제1 영상 신호로 복원하는 디코더를 포함하는 액정 표시 장치.
  5. 제1 항에 있어서,
    상기 다수의 화소 각각은 데이터 라인과 게이트 라인과 커플링되어 있고,
    상기 각 영상 신호는 상기 다수의 데이터 라인 각각과 대응되는 다수의 라인 데이터를 포함하고,
    상기 각 라인 데이터는 상기 다수의 화소 각각에 대응되는 다수의 화소 데이터를 포함하는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 메모리부가 상기 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 저장할 때, 각 영상 신호를 2개의 라인 데이터 단위로 제공받아 저장하고,
    상기 제1 메모리부가 상기 제2 데이터 레이트의 제1 및 제2 영상 신호를 출 력할 때, 각 영상 신호를 2개의 라인 데이터 단위로 출력하는 액정 표시 장치.
  7. 제6 항에 있어서,
    상기 다수의 화소 데이터는 짝수번째 화소에 대응되는 짝수 화소 데이터와, 홀수번째 화소에 대응되는 홀수 화소 데이터로 구분되고,
    상기 제1 메모리부는 상기 각 라인 데이터를 제공받아 상기 짝수 화소 데이터와 상기 홀수 화소 데이터끼리 각각 구분하여 저장하는 액정 표시 장치.
  8. 제7 항에 있어서, 상기 제2 메모리부는,
    상기 제1 및 제2 라인 데이터 각각에서 적어도 하나의 상기 홀수 및 짝수 화소 데이터를 제공받아 압축 블록을 형성하는 액정 표시 장치.
  9. 제8 항에 있어서, 상기 제2 메모리부는,
    상기 제1 및 제2 라인 데이터를 제공받아 순차로 제1 및 제2 압축 블록을 형성하여 제1 영상 신호를 압축, 저장한 후, 상기 제1 및 제2 압축 블록 단위로 상기 제1 및 제2 라인 데이터를 복원하되, 상기 제2 압축 블록을 복원하기 전, 상기 제1 압축 블록의 복원이 완료된 액정 표시 장치.
  10. 제6 항에 있어서, 상기 제1 메모리부는,
    상기 2개의 라인 데이터를 각각 저장하는 제1 및 제2 라인 메모리를 포함하 는 액정 표시 장치.
  11. 제1 항에 있어서,
    상기 타이밍 컨트롤러는 상기 보정된 제2 데이터 레이트의 제2 영상 신호를 제공받아 저장한 후, 상기 제1 레이트로 상기 액정 패널에 출력하는 제3 메모리부를 더 포함하는 액정 표시 장치.
  12. 제11 항에 있어서,
    상기 제3 메모리부가 상기 보정된 제2 데이터 레이트의 제2 영상 신호를 제공받아 저장할 때, 상기 보정된 제2 영상 신호를 2개의 라인 데이터 단위로 제공받아 저장하고,
    상기 제3 메모리부가 상기 보정된 제2 데이터 레이트의 제2 영상 신호를 출력할 때, 상기 보정된 제2 영상 신호를 2개의 라인 데이터 단위로 출력하는 액정 표시 장치.
  13. 제12 항에 있어서, 상기 제3 메모리부는,
    상기 2개의 라인 데이터를 각각 저장하는 제3 및 제4 라인 메모리를 포함하는 액정 표시 장치.
  14. 다수의 화소를 포함하여, 영상을 표시하는 액정 패널을 제공하고,
    순차적으로 제공되는 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 제1 메모리부에 저장하고,
    상기 제1 메모리부로부터 순차적으로 제2 데이터 레이트의 상기 제1 및 제2 영상 신호를 출력하고,
    상기 제2 데이터 레이트의 제1 영상 신호를 압축하여 제2 메모리부에 저장한 후, 복원하여 출력하고,
    상기 제2 데이터 레이트의 제2 영상 신호와 상기 복원된 제2 데이터 레이트의 제1 영상 신호를 제공받고,
    상기 복원된 제2 데이터 레이트의 제1 영상 신호를 이용하여 상기 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하는 액정 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    제1 데이터 레이트는 제2 데이터 레이트보다 높은 액정 표시 장치의 구동 방법.
  16. 제14 항에 있어서,
    상기 다수의 화소 각각은 데이터 라인과 게이트 라인과 커플링되어 있고,
    상기 각 영상 신호는 상기 다수의 데이터 라인 각각과 대응되는 다수의 라인 데이터를 포함하고,
    상기 각 라인 데이터는 상기 다수의 화소 각각에 대응되는 다수의 화소 데이터를 포함하는 액정 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 제1 메모리부가 상기 제1 데이터 레이트의 제1 및 제2 영상 신호를 제공받아 저장할 때, 각 영상 신호를 2개의 라인 데이터 단위로 제공받아 저장하고,
    상기 제1 메모리부가 상기 제2 데이터 레이트의 제1 및 제2 영상 신호를 출력할 때, 각 영상 신호를 2개의 라인 데이터 단위로 출력하는 액정 표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 다수의 화소 데이터는 짝수번째 화소에 대응되는 짝수 화소 데이터와, 홀수번째 화소에 대응되는 홀수 화소 데이터로 구분되고,
    상기 제1 메모리부는 상기 각 라인 데이터를 제공받아 상기 짝수 화소 데이터와 상기 홀수 화소 데이터끼리 각각 구분하여 저장하는 액정 표시 장치의 구동 방법.
  19. 제17 항에 있어서, 상기 제1 메모리부는,
    상기 2개의 라인 데이터를 각각 저장하는 제1 및 제2 라인 메모리를 포함하는 액정 표시 장치의 구동 방법.
  20. 제14 항에 있어서,
    상기 제2 데이터 레이트의 제2 영상 신호를 보정하여 상기 액정 패널로 출력하기 전에,
    상기 보정된 제2 데이터 레이트의 제2 영상 신호를 제공받아 제3 메모리부에 저장한 후,
    상기 제1 레이트로 상기 제2 영상 신호를 상기 액정 패널에 출력하는 것을 더 포함하는 액정 표시 장치의 구동 방법.
KR1020080085275A 2008-08-29 2008-08-29 액정 표시 장치 및 그 구동 방법 KR101471552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080085275A KR101471552B1 (ko) 2008-08-29 2008-08-29 액정 표시 장치 및 그 구동 방법
US12/535,790 US8659610B2 (en) 2008-08-29 2009-08-05 Liquid crystal display and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085275A KR101471552B1 (ko) 2008-08-29 2008-08-29 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20100026311A true KR20100026311A (ko) 2010-03-10
KR101471552B1 KR101471552B1 (ko) 2014-12-10

Family

ID=41724689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085275A KR101471552B1 (ko) 2008-08-29 2008-08-29 액정 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8659610B2 (ko)
KR (1) KR101471552B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130065A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396156B (zh) * 2008-10-31 2013-05-11 Au Optronics Corp 資料線驅動方法
KR102075545B1 (ko) * 2013-08-02 2020-02-11 삼성디스플레이 주식회사 표시 장치
US10534422B2 (en) 2013-08-09 2020-01-14 Novatek Microelectronics Corp. Data compression system for liquid crystal display and related power saving method
TWI533283B (zh) 2013-08-09 2016-05-11 聯詠科技股份有限公司 用於液晶顯示器之資料壓縮系統及其相關省電方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58117788A (ja) * 1982-01-06 1983-07-13 Hitachi Ltd カラ−テレビジヨン信号処理回路
US6442203B1 (en) * 1999-11-05 2002-08-27 Demografx System and method for motion compensation and frame rate conversion
KR100965596B1 (ko) * 2003-12-27 2010-06-23 엘지디스플레이 주식회사 액정표시소자의 구동방법 및 장치
KR100612871B1 (ko) * 2004-11-11 2006-08-14 삼성전자주식회사 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법
KR101428714B1 (ko) * 2006-11-23 2014-08-11 삼성디스플레이 주식회사 데이터 처리장치 및 이를 갖는 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130065A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR101471552B1 (ko) 2014-12-10
US20100053183A1 (en) 2010-03-04
US8659610B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
US8624812B2 (en) Liquid crystal display
US7649575B2 (en) Liquid crystal display device with improved response speed
KR101288986B1 (ko) 데이터 보상회로 및 이를 갖는 액정표시장치
US6144356A (en) System and method for data planarization
JP5080132B2 (ja) データ補償回路及びこれを有する表示装置
CN1877685B (zh) 显示设备及其驱动装置
JP2006171749A (ja) 液晶表示装置及び表示装置の駆動装置
US9214117B2 (en) Display control circuit, liquid crystal display apparatus having the same, and display control method
KR20080046874A (ko) 데이터 처리장치 및 이를 갖는 표시장치
KR101471552B1 (ko) 액정 표시 장치 및 그 구동 방법
US9330619B2 (en) Driving device of display device and driving method thereof
KR20100056787A (ko) 표시 장치
US8711078B2 (en) Liquid crystal display and method of driving the same
KR20100083873A (ko) 데이터 처리 방법, 이를 수행하기 위한 장치 및 이 장치를 구비한 표시 장치
CN113421519B (zh) 驱动电路、驱动方法、显示装置和计算机可读存储介质
KR100965596B1 (ko) 액정표시소자의 구동방법 및 장치
KR101230306B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP4890756B2 (ja) 信号処理装置及び方法
KR20120114812A (ko) 액정 표시 장치, 액정 표시 장치를 위한 영상 신호 보정 장치 및 영상 신호 보정 방법
KR101030546B1 (ko) 액정표시장치의 오버 드라이빙 회로 및 오버 드라이빙 방법
KR20110066371A (ko) 액정 표시 장치
KR20080017626A (ko) 액정표시장치
US20090295840A1 (en) Image signal compensation apparatus and liquid crystal display including the same
KR20080012522A (ko) 데이터 보상회로 및 이를 갖는 표시장치
KR20080051267A (ko) 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee