KR20100025095A - 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치 - Google Patents

영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20100025095A
KR20100025095A KR1020080083714A KR20080083714A KR20100025095A KR 20100025095 A KR20100025095 A KR 20100025095A KR 1020080083714 A KR1020080083714 A KR 1020080083714A KR 20080083714 A KR20080083714 A KR 20080083714A KR 20100025095 A KR20100025095 A KR 20100025095A
Authority
KR
South Korea
Prior art keywords
data
image data
compensation
memory
cache memory
Prior art date
Application number
KR1020080083714A
Other languages
English (en)
Inventor
전병길
김우철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080083714A priority Critical patent/KR20100025095A/ko
Priority to US12/419,736 priority patent/US20100053182A1/en
Priority to CN200910203102A priority patent/CN101661726A/zh
Priority to JP2009134287A priority patent/JP5523748B2/ja
Publication of KR20100025095A publication Critical patent/KR20100025095A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays

Abstract

영상데이터 보상 방법은 수신된 영상데이터가 캐쉬 메모리에 저장된 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 동일한 경우, 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리를 디스에이블 시킨다. 캐쉬 메모리에 저장된 이전 영상데이터에 해당하는 보상 데이터를 수신된 영상데이터의 보상 데이터로 출력한다. 캐쉬 메모리에 저장된 상기 이전 영상데이터 및 상기 보상 데이터를 유지한다.
캐쉬 메모리, 룩 업 테이블, 메모리, 소비 전력 감소, 보상 데이터

Description

영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치{METHOD FOR COMPENSATING IMAGE DATA, COMPENSATING APPARATUS FOR PERFORMING THE METHOD AND DISPLAY DEVICE HAVING THE COMPENSATING APPARATUS}
본 발명은 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 보상 장치를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 전력 소모를 줄이기 위한 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정표시패널 및 상기 액정표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정표시패널은 화소전극들 및 상기 화소전극들과 전기적으로 연결된 박막 트랜지스터를 갖는 어레이 기판, 공통전극 및 컬러필터들을 갖는 컬러필터 기판, 및 상기 어레이 기판 및 상기 컬러필터 기판 사이에 개재된 액정층을 포함한다. 상기 액정층은 상기 화소전극들 및 상기 공통전극 사이에 형성된 전기장에 의 해 배열이 변경되고, 그로 인해 상기 액정층을 투과하는 광의 투과율을 변경시킨다. 여기서, 상기 광의 투과율이 최대로 증가하면, 상기 액정표시패널은 휘도가 높은 화이트 영상을 구현할 수 있고, 반면 상기 광의 투과율이 최소로 감소하면, 상기 액정표시패널은 휘도가 낮은 블랙 영상을 구현할 수 있다.
상기 액정 표시 장치는 화질 개선을 위한 적응형 색 보정(Adaptive Color Correction : 이하, ACC라 칭함.) 기술과, 액정의 응답 속도 개선을 위한 응답 속도 보상(Dynamic Capacitance Compensation: 이하, DCC라 칭함.) 기술을 사용하고 있다. 상기 ACC 기술이나 DCC 기술은 롬(ROM) 또는 램(RAM)의 메모리에 입력 데이터와 1:1 맵핑되는 보상 데이터가 룩 업 테이블(Look Up Table : LUT) 형태로 메모리를 이용한다. 즉, 외부로부터 입력 데이터가 수신되면 상기 룩 업 테이블에 기저장된 상기 입력 데이터에 해당하는 보상 데이터가 출력된다. 상기 보상 데이터는 색 보상 및 액정의 응답 속도를 개선하기 위한 데이터이다.
상기 입력 데이터는 상기 액정 표시 장치가 구동되는 동안 실시간으로 수신되며, 이에 따라 상기 메모리는 상기 입력 데이터에 해당하는 보상 데이터를 리드 아웃하기 위해 실시간으로 계속해서 동작하게 된다. 즉 상기 액정 표시 장치가 구동되는 동안 상기 메모리는 거의 쉬지 않고 동작하게 된다. 따라서, 상기 액정 표시 장치가 휴대용 단말기에 채용되는 경우 상기 메모리에서 소비되는 전력량은 상대적으로 큰 비중을 차지하게 된다.
본 발명에서 해결하고자 하는 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 소비 전력을 감소시키기 위한 영상데이터 보상 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 영상데이터 보상 방법을 수행하기 위한 보상 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 보상 장치를 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 영상데이터 보상 방법은 수신된 영상데이터가 캐쉬 메모리에 저장된 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 동일한 경우, 상기 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리를 디스에이블 시킨다. 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터에 해당하는 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력한다. 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터 및 상기 보상 데이터를 유지한다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 보상 장치는 룩업테이블 메모리, 캐쉬 메모리 및 메모리 제어부를 포함한다. 상기 룩업테이블 메모리는 수신된 영상데이터에 해당하는 보상 데이터를 저정한다. 상기 캐쉬 메모리는 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 상기 이전 영상데이터에 해당하는 보상 데이터를 저정한다. 상기 메모리 제어부는 상기 수신된 영상데이터와 상기 캐쉬 메모리에 저장된 이전 영상데이터가 동일하면 상기 룩업테이블 메모리를 디스에이블 시키고, 상기 캐쉬 메모리에 저장된 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력한다.
상기한 본 발명의 또 다른 목적을 달성하기 위한 일 실시예에 따른 표시 장치는 타이밍 제어부, 표시 패널, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 타이밍 제어부는 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리와, 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 상기 이전 영상데이터에 해당하는 보상 데이터가 저장된 캐쉬 메모리, 및 상기 수신된 영상데이터와 상기 캐쉬 메모리에 저장된 이전 영상데이터가 동일하면 상기 룩업테이블 메모리를 디스에이블 시키고, 상기 캐쉬 메모리에 저장된 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력하는 메모리 제어부를 포함하는 데이터 보상부를 포함한다. 상기 표시 패널은 데이터 배선과 상기 데이터 배선과 교차하는 게이트 배선을 포함한다. 상기 데이터 구동부는 상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선에 출력한다. 상기 게이트 구동부는 상기 게이트 배선에 게이트 신호를 출력한다.
본 발명에 따르면, 상기 타이밍 제어부의 캐쉬 메모리를 이용하여 상기 룩업테이블 메모리의 사용빈도를 줄임으로써 소비 전력을 감소시킬 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설 명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 타이밍 제어부(200), 데이터 구동부(310) 및 게이트 구동부(330)를 포함한다.
상기 표시 패널(100)은 어레이 기판, 대향 기판 및 상기 기판들 사이에 개재된 액정층을 갖는다. 상기 표시 패널(100)은 복수의 데이터 배선들(DL)과 상기 데이터 배선들(DL)과 교차하는 복수의 게이트 배선들(GL), 상기 데이터 배선들(DL) 게이트 배선들(GL)에 전기적으로 연결된 복수의 화소들(P)을 포함한다. 각 화소(P)는 스위칭 소자(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다.
상기 타이밍 제어부(200)는 외부로부터 동기 신호(201) 및 영상데이터(202)를 수신한다. 상기 영상데이터(202)는 영상의 계조에 대응하는 디지털 데이터이다. 상기 타이밍 제어부(200)는 상기 동기 신호(201)를 이용해 상기 표시 장치를 구동하기 위한 복수의 타이밍 신호들을 생성한다. 예를 들면, 상기 데이터 구동부(310)의 구동을 제어하는 수평동기신호, 로드 신호, 반전 신호, 데이터 클럭신호 등을 포함하는 데이터 제어신호(210d)를 생성한다. 상기 게이트 구동부(330)의 구동을 제어하는 수직동기신호, 게이트 클럭신호, 게이트 인에이블 신호 등을 포함하는 게이트 제어신호(210g)를 생성한다.
상기 타이밍 제어부(200)는 수신된 영상데이터(202)에 해당하는 보상 데이터(202')를 출력한다. 상기 타이밍 제어부(200)는 상기 영상데이터(202)에 대응하 는 상기 보상 데이터가 룩 업 테이블 형태로 저장된 룩업테이블 메모리를 포함하며, 복수의 캐쉬 메모리들을 이용하여 상기 룩업테이블 메모리의 사용빈도를 줄여 소비 전력을 감소시킨다. 상기 타이밍 제어부(200)에 대한 상세한 설명은 후술된다.
상기 데이터 구동부(310)는 상기 데이터 제어신호(210d)에 기초하여 상기 보상 데이터를 아날로그의 데이터 전압으로 변환한다. 상기 데이터 구동부(310)는 감마 전압(Vgamma)을 이용하여 상기 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 표시 패널(100)의 데이터 배선(DL)에 출력한다.
상기 게이트 구동부(330)는 상기 게이트 제어신호(210g)에 기초하여 게이트 신호를 생성한다. 상기 게이트 구동부(330)는 온 전압(Von) 및 오프 전압(Voff)을 이용해 상기 게이트 신호를 생성하여 상기 표시 패널(100)의 게이트 배선(GL)에 출력한다.
도 2는 도 1에 도시된 타이밍 제어부의 블록도이다.
도 1 및 도 2를 참조하면, 상기 타이밍 제어부(200)는 타이밍신호 생성부(210), 제1 데이터 보상부(230R), 제2 데이터 보상부(250G) 및 제3 데이터 보상부(270B)를 포함한다.
상기 타이밍신호 생성부(210)는 상기 동기 신호(201)를 이용해 상기 데이터 제어신호(210d), 게이트 제어신호(210g) 및 메모리 제어신호(210m)를 생성한다. 상기 데이터 제어신호(210d)는 상기 데이터 구동부(310)의 구동을 제어하는 수평동기신호, 로드 신호, 반전 신호, 데이터 클럭신호 등을 포함한다. 상기 게이트 제어신 호(210g)는 상기 게이트 구동부(330)의 구동을 제어하는 수직동기신호, 게이트 클럭신호, 게이트 인에이블 신호 등을 포함한다. 상기 메모리 제어신호(210m)는 상기 제1, 제2 및 제3 데이터 보상부들(230R, 250G, 270B)의 메모리들을 각각 제어하는 클럭 신호, 리드 인에이블 신호 등을 포함한다.
상기 제1 데이터 보상부(230R)는 상기 적색의 데이터(202R)를 보상하여 적색의 보상 데이터(202'R)를 출력하고, 상기 제2 데이터 보상부(250G)는 상기 녹색의 데이터(202G)를 보상하여 녹색의 보상 데이터(202'G)를 출력하며, 상기 제3 데이터 보상부(270B)는 상기 청색의 데이터(202B)를 보상하여 청색의 보상 데이터(202'B)를 출력한다.
상기 제1 데이터 보상부(230R)는 메모리 제어부(230), 룩업테이블 메모리(231), 제1 캐쉬 메모리(234), 제2 캐쉬 메모리(235) 및 디더링부(236)를 포함한다. 상기 제2 및 제3 데이터 보상부(250G, 270B)는 상기 제1 데이터 보상부(230R)와 동일한 구성 요소를 포함하므로 상기 제2 및 제3 데이터 보상부(250G, 270B)의 상세한 설명은 상기 제1 데이터 보상부(230R)의 설명으로 대신한다.
상기 메모리 제어부(230)는 상기 룩업테이블 메모리(231), 상기 제1 캐쉬 메모리(234) 및 상기 제2 캐쉬 메모리(235)의 동작을 제어한다.
상기 룩업테이블 메모리(231)는 수신된 m 비트의 영상데이터와, 상기 수신된 영상데이터에 대응하여 비트가 확장된 보상 데이터가 1차원 룩 업 테이블(Look Up Table : LUT) 형태로 저장된다. 예를 들면, 8 비트 영상데이터에 대응하여 2비트 확장된 10비트 보상 데이터가 저장된다. 상기 룩업테이블 메모리(231)는 롬(ROM) 또는 램(RAM)이다.
상기 제1 및 제2 캐쉬 메모리들(234, 235)은 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터들과 상기 이전 영상데이터들에 해당하는 이전 보상 데이터들이 각각 저장된다.
상기 디더링부(236)는 확장된 비트의 상기 보상 데이터를 원래의 비트로 디더링한다. 예를 들면, 10비트의 보상 데이터를 8비트의 보상 데이터로 변환한다. 여기서는 상기 제1 데이터 보상부(230R)가 디더링부를 포함하는 것을 예로 하였으나, 상기 제1 데이터 보상부(230R)가 상기 디더링부를 구비하지 않는 대신 상기 데이터 구동부(310)가 비선형 디지털 아날로그 변환기를 구비하여 상기 n비트의 보상 데이터를 상기 m 비트의 보상 데이터에 대응하는 데이터 전압으로 변환할 수 있다.
상기 메모리 제어부(230)는 수신된 영상데이터와 상기 제1 및 제2 캐쉬 메모리들(234, 235)에 저장된 영상데이터들을 비교한다. 상기 메모리 제어부(230)는 상기 수신된 영상데이터가 상기 제1 또는 제2 캐쉬 메모리(234 or 235)에 저장된 영상데이터와 동일한 경우, 상기 룩업테이블 메모리(231)의 동작을 디스에이블 상태로 전환시킨다. 상기 메모리 제어부(230)는 상기 제1 및 제2 캐쉬 메모리들(234, 235)에 저장된 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력한다.
한편, 상기 메모리 제어부(230)는 기 수신된 영상데이터가 상기 제1 또는 제2 캐쉬 메모리들(234 or 235)에 저장된 영상데이터와 다른 경우, 상기 룩업테이블 메모리(231)의 동작을 인에이블 상태로 전환한다. 상기 룩업테이블 메모리(231)는 상기 수신된 영상데이터에 해당하는 보상 데이터를 출력한다. 상기 메모리 제어부(230)는 상기 수신된 영상데이터 및 상기 룩업테이블 메모리(231)로부터 출력된 보상 데이터를 상기 제1 또는 제2 캐쉬 메모리(234 or 235)에 업데이트 한다.
도 3은 도 2에 도시된 보상부의 구동 방법을 설명하기 위한 흐름도이다.
도 2 및 도 3을 참조하면, 상기 메모리 제어부(230)에 i번째 영상데이터(Di)가 입력된다(단계 S101). 상기 메모리 제어부(230)는 상기 제1 및 제2 캐쉬 메모리들(234, 235)에 저장된 영상데이터와 상기 i번째 영상데이터(Di)를 비교한다(단계 S103). 예를 들면, 상기 제1 캐쉬 메모리(234)에는 j(j<i인 자연수)번째 영상데이터(Dj)와 상기 j번째 영상데이터(Dj)에 해당하는 j번째 보상 데이터(D'j)가 저장되어 있고, 상기 제2 캐쉬 메모리(245)는 k(k<i, k≠j)번째 영상데이터(Dk)와 상기 k번째 영상데이터(Dk)에 해당하는 k번째 보상 데이터(D'k)가 저장되어 있다.
상기 메모리 제어부(230)는 수신된 상기 i번째 영상데이터(Di)가 상기 j번째 또는 k번째 영상데이터(Dj or Dk)와 동일하면, 상기 메모리 제어부(230)는 상기 룩업테이블 메모리(231)의 동작을 디스에이블 시킨다(단계 S111).
상기 메모리 제어부(230)는 상기 제1 또는 제 2 캐쉬 메모리들(234, 235)에 저장된 j번째 또는 k번째 보상 데이터(D'j or D'k)를 상기 i번째 영상데이터(Di)의 보상 데이터(D'i)로 출력한다(단계 S113).
상기 메모리 제어부(230)는 상기 제1 및 2 캐쉬 메모리들(234, 235)에 저장된 데이터를 유지시킨다(단계 S115).
한편, 상기 메모리 제어부(230)는 상기 i번째 영상데이터(Di)가 상기 j번째 또는 k번째 영상데이터(Dj or Dk)와 다르면, 상기 메모리 제어부(230)는 상기 룩업테이블 메모리(231)의 동작을 인에이블 시킨다(단계 S121).
상기 메모리 제어부(230)는 상기 룩업테이블 메모리(231)에 기 저장된 상기 i번째 영상데이터(Di)에 대응하는 보상 데이터(D'i)를 상기 i번째 영상데이터(Di)의 보상 데이터(D'i)로 출력한다(단계 S123).
상기 메모리 제어부(230)는 상기 제1 및 제2 캐쉬 메모리들((234, 235)의 플래그(flag)를 판단한다(단계 S124). 상기 플래그가 "0" 이면, 상기 메모리 제어부(230)는 상기 i번째 영상데이터(Di)와 상기 보상 데이터(D'i)를 상기 제1 캐쉬 메모리(234)에 업데이트 하고, 상기 제2 캐쉬 메모리(235)는 업데이트 되지 않고 기 저장된 k번째 영상데이터 및 k번째 보상 데이터(Dk, D'k)를 유지한다(단계 S215). 이어 상기 메모리 제어부(230)는 상기 플래그를 "1" 로 설정한다(단계 S217).
상기 플래그는 상기 제1 및 제2 캐쉬 메모리(234, 235)의 동작 상태 정보를 나타내는 데이터로서 상기 플래그 값에 따라서 상기 제1 또는 제2 캐쉬 메모리(234, 235)를 업데이트 한다. 예를 들면, 상기 플래그가 "0" 이면 상기 제1 캐쉬 메모리(234)를 업데이트하고, 상기 플래그가 "1" 이면, 상기 제2 캐쉬 메모리(235)를 업데이트한다.
반면, 상기 단계 S213에서 상기 플래그가 "1" 이면, 상기 메모리 제어부(230)는 상기 i번째 영상데이터(Di)와 상기 보상 데이터(D'i)를 상기 제2 캐쉬 메모리(235)에 업데이트 하고, 상기 제1 캐쉬 메모리(234)는 기 저장된 j번째 영상 데이터 및 j번째 보상 데이터(Dj, D'j)를 유지한다(단계 S218). 이어 상기 메모리 제어부(230)는 상기 플래그를 "0" 로 설정한다(단계 S219).
도 4는 도 2에 도시된 메모리 제어부의 상세한 블록도이다. 도 5는 도 4에 도시된 메모리 제어부의 입출력 신호에 대한 타이밍 도들이다.
도 4 및 도 5를 참조하면, 상기 메모리 제어부(230)는 비교부(201), 제어부(203) 및 연산부(205)를 포함한다. 상기 비교부(201)는 상기 제1 및 제2 캐쉬 메모리들(234, 235)에 기 저장된 데이터들과 입력된 영상데이터를 비교한다.
상기 제어부(203)는 상기 비교결과에 따라서 상기 룩업테이블 메모리(231)의 동작을 제어하는 클럭 신호(Clk)와 리드 인에이블 신호(RE)를 제어하는 클럭 제어신호(Clk_C)와 리드 제어신호(RE_C)를 생성한다.
상기 연산부(205)는 앤드 게이트(AND)와 오아 게이트(OR)를 포함한다. 상기 앤드 게이트(AND)는 상기 클럭 신호(Clk)와 상기 클럭 제어신호(Clk_C)를 연산하여 변경된 클럭 신호(Clk')를 상기 룩업테이블 메모리(231)에 출력한다. 상기 오아 게이트(OR)는 상기 리드 인에이블 신호(RE)와 상기 리드 제어신호(RE_C)를 연산하여 변경된 리드 인에이블 신호(RE')를 상기 룩업테이블 메모리(231)에 출력한다.
예를 들면, 도 5에 도시된 바와 같이, 상기 제1 캐쉬 메모리(234)에는 이전 영상데이터(D1)와 상기 이전 영상데이터(D1)에 해당하는 보상 데이터(D'1)가 저장되고, 제2 캐쉬 메모리(235)에는 이전 영상데이터(D3)와 상기 이전 영상데이터(D3)에 해당하는 보상 데이터(D'3)가 저장된다. 현재 영상데이터(D4)가 수신되고, 수신된 영상데이터(D4)와 상기 이전 영상데이터(D3)가 서로 동일한 경우를 예로 하여 설명한다.
상기 비교부(201)는 상기 수신된 영상데이터(D4)와 상기 제1 및 제2 캐쉬 메모리들(234, 235)에 저장된 이전 영상데이터들(D1, D3)을 비교한다. 상기 제어부(203)는 비교 결과, 상기 수신된 영상데이터(D4)가 상기 제2 캐쉬 메모리(235)에 저장된 상기 이전 영상데이터(D3)와 동일함을 판단한다. 이에 따라서, 상기 제어부(203)는 상기 클럭 제어신호(Clk_C)와 상기 리드 제어신호(RE_C)를 생성하여 상기 연산부(205)에 출력한다. 상기 수신된 영상데이터(D4)에 대응하여 상기 클럭 제어신호(Clk_C)는 로우 레벨을 출력하고 상기 리드 제어신호(RE_C)는 하이 레벨을 출력한다.
상기 앤드 게이트(AND)는 상기 클럭 신호(Clk)와 상기 클럭 제어신호(Clk_C) 모두가 하이 레벨인 경우 하이 레벨을 출력하고 적어도 하나가 로우 레벨인 경우에는 로우 레벨을 출력한다. 따라서, 상기 앤드 게이트(AND)는 상기 수신된 영상데이터(D4)에 대응하여 로우 레벨의 변경된 클럭 신호(Clk')를 출력한다.
한편, 상기 오아 게이트(OR)는 상기 리드 인에이블 신호(RE)와 상기 리드 제어신호(RE_C) 모두가 로우 레벨인 경우 로우 레벨을 출력하고 적어도 하나가 하이 레벨인 경우 하이 레벨을 출력한다. 여기서, 상기 리드 인에이블 신호(RE)는 로우 레벨을 갖는 경우를 예로 한다. 따라서, 상기 오아 게이트(OR)는 상기 수신된 영상데이터(D4)에 대응하여 하이 레벨의 변경된 리드 인에이블 신호(RE')를 출력한다.
따라서, 상기 룩업테이블 메모리(231)는 상기 변경된 클럭 신호(Clk')와 리드 인에이블 신호(RE')에 의해 상기 수신된 영상데이터(D4)에 해당하는 보상 데이 터가 구해지는 동안 디스에이블 된다.
결과적으로, 상기 수신된 영상데이터가 상기 제1 및 제2 캐쉬 메모리(234, 235)에 저장된 이전 영상데이터들과 동일한 경우에는 상기 룩업테이블 메모리(231)는 동작하지 않으므로 이에 따른 소비 전력을 줄일 수 있다.
통상적으로, 램이나 롬과 같은 메모리가 리드 디스에이블 상태이고, 클럭 신호가 로우 상태인 대기 모드(Stand By Mode)시의 전력 소모는 전체 메모리 소비 전력의 5%이고, 반면, 정상적인 메모리 동작(리드 인에이블, 클럭 하이 상태)시의 전력 소모는 전체 메모리 소비 전력의 95% 이다. 따라서, 전력 소모가 큰 램 또는 롬과 같은 메모리의 사용을 최소화하여 전체 소비 전력을 줄일 수 있다. 특히, 한정된 밧데리를 사용하는 휴대용 표시 장치에서 보다 효율적일 수 있다.
도 6은 본 발명의 실시예 2에 따른 타이밍 제어부의 블록도이다.
도 1 및 도 6을 참조하면, 상기 타이밍 제어부(400)는 타이밍신호 생성부(410) 및 데이터 보상부(430D)를 포함한다.
상기 타이밍신호 생성부(410)는 상기 동기 신호(201)를 이용해 상기 데이터 제어신호(210d), 게이트 제어신호(210g) 및 메모리 제어신호(210m)를 생성한다. 상기 데이터 제어신호(210d)는 상기 데이터 구동부(310)의 구동을 제어하는 수평동기신호, 로드 신호, 반전 신호, 데이터 클럭신호 등을 포함한다. 상기 게이트 제어신호(210g)는 상기 게이트 구동부(330)의 구동을 제어하는 수직동기신호, 게이트 클럭신호, 게이트 인에이블 신호 등을 포함한다. 상기 메모리 제어신호(210m)는 상기 데이터 보상부(430D)의 메모리를 제어하는 클럭 신호, 리드 인에이블 신호 등을 포 함한다.
상기 데이터 보상부(430D)는 수신된 영상데이터(202)를 이전 프레임의 영상데이터를 이용하여 보상 데이터(202'D)로 출력한다.
예를 들면, 상기 데이터 보상부(430D)는 메모리 제어부(430), 프레임 메모리(431), 룩업테이블 메모리(432), 제1 캐쉬 메모리(434) 및 제2 캐쉬 메모리(435), 보간부(436)를 포함한다.
상기 메모리 제어부(430)는 룩업테이블 메모리(432), 제1 캐쉬 메모리(434) 및 제2 캐쉬 메모리(435)의 동작을 제어한다.
상기 프레임 메모리(431)는 이전 프레임 영상데이터(PD)를 저장한다.
상기 룩업테이블 메모리(432)는 현재 프레임의 영상데이터(CD)와, 이전 프레임의 영상데이터(PD) 및 상기 현재 프레임의 영상데이터(CD)의 보상 데이터(CD')가 2차원 룩 업 테이블 형태로 저장된다. 예를 들면, 수신된 m 비트의 영상데이터 중 상위 n(m > n인 자연수)비트 데이터와 이전 프레임의 n 비트 데이터에 해당하는 상기 수신된 영상데이터에 대한 n 비트 보상 데이터가 저장된다. 상기 룩업테이블 메모리(432)는 롬(ROM) 또는 램(RAM)이다.
상기 제1 및 제2 캐쉬 메모리들(434, 435)은 상기 현재 프레임의 영상데이터와 상기 이전 프레임의 영상데이터에 해당하는 상기 현재 프레임의 보상 데이터가 각각 저장된다. 예를 들면, 상기 제1 캐쉬 메모리(434)는 현재 프레임(F)의 j번째 입력된 m 비트 영상데이터 중 상위 n(n < m 인 자연수) 비트 데이터(CDj)와, 이전 프레임(F-1)의 j번째 입력된 m비트의 영상데이터 중 상위 n 비트 데이터(PDj)에 해 당하는 상기 현재 프레임(F)의 j번째의 보상 데이터(CD'j)가 저장된다. 상기 j번째의 보상 데이터(CD'j)는 n 비트의 보상 데이터이다. 결과적으로 상기 제1 캐쉬 메모리(434)에는 3n 비트의 데이터가 저장될 수 있다.
상기 보간부(436)는 감축된 비트의 상기 보상 데이터를 보간 방식을 이용하여 원래 비트의 보상 데이터로 보간한다. 즉, 상기 m 비트의 입력 데이터에 해당하는 상기 n 비트의 보상 데이터를 상기 m 비트의 보상 데이터로 보간한다.
상기 메모리 제어부(430)는 수신된 현재 프레임의 영상데이터와 상기 이전 프레임의 영상데이터로 이루어진 입력 데이터를 상기 제1 및 제2 캐쉬 메모리들(434, 435)에 각각 저장된 데이터들과 비교한다. 상기 메모리 제어부(430)는 상기 입력 데이터가 상기 제1 및 제2 캐쉬 메모리(434, 435)에 저장된 데이터들과 동일하면, 상기 룩업테이블 메모리(432)의 동작을 디스에이블 시킨다. 상기 메모리 제어부(430)는 상기 제1 및 제2 캐쉬 메모리들(434, 435)에 저장된 보상 데이터를 상기 현재 프레임의 수신된 데이터에 해당하는 보상 데이터로 출력한다.
한편, 상기 메모리 제어부(430)는 상기 입력 데이터가 상기 제1 및 제2 캐쉬 메모리들(434, 435)에 저장된 데이터들과 다른 경우, 상기 룩업테이블 메모리(432)의 동작을 인에이블 시킨다. 상기 룩업테이블 메모리(432)는 상기 현재 프레임의 수신된 영상데이터에 해당하는 보상 데이터를 출력한다. 상기 메모리 제어부(430)는 상기 현재 프레임의 수신된 영상데이터 및 상기 룩업테이블 메모리(432)로부터 출력된 보상 데이터를 상기 제1 또는 제2 캐쉬 메모리(434 or 435)에 업데이트 한다.
도 7은 도 6에 도시된 보상부의 구동 방법을 설명하기 위한 흐름도이다.
도 6 및 도 7을 참조하면, 상기 메모리 제어부(430)에 현재 프레임(F)의 i번째 영상데이터(CDi)와 이전 프레임(F-1)의 i번째 영상데이터(PDi)가 입력 데이터({CDi, PDi})로 입력된다(단계 S201). 상기 메모리 제어부(230)는 상기 제1 및 2 캐쉬 메모리들(434, 435)에 저장된 데이터와 비교한다(단계 S203). 예를 들면, 상기 제1 캐쉬 메모리(434)에는 현재 프레임(F)의 j(j<i)번째 영상데이터(CDj)와 이전 프레임(F-1)의 j번째 영상데이터(PDj)에 해당하는 j번째 보상 데이터(CD'j)가 저장된다({CDj, PDj}, CD'j). 상기 제2 캐쉬 메모리(435)에는 현재 프레임(F)의 k(k<i, k≠j 인 자연수)번째 영상데이터(CDk)와 이전 프레임(F-1)의 k번째 영상데이터(PDk)에 해당하는 k번째 보상 데이터(CD'k)가 저장된다({CDk, PDk}, CD'k).
상기 메모리 제어부(430)는 상기 입력 데이터({CDi, PDi})가 상기 제1 또는 제2 캐쉬 메모리(434 or 435)에 저장된 데이터와 동일하면, 상기 메모리 제어부(430)는 상기 룩업테이블 메모리(432)의 동작을 디스에이블 시킨다(단계 S211).
상기 메모리 제어부(430)는 상기 제1 또는 2 캐쉬 메모리(434 or 435)에 저장된 상기 j번째 또는 k번째 보상 데이터(CD'j or CD'k)를 상기 현재 프레임(F)의 i번째 영상데이터(CDi)의 보상 데이터(CD'i)로 출력한다(단계 S213).
상기 메모리 제어부(430)는 상기 제1 및 제2 캐쉬 메모리(434, 435)에 저장된 데이터를 유지시킨다(단계 S215).
한편, 상기 메모리 제어부(430)는 상기 입력 데이터({CDi, PDi})가 상기 제1 또는 제2 캐쉬 메모리(434 or 435)에 저장된 데이터와 동일하지 않으면, 상기 메모 리 제어부(430)는 상기 룩업테이블 메모리(432)의 동작을 인에이블 시킨다(단계 S221).
상기 메모리 제어부(430)는 상기 룩업테이블 메모리(432)에 기 저장된 상기 입력 데이터({CDi, PDi})에 대응하는 보상 데이터(CD'i)를 상기 현재 프레임(F)의 영상데이터(CDi)의 보상 데이터(CD'i)로 출력한다(단계 S223).
상기 메모리 제어부(430)는 상기 제1 및 제2 캐쉬 메모리들((434, 435)의 플래그(flag)를 판단한다(단계 S124). 상기 플래그가 "0" 이면, 상기 메모리 제어부(430)는 상기 입력 데이터({CDi, PDi})와 상기 보상 데이터(CD'i)를 상기 제1 캐쉬 메모리(434)에 업데이트 하고, 상기 제2 캐쉬 메모리(435)는 기 저장된 데이터({CDk, PDk}, CD'k)를 유지한다(단계 S225). 이어 상기 메모리 제어부(230)는 상기 플래그를 "1" 로 설정한다(단계 S227).
반면, 상기 단계 S224에서 상기 플래그가 "1" 이면, 상기 메모리 제어부(430)는 상기 입력 데이터({CDi, PDi})와 상기 보상 데이터(CD'i)를 상기 제2 캐쉬 메모리(435)에 업데이트 하고, 상기 제1 캐쉬 메모리(434)는 기 저장된 데이터({CDj, PDj}, CD'j)를 유지한다(단계 S228). 이어 상기 메모리 제어부(430)는 상기 플래그를 "0" 로 설정한다(단계 S229).
이상의 실시예들에서는 2개의 캐쉬 메모리를 사용하는 것을 예로 하여 설명하였으나, 상기 캐쉬 메모리의 개수는 타이밍 제어부의 로직의 증가에 따른 전력 소모와 캐쉬의 적중률을 고려해서 최적치로 다양하게 결정할 수 있다.
본 발명의 실시예들에 따르면, 영상데이터와 일대일 맵핑된 보상 데이터가 저장된 룩업테이블 메모리를 이용하는 경우, 캐쉬 메모리에 데이터 및 보상데이터를 저장하고 상기 캐쉬 메모리를 이용하여 동일한 영상데이터에 대한 반복적인 메모리 리드 동작을 제거함으로써 소비 전력을 줄일 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 타이밍 제어부의 블록도이다.
도 3은 도 2에 도시된 보상부의 구동 방법을 설명하기 위한 흐름도이다.
도 4는 도 2에 도시된 메모리 제어부의 상세한 블록도이다.
도 5는 도 4에 도시된 메모리 제어부의 입출력 신호에 대한 타이밍 도들이다.
도 6은 본 발명의 실시예 2에 따른 타이밍 제어부의 블록도이다.
도 7은 도 6에 도시된 보상부의 구동 방법을 설명하기 위한 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 패널 200, 400 : 타이밍 제어부
310 : 데이터 구동부 330 : 게이트 구동부
210, 410 : 타이밍신호 생성부 430D : 데이터 보상부
230R, 250G, 270B : 제1, 제2, 제3 데이터 보상부
230 : 메모리 제어부 201 : 비교부
203 : 제어부 205 : 연산부
231, 432 : 룩업테이블 메모리 234, 434 : 제1 캐쉬 메모리
235, 435 : 제2 캐쉬 메모리 431 : 프레임 메모리

Claims (20)

  1. 수신된 영상데이터가 캐쉬 메모리에 저장된 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 동일한 경우, 상기 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리를 디스에이블 시키는 단계;
    상기 캐쉬 메모리에 저장된 상기 이전 영상데이터에 해당하는 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력하는 단계; 및
    상기 캐쉬 메모리에 저장된 상기 이전 영상데이터 및 상기 보상 데이터를 유지하는 단계를 포함하는 영상데이터 보상 방법.
  2. 제1항에 있어서, 상기 수신된 영상데이터가 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터와 다른 경우, 상기 룩업테이블 메모리를 인에이블 시키는 단계;
    상기 룩업테이블 메모리에 저장된 상기 수신된 영상데이터에 해당하는 보상 데이터를 출력하는 단계; 및
    상기 수신된 영상데이터와 상기 룩업테이블 메모리로부터 얻은 상기 보상 데이터를 상기 캐쉬 메모리에 업데이트 하는 단계를 더 포함하는 영상데이터 보상 방법.
  3. 제2항에 있어서, 상기 캐쉬 메모리는 복수의 캐쉬 메모리를 포함하고,
    상기 업데이트 하는 단계는 상기 복수의 캐쉬 메모리 중 하나의 캐쉬 메모리 에 업데이트 하고, 나머지 캐쉬 메모리는 저장된 데이터를 유지하는 것을 특징으로 하는 영상데이터 보상 방법.
  4. 제3항에 있어서, 상기 수신된 영상데이터는 현재 프레임과 이전 프레임의 데이터를 포함하고, 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터는 현재 프레임과 이전 프레임의 데이터를 포함하는 것을 특징으로 하는 영상데이터 보상 방법.
  5. 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리;
    상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 상기 이전 영상데이터에 해당하는 보상 데이터가 저장된 캐쉬 메모리; 및
    상기 수신된 영상데이터와 상기 캐쉬 메모리에 저장된 이전 영상데이터가 동일하면 상기 룩업테이블 메모리를 디스에이블 시키고, 상기 캐쉬 메모리에 저장된 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력하는 메모리 제어부를 포함하는 영상데이터 보상 장치.
  6. 제5항에 있어서, 상기 메모리 제어부는 상기 수신된 영상데이터가 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터와 다르면, 상기 룩업테이블 메모리를 인에이블 시키고 상기 룩업테이블 메모리에 저장된 상기 수신된 영상데이터에 해당하는 보상 데이터를 출력하며,
    상기 수신된 영상데이터와 상기 룩업테이블 메모리로부터 얻은 상기 보상 데 이터를 상기 캐쉬 메모리에 업데이트 하는 것을 특징으로 하는 영상데이터 보상 장치.
  7. 제6항에 있어서, 상기 캐쉬 메모리는 복수의 캐쉬 메모리를 포함하고,
    상기 메모리 제어부는 상기 복수의 캐쉬 메모리 중 하나의 캐쉬 메모리에 상기 수신된 영상데이터와 상기 룩업테이블 메모리로부터 얻은 상기 보상 데이터를 업데이트 하고, 나머지 캐쉬 메모리는 저장된 데이터를 유지하는 것을 특징으로 하는 영상데이터 보상 장치.
  8. 제7항에 있어서, 상기 수신된 영상데이터는 현재 프레임과 이전 프레임의 데이터를 포함하고, 상기 캐쉬 메모리에 저장된 상기 이전 영상데이터는 현재 프레임과 이전 프레임의 데이터를 포함하는 것을 특징으로 하는 영상데이터 보상 장치.
  9. 수신된 영상데이터에 해당하는 보상 데이터가 저장된 룩업테이블 메모리와, 상기 수신된 영상데이터 보다 이전에 수신된 이전 영상데이터와 상기 이전 영상데이터에 해당하는 보상 데이터가 저장된 캐쉬 메모리, 및 상기 수신된 영상데이터와 상기 캐쉬 메모리에 저장된 이전 영상데이터가 동일하면 상기 룩업테이블 메모리를 디스에이블 시키고, 상기 캐쉬 메모리에 저장된 보상 데이터를 상기 수신된 영상데이터의 보상 데이터로 출력하는 메모리 제어부를 포함하는 데이터 보상부를 포함하는 타이밍 제어부;
    데이터 배선과 상기 데이터 배선과 교차하는 게이트 배선을 포함하는 표시 패널;
    상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선에 출력하는 데이터 구동부; 및
    상기 게이트 배선에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 데이터 보상부는 적색, 녹색 및 청색 데이터 중 하나의 영상데이터를 수신하고, 수신된 영상데이터에 해당하는 보상 데이터를 출력하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 데이터 보상부는 m 비트의 영상데이터가 수신되고, 상기 m 비트 보다 확장된 비트의 보상 데이터를 출력하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 데이터 보상부는 상기 확장된 비트의 보상 데이터를 상기 m 비트의 보상 데이터로 변환하는 디더링부를 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제10항에 있어서, 상기 캐쉬 메모리는
    현재 i번째 영상데이터가 수신되는 경우, j(j<i인 자연수)번째 영상데이터와 상기 j번째 영상데이터에 해당하는 j번째 보상 데이터가 저장된 제1 캐쉬 메모리; 및
    k(k<i, k≠j인 자연수)번째 영상데이터와 상기 k번째 영상데이터에 해당하는 k번째 보상 데이터가 저장된 제2 캐쉬 메모리를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 메모리 제어부는 상기 i번째 영상데이터가 상기 제1 또는 제2 캐쉬 메모리에 저장된 데이터와 동일한 경우, 상기 j번째 또는 k번째 보상 데이터를 상기 i번째 영상데이터의 보상 데이터로 출력하고,
    상기 제1 및 제2 캐쉬 메모리에 저장된 데이터를 유지하는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서, 상기 메모리 제어부는 상기 i번째 영상데이터가 상기 j번째 또는 k번째 데이터와 동일하지 않은 경우, 상기 룩업테이블 메모리에 저장된 상기 i번째 영상데이터에 해당하는 보상 데이터를 상기 i번째 영상데이터의 보상 데이터로 출력하고,
    상기 i번째 영상데이터와 상기 룩업테이블 메모리로부터 얻은 상기 i번째 영상데이터의 보상 데이터를 상기 제1 또는 제2 캐쉬 메모리에 업데이트 하는 것을 특징으로 하는 표시 장치.
  16. 제9항에 있어서, 상기 데이터 보상부는
    현재 프레임(F)의 m 비트의 영상데이터 중 상위 n(n<m 인 자연수) 비트의 데이터와, 이전 프레임(F-1)의 m 비트의 영상데이터 중 상위 n 비트의 데이터가 수신되고, 상기 현재 프레임(F)의 n 비트의 데이터에 해당하는 n 비트의 보상 데이터를 출력하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 데이터 보상부는 상기 n 비트의 보상 데이터를 상기 m 비트의 보상 데이터로 변환하는 보간부를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제16항에 있어서, 상기 캐쉬 메모리는
    현재 프레임(F)의 i번째 영상데이터가 수신되는 경우, 현재 프레임(F)의 j(j<i인 자연수)번째 영상데이터와 이전 프레임(F-1)의 j번째 영상데이터에 해당하는 현재 프레임(F)의 j번째 보상 데이터가 저장된 제1 캐쉬 메모리; 및
    현재 프레임(F)의 k(k<i, k≠j인 자연수)번째 영상데이터와 이전 프레임(F-1)의 k번째 영상데이터에 해당하는 현재 프레임(F)의 k번째 보상 데이터가 저장된 제2 캐쉬 메모리를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 메모리 제어부는 현재 프레임(F)의 i번째 영상데이터 와 이전 프레임의 i번째 영상데이터가 상기 제1 또는 제2 캐쉬 메모리에 저장된 데이터와 동일한 경우, 상기 제1 또는 제2 캐쉬 메모리에 저장된 상기 j번째 또는 k번째 보상 데이터를 상기 i번째 영상데이터의 보상 데이터로 출력하고,
    상기 제1 및 제2 캐쉬 메모리에 저장된 데이터를 유지하는 것을 특징으로 하는 표시 장치.
  20. 제18항에 있어서, 상기 메모리 제어부는 현재 프레임(F)의 i번째 영상데이터와 이전 프레임의 i번째 영상데이터가 상기 제1 또는 제2 캐쉬 메모리에 저장된 데이터와 동일하지 않은 경우, 상기 룩업테이블 메모리에 저장된 상기 i번째 영상데이터에 해당하는 보상 데이터를 상기 i번째 영상데이터의 보상 데이터로 출력하고,
    상기 현재 프레임(F)의 i번째 영상데이터와 이전 프레임의 i번째 영상데이터 및 상기 룩업테이블 메모리로부터 얻은 상기 i번째 영상데이터의 보상 데이터를 상기 제1 또는 제2 캐쉬 메모리에 업데이트 하는 것을 특징으로 하는 표시 장치.
KR1020080083714A 2008-08-27 2008-08-27 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치 KR20100025095A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080083714A KR20100025095A (ko) 2008-08-27 2008-08-27 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치
US12/419,736 US20100053182A1 (en) 2008-08-27 2009-04-07 Method of compensating image data, apparatus for compensating image data, and display device having the same
CN200910203102A CN101661726A (zh) 2008-08-27 2009-05-27 补偿图像数据的方法和设备以及具有所述设备的显示装置
JP2009134287A JP5523748B2 (ja) 2008-08-27 2009-06-03 画像データ補償装置を含む表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080083714A KR20100025095A (ko) 2008-08-27 2008-08-27 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20100025095A true KR20100025095A (ko) 2010-03-09

Family

ID=41724688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083714A KR20100025095A (ko) 2008-08-27 2008-08-27 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20100053182A1 (ko)
JP (1) JP5523748B2 (ko)
KR (1) KR20100025095A (ko)
CN (1) CN101661726A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096825A (ko) * 2013-01-29 2014-08-06 엘지디스플레이 주식회사 전기 영동 표시 장치 구동 시스템 및 전기 영동 표시 장치의 대기 시간에 따른 페이드 오프 보상 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407426B (zh) * 2010-04-15 2013-09-01 Nuvoton Technology Corp 顯示裝置及其控制電路以及顯示影像資料之方法
CN102568430A (zh) * 2012-03-06 2012-07-11 深圳市华星光电技术有限公司 一种液晶面板的驱动方法、显示驱动电路及液晶显示装置
KR102068165B1 (ko) 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US9268898B1 (en) * 2013-03-12 2016-02-23 Xilinx, Inc. Estimating power consumption of a circuit design
KR102531616B1 (ko) * 2018-07-31 2023-05-12 삼성디스플레이 주식회사 색 보상 장치, 이를 갖는 전자 장치 및 전자 장치의 색 보상 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186552B2 (ja) * 2002-08-22 2008-11-26 セイコーエプソン株式会社 液晶パネル駆動装置
JP3594589B2 (ja) * 2003-03-27 2004-12-02 三菱電機株式会社 液晶駆動用画像処理回路、液晶表示装置、および液晶駆動用画像処理方法
JP2007279941A (ja) * 2006-04-05 2007-10-25 Matsushita Electric Ind Co Ltd 演算装置、画像データ変換装置、携帯情報端末、および演算プログラム
JP2007306445A (ja) * 2006-05-15 2007-11-22 Seiko Epson Corp 画像データ変換装置
JP5033475B2 (ja) * 2006-10-09 2012-09-26 三星電子株式会社 液晶表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140096825A (ko) * 2013-01-29 2014-08-06 엘지디스플레이 주식회사 전기 영동 표시 장치 구동 시스템 및 전기 영동 표시 장치의 대기 시간에 따른 페이드 오프 보상 방법

Also Published As

Publication number Publication date
JP2010055063A (ja) 2010-03-11
CN101661726A (zh) 2010-03-03
JP5523748B2 (ja) 2014-06-18
US20100053182A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101503064B1 (ko) 액정표시장치와 그 구동방법
TWI409773B (zh) 驅動液晶顯示器之裝置與方法
JP4918007B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP4850233B2 (ja) 液晶表示装置及びその駆動方法
US6762739B2 (en) System and method for reducing the intensity output rise time in a liquid crystal display
KR20100021356A (ko) 액정표시장치와 그 구동방법
KR20050061418A (ko) 표시 장치 및 표시용 구동 회로
US7342564B2 (en) Method and apparatus for driving liquid crystal display
KR20080107855A (ko) 표시 장치 및 이의 구동 방법
EP2447936B1 (en) Liquid crystal display device and driving method of the same
JP2004199070A (ja) 複数の階調電圧を有する液晶表示装置、その駆動装置及び方法
KR101152116B1 (ko) 표시 장치 및 그 구동 장치
JP2006039538A (ja) 液晶表示装置の駆動回路及びその駆動方法
KR20080067133A (ko) 액정 표시 장치 및 그의 구동 방법
KR20100025095A (ko) 영상데이터 보상 방법, 이를 수행하기 위한 보상 장치 및 이 데이터 보상장치를 포함하는 표시 장치
JP2006171761A (ja) 表示装置及びその駆動方法
KR20110067355A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR101899100B1 (ko) 액정표시장치와 그 구동 방법
JP2008170807A (ja) 液晶表示装置
US20080055219A1 (en) Display device and method of driving the same
KR20080024860A (ko) 화상 보상 장치와 이의 방법 및 표시 장치
KR101189217B1 (ko) 액정 표시 장치
KR100964566B1 (ko) 액정 표시 장치와 이의 구동 장치 및 방법
KR20060120899A (ko) 표시 장치 및 이의 구동 장치
KR100945584B1 (ko) 액정 표시 장치의 구동 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application