KR20100020922A - 초음파 이미징 장치 - Google Patents

Abstract

초음파 이미징 장치(100)는 초음파를 송신하기 위해 압전 변환기(11)에 사전결정된 전압을 공급한다. 이 초음파 이미징 장치(100)는 압전 변환기(11)에 결합된 출력 라인(1)과 이 출력 라인(1)에 결합된 출력 유닛을 갖는 다수의 제 1 푸시 풀 회로(41,42)를 포함하는 펄사(33)와, 상이한 레벨을 갖는 다수의 전원 전압을 다수의 제 1 푸시 풀 회로(41,42)에 공급하는 전원 유닛(31)을 포함한다. 다수의 제 1 푸시 풀 회로(41,42)들 중 적어도 임의의 하나는 제 1 푸시 풀 회로(42)를 구성하는 제 1 상보형 트랜지스터 내로 역전류가 흐르는 것을 방지하는 제 1 정류 소자를 포함한다. 펄사(33)는 출력 라인(1)에 결합된 출력 유닛을 갖는 제 2 푸시 풀 회로(43)를 포함하고, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로(42) 내에서와 동일한 전원 전압이 제 2 푸시 풀 회로(43)에 인가되며, 제 2 푸시 풀 회로(43)를 구성하는 제 2 상보형 트랜지스터(Q7,Q8)를 턴온함으로써 제 1 푸시 풀 회로(42)에서와는 반대 방향의 전류가 제 2 푸시 풀 회로(43)에서 흐른다.

Description

초음파 이미징 장치{ULTRASONIC IMAGING APPARATUS}

본 발명은 압전 변환기(piezoelectric transducer)를 구동하기 위한 전기 신호를 생성하는 펄사(pulsar)를 포함하는 초음파 이미징 장치에 관한 것이다.

최근, 다수의 동일한 파형을 포함하는 버스트(burst) 파형이 초음파 이미징 장치에서 초음파를 생성하는 압전 변환기를 구동하는 전기 신호에서 사용된다(특허 문헌 1을 참조). 버스트 파형은 압전 변환기의 공진 주파수에 대응하는 약 3 내지 10 MHz의 주파수를 가지며, 약 100V의 진폭 전압을 갖는다. 동시에 구동되는 압전 변환기의 수는 수십 채널에 달하고, 초음파 이미징 장치는 소형화를 특징으로 하기 때문에, 이들 버스트 파형을 생성하는 송신 유닛은 간단한 구성을 갖도록 하는 것이 바람직하다.

송신 유닛은 버스트 파형을 생성하는 간단한 구성을 가지기 때문에, 상이한 레벨의 전원 전압을 갖는 푸시 풀 회로가 병렬로 결합되는 멀티레벨 펄사가 존재한다. 멀티레벨 펄사는 푸시 풀 회로를 턴온 또는 턴오프하여 사인파와 유사한 의사 사인파로 구성된 버스트 파형을 간단히 생성함으로써 출력 전압을 계단형식으로 스 위칭한다.

[특허 문헌 1] 일본 특허 공개 공보 2000-005169 (페이지 1, 도 7)

그러나, 전술한 배경 기술에 따르면, 출력 전압이 계단형식으로 스위칭되는 경우, 전력 손실이 발생한다. 구체적으로, 멀티레벨 펄사의 출력 전압이 계단형식으로 스위칭되는 경우, 용량성 전기 특성을 갖는 압전 변환기로 충전된 전하의 충전 및 방전이 발생한다. 이 충전 및 방전은 용량성 압전 변환기에 병렬로 결합된 접지 저항과 압전 변환기 사이에서 발생하고, 전력 손실의 발생을 야기한다.

특히, 전력 손실은 발열을 야기하고 멀티-채널을 구동하는 초음파 이미징 장치에 대해서는 상당한 수준이 된다.

전술한 문제점을 해결하는 것이 바람직하다.

본 발명의 제 1 측면에 따른 초음파 이미징 장치는 초음파를 송신하기 위해 압전 변환기에 사전결정된 전압을 공급하는데, 이 초음파 이미징 장치는 압전 변환기에 결합된 출력 라인과 이 출력 라인에 결합된 출력 유닛을 갖는 다수의 제 1 푸시 풀 회로를 포함하는 펄사와, 상이한 레벨을 갖는 다수의 전원 전압을 다수의 제 1 푸시 풀 회로에 공급하는 전원 유닛을 포함하되, 다수의 제 1 푸시 풀 회로들 중 적어도 임의의 하나는 제 1 푸시 풀 회로를 구성하는 제 1 상보형 트랜지스터 내로 역전류가 흐르는 것을 방지하는 제 1 정류 소자를 포함하고, 펄사는 출력 라인에 결합된 출력 유닛을 갖는 제 2 푸시 풀 회로를 포함하고, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로 내에서와 동일한 전원 전압이 제 2 푸시 풀 회로에 인가되며, 제 2 푸시 풀 회로를 구성하는 제 2 상보형 트랜지스터를 턴온함으로써 제 1 푸시 풀 회로에서와는 반대 방향의 전류가 제 2 푸시 풀 회로에서 흐른다.

제 1 측면에 따른 본 발명에서, 제 1 푸시 풀 회로에서와는 반대 방향의 전류는 제 2 푸시 풀 회로를 구성하는 제 2 상보형 트랜지스터를 턴온함으로써 제 2 푸시 풀 회로에서 흐른다.

본 발명의 제 2 측면에 따른 초음파 이미징 장치에 있어서, 전원 유닛은 다수의 전원 전압들 중 최대 구동 전압을 제 1 정류 소자가 없는 제 1 푸시 풀 회로에 공급한다.

제 2 측면에 따른 본 발명에 있어서, 최대 구동 전압을 갖는 제 1 푸시 풀 회로에는 제 1 정류 소자가 제공되지 않는다.

본 발명의 제 3 측면에 따른 초음파 이미징 장치에 있어서, 제 1 또는 제 2 측면에 기술한 초음파 이미징 장치에서 제 1 푸시 풀 회로는 제 1 상보형 트랜지스터로서, 출력 유닛에 관련된 전원 전압의 고전압 측 상의 P-채널 제 1 전계 효과 트랜지스터와 출력 유닛에 관련된 전원 전압의 저전압 측 상의 N-채널 전계 효과 트랜지스터를 포함한다.

본 발명의 제 4 측면에 따른 초음파 이미징 장치에 있어서, 제 3 측면에서 기술한 초음파 이미징 장치에서 제 2 푸시 풀 회로는 제 2 상보형 트랜지스터로서 출력 라인에 결합된 출력 유닛에 관련된 고전압 측 상의 N-채널 제 2 전계 효과 트랜지스터와, 출력 유닛에 관련된 저전압 측 상의 P-채널 전계 효과 트랜지스터를 포함하고, 제각기의 제 2 전계 효과 트랜지스터에 직렬로 결합된 제 2 정류 소자를 더 포함한다.

제 4 측면에 따른 본 발명에서, 제 2 푸시 풀 회로의 상보형 트랜지스터의 N 채널 또는 P 채널의 극성은 제 1 푸시 풀 회로의 상보형 트랜지스터의 것과는 상반되며, 출력 유닛의 제 2 정류 소자는 전류가 흐르는 방향을 제한한다.

본 발명의 제 5 측면에 따른 초음파 이미징 장치에 있어서, 제 4 측면에서 기술한 초음파 이미징 장치에서 제각기의 N-채널 제 2 전계 효과 트랜지스터에 직렬로 결합된 제 2 정류 소자 각각은 출력 유닛으로부터 전원 유닛으로 순방향으로 결합된 다이오드이고, 제각기의 P-채널 제 2 전계 효과 트랜지스터에 직렬로 결합된 제 2 정류 소자 각각은 전원 유닛으로부터 출력 유닛으로 순방향으로 결합된 다이오드이다.

제 5 측면에 따른 본 발명에서, 전류는 제 2 푸시 풀 회로에서 제 1 정류 소자를 갖는 제 1 푸시 풀 회로의 상보형 트랜지스터에서 흐르는 방향과는 다른 방향으로 흐르도록 허용된다.

본 발명의 제 6 측면에 따른 초음파 이미징 장치는 제 4 또는 제 5 측면에 기술한 초음파 이미징 장치에서 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터를 턴온 또는 턴오프하는 펄사 제어 유닛을 포함한다.

제 6 측면에 따른 본 발명에 있어서, 제 1 및 제 2 푸시 풀 회로는 펄사 제어 유닛에 의해 제어된다.

본 발명의 제 7 측면에 따른 초음파 이미징 장치에 있어서, 제 6 측면에서 기술한 초음파 이미징 장치에서 펄사 제어 유닛은 제 1 전계 효과 트랜지스터를 턴온 또는 턴오프하는 제 1 구동기와 제 2 전계 효과 트랜지스터를 턴온 또는 턴오프하는 제 2 구동기를 포함한다.

제 7 측면에 따른 본 발명에 있어서, 제 1 전계 효과 트랜지스터 및 제 2 전계 효과 트랜지스터는 서로 다른 제 1 및 제 2 구동기에 의해 턴온 또는 턴오프된다.

본 발명의 제 8 측면에 따른 초음파 이미징 장치에 있어서, 제 6 또는 제 7 측면에서 펄사 제어 유닛은 사전결정된 순서로 제 1 전계 효과 트랜지스터를 턴온 또는 턴오프함으로써 사인파 형태를 갖는 다수의 전원 전압을 출력 라인으로 출력하는 의사 사인파 생성 장치를 포함한다.

제 8 측면에 따른 본 발명에 있어서, 사인파와 유사한 파형이 의사 사인파 생성 장치에 의해 간단히 생성된다.

본 발명의 제 9 측면에 따른 초음파 이미징 장치에 있어서, 제 8 측면에서 기술한 초음파 이미징 장치에서 제 1 정류 소자없이 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터를 턴오프하는 동작과 제 1 정류 소자를 이용하여 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터의 턴온하는 동작을 동기화시켜, 의사 사인파 생성 장치는 제 2 푸시 풀 회로의 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터를 턴온한다.

제 9 측면에 따른 본 발명에 있어서, 제 1 정류 소자를 이용하여 제 1 푸시 풀 회로를 턴온하는 동작과 동기하여, 제 2 정류 소자를 갖는 제 2 푸시 풀 회로의 대응하는 제 2 전계 효과 트랜지스터가 턴온된다.

본 발명의 제 10 측면에 따른 초음파 이미징 장치에 있어서, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터를 턴오프하는 동작과 동기하여, 제 9 측면에서 기술한 초음파 이미징 장치에서 의사 사인파 생성 장치는 제 2 푸시 풀 회로의 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터를 턴오프한다.

제 10 측면에 따른 본 발명에 있어서, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터가 턴온되는 경우, 제 2 푸시 풀 회로의 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터는 턴온된다.

본 발명의 제 11 측면에 따른 초음파 이미징 장치에 있어서, 제 9 측면에서 기술한 초음파 이미징 장치에서 제 1 정류 소자를 사용하지 않는 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터가 턴오프되고 제 1 정류 소자를 이용하여 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터가 턴온된 이후로 사전결정된 기간이 지나간 이후, 의사 사인파 생성 장치는 제 2 푸시 풀 회로의 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터를 턴오프한다.

제 11 측면에 따른 본 발명에 있어서, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터가 턴온된 이후로 사전결정된 기간이 지나간 이후 제 2 전계 효과 트랜지스터가 턴오프된다.

본 발명의 제 12 측면에 따른 초음파 이미징 장치에 있어서, 제 6 측면에서 기술한 초음파 이미징 장치에서 펄사 제어 유닛은 제 1 정류 소자를 이용하지 않는 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터만을 턴온 또는 턴오프하여 전원 전압을 직사각형 형태로 출력 라인에 출력하고, 이 경우, 펄사 제어 유닛은 제 1 푸시 풀 회로의 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터를 턴온 또는 턴오프하지 않는다.

제 12 측면에 따른 본 발명에 있어서, 제 2 푸시 풀 회로는 동작하지 않는다.

본 발명의 제 13 측면에 따른 초음파 이미징 장치에 있어서, 제 4 내지 제 12 측면들 중 어느 한 측면에서 기술한 초음파 이미징 장치에서 제 2 전계 효과 트랜지스터는 드레인과 소스 사이에 흐르는 드레인 전류의 최대 비율에 있어서 제 1 전계 효과 트랜지스터에 비해 낮다.

제 13 측면에 따른 본 발명에 있어서, 제 2 전계 효과 트랜지스터의 형상은 작게 제작되고 트랜지스터를 부가함으로써 야기되는 크기의 증가는 억제된다.

본 발명의 제 14 측면에 따른 초음파 이미징 장치에 있어서, 제 1 내지 제 13 측면 중 어느 한 측면에서 기술한 초음파 이미징 장치에서 전원 유닛은 동일한 레벨과 포지티브 및 네거티브 전압 극성을 갖는 전원 전압을 생성한다.

제 14 측면에 따른 본 발명에 있어서, 압전 변환기를 구동하는 전기 신호는 중심으로서의 접지 전위에 대해 발진하도록 안정화된다.

본 발명의 제 15 측면에 따른 초음파 이미징 장치에 있어서, 제 1 내지 제 14 측면 중 어느 한 측면에 기술한 초음파 이미징 장치에서 펄사는 출력 라인과 접지 단자 사이의 접속을 턴온 또는 턴오프하는 접지 회로를 포함한다.

제 15 측면에 따른 본 발명에 있어서, 압전 변환기를 구동하는 전기 신호의 접지 전위는 안정된다.

본 발명에 따르면, 의사 사인파를 형성하는 펄사에 의해 생성되는 안정된 전류의 소비는 제거되고, 전압이 변동되는 과도기 상태에서 생성되는 전력 소비는 감소될 수 있고 펄사의 발열이 감소될 수 있다.

본 발명의 또 다른 목적 및 장점은 첨부한 도면에 예시되어 있는 본 발명의 바람직한 실시예에 대한 후속하는 상세한 설명으로부터 명백해질 것이다.

본 발명에 따른 초음파 이미징 장치를 구현하는 바람직한 실시예가 첨부한 도면을 참조하여 이하에서 설명될 것이다. 본 발명은 이러한 실시예에 국한되지 않음을 유념해야 한다.

우선, 본 발명에 따른 초음파 이미징 장치(100)의 전체 구성이 설명될 것이다. 도 1은 일 실시예에 따른 초음파 이미징 장치(100)의 전체 구성을 나티내는 블록도이다. 이 초음파 이미징 장치(100)는 초음파 프로브(10), 이미지 생성 유닛(102), 이미지 메모리 유닛(104), 이미지 디스플레이 제어 유닛(105), 디스플레이 유닛(106), 입력 유닛(107) 및 제어 유닛(108)을 포함한다.

초음파 프로브(10)는 압전 변환기 어레이를 구비하고 초음파를 전송 및 수신 한다. 피검체(2)의 표면에 인접하게 부착된 초음파 프로브(10)는 초음파를 이미징 단면에 방사하고, 시계열 음선으로서 피검체(2)의 내부로부터 매번 반사되는 초음파 에코를 수신한다. 초음파 프로브(10)는 초음파의 방사 방향을 순차적으로 스위칭하는 동안 전자 스캐닝을 수행한다.

이미지 생성 유닛(102)은 초음파 프로브의 압전 변환기 어레이를 구동하는 전기 신호를 생성하고, 압전 변환기에 의해 수신된 전기 신호를 사용하여 B-모드 프로세스 또는 도플러 프로세스를 수행함으로써 B-모드 이미지 정보 또는 도플러 이미지 정보를 형성한다. 이미지 생성 유닛(102)의 자세한 기능은 이후에 설명될 것이다.

이미지 메모리 유닛(104)은 대용량 메모리를 포함하고, 2차원 단층촬영 이미지 정보 및 일시적으로 변경되는 2차원 단층촬영 이미지 정보인 씨네(cine) 이미지 정보를 저장한다.

이미지 디스플레이 제어 유닛(105)은 B-모드 프로세스에 의해 생성되는 B-모드 이미지 정보와 도플러 프로세스에 의해 생성되는 혈류 이미지 정보의 디스플레이 프레임 비율 변환을 수행하고, 이미지 디스플레이의 형상 및 위치를 제어한다.

디스플레이 유닛(106)은 CRT(음극선관), LCD(액정 디스플레이) 등을 포함하고, B-모드 이미지 또는 혈류 이미지를 디스플레이한다.

입력 유닛(107)은 키보드 등을 포함하고, 조작자에 의해 조작 정보가 입력된다. 예를 들어, B-모드의 디스플레이 또는 도플러 프로세스의 디스플레이를 선택하는 조작 정보, 및 도플러 프로세스를 수행하기 위한 도플러 이미징 영역을 설정 하는 조작 정보가 입력 유닛(107)을 통해 입력된다.

제어 유닛(108)은 입력 유닛(107)을 통해 입력된 조작 정보 및 미리 저장되어 있는 프로그램 및 데이터에 기초하여 초음파 프로브를 포함하는 초음파 이미징 장치의 각 유닛의 동작을 제어한다.

도 2는 이미지 생성 유닛(102)의 구성을 나타내는 블록도이다. 이미지 생성 유닛(102)은 송신 빔포머(beamformer)(21), 송신 유닛(22), 수신 유닛(23), 수신 빔포머(24), B-모드 프로세싱 유닛(25), 도플러 프로세싱 유닛(26)을 포함한다. 송신 빔포머(21)는 제어 유닛(108)으로부터의 정보에 기초하여 소정의 설정된 초점 깊이 위치에서 전자 초점을 수행하기 위해 사전결정된 지연 시간을 갖는 구동 신호를 생성한다.

송신 유닛(22)은 송신 빔포머(21)로부터의 구동 신호에 기초하여 초음파 프로브(10)의 압전 변환기를 구동하는 버스트 파형을 형성한다. 송신 유닛(22)은 이하에서 기술된다.

수신 유닛(23)은 초음파 프로브(10)의 압전 변환기에 의해 수신된 전기 신호의 초기 증폭을 수행한다. 수신 빔포머(24)는 지연 추가를 수행하는데, 송신 때와 유사한 사전결정된 지연 시간이 수신 유닛(23)에 의해 수신된 전기 신호에 추가되고, 이 수신 빔포머(24)는 음선 상에 전기 신호를 형성한다.

B-모드 프로세싱 유닛(25)은 대수 변환 프로세스 및 지연 시간이 추가되는 음선상의 전기 신호에 대한 필터 프로세스와 같은 프로세스를 수행하고, B-모드 이미지를 형성한다. 도플러 프로세싱 유닛(26)은 지연 시간이 추가되는 음선(sound ray)상의 전기 신호에 대해 직교 검출, 필터 프로세스 등을 수행하고, 피검체(2) 내의 혈류 정보를 주파수 스펙트럼 정보 또는 CMF(컬러 흐름 매핑) 정보로서 디스플레이한다.

도 3은 송신 유닛(22)의 구성을 나타내는 블록도이다. 송신 유닛(22)은 펄사 전원 유닛(31), 펄사 제어 유닛(32) 및 다수의 멀티레벨 펄사(33)를 포함한다. 펄사 제어 유닛(32)은 제 1 구동기(34), 제 2 구동기(35) 및 의사 사인파 생성 장치(36)를 포함하고, 멀티레벨 펄사(33)로 하여금 송신 빔포머(21)로부터의 구동 신호에 기초하여 사전결정된 구동 파형을 생성하도록 한다. 구동 파형은 직사각형 파형 또는 의사 사인파형을 포함하고, 예를 들어 의산 사인파형을 생성하는 경우, 제어 신호는 의사 사인파 생성 장치(36)에 의해 형성된다.

제 1 구동기(34) 및 제 2 구동기(35)는 다수의 구동기(미도시)를 포함하고, 이후에 설명될 트랜지스터(Q1 내지 Q8)를 구동한다. 제 2 구동기(35)는 제 1 구동기(34)와 비교했을 때 출력 전류의 최대 비율 및 구동 능력이 낮음을 유념해야 한다.

펄사 전원 유닛(31)은 스위칭 레귤레이터 등을 사용함으로써 구성되는 고전압 전원 유닛이다. 펄사 전원 유닛(31)은 생성될 의사 사인파의 최대 진폭에 대응하는 포지티브 및 네거티브 최대 구동 전압(±HVH)과 최대 구동 전압(±HVH)의 레벨의 절반인 포지티브 및 네거티브 중간 구동 전압(±HVL)을 생성한다.

멀티레벨 펄사(33)는 펄사 제어 유닛(32)으로부터의 제어 신호에 기초하여 직사각형 파 또는 의사 사인파를 생성한다. 도 4는 멀티레벨 펄사(33)의 구성을 나타내는 회로도이다. 멀티레벨 펄사(33)는 압전 변환기(11), 트랜지스터(Q1 내지 Q8), 다이오드(D1 내지 D8, D30, D40, D70 및 D80), 저항(R1 내지 R4, R7 및 R8), 캐패시터(C1 내지 C4, C7 및 C8)에 결합된 전기 도전체로 구성된 출력 라인(1)을 포함한다.

트랜지스터(Q1 내지 Q8)는 P 채널 전계 효과 트랜지스터를 사용하는 Q1, Q3, Q5 및 Q8과, N 채널 전계 효과 트랜지스터를 사용하는 Q2, Q4, Q6 및 Q7을 포함한다. 트랜지스터(Q1 내지 Q6)는 제 1 전계 효과 트랜지스터를 포함하고, 트랜지스터 특성이 비율에 있어서 동일한 상보형 트랜지스터를 포함한다. 트랜지스터(Q7,Q8)는 제 2 전계 효과 트랜지스터를 포함하고, 이하에서 설명되는 바와 같이, 압전 변환기(11)에 충전된 전하가 방전될 때에만 동작한다. 제 2 전계 효과 트랜지스터는 적은 전류를 필요로 하고, 따라서 제 1 전계 효과 트랜지스터와 비교했을 때 드레인 전류의 최대 비율이 낮다.

트랜지스터(Q1,Q2)는 제 1 상보형 트랜지스터를 형성하고, 제 1 정류 소자 없이 제 1 푸시 풀 회로(41)를 구성한다. 제 1 푸시 풀 회로(41)에서, 트랜지스터(Q1,Q2)의 소스 단자에 결합된 최대 구동 전압인 포지티브 및 네거티브 전원 전압(±HVH)을 출력 라인(1)에 결합하는 것은 트랜지스터(Q1,Q2)의 온/오프 동작에 의해 제어된다. 트랜지스터(Q1,Q2)를 턴온 또는 턴오프하는 전기 신호는 펄사 제어 유닛(32)의 제 1 구동기(34)에 의해 형성되고, AC 커플링 수행되는 캐패시터(C1,C2)를 통해 트랜지스터(Q1,Q2)의 게이트 단자에 입력된다. 트랜지스터(Q1,Q2)의 게이트 단자는 각각 저항(R1,R2) 및 보호 다이오드(D1,D2)를 통해 소 스 단자에 결합되고, 동작 전위의 결정 및 게이트 단자의 과전압 보호를 수행한다. 트랜지스터(Q1,Q2)의 드레인 단자는 서로 연결되며, 제 1 푸시 풀 회로(41)의 출력 유닛으로서 동작한다. 출력 유닛은 출력 라인(1)에 결합된다.

트랜지스터(Q3,Q4)는 제 1 상보형 트랜지스터를 형성하고, 제 1 정류 소자를 갖는 제 1 푸시 풀 회로(42)를 구성한다. 제 1 정류 소자를 갖는 제 1 푸시 풀 회로(42)는 최대 구동 전압보다 낮은 전압이 펄사 전원 유닛(31)으로부터 공급되는 회로이고, 트랜지스터(Q3,Q4)의 소스 단자에 결합된 중간 구동 전압인 포지티브 및 네거티브 전원 전압(±HVL)을 출력 라인(1)에 결합하는 것은 트랜지스터(Q3,Q4)의 온/오프 동작에 의해 제어된다. 트랜지스터(Q3,Q4)를 턴온 또는 턴오프하는 전기 신호는 펄사 제어 유닛(32)의 제 1 구동기(34)에 의해 형성되고, AC 커플링 수행되는 캐패시터(C3,C4)를 통해 트랜지스터(Q3,Q4)의 게이트 단자에 입력된다. 트랜지스터(Q3,Q4)의 게이트 단자는 각각 저항(R3,R4) 및 보호 다이오드(D3,D4)를 통해 소스 단자에 결합되고, 동작 전위의 결정 및 게이트 단자의 과전압 보호를 수행한다.

제 1 정류 소자인 다이오드(D30,D40)는 트랜지스터(Q3,Q4)와 출력 라인(1) 사이에 결합되고, 그들 사이의 결합 부분은 제 1 푸시 풀 회로(42)의 출력 유닛으로서 동작한다. 출력 라인(1)의 전압이 트랜지스터(Q3)의 소스 단자의 전압(+HVL)보다 높은 경우, 제 1 정류 소자인 다이오드(D30)는 (펄사 전원 유닛(31)으로) 전압(+HVL)을 공급하는 쪽으로 흐르는 역전류가 트랜지스터(Q3) 내로 흐르는 것을 방지한다. 출력 라인(1)의 전압이 트랜지스터(Q4)의 소스 단자의 전압(-HVL)보다 낮 은 경우, 제 1 정류 소자인 다이오드(D40)는 출력 라인(1) 쪽으로 흐르는 역전류가 트랜지스터(Q3) 내로 흐르는 것을 방지한다.

트랜지스터(Q5,Q6)는 접지 단자를 출력 라인(1)에 결합하는 것을 트랜지스터(Q5,Q6)의 온/오프 동작을 통해 제어하는 접지 회로를 형성한다. 접지 회로인 트랜지스터(Q5,Q6)를 턴온 또는 오프하는 제어 신호는 펄사 제어 유닛(32)에 의해 형성된다.

트랜지스터(Q7,Q8)는 제 2 상보형 트랜지스터를 형성하고, 제 2 정류 소자를 갖는 제 2 푸시 풀 회로(43)를 구성한다. 제 2 푸시 풀 회로(43)에서, 트랜지스터(Q7,Q8)의 소스 단자에 결합된 중간 구동 전압인 포지티브 및 네거티브 전원 전압(±HVL)을 출력 라인(1)에 결합하는 것은 트랜지스터(Q7,Q8)의 온/오프 동작에 의해 제어된다. 예를 들어, 제 2 푸시 풀 회로(43)는 제 1 푸시 풀 회로(42)의 트랜지스터(Q3)와 전원 전압(+HVL) 간의 상호접속된 부분을 출력 라인(1)에 결합하고, 제 1 푸시 풀 회로(42)의 트랜지스터(Q4)와 전원 전압(-HVL) 간의 상호접속된 부분을 출력 라인(1)에 결합한다. 역전압이 다이오드(D30,D40)에 인가되는 경우, 제 2 푸시 풀 회로(43)는 트랜지스터(Q7,Q8)를 턴온하여 제 1 푸시 풀 회로(42)에서 흐르는 방향과 반대 방향으로 전류가 흐르게 한다.

트랜지스터(Q7,Q8)는 N 채널 및 P 채널 전계 효과 트랜지스터이고, 적은 전류, 예를 들어 트랜지스터(Q1 내지 Q4)와 비교할 때 드레인 전류의 최대 비율의 절반을 필요로 한다.

트랜지스터(Q7,Q8)를 턴온 또는 턴오프하는 전기신호는 제 2 구동기(35)에 의해 형성되되, 펄사 제어 유닛(32)에 대해 보다 적은 구동 능력을 가지고, AC 커플링이 수행되는 캐패시터(C7,C8)를 통해 트랜지스터(Q7,Q8)의 게이트 단자에 입력된다. 트랜지스터(Q7,Q8)의 게이트 단자는 각각 저항(R7,R8) 및 보호 다이오드(D7,D8)를 통해 소스 단자에 결합되고, 동작 전위의 결정 및 게이트 단자의 과전압 보호를 수행한다.

제 2 정류 소자인 다이오드(D70,D80)는 트랜지스터(Q7,Q8)와 출력 라인(1) 사이에 결합되고, 그들 사이의 결합 부분은 제 2 푸시 풀 회로(43)의 출력 유닛으로서 동작한다. 출력 라인(1)의 전압이 트랜지스터(Q7)의 소스 단자의 전압(+HVL)보다 높은 경우, 제 2 정류 소자인 다이오드(D70)는 트랜지스터(Q7)에 결합되어 전류가 흐르도록 한다. 출력 라인(1)의 전압이 트랜지스터(Q8)의 소스 단자의 전압(-HVL)보다 낮은 경우, 제 2 정류 소자인 다이오드(D80)는 트랜지스터(Q8)에 결합되어 전류가 흐르도록 한다.

펄사 제어 유닛(32)으로부터 멀티레벨 펄사(33)의 트랜지스터(Q1 내지 Q8)로의 제어 신호는 각각 DVPH, DVNH, DVPL, DVPL*, DVNL, DVNL*, CPP 및 CPN으로 표현된다. 이들 문자 스트링에서, DV는 구동(Drive)의 약자이고, N은 N 채널의 약자이며, P는 P 채널의 약자이고, H는 최대 구동 전압(HVH)의 약자이고, L은 중간 구동 전압(HVL)의 약자이다. 또한, 문자 스트링의 우측 상단에 * 표시를 각각 갖는 제어 신호는 제 2 구동기(35)에 의해 구동되는 DVPL 및 DVNL과 동기화되는 제어 신호를 나타낸다.

다음으로, 멀티레벨 펄사(33)의 동작이 도 5 및 도 6을 통해 설명될 것이다. 도 5는 멀티레벨 펄사(33)의 트랜지스터(Q1 내지 Q8)를 구동하는 제어 신호 및 출력될 의사 사인파의 시간적 변화를 나타낸다. 수평축은 시간축을 나타내고, 수직축은 전압을 나타낸다. 도 5(a) 및 도 5(b)에 도시되어 있는 도면은 시간축을 공유한다.

P 채널 전계 효과 트랜지스터를 사용하는 트랜지스터(Q3,Q1,Q5,Q8)의 제어 신호인 제각기의 DVPL, DVPH, CPP 및 DVPL*는 제어 신호가 저전압 레벨의 L-레벨에 있을 경우 트랜지스터를 온 상태가 되게 하고, 제어 신호가 고전압 레벨의 H-레벨에 있을 경우 트랜지스터를 오프 상태가 되게 한다. 더 나아가, N 채널 전계 효과 트랜지스터를 사용하는 트랜지스터(Q2,Q4,Q6,Q7)의 제어 신호인 제각기의 DVNL, DVNH, CPN 및 DVNL*는 제어 신호가 저전압 레벨의 L-레벨에 있을 경우 트랜지스터를 오프 상태가 되게 하고, 제어 신호가 고전압 레벨의 H-레벨에 있을 경우 트랜지스터를 오프 상태가 되게 한다.

도 5(a)에서, 제어 신호의 DVPL은 L-레벨이되고, 트랜지스터(Q3)는 온-상태가 된다(단계 1). 이 시점에서, 중간 구동 전압(+HVL)이 도 5(b)에 도시되어 있는 단계(1)의 출력 전압으로서 출력된다.

이 후, 제어 신호의 DVPL이 H-레벨이 되는 경우, 트랜지스터(Q3)는 오프-상태가 되고, 동시에, 제어 신호의 DVPH가 L-레벨이 되는 경우, 트랜지스터(Q1)는 온-상태가 된다(단계 2). 이 시점에서, 최대 구동 전압(+HVH)은 도 5(b)에 도시되어 있는 단계(2)의 출력 전압으로서 출력된다.

이 후, 제어 신호의 DVPH가 H-레벨이 되는 경우, 트랜지스터(Q1)는 오프-상 태가 되고, 동시에, 제어 신호의 DVPL이 L-레벨이 되는 경우, 트랜지스터(Q3)는 온-상태가 된다(단계 3). 이 시점에서, 중간 구동 전압(+HVL)은 도 5(b)에 도시되어 있는 단계(3)의 출력 전압으로서 출력되고, 동시에, 제어 신호의 DVNL*가 H-레벨이 되는 경우, 트랜지스터(Q7)는 오프-상태가 된다. 이 시점에서의 동작은 이후에 자세히 기술된다.

이 후, 제어 신호의 DVPL 및 DVNL*가 각각 H-레벨 및 L-레벨이 되는 경우, 트랜지스터(Q3,Q7)는 오프-상태가 되고, 동시에, 제어 신호의 CPN이 H-레벨이 되는 경우, 트랜지스터(Q6)는 온-상태가 된다(단계 4). 이 시점에서, 접지 전위가 도 5(b)에 도시되어 있는 단계(4)의 출력 전압으로서 출력된다.

이 후, 제어 신호의 CPN이 L-레벨이 되는 경우, 트랜지스터(Q6)는 오프-상태가 되고, 동시에, 제어 신호의 DVNL이 H-레벨이 되는 경우, 트랜지스터(Q4)는 온-상태가 된다(단계 5). 이 시점에서, 네거티브 중간 구동 전압(-HVL)이 도 5(b)에 도시되어 있는 단계(5)의 출력 전압으로서 출력된다.

이 후, 제어 신호의 DVNL이 L-레벨이 되는 경우, 트랜지스터(Q4)는 오프-상태가 되고, 동시에, 제어 신호의 DVNH가 H-레벨이 되는 경우, 트랜지스터(Q2)는 온-상태가 된다(단계 6). 이 시점에서, 네거티브 최대 구동 전압(-HVH)이 도 5(b)에 도시되어 있는 단계(6)의 출력 전압으로서 출력된다.

이 후, 제어 신호의 DVNH가 L-레벨이 되는 경우, 트랜지스터(Q2)는 오프-상태가 되고, 동시에, 제어 신호의 DVNL이 H-레벨이 되는 경우, 트랜지스터(Q4)는 온-상태가 된다(단계 7). 이 시점에서, 네거티브 중간 구동 전압(-HVL)이 도 5(b)에 도시되어 있는 단계(7)의 출력 전압으로서 출력된다. 또한, 제어 신호의 DVPL*가 L-레벨이 되고, 동시에 트랜지스터(Q8)는 온-상태가 된다.

이 후, 제어 신호의 DVNL 및 DVPL*가 각각 L-레벨 및 H-레벨이 되는 경우, 트랜지스터(Q4,Q8)는 오프-상태가 되고, 동시에, 제어 신호의 CPP가 L-레벨이 되는 경우, 트랜지스터(Q5)는 온-상태가 된다(단계 8). 이 시점에서, 접지 전위가 도 5(b)에 도시되어 있는 단계(8)의 출력 전압으로서 출력된다.

전술한 동작을 통해, 의사 사인파의 하나의 파장이 형성된다. 이 후, 단계(1 내지 8)의 동작이 반복되어 사전결정된 수의 의사 사인파를 갖는 버스트 파형을 형성한다.

도 6은 단계(3)에서 트랜지스터(Q1)가 오프 상태가 되고, 트랜지스터(Q3,Q7)는 온 상태가 되는 회로의 상태를 개략적인 설명한다. 도면에서, 트랜지스터(Q1 내지 Q8)는 간단한 온-오프 스위치로서 도시되어 있고, 오프 상태의 접지 회로인 트랜지스터(Q5, Q6)의 예시는 생략된다.

도 7은 단계(2)에서 단계(3)로 이동하는 경우 출력 라인(1)으로 출력되는 확대된 전압 및 전류 파형을 설명한다. 도 7(a)에서, 수평축은 시간을 나타내고, 수직축은 출력 라인(1)의 출력 전압을 나타낸다. 또한, 도 7(b)에서, 수평축은 도 7(a)과 유사하게 시간축을 공유하고, 수직축은 트랜지스터(Q7)에서 흐르는 전류의 레벨을 나타낸다.

단계(3)의 전단계인 단계(2)에서, 최대 구동 전압(+HVH)은 출력 라인(1)으로 출력된다. 이 상태에서, +HVH의 인가 전압에 대응하는 전하가 용량성 부하인 압전 변환기(11)에 충전된다.

이 후, 단계(3)에서, 트랜지스터(Q1)가 오프 상태가 되는 경우, 트랜지스터(Q3,Q7)는 도 6에 도시되어 있는 바와 같이 온 상태가 된다. 이 시점에서, +HVH의 전압은 압전 변환기(11)에 충전된 전하에 의해 출력 라인(1)에서 유지되고, 다이오드(D30)는 오프 상태가 된다. 동시에, 다이오드(D70)는 순방향 전압이 인가되는 온 상태가 된다. 이 상태에서, 압전 변환기(11)에 충전된 +HVH의 전위를 갖는 전하는 다이오드(D7) 및 트랜지스터(Q7)를 지나 중간 구동 전압(+HVL)을 출력하는 펄사 전원 유닛(31)으로 방전된다.

트랜지스터(Q7)는 트랜지스터(Q1 내지 Q8)와 비교할 때 드레인 전류의 최대 비율에서 보다 낮고 따라서, 트랜지스터(Q7)에서 흐르는 전류는 방전시 실질적으로 일정하게 유지된다. 도 7(b)은 단계(2)가 단계(3)로 이동하는 경우 트랜지스터(Q7)에서 흐르는 전류를 나타낸다. 압전 변환기(11)로 충전된 전하의 전위가 +HVH에서 +HVL로 변경되는 천이 시간(T1) 동안, 실질적으로 일정한 드레인 전류(I_D)가 트랜지스터(Q7)에 흐른다.

도 7(a)은 출력 라인(1)의 출력 전압이 일시적으로 변경되는 상태를 나타낸다. 출력 전압은 +HVH에서 +HVL로 실질적으로 선형 방식으로 감소되고, 출력 전압이 +HVL에 도달하는 경우, 다이오드(D70)는 역 바이어스 전압이 인가되는 오프 상태가 된다. 이 시점에서, 다이오드(D30)는 순방향 전압이 인가되는 온 상태가 된다.

단계(6)가 단계(7)로 이동하는 경우에서도, 전압의 극성이 역전되더라도 동일한 동작이 수행된다. 이 경우, 출력 라인(1)의 전압이 네거티브 최대 구동 전압(-HVH)에서 네거티브 중간 구동 전압(-HVL)으로 변경되는 경우, 다이오드(D80)는 온 상태가 된다. 따라서, 전류는 트랜지스터(Q8) 및 다이오드(D80)로부터 압전 변환기(11)로 흐르고, 압전 변환기(11)로 충전된 전하는 천이 시간 동안에만 방전된다.

멀티레벨 펄사(33)에 의해 소비되는 전력은 예를 들어 아래에 나타낸 구성을 갖는 멀티레벨 펄사(53)에 의해 소비되는 전력보다는 적다. 도 8은 도 6과 유사하게 멀티레벨 펄사(53)의 간단한 구성을 나타낸다. 트랜지스터(Q1 내지 Q4), 다이오드(D30,D40), 전원 전압(±HVH, ±HVL), 접지 회로인 트랜지스터(Q5,Q6)(미도시) 및 멀티레벨 펄사(53)의 출력 라인(1)은 멀티레벨 펄사(33)의 것들과 동일하다. 멀티레벨 펄사(53)에서, 출력 라인(1)을 접지 단자에 결합하는 저항(R44)은 압전 변환기(11)로 충전된 전하를 방전하도록 구성된다. 저항(R44)의 값은 약 100 내지 300Ω이다.

단계(3)의 전단계인 단계(2)에서, 도 6에서와 유사하게, 최대 구동 전압(+HVH)은 출력 라인(1)으로 출력된다. 이 상태에서, +HVH의 인가 전압에 대응하는 전하가 용량성 부하인 압전 변환기(11)에 충전된다.

이 후, 트랜지스터(Q1)가 오프 상태가 되는 경우, 트랜지스터(Q3)는 도 8에 도시되어 있는 바와 같이 온 상태가 된다. 이 때, +HVH의 전압은 압전 변환기(11)로 충전된 전하에 의해 출력 라인(1)에서 유지되고, 다이오드(D30)는 오프 상태가 된다. 이 상태에서, 압전 변환기(11)로 충전된 전하는 저항(R44)을 통과하여, 접지 단자로 전류가 흐르게 되고, 천이 시간(T2) 동안 천이 전류가 생성된다.

도 9는 멀티레벨 펄사(53)를 사용하는 경우의 동작을 나타낸다. 도 9(a)에서, 수평축은 단계(2)가 단계(3) 및 단계(4)로 이동하는 시간축을 나타내고, 수직축은 멀티레벨 펄사(53)의 출력 전압의 변화를 나타내는 전압축을 나타낸다. 도 9(b)는 도 9(a)와 유사하게 시간축을 공유하고, 저항(R44)에서 흐르는 전류를 나타내는 수직축을 갖는다. 도 8에 도시되어 있는 바와 같이 저항(R44)에서 흐르는 천이 전류는 도 9(a)의 전압 파형에서 단계(2)가 단계(3)로 이동하는 천이 시간(T2) 동안 흐른다.

이 후, 출력 라인(1)의 출력 전압은 압전 변환기(11)에 축적된 전하의 방전으로 인해 +HVH에서 +HVL로 감소된다. 다이오드(D30)가 온 상태가 되고 트랜지스터(Q3)가 온 상태가 되는 기간 동안, 출력 라인(1)은 중간 구동 전압(+HVL)에서 유지된다. 도 9(a)에 도시되어 있는 전압 파형에서, +HVL의 전압은 천이 시간(T2)이 단계(3)에서 지나가는 시간으로부터 단계(3)가 단계(4)로 이동하는 시간으로의 기긴 동안 출력 라인(1)에 출력된다. 전류(+HVL/R44)가 그 기간 동안에 저항(R44)에서 흐름을 유념해야 한다.

단계(1 내지 8)에서 생성되는 멀티레벨 펄사(53)의 전력 소비는 멀티레벨 펄사(33)에서 생성되는 전력 소비보다 크다. 구체적으로, 단계(1 내지 8)에서의 출력 전압이 0V가 아닌 기간 동안, 저항(R44)에서 일정하게 흐르는 전류가 멀티레벨 펄사(53)에서 생성된다. 이 전류는 저항(R44)을 사용함으로써 멀티레벨 펄사(53) 의 전력 소비를 증가시킨다. 동시에, 압전 변환기(11)가 충전 또는 방전되는 경우를 제외하고 멀티레벨 펄사(33)에서는 전류가 일정하게 소비되지 않는다. 압전 변환기(11)로 충전된 전하가 방전되는 경우, 트랜지스터(Q7 또는 Q8)를 턴온하는 동안 고속으로 방전시킬 수 있어, 전력 소비는 더 감소될 수 있다. 압전 변환기(11)로 충전하는 경우에 생성된 전력 소비는 멀티레벨 펄사(33) 및 멀티레벨 펄사(53)에서와 동일하다.

전술한 바와 같이, 실시예에서, 중간 구동 전압(±HVL)과 출력 라인(1) 사이에 결합된 다이오드(D70,D80)와 트랜지스터(Q7,Q8)를 갖는 제 2 푸시 풀 회로가 제공되고, 단계(1 내지 8)에서 일정하게 소비는 전류는 제거되어 압전 변환기(11)에 충전된 전하를 고속으로 방전시킨다. 따라서, 전력 소비를 감소시킬 수 있고 멀티레벨 펄사(33)의 발열을 감소시킬 수 있다.

본 발명의 실시예가 전술되었고, 본 발명은 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 변경 및 구현될 수 있다. 예를 들어, 구체적으로 설명되어 있지 않더라도, 멀티레벨 펄사(33)의 트랜지스터(Q5,Q6)를 포함하는 접지 회로의 일부로서, 출력 라인(1)과 접지 단자 사이에 결합되는 저항이 더 제공될 수 있다. 이 경우, 저항의 값은 멀티레벨 펄사(53)의 저항(R44)과 비교할 때 더 큰 500Ω 이상이다. 따라서, 간단한 구성을 갖는 멀티레벨 펄사(53)와 비교할 때 전력 소비의 증가가 억제되는 멀티레벨 펄사를 구성할 수 있다.

또한, 실시예에서 제 2 전계 효과 트랜지스터(Q7, Q8)는 제 1 전계 효과 트랜지스터(Q3,Q4)와 동기화되면서 턴온 또는 턴오프된다. 그러나, 제 2 전계 효과 트랜지스터(Q7,Q8)는 제 1 전계 효과 트랜지스터(Q3 또는 Q4)가 턴온된 이후 예를 들어 천이 시간(T1)을 초과하는 사전결정된 기간 동안에만 턴온될 수 있다.

또한, 실시예에서 제 2 전계 효과 트랜지스터(Q7,Q8)는 제 1 전계 효과 트랜지스터(Q3,Q4)와 동기화되면서 턴온 또는 턴오프된다. 그러나, 제 1 전계 효과 트랜지스터(Q3,Q4)를 오프 상태로 유지시키면서 제 1 전계 효과 트랜지스터(Q1,Q2)를 턴온 또는 턴오프함으로써 직사각형 파형의 전기 신호가 생성되는 경우, 이들을 턴온하지 않고서는 제 2 전계 효과 트랜지스터(Q7,Q8)를 동작시킬 수 없다.

또한, 도 4에 도시되어 있는 멀티레벨 펄사(33)의 구성을 나타내는 회로도는 본 발명의 요지를 변경하지 않는 범위 내에서 적절히 변경될 수 있다는 것은 자명하다.

본 발명의 사상 및 범주를 벗어나지 않는 범위 내에서 본 발명의 다수의 광범위한 실시예가 구성될 수 있다. 본 발명은 첨부된 청구항에서 정의된 것을 제외하고서는 명세서에서 기술한 특정 실시예에 국한되지 않음을 이해해야 한다.

도 1은 초음파 이미징 장치의 전체 구성을 나타내는 블록도,

도 2는 초음파 이미징 장치의 이미지 생성 유닛의 구성을 나타내는 블록도,

도 3은 초음파 이미징 장치의 송신 유닛의 구성을 나타내는 블록도,

도 4는 일 실시예에 따른 멀티레벨 펄사의 구성을 나타내는 회로도,

도 5는 일 실시예에 따른 멀티레벨 펄사의 전체적인 출력 동작을 나타내는 설명도,

도 6은 일 실시예에 따른 멀티레벨 펄사의 회로 동작을 나타내는 설명도,

도 7은 일 실시예에 따라 멀티레벨 펄사의 출력 전압과 트랜지스터 내로 흐르는 전류를 나타내는 설명도,

도 8은 간단한 구성을 갖는 멀티레벨 펄사의 구성 및 동작을 나타내는 설명도,

도 9는 간단한 구성을 갖는 멀티레벨 펄사의 출력 전압이 스위칭되는 경우 전류의 동작 및 변동을 나타내는 설명도.

Claims (10)

1. 초음파를 송신하기 위해 압전 변환기(11)에 사전결정된 전압을 공급하는 초음파 이미징 장치(100)에 있어서,

   상기 압전 변환기(11)에 결합된 출력 라인(1)과 상기 출력 라인(1)에 결합된 출력 유닛을 갖는 다수의 제 1 푸시 풀 회로(41,42)를 포함하는 펄사(pulsar)(33)와,

   상이한 레벨을 갖는 다수의 전원 전압을 상기 다수의 제 1 푸시 풀 회로(41,42)에 공급하는 전원 유닛(31)을 포함하되,

   상기 다수의 제 1 푸시 풀 회로(41,42)들 중 적어도 임의의 하나는 상기 제 1 푸시 풀 회로(42)를 구성하는 제 1 상보형 트랜지스터(Q3,Q4) 내로 역전류가 흐르는 것을 방지하는 제 1 정류 소자를 포함하고,

   상기 펄사(33)는 상기 출력 라인(1)에 결합된 출력 유닛을 갖는 제 2 푸시 풀 회로(43)를 포함하고, 상기 제 1 정류 소자를 갖는 상기 제 1 푸시 풀 회로(42) 내에서와 동일한 전원 전압이 상기 제 2 푸시 풀 회로(43)에 인가되며,

   상기 제 2 푸시 풀 회로(43)를 구성하는 제 2 상보형 트랜지스터(Q7,Q8)를 턴온함으로써 상기 제 1 푸시 풀 회로(42)에서와는 반대 방향의 전류가 상기 제 2 푸시 풀 회로(43)에서 흐르는

   초음파 이미징 장치(100).
2. 제 1 항에 있어서,

   상기 전원 유닛(31)은 상기 다수의 전원 전압 중 최대 구동 전압을 상기 제 1 정류 소자를 갖지 않는 상기 제 1 푸시 풀 회로(41)에 공급하는

   초음파 이미징 장치(100).
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제 1 푸시 풀 회로(41,42)는 제 1 상보형 트랜지스터로서, 상기 출력 유닛에 관련된 상기 전원 전압의 고전압 측 상의 P-채널 제 1 전계 효과 트랜지스터(Q1,Q3)와, 상기 출력 유닛에 관련된 상기 전원 전압의 저전압 측 상의 N-채널 전계 효과 트랜지스터(Q2,Q4)를 포함하는

   초음파 이미징 장치.
4. 제 3 항에 있어서,

   상기 제 2 푸시 풀 회로(43)는 제 2 상보형 트랜지스터로서, 상기 출력 라인(1)에 결합된 상기 출력 유닛에 관련된 고전압 측 상의 N-채널 제 2 전계 효과 트랜지스터(Q7)와, 상기 출력 유닛에 관련된 저전압 측 상의 P-채널 전계 효과 트랜지스터(Q8)를 포함하고, 제각기의 제 2 전계 효과 트랜지스터(Q7,Q8)에 직렬로 결합된 제 2 정류 소자를 더 포함하는

   초음파 이미징 장치.
5. 제 4 항에 있어서,

   상기 제각기의 N-채널 제 2 전계 효과 트랜지스터(Q7,Q8)에 직렬로 결합된 상기 제 2 정류 소자 각각은 상기 출력 유닛으로부터 상기 전원 유닛(31)으로 순방향으로 결합된 다이오드이고, 상기 제각기의 P-채널 제 2 전계 효과 트랜지스터(Q7)에 직렬로 결합된 상기 제 2 정류 소자 각각은 상기 전원 유닛(31)으로부터 상기 출력 유닛으로 순방향으로 결합된 다이오드인

   초음파 이미징 장치.
6. 제 4 항 또는 제 5 항에 있어서,

   상기 제 1 전계 효과 트랜지스터(Q1,Q2,Q3,Q4)와 상기 제 2 전계 효과 트랜지스터(Q7,Q8)를 턴온 또는 턴오프하는 펄사 제어 유닛(32)을 포함하는

   초음파 이미징 장치.
7. 제 6 항에 있어서,

   상기 펄사 제어 유닛(32)은 상기 제 1 전계 효과 트랜지스터(Q1,Q2,Q3,Q4)를 턴온 또는 턴오프하는 제 1 구동기(34)와 상기 제 2 전계 효과 트랜지스터(Q7,Q8)를 턴온 또는 턴오프하는 제 2 구동기(35)를 포함하는

   초음파 이미징 장치.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 펄사 제어 유닛(32)은 사전결정된 순서로 상기 제 1 전계 효과 트랜지스터(Q1,Q2,Q3,Q4)를 턴온 또는 턴오프함으로써 사인파 형상을 갖는 상기 다수의 전원 전압을 상기 출력 라인(1)으로 출력하는 의사 사인파 생성 장치(36)를 포함하는

   초음파 이미징 장치.
9. 제 8 항에 있어서,

   상기 제 1 정류 소자가 없는 상기 제 1 푸시 풀 회로(41)의 상기 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터(Q1,Q2)를 턴오프하는 동작과 상기 제 1 정류 소자를 구비한 상기 제 1 푸시 풀 회로(42)의 상기 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터(Q3,Q4)를 턴온하는 동작을 동기화시켜, 상기 의사 사인파 생성 장치(36)는 상기 제 2 푸시 풀 회로(43)의 상기 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터(Q7,Q8)를 턴온하는

   초음파 이미징 장치.
10. 제 6 항에 있어서,

    상기 펄사 제어 유닛(32)은 상기 제 1 정류 소자를 구비하지 않은 상기 제 1 푸시 풀 회로(41)의 상기 N 채널 또는 P 채널 제 1 전계 효과 트랜지스터(Q1,Q2)만을 턴온 또는 턴오프하여 상기 전원 전압을 직사각형 형태로 상기 출력 라인(1)에 출력하고, 이 경우, 상기 펄사 제어 유닛(32)은 상기 제 1 푸시 풀 회로(43)의 상기 N 채널 또는 P 채널 제 2 전계 효과 트랜지스터를 턴온 또는 턴오프하지 않는

    초음파 이미징 장치.

Images