IT202100004466A1 - Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello - Google Patents
Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello Download PDFInfo
- Publication number
- IT202100004466A1 IT202100004466A1 IT102021000004466A IT202100004466A IT202100004466A1 IT 202100004466 A1 IT202100004466 A1 IT 202100004466A1 IT 102021000004466 A IT102021000004466 A IT 102021000004466A IT 202100004466 A IT202100004466 A IT 202100004466A IT 202100004466 A1 IT202100004466 A1 IT 202100004466A1
- Authority
- IT
- Italy
- Prior art keywords
- pin
- input
- output
- hvn0
- hvp0
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000007704 transition Effects 0.000 claims description 70
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 230000000630 rising effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000003213 activating effect Effects 0.000 description 11
- 230000002457 bidirectional effect Effects 0.000 description 10
- 230000004913 activation Effects 0.000 description 5
- 238000011217 control strategy Methods 0.000 description 4
- 241000667487 Papiine alphaherpesvirus 2 Species 0.000 description 3
- 238000002604 ultrasonography Methods 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 101710149695 Clampless protein 1 Proteins 0.000 description 2
- 102100023504 Polyribonucleotide 5'-hydroxyl-kinase Clp1 Human genes 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101001089083 Daboia russelii C-type lectin domain-containing protein 2 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007340 echolocation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0207—Driving circuits
- B06B1/0215—Driving circuits for generating pulses, e.g. bursts of oscillations, envelopes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Mechanical Engineering (AREA)
- Logic Circuits (AREA)
- Electrophonic Musical Instruments (AREA)
- Electronic Switches (AREA)
Description
DESCRIZIONE dell?invenzione industriale dal titolo:
?Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai circuiti generatori di impulsi multilivello e ai relativi procedimenti di funzionamento.
Sfondo tecnologico
I generatori di impulsi (o circuiti generatori di impulsi) ad alta tensione sono usati tradizionalmente per pilotare trasduttori a ultrasuoni, in quanto sono atti a generare un segnale di uscita che pu? commutare da un livello di tensione (alto) a un altro livello di tensione (alto) a rapida velocit? con una bassa distorsione armonica. Perci?, i generatori di impulsi possono essere usati in molti campi, comprendendo le applicazioni medicali (per es., negli scanner a ultrasuoni per le ecografie), le applicazioni industriali (per es., per realizzare prove non distruttive a ultrasuoni), le applicazioni automotive (per es., nei sensori di distanza a ultrasuoni per i sistemi di assistenza al parcheggio) e altre applicazioni di ecolocalizzazione (per es., per trovare pesci e simili).
I generatori di impulsi tradizionali consentono di pilotare un nodo di uscita con impulsi a livelli di tensione differenti, indicati anche come livelli ?HV? nella presente descrizione. Per esempio, un generatore di impulsi a tre livelli pu? pilotare il suo nodo di uscita a tre livelli di tensione differenti (per es., un livello positivo HV, un livello zero o di massa GND e un livello negativo -HV). Similmente, un generatore di impulsi a cinque livelli pu? pilotare il suo nodo di uscita a cinque livelli di tensione differenti (per es., un livello positivo alto HVP1, un livello positivo basso HVP0, un livello zero o di massa GND, un livello negativo alto HVN0 e un livello negativo basso HVN1). Sono noti nella tecnica generatori di impulsi a sette livelli o generatori di impulsi che hanno pi? livelli, tuttavia non sono comuni.
Un generatore di impulsi multilivello tradizionale ? atto a pilotare abbastanza facilmente il suo nodo di uscita da un livello di tensione positivo verso un livello di tensione pi? positivo (cio?, in una direzione ?verso l?alto? o ?positiva? o ?crescente? o ?in salita? tra livelli positivi). Similmente, un generatore di impulsi multilivello tradizionale ? atto a pilotare abbastanza facilmente il suo nodo di uscita da un livello di tensione negativo verso un livello di tensione pi? negativo (cio?, in una direzione ?verso il basso? o ?negativa? o ?decrescente? o ?in discesa? tra livelli negativi). Tuttavia, un generatore di impulsi multilivello tradizionale pu? non riuscire a pilotare rapidamente il suo nodo di uscita da un livello di tensione positivo verso un livello di tensione positivo pi? basso (cio?, pu? non essere atto a raggiungere rapidamente una tensione obiettivo positiva con una transizione in discesa), e pu? non riuscire a pilotare rapidamente il suo nodo di uscita da un livello di tensione negativo verso un livello di tensione negativo pi? alto (cio?, pu? non essere in grado di raggiungere rapidamente una tensione obiettivo negativa con una transizione in salita).
In altri termini, i generatori di impulsi multilivello tradizionali sono atti a caricare rapidamente il carico accoppiato al nodo di uscita (per es., iniettando una corrente in esso se il carico viene caricato positivamente, o assorbendo una corrente da esso se il carico viene caricato negativamente), ma non sono atti a scaricare rapidamente il carico accoppiato al nodo di uscita (per es., assorbendo una corrente da esso se il carico caricato positivamente viene scaricato a una tensione positiva pi? bassa, o iniettando una corrente in esso se un carico caricato negativamente viene scaricato a una tensione negativa pi? alta). Nei casi precedenti, quando il carico di uscita deve essere scaricato in seguito a una transizione della tensione nel nodo di uscita di un generatore di impulsi multilivello tradizionale, la corrente di scarica ? relativa sostanzialmente al carico stesso. Questa pu? essere fornita, per esempio, da una parte resistiva del carico di uscita che dissiper? le cariche secondo una certa costante di tempo (condizionata dal carico complessivo stesso).
Perci?, c?? una necessit? nella tecnica di fornire generatori di impulsi multilivello aventi una migliore capacit? di pilotaggio del carico di uscita.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire a fornire tali generatori di impulsi multilivello aventi una migliore capacit? di pilotaggio del carico di uscita.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto per mezzo di un circuito (per es., un generatore di impulsi multilivello) avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono essere relative a un corrispondente procedimento di funzionamento di un circuito generatore di impulsi multilivello.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
In una o pi? forme di attuazione, un circuito (per es., un circuito generatore di impulsi multilivello) pu? comprendere un insieme di primi pin di ingresso configurati per ricevere rispettivi segnali di tensione positiva a livelli di tensione differenti, un insieme di secondi pin di ingresso configurati per ricevere rispettivi segnali di tensione negativa a livelli di tensione differenti, un pin di ingresso di riferimento configurato per ricevere un segnale di tensione di riferimento intermedio tra i segnali di tensione positiva e i segnali di tensione negativa, e un pin di uscita configurato per fornire un segnale di uscita a impulsi. Il circuito pu? comprendere inoltre una circuiteria di controllo configurata per accoppiare selettivamente il pin di uscita a uno dei primi pin di ingresso, i secondi pin di ingresso e il pin di ingresso di riferimento per generare il segnale di uscita a impulsi al pin di uscita. La circuiteria di controllo pu? essere configurata inoltre per accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i secondi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, e per accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i primi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi.
Una o pi? forme di attuazione possono cos? facilitare il pilotaggio del nodo di uscita di un generatore di impulsi multilivello a un qualsiasi livello di tensione disponibile entro l?intervallo di alimentazione complessivo, indipendentemente dalle caratteristiche del carico di uscita.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 ? uno schema a blocchi circuitale esemplificativo dell?architettura di un canale ad alta tensione di un circuito generatore di impulsi a nove livelli,
- le Figure 2 e 3 sono schemi circuitali esemplificativi di possibili dettagli di implementazione di un canale ad alta tensione di un circuito generatore di impulsi monodirezionale,
- la Figura 4 ? un diagramma di segnale esemplificativo dell?evoluzione nel tempo del segnale di uscita di un circuito generatore di impulsi secondo una o pi? forme di attuazione della presente descrizione,
- la Figura 5 ? un diagramma di segnale esemplificativo dell?evoluzione nel tempo del segnale di uscita di un tradizionale circuito generatore di impulsi monodirezionale,
- le Figure 6 e 7 sono schemi circuitali esemplificativi di possibili dettagli di implementazione di un canale ad alta tensione di un circuito generatore di impulsi bidirezionale, e
- la Figura 8 ? uno schema a blocchi circuitale esemplificativo dell?architettura di un canale ad alta tensione di un circuito generatore di impulsi a cinque livelli secondo una o pi? forme di attuazione della presente descrizione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l?ambito di protezione o l?ambito delle forme di attuazione.
In tutte le figure qui annesse, a meno che il contesto indichi altrimenti, le parti o gli elementi simili sono indicati con riferimenti/numeri simili e una descrizione corrispondente non sar? ripetuta per brevit?.
A titolo di introduzione alla descrizione dettagliata di forme di attuazione esemplificative, si pu? fare dapprima riferimento alla Figura 1, che ? uno schema a blocchi circuitale esemplificativo dell?architettura di un canale ad alta tensione 10 di un circuito generatore di impulsi 1 a nove livelli.
Come esemplificato nella Figura 1, il canale ad alta tensione 10 comprende un insieme di pin di ingresso HVP0, HVP1, HVP2, HVP3 configurati per ricevere segnali di tensione positiva a livelli differenti. Per esempio, il pin di ingresso HVP0 pu? ricevere un certo segnale di tensione positiva HVP0, il pin di ingresso HVP1 pu? ricevere un segnale di tensione positiva HVP1 superiore a HVP0, il pin di ingresso HVP2 pu? ricevere un segnale di tensione positiva HV<P2 >superiore a HV<P1>, e il pin di ingresso HVP3 pu? ricevere un segnale di tensione positiva HVP3 superiore a HVP2. Il canale ad alta tensione 10 comprende anche un insieme di pin di ingresso HVN0, HVN1, HVN2, HVN3 configurati per ricevere segnali di tensione negativa a livelli differenti. Per esempio, il pin di ingresso HVN0 pu? ricevere un certo segnale di tensione negativa HVN0, il pin di ingresso HVN1 pu? ricevere un segnale di tensione negativa HVN1 inferiore a (cio?, pi? negativa di) HVN0, il pin di ingresso HVN2 pu? ricevere un segnale di tensione negativa HVN2 inferiore a HVN1, e il pin di ingresso HVN3 pu? ricevere un segnale di tensione negativa HVN3 inferiore a HVN2. Il canale ad alta tensione 10 comprende anche un pin di ingresso GND configurato per ricevere un segnale di tensione zero o di riferimento GND che ? intermedio tra il segnale di tensione positiva HVP0 e il segnale di tensione negativa HVN0. I livelli dei segnali di tensione ricevuti ai pin di ingresso del canale ad alta tensione 10 possono essere distanziati in modo uniforme (o equamente), cio?, la differenza tra due livelli di tensione successivi pu? essere la stessa per ciascuna coppia di livelli di tensione successivi.
Come esemplificato nella Figura 1, il canale ad alta tensione 10 comprende un pin di uscita OUT configurato per fornire un segnale di uscita a impulsi OUT che pu? commutare tra i valori dei segnali di ingresso ricevuti ai pin di ingresso. A tale scopo, ciascuno dei pin di ingresso del canale ad alta tensione 10 ? accoppiabile selettivamente al pin di uscita OUT per mezzo di un rispettivo percorso di corrente comprendente uno switch elettronico.
Opzionalmente, i percorsi di corrente tra i pin di ingresso del canale ad alta tensione 10 e il pin di uscita OUT possono comprendere altri componenti elettronici disposti in serie agli switch elettronici. Per esempio, come esemplificato nella Figura 1, un diodo pu? essere accoppiato in serie allo switch elettronico in ciascun percorso di corrente. Gli esperti nella tecnica comprenderanno che la presenza di uno o pi? componenti elettronici aggiuntivi nei percorsi di corrente tra i pin di ingresso e il pin di uscita OUT dipende dalla specifica configurazione del circuito generatore di impulsi, e che una o pi? forme di attuazione della presente descrizione possono essere applicate a una qualsiasi tale configurazione.
Per esempio, ciascun pin di ingresso ?positivo? HVPx (con x = 0, 1, 2 o 3) ? accoppiabile al pin di uscita OUT per mezzo di un rispettivo transistore MOS, opzionalmente connesso in serie a un diodo DPx (con x = 0, 1, 2 o 3), il diodo essendo disposto per essere normalmente conduttivo dal rispettivo pin di ingresso positivo verso il pin di uscita. Come esemplificato nella Figura 2, il transistore MOS pu? essere un transistore a canale p avente il terminale di source accoppiato al pin di ingresso positivo HVPx, il terminale di gate configurato per ricevere un rispettivo segnale di controllo Px (con x = 0, 1, 2 o 3), e il terminale di drain accoppiato all?anodo del diodo DPx. Il catodo del diodo DPx pu? essere accoppiato al pin di uscita OUT.
Per esempio, ciascun pin di ingresso ?negativo? HVNx (con x = 0, 1, 2 o 3) ? accoppiabile al pin di uscita OUT per mezzo di un rispettivo transistore MOS, opzionalmente connesso in serie a un diodo DNx (con x = 0, 1, 2 o 3), il diodo essendo disposto per essere normalmente conduttivo dal pin di uscita verso il rispettivo pin di ingresso negativo. Come esemplificato nella Figura 3, il transistore MOS pu? essere un transistore a canale n avente il terminale di source accoppiato al pin di ingresso negativo HVNx, il terminale di gate configurato per ricevere un rispettivo segnale di controllo Nx (con x = 0, 1, 2 o 3), e il terminale di drain accoppiato al catodo del diodo DNx. L?anodo del diodo DNx pu? essere accoppiato al pin di uscita OUT.
Per esempio, il pin di ingresso di ?riferimento? GND ? accoppiabile al nodo di uscita OUT per mezzo di un rispettivo transistore MOS, opzionalmente un transistore a canale n avente il terminale di source accoppiato al pin di ingresso di riferimento GND, il terminale di gate configurato per ricevere un rispettivo segnale di controllo (di clamping) CL, e il terminale di drain accoppiato al pin di uscita OUT.
In breve, l?architettura del canale ad alta tensione 10 esemplificata nella Figura 1 comprende quattro dispositivi a semi-ponte (numerati qui da 0 a 3) alimentati da quattro differenti rail di tensione (cio?, otto livelli di tensione differenti) pi? un circuito di clamping configurato per fissare selettivamente la tensione di uscita OUT al valore zero o di riferimento GND. Ciascun percorso di corrente monodirezionale tra il pin di uscita OUT e un pin di alimentazione di ingresso comprende uno switch elettronico (per es., un transistore MOS del tipo a canale p o del tipo a canale n) e, opzionalmente, un diodo (o un qualsiasi altro componente elettronico come pu? richiedere la specifica configurazione del circuito generatore di impulsi) disposto in serie allo switch elettronico.
Il circuito generatore di impulsi 1 pu? comprendere inoltre un circuito di controllo (non visibile nelle Figure qui annesse) che ? configurato per generare i segnali di controllo P0, ..., P3 e N0, ..., N3 e CL per controllare gli switch elettronici (per es., i transistori) in ciascun ramo dei semi-ponti, cos? da generare un segnale di uscita a impulsi OUT desiderato.
Come anticipato, una disposizione circuitale tradizionale come esemplificata nella Figura 1 pu? soffrire di una capacit? di pilotaggio ridotta del pin di uscita OUT durante certe transizioni della tensione, in particolare le transizioni in discesa tra livelli di tensione positivi e le transizioni in salita tra livelli di tensione negativi, come esemplificato da un confronto delle Figure 4 e 5. La Figura 4 ? un diagramma di segnale esemplificativo dell?evoluzione nel tempo del segnale di uscita OUT in un caso migliore (per es., se il generatore di impulsi fosse in grado di pilotare il pin di uscita ugualmente a uno qualsiasi dei livelli di tensione disponibili), mentre la Figura 5 ? un diagramma di segnale esemplificativo dell?evoluzione nel tempo del segnale di uscita OUT in un tradizionale generatore di impulsi monodirezionale. Nelle Figure 4 e 5, le transizioni tra livelli di tensione differenti sono indicate con riferimenti che indicano il livello di tensione finale dopo la transizione (per es., P0 per HVP0, P1 per HVP1, N0 per HVN0, N1 per HVN1, G per GND) con un pedice ?r? se la transizione ? una transizione in salita (verso l?alto) o un pedice ?f? se la transizione ? una transizione in discesa (verso il basso).
Come esemplificato nella Figura 5, in un tradizionale generatore di impulsi monodirezionale le transizioni del segnale di uscita OUT possono essere gestite come segue:
- tutte le transizioni verso il livello di tensione di massa GND (cio?, Gf e Gr) sono realizzate attivando il transistore di clamping accoppiato al pin di ingresso GND; il transistore di clamping ? atto sia ad assorbire una corrente dal pin di uscita OUT sia a erogare una corrente al pin di uscita OUT, in modo tale che le transizioni verso il livello di tensione di massa GND possano non subire alcun ritardo;
- la transizione in salita P0r verso il livello HVP0 ? realizzata attivando il transistore accoppiato al pin di ingresso HVP0; il rispettivo percorso di corrente ha la capacit? di erogare una corrente al pin di uscita OUT, in modo tale che la transizione in salita P0r possa non subire alcun ritardo;
- la transizione in salita P1r verso il livello HVP1 ? realizzata attivando il transistore accoppiato al pin di ingresso HVP1; il rispettivo percorso di corrente ha la capacit? di erogare una corrente al pin di uscita OUT, in modo tale che la transizione in salita P1r possa non subire alcun ritardo;
- la transizione in discesa P0f verso il livello HVP0 ? realizzata attivando il transistore accoppiato al pin di ingresso HVP0; il rispettivo percorso di corrente non ha la capacit? di assorbire una corrente dal pin di uscita OUT, cosicch? la transizione in discesa P0f pu? subire un ritardo, con la pendenza del segnale di uscita OUT che dipende dal carico di uscita;
- la transizione in discesa N0f verso il livello HVN0 ? realizzata attivando il transistore accoppiato al pin di ingresso HVN0; il rispettivo percorso di corrente ha la capacit? di erogare una corrente dal pin di uscita OUT, in modo tale che la transizione in discesa N0f possa non subire alcun ritardo;
- la transizione in discesa N1f verso il livello HVN1 ? realizzata attivando il transistore accoppiato al pin di ingresso HVN1; il rispettivo percorso di corrente ha la capacit? di assorbire una corrente dal pin di uscita OUT, in modo tale che la transizione in discesa N1f possa non subire alcun ritardo; e
- la transizione in salita N0r verso il livello HVN0 ? realizzata attivando il transistore accoppiato al pin di ingresso HVN0; il rispettivo percorso di corrente non ha la capacit? di erogare una corrente al pin di uscita OUT, cosicch? la transizione in salita N0r pu? subire un ritardo, con la pendenza del segnale di uscita OUT che dipende dal carico di uscita.
Gli esperti nella tecnica comprenderanno che le Figure 4 e 5 si riferiscono alle transizioni della tensione disponibili in un generatore di impulsi a cinque livelli puramente per brevit? e semplicit? di illustrazione. Un comportamento simile pu? essere osservato nei generatori di impulsi a sette livelli, nei generatori di impulsi a nove livelli o in un qualsiasi altro generatore di impulsi avente un numero superiore di livelli di tensione, con il numero di transizioni ?ritardate? che aumenta di conseguenza.
Si nota che i punti deboli di un tradizionale generatore di impulsi monodirezionale discussi con riferimento alla Figura 5 possono essere rimediati almeno parzialmente fornendo la capacit? sia di assorbire sia di erogare una corrente a ciascun ramo del semi-ponte, cio?, a ciascun percorso di corrente tra il pin di uscita OUT e i pin di ingresso HVPx e HVNx, implementando un generatore di impulsi multilivello attivo (detto anche vero o bidirezionale). Eventualmente, il semi-ponte che fornisce la pi? alta tensione e la pi? bassa tensione (cio?, HVP3 e HVN3 nell?esempio della Figura 1) pu? non avere necessit? di una tale capacit? di corrente bidirezionale, in quanto quei percorsi di corrente possono essere attivati soltanto in una direzione (cio?, HVP3 pu? essere attivato soltanto in una transizione in salita, e HVN3 pu? essere attivato soltanto in una transizione in discesa).
La Figura 6 ? uno schema circuitale esemplificativo di un percorso di corrente bidirezionale come fornito eventualmente in un ramo positivo del semi-ponte (cio?, tra un pin di ingresso positivo HVPx e il pin di uscita OUT) di un generatore di impulsi bidirezionale, comprendente una configurazione in serie di un transistore MOS a canale p e di un transistore MOS a canale n. Il transistore MOS a canale p pu? avere il terminale di source accoppiato al pin di ingresso positivo HVPx, il terminale di gate configurato per ricevere il rispettivo segnale di controllo Px (con x = 0, 1, 2 o 3), e il terminale di drain accoppiato al terminale di source del transistore MOS a canale n. Il transistore MOS a canale n pu? avere il terminale di gate configurato per ricevere una replica invertita del segnale di controllo Px e il terminale di drain accoppiato al pin di uscita OUT.
La Figura 7 ? uno schema circuitale esemplificativo di un percorso di corrente bidirezionale come fornito eventualmente in un ramo negativo del semi-ponte (cio?, tra il pin di uscita OUT e un pin di ingresso negativo HVNx) di un generatore di impulsi bidirezionale, comprendente una configurazione in serie di un transistore MOS a canale n e di un transistore MOS a canale p. Il transistore MOS a canale n pu? avere il terminale di source accoppiato al pin di ingresso negativo HVNx, il terminale di gate configurato per ricevere il rispettivo segnale di controllo Nx (con x = 0, 1, 2 o 3), e il terminale di drain accoppiato al terminale di source del transistore MOS a canale p. Il transistore MOS a canale p pu? avere il terminale di gate configurato per ricevere una replica invertita del segnale di controllo Nx e il terminale di drain accoppiato al pin di uscita OUT.
Si nota che il fatto di fornire rami bidirezionali dei semi-ponti in un generatore di impulsi multilivello pu? risultare in un aumento della complessit? del progetto, una riduzione dell?affidabilit? e un aumento della dimensione e/o del costo del circuito generatore di impulsi, nella misura in cui ? occupata area di silicio aggiuntiva per implementare i transistori MOS supplementari che forniscono la capacit? di assorbire e di fornire corrente per ciascun ramo del semi-ponte (per es., i transistori MOS a canale n nei rami positivi, e i transistori MOS a canale p nei rami negativi).
Una o pi? forme di attuazione possono fornire un circuito generatore di impulsi con una migliore capacit? di pilotaggio del carico di uscita, in particolare con riferimento alle transizioni in discesa tra livelli di tensione positivi e alle transizioni in salita tra livelli di tensione negativi, facendo ricorso a un uso differente (per es., una sequenza di controllo differente) dei rami del semi-ponte come disponibili in un generatore di impulsi monodirezionale, senza la necessit? di implementare transistori MOS aggiuntivi.
In particolare, di nuovo con riferimento alle Figure 4 e 5, la temporizzazione di una transizione in discesa tra due livelli di tensione positivi (P0f nel presente esempio) pu? essere migliorata attivando, simultaneamente al ramo del semi-ponte alimentato dal livello di tensione positivo corrispondente (HVP0 nel presente esempio), anche il ramo del semi-ponte di clamping che accoppia il nodo di uscita OUT al livello di tensione di massa GND. Perci?, nonostante l?incapacit? del ramo positivo del semi-ponte di assorbire una corrente dal nodo di uscita OUT, il segnale di tensione di uscita OUT pu? diminuire rapidamente nella misura in cui una corrente ? prelevata dal nodo di uscita OUT mediante il ramo di clamping accoppiato al pin di riferimento GND.
Si nota che, quando si fa funzionare il generatore di impulsi multilivello come descritto in precedenza, il ramo positivo del semi-ponte alimentato dal livello di tensione positivo (HVP0 nel presente esempio) pu? iniziare a erogare una corrente come risultato del fatto che il segnale di tensione di uscita OUT diminuisce al di sotto del livello di tensione obiettivo (HVP0 nel presente esempio). Perci?, in una o pi? forme di attuazione il ramo del semi-ponte di clamping pu? essere disattivato quando il ramo positivo del semi-ponte inizia a erogare una corrente, cos? da evitare una conduzione diretta tra il rail di tensione positiva (HVP0 nel presente esempio) e il pin di riferimento GND, con uno spreco di corrente.
Similmente, di nuovo con riferimento alle Figure 4 e 5, la temporizzazione di una transizione in salita tra due livelli di tensione negativi (N0r nel presente esempio) pu? essere migliorata attivando, simultaneamente al ramo del semi-ponte alimentato dal livello di tensione negativo corrispondente (HVN0 nel presente esempio), anche il ramo del semi-ponte di clamping che accoppia il nodo di uscita OUT al livello di tensione di massa GND. Perci?, nonostante l?incapacit? del ramo negativo del semi-ponte di erogare una corrente al nodo di uscita OUT, il segnale di tensione di uscita OUT pu? aumentare rapidamente nella misura in cui una corrente ? erogata al nodo di uscita OUT mediante il ramo di clamping accoppiato al pin di riferimento GND.
Si nota che, quando si fa funzionare il generatore di impulsi multilivello come descritto in precedenza, il ramo negativo del semi-ponte alimentato dal livello di tensione negativo (HVN0 nel presente esempio) pu? iniziare ad assorbire una corrente come risultato del fatto che il segnale di tensione di uscita OUT aumenta al di sopra del livello di tensione obiettivo (HVN0 nel presente esempio). Perci?, in una o pi? forme di attuazione il ramo del semiponte di clamping pu? essere disattivato quando il ramo negativo del semi-ponte inizia ad assorbire una corrente, cos? da evitare una conduzione diretta tra il rail di tensione negativa (HVN0 nel presente esempio) e il pin di riferimento GND, con uno spreco di corrente.
Il ramo del semi-ponte di clamping pu? essere controllato secondo differenti strategie al fine di evitare un qualsiasi spreco inutile di corrente (per es., una conduzione diretta inutile tra i pin di ingresso di alimentazione e il pin di massa GND).
Per esempio, in una o pi? forme di attuazione, il ramo del semi-ponte di clamping pu? essere disattivato come risultato del fatto che ? rilevata una corrente attraverso l?altro ramo del semi-ponte che ? attivato simultaneamente (per es., non appena ? rilevata una corrente), in una configurazione di controllo ad anello chiuso. A questo scopo, un elemento di rilevamento di corrente pu? essere fornito in ciascun ramo del semi-ponte del circuito generatore di impulsi, eventualmente con l?eccezione dei rami del semi-ponte che sono connessi al livello di tensione pi? positivo e al livello di tensione pi? negativo. Per esempio, i diodi DPx e DNx forniti opzionalmente in ciascun percorso di corrente dei semiponti possono essere usati come elementi di rilevamento di corrente, come esemplificato nella Figura 8, che ? uno schema a blocchi circuitale esemplificativo di un canale ad alta tensione 80 di un circuito generatore di impulsi 8 a cinque livelli secondo una o pi? forme di attuazione.
Come esemplificato nella Figura 8, il circuito generatore di impulsi pu? comprendere un circuito di rilevamento di corrente CSP0 configurato per rilevare la corrente che scorre attraverso il diodo DP0 (per es., misurando la tensione sul diodo e confrontandola con un valore di soglia) e per asserire un rispettivo segnale di uscita a condizione che la corrente rilevata sia (approssimativamente) uguale a zero. Una porta logica AND AP0 pu? ricevere il segnale di uscita dal circuito di rilevamento di corrente CSP0 come un primo ingresso e il segnale di controllo P0 come un secondo ingresso, generando con ci? un rispettivo segnale di uscita CLP0 che ? indicativo del fatto che ? richiesto attualmente il livello di tensione di uscita HVP0 e non sta scorrendo alcuna corrente nel ramo del semi-ponte corrispondente (cio?, non sta scorrendo alcuna corrente tra il pin di ingresso HVP0 e il pin di uscita OUT).
Similmente, il circuito generatore di impulsi pu? comprendere un circuito di rilevamento di corrente CSN0 configurato per rilevare la corrente che scorre attraverso il diodo DN0 (per es., misurando la tensione sul diodo e confrontandola con un valore di soglia) e per asserire un rispettivo segnale di uscita a condizione che la corrente rilevata sia (approssimativamente) uguale a zero. Una porta logica AND AN0 pu? ricevere il segnale di uscita dal circuito di rilevamento di corrente CSN0 come un primo ingresso e il segnale di controllo N0 come un secondo ingresso, generando con ci? un rispettivo segnale di uscita CLN0 che ? indicativo del fatto che ? richiesto attualmente il livello di tensione di uscita HVN0 e che non sta scorrendo alcuna corrente nel ramo del semi-ponte corrispondente (cio?, non sta scorrendo alcuna corrente tra il pin di ingresso HVN0 e il pin di uscita OUT).
Come esemplificato nella Figura 8, una porta logica OR 82 pu? ricevere i segnali di ingresso CLP0, CLN0 e CL in modo tale che il ramo di clamping del canale ad alta tensione 80 sia attivato (per es., portato a uno stato conduttivo attivando il corrispondente transistore) quando ? richiesto il livello di tensione di uscita GND, o ? richiesto il livello di tensione di uscita HVP0 e non sta scorrendo alcuna corrente tra il pin di ingresso HVP0 e il pin di uscita OUT, o ? richiesto il livello di tensione di uscita HVN0 e non sta scorrendo alcuna corrente tra il pin di ingresso HVN0 e il pin di uscita OUT.
Gli esperti nella tecnica comprenderanno che, nel caso di un numero superiore di livelli di tensione (per es., sette o nove livelli di tensione), una corrente pu? essere rilevata in ciascuno dei rami dei semi-ponti rilevanti e rispettivi segnali di attivazione possono essere combinati nella porta logica OR. Per esempio, in un generatore di impulsi a sette livelli, la porta logica OR pu? ricevere cinque segnali di ingresso CLP1, CLP0, CL, CLN0, CLN1. Similmente, in un generatore di impulsi a nove livelli, la porta logica OR pu? ricevere sette segnali di ingresso CLP2, CLP1, CLP0, CL, CLN0, CLN1, CLN2.
Inoltre, gli esperti nella tecnica comprenderanno che la circuiteria di rilevamento di corrente (per es., CSP0 e CSN0) e/o la circuiteria logica (per es., AP0, AN0, 82) possono essere comprese in un circuito di controllo del generatore di impulsi 8, non visibile nelle Figure qui annesse puramente per semplicit? di illustrazione. Gli esperti nella tecnica comprenderanno anche che diodi come elementi di rilevamento di corrente sono qui descritti puramente a titolo di esempio, nella misura in cui una o pi? forme di attuazione possono basarsi su un tipo qualsiasi di circuiteria di rilevamento di corrente nota nella tecnica.
In aggiunta o in alternativa, in una o pi? forme di attuazione il ramo del semi-ponte di clamping pu? essere disattivato allo scadere di un certo periodo di tempo (opzionalmente, un periodo di tempo programmabile), in una configurazione di controllo ad anello aperto. Tali forme di attuazione possono essere vantaggiose nella misura in cui il controllo ad anello aperto pu? non basarsi sull?uso di una circuiteria aggiuntiva, come i circuiti di rilevamento di corrente CSP0, CSN0 e i circuiti logici AP0, AN0, 82, riducendo con ci? la complessit? del progetto e il costo del circuito generatore di impulsi. Invece, il circuito di controllo del generatore di impulsi 8 pu? essere programmato per attivare il ramo del semi-ponte di clamping per un certo periodo di tempo durante certe transizioni della tensione di uscita (per es., durante le transizioni in discesa tra livelli di tensione positivi e le transizioni in salita tra livelli di tensione negativi).
In aggiunta o in alternativa, una o pi? forme di attuazione possono basarsi su una combinazione della strategia di controllo ad anello aperto e della strategia di controllo ad anello chiuso. Per esempio, il ramo del semi-ponte di clamping pu? essere attivato per un certo periodo di tempo (per es., fissato o programmabile), poi pu? essere disattivato mentre ? verificata la quantit? di corrente che scorre nell?altro ramo del semi-ponte attivato simultaneamente, ed eventualmente pu? essere attivato di nuovo per un certo periodo di tempo, con la possibilit? di ripetere il ciclo di attivazione/disattivazione del ramo del semi-ponte di clamping una pluralit? di volte in funzione della corrente rilevata nell?altro ramo del semiponte che ? attivato simultaneamente.
In aggiunta o in alternativa, una o pi? forme di attuazione possono ottenere una migliore capacit? di pilotaggio del nodo di uscita attivando, durante certe transizioni della tensione di uscita, uno o pi? dei rami dei semi-ponti ?complementari?, in aggiunta o in alternativa all?attivazione del ramo del semi-ponte di clamping.
Per esempio, nel caso di una transizione in discesa tra due livelli di tensione di uscita positivi (per es., si veda di nuovo la transizione P0f nelle Figure 4 e 5), possono essere attivati uno o pi? dei rami negativi dei semi-ponti, accoppiando con ci? il nodo di uscita OUT a uno o pi? dei pin di ingresso negativi (per es., HVN0 e/o HVN1, nel caso di un generatore di impulsi a cinque livelli). Similmente, nel caso di una transizione in salita tra due livelli di tensione di uscita negativi (per es., si veda di nuovo la transizione N0r nelle Figure 4 e 5), possono essere attivati uno o pi? dei rami positivi dei semi-ponti, accoppiando con ci? il nodo di uscita OUT a uno o pi? dei pin di ingresso positivi (per es., HVP0 e/o HVP1, nel caso di un generatore di impulsi a cinque livelli).
In una o pi? forme di attuazione, l?attivazione dei rami ?complementari? dei semi-ponti in aggiunta o in alternativa all?attivazione del ramo del semi-ponte di clamping pu? basarsi su una configurazione di controllo ad anello chiuso, su una configurazione di controllo ad anello aperto, o su una loro combinazione qualsiasi, come discusso precedentemente. Per esempio, un esempio di una strategia di controllo ad anello aperto per gestire la transizione in discesa P0f pu? comprendere accoppiare il nodo di uscita OUT al pin di ingresso negativo HVN0 per un breve periodo di tempo (per es., alcuni nanosecondi), poi di accoppiare il nodo di uscita OUT al pin di massa GND per un altro periodo di tempo (per es., di nuovo alcuni nanosecondi), quindi disattivare infine tutti i rami ?ausiliari? dei semi-ponti e lasciare il nodo di uscita OUT accoppiato al pin di ingresso positivo HVP0.
Gli esperti nella tecnica comprenderanno che la Figura 8 si riferisce a un generatore di impulsi a cinque livelli puramente a titolo di esempio, per semplicit? di illustrazione. Una o pi? forme di attuazione possono essere relative a un circuito generatore di impulsi avente un numero differente di livelli (per es., sette, nove o pi?) che implementa una o pi? delle strategie di controllo (per es., anello aperto, anello chiuso e/o loro combinazioni) descritte precedentemente.
Perci?, una o pi? forme di attuazione possono fornire uno o pi? dei seguenti vantaggi:
- rispetto a generatori di impulsi monodirezionali tradizionali, una o pi? forme di attuazione possono avere come risultato una riproduzione pi? robusta del profilo della tensione di uscita obiettivo, indipendentemente dal carico di uscita, facilitando con ci? l?ottenimento di una qualit? migliore e di prestazioni migliori dell?applicazione finale;
- rispetto a generatori di impulsi bidirezionali tradizionali, una o pi? forme di attuazione possono avere come risultato una complessit? di progetto inferiore, una migliore affidabilit?, una dimensione circuitale minore e un costo inferiore.
Si nota che una o pi? forme di attuazione della presente descrizione possono anche essere applicate a generatori di impulsi bidirezionali che hanno un?architettura tradizionale (per es., comprendenti una coppia di transistori in ciascun ramo dei dispositivi a semi-ponte), nella misura in cui il principio di controllo qui descritto pu? fornire una capacit? di pilotaggio del carico ulteriormente migliorata.
Come qui esemplificato, un circuito (per es., un generatore di impulsi multilivello, 8) pu? comprendere:
- un insieme di primi pin di ingresso (per es., ?positivi?) (per es., HVP0, HVP1) configurati per ricevere rispettivi segnali di tensione positiva (per es., HVP0, HVP1) a livelli di tensione differenti,
- un insieme di secondi pin di ingresso (per es., ?negativi?) (per es., HVN0, HVN1) configurati per ricevere rispettivi segnali di tensione negativa (per es., HVN0, HVN1) a livelli di tensione differenti,
- un pin di ingresso di riferimento (per es., GND) configurato per ricevere un segnale di tensione di riferimento (per es., GND) intermedio tra i segnali di tensione positiva e i segnali di tensione negativa,
- un pin di uscita (per es., OUT) configurato per fornire un segnale di uscita a impulsi (per es., OUT), e - una circuiteria di controllo configurata per accoppiare selettivamente (per es., P0, P1, N0, N1, CL) il pin di uscita a uno dei primi pin di ingresso, i secondi pin di ingresso e il pin di ingresso di riferimento per generare il segnale di uscita a impulsi al pin di uscita.
Come qui esemplificato, la circuiteria di controllo pu? essere configurata inoltre per:
- accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i secondi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in discesa (per es., P0f) del segnale di uscita a impulsi tra due livelli di tensione positivi, e
- accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i primi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in salita (per es., N0r) del segnale di uscita a impulsi tra due livelli di tensione negativi.
Come qui esemplificato, la circuiteria di controllo pu? essere configurata per:
- accoppiare il pin di uscita al pin di ingresso di riferimento durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, e - accoppiare il pin di uscita al pin di ingresso di riferimento durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi.
Come qui esemplificato, la circuiteria di controllo pu? essere configurata per:
- durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, rilevare una corrente che scorre tra il pin di uscita e il primo pin di ingresso (per es., HVP0) attualmente accoppiato a esso, e disaccoppiare il pin di uscita dai secondi pin di ingresso e dal pin di ingresso di riferimento in risposta al fatto che la corrente rilevata che scorre tra il pin di uscita e il primo pin di ingresso attualmente accoppiato a esso ? superiore a un primo valore di soglia (per es., zero), e
- durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi, rilevare una corrente che scorre tra il pin di uscita e il secondo pin di ingresso (per es., HVN0) attualmente accoppiato a esso, e disaccoppiare il pin di uscita dai primi pin di ingresso e dal pin di ingresso di riferimento in risposta al fatto che la corrente rilevata che scorre tra il pin di uscita e il secondo pin di ingresso attualmente accoppiato a esso ? inferiore a un secondo valore di soglia (per es., zero).
Nel contesto della presente descrizione, una corrente che scorre tra il pin di uscita e un primo pin di ingresso (per es., HVP0) attualmente accoppiato a esso si considera che sia ?positiva? quando scorre dal primo pin di ingresso verso il pin di uscita. Una corrente che scorre tra il pin di uscita e un secondo pin di ingresso (per es., HVN0) attualmente accoppiato a esso si considera che sia ?negativa? quando scorre dal pin di uscita verso il secondo pin di ingresso.
Come qui esemplificato, la circuiteria di controllo pu? essere configurata inoltre per:
- durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, accoppiare e disaccoppiare ciclicamente il pin di uscita all?almeno un pin selezionato nel gruppo che comprende i secondi pin di ingresso e il pin di ingresso di riferimento a condizione che la corrente rilevata che scorre tra il pin di uscita e il primo pin di ingresso attualmente accoppiato a esso sia inferiore al primo valore di soglia, e
- durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi, accoppiare e disaccoppiare ciclicamente il pin di uscita all?almeno un pin selezionato nel gruppo che comprende i primi pin di ingresso e il pin di ingresso di riferimento a condizione che la corrente rilevata che scorre tra il pin di uscita e il secondo pin di ingresso attualmente accoppiato a esso sia superiore al secondo valore di soglia.
In una o pi? forme di attuazione, accoppiare e disaccoppiare ?ciclicamente? il pin di uscita a uno dei pin di ingresso pu? comprendere accoppiare i due pin per un certo periodo di tempo (per es., programmabile), poi disaccoppiare i due pin per un altro periodo di tempo (per es., programmabile), quindi accoppiare di nuovo i due pin per un altro periodo di tempo, e cos? via, a patto che la condizione rilevante sulla corrente rilevata sia soddisfatta come descritto in precedenza.
Come qui esemplificato, la circuiteria di controllo pu? essere configurata per:
- durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, disaccoppiare il pin di uscita dai secondi pin di ingresso e dal pin di ingresso di riferimento allo scadere di un primo periodo di tempo, e
- durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi, disaccoppiare il pin di uscita dai primi pin di ingresso e dal pin di ingresso di riferimento allo scadere di un secondo periodo di tempo.
Come qui esemplificato, la circuiteria di controllo pu? comprendere una memoria programmabile o un registro di configurazione configurati per memorizzare un valore del primo periodo di tempo e un valore del secondo periodo di tempo. In una o pi? forme di attuazione, il valore del primo e del secondo periodo di tempo pu? essere uguale e pu? essere memorizzato soltanto una volta nella memoria.
Come qui esemplificato, i percorsi di corrente tra i primi pin di ingresso e il pin di uscita possono comprendere rispettivi switch elettronici attivabili selettivamente per accoppiare il pin di uscita a uno rispettivo dei primi pin di ingresso, e i percorsi di corrente tra i secondi pin di ingresso e il pin di uscita possono comprendere rispettivi switch elettronici attivabili selettivamente per accoppiare il pin di uscita a uno rispettivo dei secondi pin di ingresso.
Come qui esemplificato, gli switch elettronici possono comprendere transistori, opzionalmente transistori MOS.
Come qui esemplificato, ciascun percorso di corrente tra ciascuno dei primi pin di ingresso e il pin di uscita pu? comprendere un singolo switch elettronico attivabile selettivamente per accoppiare il pin di uscita a uno rispettivo dei primi pin di ingresso, e ciascun percorso di corrente tra ciascuno dei secondi pin di ingresso e il pin di uscita pu? comprendere un singolo switch elettronico attivabile selettivamente per accoppiare il pin di uscita a uno rispettivo dei secondi pin di ingresso.
In una o pi? forme di attuazione, il singolo switch elettronico fornito in ciascun percorso di corrente tra i secondi pin di ingresso e il pin di uscita pu? essere vantaggiosamente un transistore MOS a canale n.
In una o pi? forme di attuazione, il singolo switch elettronico fornito in ciascun percorso di corrente tra i primi pin di ingresso e il pin di uscita pu? essere vantaggiosamente un transistore MOS a canale n (per es., pilotato da un rispettivo circuito a pompa di carica). In alternativa, il singolo switch elettronico fornito in ciascun percorso di corrente tra i primi pin di ingresso e il pin di uscita pu? essere un transistore MOS a canale p.
Come qui esemplificato, un procedimento di funzionamento di un circuito secondo una o pi? forme di attuazione pu? comprendere:
- ricevere rispettivi segnali di tensione positiva aventi livelli di tensione differenti ai primi pin di ingresso,
- ricevere rispettivi segnali di tensione negativa aventi livelli di tensione differenti ai secondi pin di ingresso,
- ricevere un segnale di tensione di riferimento intermedio tra i segnali di tensione positiva e i segnali di tensione negativa al pin di ingresso di riferimento, - accoppiare selettivamente il pin di uscita a uno dei primi pin di ingresso, i secondi pin di ingresso e il pin di ingresso di riferimento per generare un segnale di uscita a impulsi al pin di uscita,
- accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i secondi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in discesa del segnale di uscita a impulsi tra due livelli di tensione positivi, e
- accoppiare il pin di uscita ad almeno un pin selezionato nel gruppo che comprende i primi pin di ingresso e il pin di ingresso di riferimento durante le transizioni in salita del segnale di uscita a impulsi tra due livelli di tensione negativi.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.
Claims (10)
1. Circuito (8), comprendente:
un insieme di primi pin di ingresso (HVP0, HVP1) configurati per ricevere rispettivi segnali di tensione positiva (HVP0, HVP1) a livelli di tensione differenti, un insieme di secondi pin di ingresso (HVN0, HVN1) configurati per ricevere rispettivi segnali di tensione negativa (HVN0, HVN1) a livelli di tensione differenti, un pin di ingresso di riferimento (GND) configurato per ricevere un segnale di tensione di riferimento (GND) intermedio tra detti segnali di tensione positiva (HVP0, HVP1) e detti segnali di tensione negativa (HVN0, HVN1), un pin di uscita (OUT) configurato per fornire un segnale di uscita a impulsi (OUT), e
una circuiteria di controllo configurata per accoppiare selettivamente (P0, P1, N0, N1, CL) detto pin di uscita (OUT) a uno di detti primi pin di ingresso (HVP0, HVP1), detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) per generare detto segnale di uscita a impulsi (OUT) a detto pin di uscita (OUT),
in cui la circuiteria di controllo ? configurata inoltre per:
accoppiare detto pin di uscita (OUT) ad almeno un pin selezionato nel gruppo che comprende detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, e
accoppiare detto pin di uscita (OUT) ad almeno un pin selezionato nel gruppo che comprende detti primi pin di ingresso (HVP0, HVP1) e detto pin di ingresso di riferimento (GND) durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi.
2. Circuito (8) secondo la rivendicazione 1, in cui la circuiteria di controllo ? configurata per:
accoppiare detto pin di uscita (OUT) a detto pin di ingresso di riferimento (GND) durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, e
accoppiare detto pin di uscita (OUT) a detto pin di ingresso di riferimento (GND) durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi.
3. Circuito (8) secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuiteria di controllo ? configurata per:
durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, rilevare una corrente che scorre tra detto pin di uscita (OUT) e il primo pin di ingresso (HVP0) attualmente accoppiato a esso, e disaccoppiare detto pin di uscita (OUT) da detti secondi pin di ingresso (HVN0, HVN1) e da detto pin di ingresso di riferimento (GND) in risposta al fatto che detta corrente rilevata che scorre tra detto pin di uscita (OUT) e il primo pin di ingresso (HVP0) attualmente accoppiato a esso ? superiore a un primo valore di soglia, e
durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi, rilevare una corrente che scorre tra detto pin di uscita (OUT) e il secondo pin di ingresso (HVN0) attualmente accoppiato a esso, e disaccoppiare detto pin di uscita (OUT) da detti primi pin di ingresso (HVP0, HVP1) e da detto pin di ingresso di riferimento (GND) in risposta al fatto che detta corrente rilevata che scorre tra detto pin di uscita (OUT) e il secondo pin di ingresso (HVN0) attualmente accoppiato a esso ? inferiore a un secondo valore di soglia.
4. Circuito (8) secondo la rivendicazione 3, in cui la circuiteria di controllo ? configurata inoltre per:
durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, accoppiare e disaccoppiare ciclicamente detto pin di uscita (OUT) a detto almeno un pin selezionato nel gruppo che comprende detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) a condizione che detta corrente rilevata che scorre tra detto pin di uscita (OUT) e il primo pin di ingresso (HVP0) attualmente accoppiato a esso sia inferiore a detto primo valore di soglia, e
durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi, accoppiare e disaccoppiare ciclicamente detto pin di uscita (OUT) a detto almeno un pin selezionato nel gruppo che comprende detti primi pin di ingresso (HVP0, HVP1) e detto pin di ingresso di riferimento (GND) a condizione che detta corrente rilevata che scorre tra detto pin di uscita (OUT) e il secondo pin di ingresso (HVN0) attualmente accoppiato a esso sia superiore a detto secondo valore di soglia.
5. Circuito (8) secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuiteria di controllo ? configurata per:
durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, disaccoppiare detto pin di uscita (OUT) da detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) allo scadere di un primo periodo di tempo, e
durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi, disaccoppiare detto pin di uscita (OUT) da detti primi pin di ingresso (HVN0, HVN1) e da detto pin di ingresso di riferimento (GND) allo scadere di un secondo periodo di tempo.
6. Circuito (8) secondo la rivendicazione 5, in cui detta circuiteria di controllo comprende una memoria programmabile o un registro di configurazione configurati per memorizzare un valore di detto primo periodo di tempo e un valore di detto secondo periodo di tempo.
7. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascun percorso di corrente tra ciascuno di detti primi pin di ingresso (HVP0, HVP1) e detto pin di uscita (OUT) comprende uno switch elettronico attivabile selettivamente (P0, P1) per accoppiare detto pin di uscita (OUT) a uno rispettivo di detti primi pin di ingresso (HVP0, HVP1), e in cui ciascun percorso di corrente tra ciascuno di detti secondi pin di ingresso (HVN0, HVN1) e detto pin di uscita (OUT) comprende uno switch elettronico attivabile selettivamente (N0, N1) per accoppiare detto pin di uscita (OUT) a uno rispettivo di detti secondi pin di ingresso (HVN0, HVN1).
8. Circuito secondo la rivendicazione 7, in cui detti switch elettronici comprendono transistori, preferibilmente transistori MOS.
9. Circuito (8) secondo la rivendicazione 7 o la rivendicazione 8, in cui ciascun percorso di corrente tra ciascuno di detti primi pin di ingresso (HVP0, HVP1) e detto pin di uscita (OUT) comprende un singolo switch elettronico attivabile selettivamente (P0, P1) per accoppiare detto pin di uscita (OUT) a uno rispettivo di detti primi pin di ingresso (HVP0, HVP1), e in cui ciascun percorso di corrente tra ciascuno di detti secondi pin di ingresso (HVN0, HVN1) e detto pin di uscita (OUT) comprende un singolo switch elettronico attivabile selettivamente (N0, N1) per accoppiare detto pin di uscita (OUT) a uno rispettivo di detti secondi pin di ingresso (HVN0, HVN1).
10. Procedimento di funzionamento di un circuito (8), in cui il circuito (8) comprende:
un insieme di primi pin di ingresso (HVP0, HVP1), un insieme di secondi pin di ingresso (HVN0, HVN1), un pin di ingresso di riferimento (GND), e
un pin di uscita (OUT),
il procedimento comprendendo:
ricevere rispettivi segnali di tensione positiva (HVP0, HVP1) aventi livelli di tensione differenti a detti primi pin di ingresso (HVP0, HVP1),
ricevere rispettivi segnali di tensione negativa (HVN0, HVN1) aventi livelli di tensione differenti a detti secondi pin di ingresso (HVN0, HVN1),
ricevere un segnale di tensione di riferimento (GND) intermedio tra detti segnali di tensione positiva (HVP0, HVP1) e detti segnali di tensione negativa (HVN0, HVN1) a detto pin di ingresso di riferimento (GND),
accoppiare selettivamente (P0, P1, N0, N1, CL) detto pin di uscita (OUT) a uno di detti primi pin di ingresso (HVP0, HVP1), detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) per generare un segnale di uscita a impulsi (OUT) a detto pin di uscita (OUT),
accoppiare detto pin di uscita (OUT) ad almeno un pin selezionato nel gruppo che comprende detti secondi pin di ingresso (HVN0, HVN1) e detto pin di ingresso di riferimento (GND) durante le transizioni in discesa (P0f) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione positivi, e
accoppiare detto pin di uscita (OUT) ad almeno un pin selezionato nel gruppo che comprende detti primi pin di ingresso (HVP0, HVP1) e detto pin di ingresso di riferimento (GND) durante le transizioni in salita (N0r) di detto segnale di uscita a impulsi (OUT) tra due livelli di tensione negativi.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102021000004466A IT202100004466A1 (it) | 2021-02-25 | 2021-02-25 | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello |
| EP22155544.4A EP4050798A1 (en) | 2021-02-25 | 2022-02-08 | Multi-level pulser circuit and method of operating a multi-level pulser circuit |
| US17/676,005 US11791807B2 (en) | 2021-02-25 | 2022-02-18 | Multi-level pulser circuit and method of operating a multi-level pulser circuit |
| CN202210178700.4A CN115021722A (zh) | 2021-02-25 | 2022-02-25 | 多电平脉冲发生器电路和操作多电平脉冲发生器电路的方法 |
| US18/466,562 US20240072775A1 (en) | 2021-02-25 | 2023-09-13 | Multi-level pulser circuit and method of operating a multi-level pulser circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102021000004466A IT202100004466A1 (it) | 2021-02-25 | 2021-02-25 | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT202100004466A1 true IT202100004466A1 (it) | 2022-08-25 |
Family
ID=75660285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102021000004466A IT202100004466A1 (it) | 2021-02-25 | 2021-02-25 | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11791807B2 (it) |
| EP (1) | EP4050798A1 (it) |
| CN (1) | CN115021722A (it) |
| IT (1) | IT202100004466A1 (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT202100004466A1 (it) * | 2021-02-25 | 2022-08-25 | St Microelectronics Srl | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110063011A1 (en) * | 2009-09-14 | 2011-03-17 | Analog Devices, Inc. | Apparatus and method for transmit/receive switching |
| WO2012077145A1 (en) * | 2010-12-09 | 2012-06-14 | Stmicroelectronics S.R.L. | Switching circuit for a transmission channel for ultrasound applications, transmission channel and process for driving a switching circuit |
| US9778348B1 (en) * | 2016-03-31 | 2017-10-03 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2840440B1 (fr) * | 2002-05-31 | 2004-09-10 | Thomson Plasma | Dispositif d'alimentation d'electrodes d'un panneau de visualisation a plasma |
| KR100787446B1 (ko) * | 2006-03-14 | 2007-12-26 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 및 그 구동방법 |
| US7977820B2 (en) * | 2008-02-14 | 2011-07-12 | Supertex, Inc. | Ultrasound transmit pulse generator |
| JP2010042146A (ja) * | 2008-08-13 | 2010-02-25 | Ge Medical Systems Global Technology Co Llc | 超音波撮像装置 |
| US8193683B2 (en) * | 2008-10-30 | 2012-06-05 | Texas Instuments Incorporated | Low power continuous wave ultrasound transmitter |
| US9323268B2 (en) * | 2009-12-30 | 2016-04-26 | Stmicroelectronics S.R.L. | Low voltage isolation switch, in particular for a transmission channel for ultrasound applications |
| IT201700021392A1 (it) * | 2017-02-24 | 2018-08-24 | St Microelectronics Srl | Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti |
| IT202100004466A1 (it) * | 2021-02-25 | 2022-08-25 | St Microelectronics Srl | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello |
-
2021
- 2021-02-25 IT IT102021000004466A patent/IT202100004466A1/it unknown
-
2022
- 2022-02-08 EP EP22155544.4A patent/EP4050798A1/en active Pending
- 2022-02-18 US US17/676,005 patent/US11791807B2/en active Active
- 2022-02-25 CN CN202210178700.4A patent/CN115021722A/zh active Pending
-
2023
- 2023-09-13 US US18/466,562 patent/US20240072775A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110063011A1 (en) * | 2009-09-14 | 2011-03-17 | Analog Devices, Inc. | Apparatus and method for transmit/receive switching |
| WO2012077145A1 (en) * | 2010-12-09 | 2012-06-14 | Stmicroelectronics S.R.L. | Switching circuit for a transmission channel for ultrasound applications, transmission channel and process for driving a switching circuit |
| US9778348B1 (en) * | 2016-03-31 | 2017-10-03 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220271740A1 (en) | 2022-08-25 |
| EP4050798A1 (en) | 2022-08-31 |
| US11791807B2 (en) | 2023-10-17 |
| CN115021722A (zh) | 2022-09-06 |
| US20240072775A1 (en) | 2024-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095089B2 (ja) | 電圧測定装置 | |
| US7208997B2 (en) | Charge pump power supply circuit | |
| US20160268900A1 (en) | Power supply circuit and control method thereof | |
| US7265583B2 (en) | Voltage level conversion circuit | |
| IT202100004466A1 (it) | Circuito generatore di impulsi multilivello e procedimento di funzionamento di un circuito generatore di impulsi multilivello | |
| JP2009254199A (ja) | モータ駆動回路およびモータの異常判定方法 | |
| US10298120B2 (en) | Charge pump circuit and boosting circuit | |
| JP4881582B2 (ja) | 遅延回路および駆動制御回路 | |
| US6693462B1 (en) | Low power dynamic logic gate with full voltage swing and two phase operation | |
| WO2009136627A1 (ja) | Ａ／ｄ変換回路 | |
| US7068486B2 (en) | Half-bridge circuit and method for driving the half-bridge circuit | |
| US7088150B2 (en) | Driver-side current clamping with non-persistent charge boost | |
| JP5565252B2 (ja) | 半導体集積回路 | |
| JP2005283258A (ja) | 電圧測定装置 | |
| US9225317B1 (en) | High-speed level shifter with voltage swing protection | |
| US7408389B2 (en) | Output circuit with signal level shift | |
| US20090135040A1 (en) | Method for controlling delay time of pulse delay circuit and pulse delay circuit thereof | |
| US11418188B1 (en) | Bootstrapped switch | |
| JP4339024B2 (ja) | 電圧測定装置 | |
| JP5223757B2 (ja) | 電力変換回路の駆動装置 | |
| JPH11308092A (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| US11095092B2 (en) | Switch circuit and laser irradiation device | |
| US9960770B2 (en) | Semiconductor integrated circuit device regarding the detection of degradation | |
| JP5120001B2 (ja) | センサ装置 | |
| US11206021B2 (en) | Quasi-adiabatic logic circuits |